CN108962757B - 薄膜晶体管及其制造方法、显示基板、显示装置 - Google Patents

薄膜晶体管及其制造方法、显示基板、显示装置 Download PDF

Info

Publication number
CN108962757B
CN108962757B CN201810765416.0A CN201810765416A CN108962757B CN 108962757 B CN108962757 B CN 108962757B CN 201810765416 A CN201810765416 A CN 201810765416A CN 108962757 B CN108962757 B CN 108962757B
Authority
CN
China
Prior art keywords
region
active layer
doping
sub
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810765416.0A
Other languages
English (en)
Other versions
CN108962757A (zh
Inventor
顾鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810765416.0A priority Critical patent/CN108962757B/zh
Priority to US16/473,854 priority patent/US20210336064A1/en
Priority to PCT/CN2018/115379 priority patent/WO2020010768A1/en
Publication of CN108962757A publication Critical patent/CN108962757A/zh
Application granted granted Critical
Publication of CN108962757B publication Critical patent/CN108962757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制造方法、显示基板、显示装置，属于显示技术领域。所述方法包括：在衬底基板上形成有源层；对有源层中的预掺杂区域进行受主掺杂，该预掺杂区域包括两个子区域，该两个子区域位于有源层中的沟道区域的两侧；采用轻掺杂漏工艺，对完成受主掺杂的有源层中除该沟道区域之外的区域进行离子掺杂。由于受主掺杂可减少预掺杂区域的电子载流子，增高该预掺杂区域的势垒，因此可阻挡后续轻掺杂漏工艺中掺杂的离子向沟道区域扩散，保证了沟道区域的有效长度不受影响，进而保证了制造得到的薄膜晶体管的性能。

Description

薄膜晶体管及其制造方法、显示基板、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法、显示基板、显示装置。
背景技术
薄膜晶体管(Thin-film transistor，TFT)是显示基板中常用的开关器件。为了避免TFT出现热电子退化效应，TFT制造过程中一般会采用轻掺杂漏(Lightly Doped Drain，LDD)工艺对TFT沟道附近的区域进行离子掺杂，以将该区域导体化。
相关技术中，在采用该LDD工艺制造TFT时，需要先依次形成有源层、栅绝缘层和栅极。然后再对该有源层中未被栅绝缘层及栅极覆盖的区域(即沟道区域之外的区域)进行离子掺杂。最后再依次形成层间介电层、源极和漏极。
但是，在对有源层进行离子掺杂后，有源层中掺杂的离子会向TFT的沟道区域扩散，导致沟道区域的有效长度减小，TFT的阈值电压出现偏移，TFT的性能下降。
发明内容
本发明提供了一种薄膜晶体管及其制造方法、显示基板、显示装置，可以解决相关技术中采用LDD工艺的TFT的沟道区域的有效长度减小，影响TFT性能的问题。技术方案如下：
一方面，提供了一种薄膜晶体管的制造方法，所述方法包括：
在衬底基板上形成有源层；
对所述有源层中的预掺杂区域进行受主掺杂，所述预掺杂区域包括两个子区域，所述两个子区域位于所述有源层中的沟道区域的两侧；
采用轻掺杂漏工艺，对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂。
可选的，对所述有源层中的预掺杂区域进行受主掺杂，包括：
在所述有源层上形成光刻胶图案，所述光刻胶图案覆盖所述有源层中除所述预掺杂区域之外的区域；
对所述有源层中未被所述光刻胶图案覆盖的区域进行受主掺杂。
可选的，所述薄膜晶体管为顶栅结构的晶体管；在对所述有源层中的预掺杂区域进行受主掺杂之前，所述方法还包括：
在形成有所述有源层的衬底基板上依次形成栅绝缘层和栅极，所述沟道区域为所述栅极在所述有源层上的正投影所在的区域。
可选的，每个所述子区域均与所述沟道区域邻接。
可选的，每个所述子区域的长度小于长度阈值，每个所述子区域的长度方向平行于所述两个子区域的排布方向。
可选的，所述对所述有源层中的预掺杂区域进行受主掺杂，包括：
采用一氧化二氮、氧气或氮气对所述有源层中的预掺杂区域进行受主掺杂。
可选的，所述采用轻掺杂漏工艺，对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂，包括：
形成所述有源层的材料包括铟镓锌氧化物，采用轻掺杂漏工艺，通过氨气、氩气或者氦气对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂；或，
形成所述有源层的材料包括硅，采用轻掺杂漏工艺，通过磷对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂。
可选的，在采用轻掺杂漏工艺，对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂之后，所述方法还包括：
在所述栅极远离所述衬底基板的一侧形成层间介电层；
在所述层间介电层中形成接触过孔；
在所述层间介电层远离所述衬底基板的一侧形成源漏极金属，所述源漏极金属通过所述接触过孔与所述有源层连接。
另一方面，提供了一种薄膜晶体管，所述薄膜晶体管包括：
设置在衬底基板上的有源层；
所述有源层采用轻掺杂漏工艺进行了离子掺杂，且所述有源层中还包括预掺杂区域，所述预掺杂区域在所述离子掺杂之前经过受主掺杂；
所述预掺杂区域包括两个子区域，所述两个子区域位于所述有源层中的沟道区域的两侧。
可选的，所述薄膜晶体管为顶栅结构的晶体管；所述薄膜晶体管还包括：
依次设置在所述有源层远离所述衬底基板一侧的栅绝缘层和栅极，所述沟道区域为所述栅极在所述有源层上的正投影所在的区域。
可选的，每个所述子区域均与所述沟道区域邻接。
可选的，每个所述子区域的长度小于长度阈值，每个所述子区域的长度方向平行于所述两个子区域的排布方向。
可选的，所述预掺杂区域中采用一氧化二氮、氧气或氮气进行受主掺杂。
再一方面，提供了一种显示基板，所述显示基板包括：多个如上述方面所述的薄膜晶体管。
又一方面，提供了一种显示装置，所述显示装置包括：如上述方面所述的显示基板。
本发明提供的技术方案带来的有益效果至少包括：
本发明实施例提供了一种薄膜晶体管及其制造方法、显示基板、显示装置。该制造方法可以先对有源层中位于沟道区域两侧的预掺杂区域进行受主掺杂，然后再采用LDD工艺进行离子掺杂。由于受主掺杂可以减少预掺杂区域的电子载流子，增高该预掺杂区域的势垒，因此可阻挡后续LDD工艺中掺杂的离子向沟道区域扩散，保证了沟道区域的有效长度不受影响，进而可以避免制造得到的TFT阈值电压偏移而影响TFT的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种N型TFT的初始阈值电压随沟道区域的长度变化的示意图；
图2是采用LDD工艺对有源层进行离子掺杂后，TFT的理想结构示意图；
图3是采用LDD工艺对有源层进行离子掺杂后，TFT的实际结构示意图；
图4是本发明实施例提供的一种薄膜晶体管的制造方法的流程图；
图5是本发明实施例提供的一种衬底基板上形成缓冲层和有源层的结构示意图；
图6是本发明实施例提供的另一种薄膜晶体管的制造方法的流程图；
图7是本发明实施例提供的一种衬底基板上形成栅绝缘层和栅极的结构示意图；
图8是本发明实施例提供的一种对预掺杂区域进行受主掺杂的示意图；
图9是本发明实施例提供的一种肖特基结隧穿原理的示意图；
图10是本发明实施例提供的一种采用LDD工艺对有源层进行离子掺杂的示意图；
图11是本发明实施例提供的一种层间介电层中形成的接触过孔的示意图；
图12是本发明实施例提供的一种薄膜晶体管的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
随着显示装置分辨率的提高，显示基板中设置的TFT的尺寸越来越小，使得TFT中沟道区域的宽度(W)和长度(L)也越来越小。但是，当TFT的沟道区域的长度L缩小至一定尺寸后，TFT的阈值电压Vth将会随L的减小而偏移。图1是本发明实施例提供的一种N型TFT的初始阈值电压Vth(即TFT制造完成时的阈值电压的初始值)随沟道区域的长度L变化的示意图。图1中分别示出了多个TFT的初始Vth的最大值、平均值和最小值随L变化的趋势。从图1可以看出，当沟道区域的长度L减小至6微米(um)时，多个TFT的初始Vth中的最大值也小于0V，由此可知TFT的初始Vth出现明显的负向偏移。并且随着该沟道区域的长度L的进一步减小，各个TFT的初始Vth的波动也越明显。对于P型TFT，随着沟道区域的长度L的减小，其Vth也会出现明显的偏移。根据上述分析可知，当显示基板中设置的TFT的尺寸均较小时，不同TFT中沟道区域长度的微小差异可能会带来较大的Vth差异，导致显示基板中不同区域的TFT的Vth均一性较差，进而影响显示装置显示亮度的均一性。
图2是采用LDD工艺对TFT中有源层ACT的沟道区域附近的区域(即LDD区域)进行离子掺杂后，TFT的理想结构示意图。从图2可以看出，由于LDD工艺仅对沟道区域两侧的LDD区域进行导体化，因此理想情况下，TFT的沟道区域的长度L不受影响。但是在实际应用中，如图3所示，对LDD区域进行导体化后，该LDD区域中掺杂的离子会向沟道区域扩散。假设每个LDD区域内掺杂的离子向沟道区域扩散的部分的长度为ΔL，则最终制造得到的TFT的沟道区域的有效长度L1为：L1＝L-2×ΔL。由此可以看出，LDD工艺会使得TFT的沟道区域的有效长度L减小。对于小尺寸TFT，由于其沟道区域的长度L本来就较小，因此再采用LDD工艺进行导体化后，其沟道区域的有效长度会进一步减小，TFT的源极S和漏极D很容易穿通，TFT的Vth偏移较大，影响TFT以及显示装置的性能。
本发明实施例提供了一种薄膜晶体管的制造方法，可以解决LDD工艺导致TFT沟道区域的有效长度减小的问题。参见图4，该方法可以包括：
步骤101、在衬底基板上形成有源层。
在本发明实施例中，形成有源层的材料可以包括铟镓锌氧化物(Amorphousindium gallium zinc oxide，IGZO)、非晶态IGZO(amorphous IGZO，a-IGZO)、非晶硅(amorphous silicon，a-Si)和多晶硅中的任一种。当该有源层采用IGZO或a-IGZO形成时，可以采用磁控溅射(Sputter)工艺形成该有源层。当该有源层采用a-Si或多晶硅材料形成时，则可以采用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)法形成该有源层。
步骤102、对该有源层中的预掺杂区域进行受主掺杂。
参考图5，有源层01形成在衬底基板00上。该预掺杂区域A可以包括两个子区域A1和A2，该两个子区域A1和A2位于该有源层01中的沟道区域B的两侧。其中，受主掺杂是指在预掺杂区域中掺入能够捕获导带的电子的受主杂质。通过受主掺杂可以减少预掺杂区域的电子载流子，增高该预掺杂区域的势垒。
步骤103、采用轻掺杂漏工艺，对完成受主掺杂的有源层中除该沟道区域之外的区域进行离子掺杂。
通过LDD工艺进行离子掺杂，可以实现对该有源层中除沟道区域之外的区域的导体化，避免TFT出现热电子退化效应。
综上所述，本发明实施例提供了一种薄膜晶体管的制造方法，该方法可以先对有源层中位于沟道区域两侧的预掺杂区域进行受主掺杂，然后再采用LDD工艺进行离子掺杂。由于受主掺杂可以减少预掺杂区域的电子载流子，增高该区域的势垒，因此可阻挡后续LDD工艺中掺杂的离子向沟道区域扩散，保证了沟道区域的有效长度不受影响，进而可以避免制造得到的TFT阈值电压偏移而影响TFT的性能，即能够有效抑制短沟道效应。
图6是本发明实施例提供的另一种薄膜晶体管的制造方法的流程图，该制造方法以制造顶栅结构的薄膜晶体管为例进行介绍。参见图6，该方法可以包括：
步骤201、在衬底基板上形成缓冲层。
在本发明实施例中，可以采用PECVD法在该衬底基板上形成缓冲层。该衬底基板可以为玻璃基板。该缓冲层可以由氮化硅(SiN)或二氧化硅(SiO2)等材料形成。
步骤202、在形成有缓冲层的衬底基板上形成有源层。
可选的，形成该有源层的材料可以包括IGZO、a-IGZO、a-Si和多晶硅中的任一种。其中IGZO和a-IGZO有源层可以采用Sputter工艺形成，a-Si和多晶硅有源层可以采用PECVD法形成。衬底基板00上形成有缓冲层10和有源层01的示意图可以参考图5。
步骤203、在形成有该有源层的衬底基板上依次形成栅绝缘层和栅极。
进一步的，参考图7，可以采用Sputter工艺在有源层01的表面形成一层金属氧化物薄膜作为栅绝缘层02，例如可以形成一层三氧化二铝(A12O3)薄膜作为栅绝缘层。之后，可以在该栅绝缘层02的表面沉积一层金属薄膜，然后可以通过构图工艺对该金属薄膜进行图形化处理，从而得到栅极03。该栅极03在该有源层01上的正投影所在的区域B即为沟道区域。
其中，该用于形成栅极的金属薄膜可以是由钼(Mo)、钼铌合金(MoNb)、Al、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的任一种材料形成的单层膜层，或者可以是由上述材料中的多种材料形成的多层复合叠层。该构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤204、在形成有栅极的衬底基板上形成光刻胶图案，该光刻胶图案覆盖除该预掺杂区域之外的区域。
在本发明实施例中，参考图5和图8，该预掺杂区域A可以包括位于沟道区域B两侧的两个子区域A1和A2。在形成栅极03之后，可以在该衬底基板00的表面形成整层光刻胶，并采用光刻工艺(例如曝光和显影)对该整层光刻胶进行图形化处理，得到光刻胶图案04。如图8所示，该光刻胶图案04可以覆盖衬底基板00上除该预掺杂区域A之外的区域。
可选的，该两个子区域中的每个子区域可以均与该沟道区域B邻接。即该每个子区域与沟道区域B之间不存在间隙。由此，如图8所示，可以利用已形成的栅极03作为掩膜来限定该预掺杂区域A。
步骤205、对该有源层中未被该光刻胶图案覆盖的区域进行受主掺杂。
进一步的，可以采用等离子体(Plasma)轰击工艺，对该有源层中未被该光刻胶图案覆盖的区域(即该预掺杂区域A)进行受主掺杂，即在该预掺杂区域A掺入受主杂质。该受主杂质可以为能够减少预掺杂区域A的电子载流子，增高该预掺杂区域A的势垒的杂质。例如，该受主杂质可以包括一氧化二氮(N2O)、氧气(O2)或氮气(N2)等。
由于对该预掺杂区域A进行受主掺杂后，减少了该预掺杂区域A的电子载流子，可能会在TFT的源极和漏极之间引入高电阻，使得TFT的开态电流Ion下降。因此为了尽量减小受主掺杂对TFT开态电流Ion的影响，可以使得该预掺杂区域A中的每个子区域的长度小于长度阈值，即可以将每个子区域长度设置的尽可能短。其中，参考图8，每个子区域的长度方向可以平行于该两个子区域的排布方向X，即平行于该沟道区域B的长度方向。
图9是本发明实施例提供的一种肖特基结隧穿原理的示意图。其中，肖特基结是指金属与半导体的交界面。在本发明实施例中，每个子区域与采用LDD进行离子掺杂后的区域的交界面即相当于肖特基结。图9中示出了肖特基结中的载流子的5种基本运输过程，第2种为电子的隧穿。图9中qφBn是指n型半导体肖特基势垒高度，EFm为金属功函数，EFn为n型半导体的费米能级，qV为是金属与半导体之间的电压差(V)，电压乘以q后是电压差引起的能量差，qφn为n型半导体从导带边算起的费米势，EC为导带底。
参考图9可以看出，对于N型半导体形成的肖特基结，当肖特基结的势垒宽度不大时，正向偏压下电子可隧穿，形成隧穿电流。由此可知，将每个子区域的长度设置的较小，可以使得在源漏极金属施加偏压时，电子可以隧穿该预掺杂区域中的子区域，从而可以避免增加源漏极金属之间的电阻，进而避免对TFT开态电流的影响。
步骤206、采用轻掺杂漏工艺，对完成受主掺杂的有源层中除该沟道区域之外的区域进行离子掺杂。
进一步的，如图10所示，可以采用LDD工艺在该有源层01中除该沟道区域B之外的区域进行离子掺杂，从而实现对该有源层的导体化。例如，当该有源层采用IGZO或a-IGZO材料形成时，可以采用氨气(NH3)、氩气(Ar)或者氦气(He)等材料对该有源层进行离子掺杂。其中，采用NH3进行离子掺杂时，可以在该有源层中掺入氢(H)原子；采用Ar或He进行离子掺杂时，可以将有源层中的氧(O)原子轰击出来，从而使得该有源层中除该沟道区域B之外的区域产生施主缺陷。当该有源层采用a-Si或多晶硅等材料形成时，可以采用磷对该有源层进行离子掺杂。
可选的，参考图10，在采用LDD工艺进行离子掺杂之前，可以先将衬底基板00上的部分光刻胶图案剥离，仅保留形成在该栅极03上的部分光刻胶图案041。之后可以利用该剩余的部分光刻胶图案041为掩膜，采用等离子体轰击工艺对有源层01中除沟道区域B之外的区域进行离子掺杂。
由于在采用LDD工艺进行离子掺杂之前，该沟道区域B两侧的预掺杂区域A已经经过了受主掺杂，该预掺杂区域A的势垒较高，因此可阻挡该LDD工艺中掺杂的离子向沟道区域B扩散，保证了沟道区域B的有效长度不受影响，进而可以避免制造得到的TFT的阈值电压偏移而影响TFT的性能。
可选的，在本发明实施例中，在采用LDD工艺对该有源层进行离子掺杂时，可以如图10所示，对该有源层01中除沟道区域B之外的区域均进行离子掺杂。或者，也可以仅对该有源层01中源极接触区(即有源层中与源极接触的区域)与沟道区域B之间的区域，以及漏极接触区(即有源层中与漏极接触的区域)与沟道区域B之间的区域进行离子掺杂。
步骤207、在该栅极远离该衬底基板的一侧形成层间介电层。
在本发明实施例中，可以采用PECVD工艺在栅极远离衬底基板的一侧形成一层层间介电层(inter-layer dielectric，ILD)。该层间介电层可以采用氧化硅或氮化硅等材料形成。
步骤208、在该层间介电层中形成接触过孔。
进一步的，可以通过沟通工艺在该衬底基板00上形成贯穿该层间介电层05的两个接触过孔051。如图11所示，该两个接触过孔051可以分别将有源层01中的源极接触区和漏极接触区漏出。
步骤209、在该层间介电层远离该衬底基板的一侧形成源漏极金属，该源漏极金属通过该接触过孔与该有源层连接。
最后，可以先在该层间介电层05的表面沉积金属薄膜，然后采用构图工艺对该金属薄膜进行图形化处理，形成薄膜晶体管的源漏极金属06，该源漏极金属6可以通过接触过孔051与有源层连接。
如图12所示，该源漏极金属01可以包括源极061和漏极062。其中，源极061可以通过一个接触过孔与有源层01中的源极接触区接触；漏极062可以通过另一个接触过孔与有源层01的漏极接触区接触。
可选的，该用于形成源漏极金属的金属薄膜可以由Cu、Al、Mo、Ti、铬(Cr)或钨(W)等金属材料中的任一种金属材料形成，或者，该金属薄膜也可以是由多种金属材料组成的多层金属薄膜。
需要说明的是，本发明实施例提供的薄膜晶体管的制造方法的步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
综上所述，本发明实施例提供了一种薄膜晶体管的制造方法，该方法可以先对有源层中位于沟道区域两侧的预掺杂区域进行受主掺杂，然后再采用LDD工艺进行离子掺杂。由于受主掺杂可以减少预掺杂区域的电子载流子，增高该区域的势垒，因此可阻挡后续LDD工艺中掺杂的离子向沟道区域扩散，保证了沟道区域的有效长度不受影响，进而可以避免制造得到的TFT阈值电压偏移而影响TFT的性能，即能够有效抑制短沟道效应。
本发明实施例还提供了一种薄膜晶体管，如图12所示，该薄膜晶体管可以包括：设置在衬底基板00上的有源层01。
该有源层01采用轻掺杂漏工艺进行了离子掺杂，且该有源层01中还包括预掺杂区域A，该预掺杂区域A在该离子掺杂之前经过受主掺杂。该预掺杂区域A包括两个子区域A1和A2，该两个子区域A1和A2位于该有源层01中的沟道区域B的两侧。
综上所述，本发明实施例提供了一种薄膜晶体管，该薄膜晶体管的有源层中包括位于沟道区域两侧的预掺杂区域，且该预掺杂区域在采用LDD工艺进行离子掺杂之前经过了受主掺杂。由于受主掺杂可以减少预掺杂区域的电子载流子，增高该区域的势垒，因此可阻挡后续LDD工艺中掺杂的离子向沟道区域扩散，保证了沟道区域的有效长度不受影响，进而可以避免TFT的阈值电压偏移，保证了该TFT的性能。
可选的，该薄膜晶体管可以为顶栅结构的晶体管。参考图12，该薄膜晶体管还可以包括：
依次设置在该有源层01远离该衬底基板00一侧的栅绝缘层02和栅极03。该沟道区域B为该栅极03在该有源层01上的正投影所在的区域。
继续参考图12，该薄膜晶体管还可以包括：
设置在该栅极03远离该衬底基板00一侧的层间介电层05，以及设置在该层间介电层05远离该衬底基板一侧的源漏极金属06。该层间介电层05中设置有接触过孔，该源漏极金属06可以通过该接触过孔与该有源层01连接。
可选的，从图12可以看出，该预掺杂区域A中的每个子区域均与该沟道区域B邻接。并且，每个子区域的长度可以小于长度阈值，每个子区域的长度方向平行于该两个子区域的排布方向，即该沟道区域B的长度方向。
可选的，该预掺杂区域A可以采用一氧化二氮、氧气或氮气等材料进行受主掺杂。
当形成该有源层01的材料包括IGZO时，该有源层01中除沟道区域B之外的区域可以是采用轻掺杂漏工艺，通过氨气、氩气或者氦气进行的离子掺杂；当形成该有源层01的材料包括硅时，该有源层01中除沟道区域B之外的区域可以是采用轻掺杂漏工艺，通过磷进行的离子掺杂。
综上所述，本发明实施例提供了一种薄膜晶体管，该薄膜晶体管的有源层中包括位于沟道区域两侧的预掺杂区域，且该预掺杂区域在采用LDD工艺进行离子掺杂之前经过了受主掺杂。由于受主掺杂可以减少预掺杂区域的电子载流子，增高该区域的势垒，因此可阻挡后续LDD工艺中掺杂的离子向沟道区域扩散，保证了沟道区域的有效长度不受影响，进而可以避免TFT的阈值电压偏移，保证了该TFT的性能。
本发明实施例提供了一种显示基板，该显示基板可以包括：多个如图12所示的薄膜晶体管。
本发明实施例提供了一种显示装置，该显示装置可以包括：显示基板，该显示基板可以包括如图12所示的薄膜晶体管。该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框和导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
在衬底基板上形成有源层；
对所述有源层中的预掺杂区域进行受主掺杂，所述预掺杂区域包括两个子区域，所述两个子区域位于所述有源层中的沟道区域的两侧，每个所述子区域的宽度与所述沟道区域的宽度相等，所述沟道区域为所述薄膜晶体管的栅极在所述有源层上的正投影所在的区域，所述沟道区域的宽度方向和每个所述子区域的宽度方向均垂直于所述两个子区域的排布方向，所述受主掺杂是指在所述预掺杂区域中掺入能够减少所述预掺杂区域的电子载流子，增高所述预掺杂区域的势垒的杂质；
采用轻掺杂漏工艺，对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂。
2.根据权利要求1所述的方法，其特征在于，对所述有源层中的预掺杂区域进行受主掺杂，包括：
在所述有源层上形成光刻胶图案，所述光刻胶图案覆盖所述有源层中除所述预掺杂区域之外的区域；
对所述有源层中未被所述光刻胶图案覆盖的区域进行受主掺杂。
3.根据权利要求1所述的方法，其特征在于，所述薄膜晶体管为顶栅结构的晶体管；在对所述有源层中的预掺杂区域进行受主掺杂之前，所述方法还包括：在形成有所述有源层的衬底基板上依次形成栅绝缘层和所述栅极。
4.根据权利要求1至3任一所述的方法，其特征在于，
每个所述子区域均与所述沟道区域邻接。
5.根据权利要求1至3任一所述的方法，其特征在于，
每个所述子区域的长度小于长度阈值，每个所述子区域的长度方向平行于所述两个子区域的排布方向。
6.根据权利要求1至3任一所述的方法，其特征在于，所述对所述有源层中的预掺杂区域进行受主掺杂，包括：
采用一氧化二氮、氧气或氮气对所述有源层中的预掺杂区域进行受主掺杂。
7.根据权利要求1至3任一所述的方法，其特征在于，所述采用轻掺杂漏工艺，对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂，包括：
形成所述有源层的材料包括铟镓锌氧化物，采用轻掺杂漏工艺，通过氨气、氩气或者氦气对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂；或
形成所述有源层的材料包括硅，采用轻掺杂漏工艺，通过磷对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂。
8.根据权利要求3所述的方法，其特征在于，在采用轻掺杂漏工艺，对完成所述受主掺杂的所述有源层中除所述沟道区域之外的区域进行离子掺杂之后，所述方法还包括：
在所述栅极远离所述衬底基板的一侧形成层间介电层；
在所述层间介电层中形成接触过孔；
在所述层间介电层远离所述衬底基板的一侧形成源漏极金属，所述源漏极金属通过所述接触过孔与所述有源层连接。
9.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
设置在衬底基板上的有源层；
所述有源层采用轻掺杂漏工艺进行了离子掺杂，且所述有源层中还包括预掺杂区域，所述预掺杂区域在所述离子掺杂之前经过受主掺杂，所述受主掺杂是指在所述预掺杂区域中掺入能够减少所述预掺杂区域的电子载流子，增高所述预掺杂区域的势垒的杂质；
所述预掺杂区域包括两个子区域，所述两个子区域位于所述有源层中的沟道区域的两侧，每个所述子区域的宽度与所述沟道区域的宽度相等，所述沟道区域为所述薄膜晶体管的栅极在所述有源层上的正投影所在的区域，所述沟道区域的宽度方向和每个所述子区域的宽度方向均垂直于所述两个子区域的排布方向。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅结构的晶体管；所述薄膜晶体管还包括：
依次设置在所述有源层远离所述衬底基板一侧的栅绝缘层和所述栅极。
11.根据权利要求9或10所述的薄膜晶体管，其特征在于，
每个所述子区域均与所述沟道区域邻接。
12.根据权利要求9或10所述的薄膜晶体管，其特征在于，
每个所述子区域的长度小于长度阈值，每个所述子区域的长度方向平行于所述两个子区域的排布方向。
13.根据权利要求9或10所述的薄膜晶体管，其特征在于，
所述预掺杂区域采用一氧化二氮、氧气或氮气进行受主掺杂。
14.一种显示基板，其特征在于，所述显示基板包括：多个如权利要求9至13任一所述的薄膜晶体管。
15.一种显示装置，其特征在于，所述显示装置包括：如权利要求14所述的显示基板。
CN201810765416.0A 2018-07-12 2018-07-12 薄膜晶体管及其制造方法、显示基板、显示装置 Active CN108962757B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810765416.0A CN108962757B (zh) 2018-07-12 2018-07-12 薄膜晶体管及其制造方法、显示基板、显示装置
US16/473,854 US20210336064A1 (en) 2018-07-12 2018-11-14 Thin film transistor, display panel, and method of fabricating thin film transistor
PCT/CN2018/115379 WO2020010768A1 (en) 2018-07-12 2018-11-14 Thin film transistor, display panel, and method of fabricating thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810765416.0A CN108962757B (zh) 2018-07-12 2018-07-12 薄膜晶体管及其制造方法、显示基板、显示装置

Publications (2)

Publication Number Publication Date
CN108962757A CN108962757A (zh) 2018-12-07
CN108962757B true CN108962757B (zh) 2019-12-10

Family

ID=64483207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810765416.0A Active CN108962757B (zh) 2018-07-12 2018-07-12 薄膜晶体管及其制造方法、显示基板、显示装置

Country Status (3)

Country Link
US (1) US20210336064A1 (zh)
CN (1) CN108962757B (zh)
WO (1) WO2020010768A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416286B (zh) * 2019-07-30 2023-07-18 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
KR20220044557A (ko) * 2019-08-09 2022-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN118763123A (zh) * 2019-09-24 2024-10-11 乐金显示有限公司 薄膜晶体管及其基板及包括该薄膜晶体管的显示设备
CN111627927A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
KR20220048250A (ko) * 2020-10-12 2022-04-19 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9315798D0 (en) * 1993-07-30 1993-09-15 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film transistors
JP3573056B2 (ja) * 1999-07-16 2004-10-06 セイコーエプソン株式会社 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器
US7495258B2 (en) * 2006-05-17 2009-02-24 Tpo Displays Corp. N-channel TFT and OLED display apparatus and electronic device using the same
GB2459667A (en) * 2008-04-29 2009-11-04 Sharp Kk Thin film transistor and active matrix display
CN103050410B (zh) * 2012-10-30 2015-09-16 昆山工研院新型平板显示技术中心有限公司 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN104183650A (zh) * 2014-09-10 2014-12-03 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管
CN104867983A (zh) * 2015-04-13 2015-08-26 北京大学 一种LDD/Offset结构薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US20210336064A1 (en) 2021-10-28
CN108962757A (zh) 2018-12-07
WO2020010768A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
CN108962757B (zh) 薄膜晶体管及其制造方法、显示基板、显示装置
US10615193B2 (en) Array substrate, method for manufacturing the same, display panel, and display device
US9343583B2 (en) Thin film transistor and thin film transistor array panel including the same
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US9960189B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
CN107004721B (zh) 薄膜晶体管阵列基板
EP2960942A1 (en) Thin-film transistor and manufacturing method therefor, and display component
US9508749B2 (en) Display substrates and methods of manufacturing display substrates
US9698278B2 (en) Thin film transistor and manufacturing method thereof, array substrate, display device
US11164951B2 (en) Thin film transistor and manufacturing method thereof and display device
US11342431B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
WO2019061813A1 (zh) Esl型tft基板及其制作方法
KR20220151580A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US20210118918A1 (en) Array substrate, method of manufacturing the same and method of improving performance of the same, display panel and display device
US20220320269A1 (en) Display device, array substrate, thin film transistor and fabrication method thereof
US20170170213A1 (en) Array substrate, manufacturing method for array substrate and display device
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
KR20140104792A (ko) 박막 트랜지스터 및 그 제조 방법
US20240313006A1 (en) Thin film transistor, preparation method therefor, and display device
CN109616444B (zh) Tft基板的制作方法及tft基板
US20210328040A1 (en) Method for manufacturing thin film transistor and thin film transistor
US20240164158A1 (en) Display panel and manufacturing method thereof
US20240021629A1 (en) Array substrate, method of manufacturing the same and method of improving performance of the same, display panel and display device
US20230014890A1 (en) Active device substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant