CN104867983A - 一种LDD/Offset结构薄膜晶体管及其制备方法 - Google Patents
一种LDD/Offset结构薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN104867983A CN104867983A CN201510172561.4A CN201510172561A CN104867983A CN 104867983 A CN104867983 A CN 104867983A CN 201510172561 A CN201510172561 A CN 201510172561A CN 104867983 A CN104867983 A CN 104867983A
- Authority
- CN
- China
- Prior art keywords
- etching
- gate electrode
- gate
- electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 18
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000005516 engineering process Methods 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 7
- 150000004706 metal oxides Chemical class 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000011031 large-scale manufacturing process Methods 0.000 abstract description 2
- 230000000295 complement effect Effects 0.000 abstract 1
- 238000003672 processing method Methods 0.000 abstract 1
- 239000002210 silicon-based material Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910001423 beryllium ion Inorganic materials 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 238000007743 anodising Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013036 cure process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种LDD/Offset结构薄膜晶体管及其制备方法，属于半导体集成电路和平板显示及其相关制造技术领域。本发明核心是通过光刻胶和栅电极的斜坡结构以及一次额外的栅刻蚀，在晶体管沟道内形成自对准的LDD/Offset区域，而LDD/Offset的长度可以由刻蚀速度和刻蚀时间精确控制，从而达到降低TFT关态电流的目的。该技术工艺过程简单，不增加任何光刻版；整个TFT的制造过程与传统的工艺相比仅需增加一次重复的栅刻蚀，工艺方法和传统CMOS工艺相兼容，具有较高的实用价值，适用于薄膜晶体管的大规模生产，有望在未来的TFT集成电路中得到应用。
Description
技术领域
本发明属于半导体集成电路制造和平板显示器件领域，具体涉及一种半导体薄膜晶体管(TFT)的设计及其制备方法。
背景技术
在驱动有源显示的众多TFT技术中，低温多晶硅(LTPS)TFT具有高迁移率和良好的器件稳定性而被广泛地用于高画质、全集成的平板显示面板制造中。由于低温多晶硅TFT具有上述优点促使LTPS-TFT成为目前大规模商业化的有源矩阵有机发光二极管(AMOLED)平板显示中唯一应用的TFT器件。
然而，LTPS-TFT一般具有较高的关态电流，这是由晶粒间隙处的陷阱和缺陷态造成载流子的发射以及在漏区附近的沟道里发生的能带与能带之间的隧穿而引起。这一较大的关态电流影响了其在平板显示中的应用，尤其在AMOLED显示中，由器件的关态电流引起微小的电压变化会影响到显示画面的质量。因此，为了降低器件的关态电流，研究人员提出了诸多解决方案。在这些技术中，非控区非掺杂(Offset)或非控区轻掺杂(LDD)是最有效也是应用最广的器件制备技术。
LDD或Offset器件制备技术在制作过程中一般要求栅与源漏为自对准(self-aligned)的，否则工艺过程和器件性能将会出现较大的差异。自对准的结构通常是由侧墙作为掩膜的离子注入而形成的，而侧墙是通过对氧化硅或者氮化硅的各向异性的回刻形成的。这就要求氧化硅或者氮化硅具有较好的保形性。但是，由于受到工艺温度的限制，在低温下生长保形性较好的氧化硅或者氮化硅仍然存在较大的挑战。在器件和面板制备中，为了降低显示面板上栅总线的电阻而保证较小的RC延迟，TFT的栅极一般采用金属。因此，传统的LDD/Offset的制作方法就不再适用。这是因为氧化硅或者氮化硅的回刻以及之后的离子注入过程会造成栅金属的严重损伤。除此之外，为了保证上层绝缘介质对栅电极较好的覆盖而减少漏电，一般要求栅电极的边缘具有很缓的坡度，这又使得侧墙的形成变得困难。为此，工业界一般采用阳极氧化技术缩减栅的尺寸，或额外增加一次掩膜版光刻工艺形成非自对准的LDD/Offset这两种方法来降低器件的关态漏电流。阳极氧化技术需要生长较厚的金属栅，造成材料的浪费；随着氧化的厚度增加，氧化速度变慢，有时需要分两次操作，使得工艺变得复杂。而增加掩膜版的技术不但增加了生产成本，还会造成器件的不对称性。
发明内容
为了有效地解决LTPS-TFT中LDD或Offset的器件问题，降低制备工艺成本，本发明提出了一种LTPS-TFT LDD/Offset结构的薄膜晶体管制备技术，旨在提高LTPS-TFT的性能，降低显示面板的生产成本。
本发明的技术方案是：
一种带有LDD/Offset结构的薄膜晶体管，包括栅电极、栅介质、有源区、源电极和漏电极，以及源、漏电极与有源区不在栅电极正下方控制区的非控区(Offset/LDD)。所述有源区位于衬底介质之上，源电极和漏电极分别位于有源区之两侧，栅介质位于有源区之上，栅电极位于栅介质之上，其特征在于，所述有源区与源、漏电极之间存在非控区非掺杂或非控区轻掺杂区域，即有源区在靠近源电极和靠近漏电极处有非控区非掺杂或非控区轻掺杂区域不在栅电极正下方的控制范围之内，既栅电极对有源区没有全覆盖，存在非控区非掺杂(Offset)或非控区轻掺杂(LDD)的区域。其制备步骤包括：
1.在衬底上生长缓冲(buffer)层材料，之后生长有源层材料并刻蚀形成晶体管的有源区；
2.生长栅介质材料，之后生长栅电极材料，并涂胶光刻、刻蚀形成栅电极的图形，刻蚀出的栅电极呈现梯形的缓坡结构；
3.刻蚀栅电极之后保持光刻胶图形，对栅电极未覆盖的有源区部分进行离子掺杂，定义晶体管的源漏区；
4.在光刻胶保护下，再次进行栅电极的刻蚀，在栅电极两侧暴露出未经掺杂的小区域，对于Offset结构，则不需进行再次掺杂。对于LDD结构，需对该区域进行再次掺杂，掺杂为轻掺杂；
5.去除光刻胶，生长钝化介质层，并光刻、刻蚀形成源漏电极与栅电极的接触孔；
6.生长源漏电极的导电材料，并光刻刻蚀形成源漏电极，并实现源漏层电极材料与栅电极材料的互联。
在步骤1.中，衬底上生长buffer层材料为氮化硅、氧化硅等绝缘材料及它们的复合结构。所述有源层材料为硅等半导体材料，尤其以多晶硅为例，一般需要先生长非晶硅薄膜，然后通过固相晶化、金属诱导晶化、激光退火等方式使非晶硅再结晶形成多晶硅，也可以直接生长多晶硅材料。通过刻蚀形成晶体管的有源区；
在步骤2.中，栅介质材料为二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者多种的组合。之后生长的栅电极材料为Al、Ti、Cr和Mo等非透明金属中的一种也可为它们的组合或ITO、AZO、InO等透明金属氧化物导电薄膜，并通过刻蚀形成栅电极的图形，刻蚀出的栅电极呈现梯形的缓坡结构。
在步骤3.中，掺杂离子为磷、硼、砷等可以在硅中形成N型或者P型掺杂的元素或其化合物，也可以为它们的混合物。掺杂方式可以为离子注入，也可以为等离子淋浴；掺杂为重掺杂。
在步骤4.中，通过控制刻蚀速度和刻蚀时间可以控制栅电极被缩减的量，在0.1um到1.5um之间，从而栅电极两侧暴露未经掺杂的小区域。对Offset结构，则不需进行再次掺杂。对与LDD结构，需对该区域进行再次掺杂，掺杂为轻掺杂。
在步骤5.中，介质层为氮化硅、氧化硅等绝缘材料或它们的复合结构，所示刻蚀为干法刻蚀或湿法刻蚀。
在步骤6.中，源漏电极材料为Al、Ti、Cr非透明金属中的一种也可为它们的组合或ITO、AZO、InO等高电导的金属氧化物材料，栅电极材料为Al、Ti、Cr非透明金属中的一种也可以为它们的组合或ITO、AZO、InO等高电导的金属氧化物材料或多晶硅材料。所述刻蚀为干法刻蚀或湿法刻蚀。
本发明的优点：
该技术通过光刻胶和栅电极的斜坡结构以及一次额外的栅刻蚀就可以将栅电极的边缘被相同程度的缩减，而在晶体管沟道内形成自对准的LDD/Offset区域，从而达到降低TFT关态电流的目的。LDD/Offset的长度可以由刻蚀速度和刻蚀时间得以精确的控制。与现有技术相比，该技术工艺过程简单，不增加任何光刻版；整个TFT的制造过程与传统的工艺相比仅需增加一次重复的栅刻蚀，适用于薄膜晶体管的大规模生产。
附图说明
图1.为本发明LDD/Offset结构薄膜晶体管的剖面示意图；
图2.(a)～(g)依次示出了本发明LDD/Offset结构TFT器件的制备方法以及该TFT器件实施例的主要工艺步骤。
上述图中1—衬底；2—缓冲层；3—有源区；4—栅介质材料；5—栅电极；θ—刻蚀倾角；6—光刻胶；7—离子注入；N+/P+—源、漏电极掺杂类型和掺杂浓度(+重掺杂)；8—非控区非掺杂(Offset)或非控区轻掺杂(LDD)的区域；9—钝化层；10—源、漏及栅电极接触互联。
具体实施方式
下面结合说明书附图，通过实例对本发明做进一步说明。
本发明提出的LDD/Offset结构薄膜晶体管的有源区位于衬底介质之上，源电极和漏电极分别位于有源区之两侧，栅介质位于有源区之上，栅电极位于栅介质之上，在靠近源电极和靠近漏电极处均有部分有源区不在栅电极正下方的控制范围之内，既栅电极对有源区没有全覆盖，存在非控区非掺杂(Offset)或非控区轻掺杂(LDD)的区域。
本发明的LDD/Offset结构薄膜晶体管制备方法的一个实施例由图2(a)至图2(g)所示，包括以下步骤：
1.在玻璃衬底上生长缓冲(buffer)层材料，如图2(a)所示。其中所述buffer材料可以为氮化硅、二氧化硅等绝缘材料及它们的复合结构。所述有源层材料可以为多晶硅材料，多晶硅材料一般需要先生长非晶硅薄膜，然后通过固相晶化、金属诱导晶化、激光退火等方式使非晶硅再结晶形成多晶硅，也可以直接生长多晶硅材料。定义有源区并通过刻蚀形成器件有源区。
2.生长栅介质层，栅介质材料为二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者多种的组合，如图2(b)所示。
3.生长的栅电极层，并涂胶光刻、刻蚀形成栅电极的图形，如图2(c)所示。其中，在曝光形成光刻胶图形之后，一般需要对光刻胶进行烘焙处理，使其呈现坡度较缓的结构。(一般情况下光刻胶在显影之后都会有一定的坡度而光刻胶前烘之后，由于光刻胶的微流动会呈现更缓的坡度)。所述刻蚀为干法刻蚀，刻蚀栅电极的速率与刻蚀光刻胶的速度相当。由于光刻胶的“梯形”结构，θ刻蚀倾斜角度为10°至70°之间，刻蚀倾角刻蚀出的栅电极也呈现梯形的缓坡结构。所述的栅电极材料可以为Al、Ti、Cr和Mo等非透明金属中的一种也可以为它们组合或ITO、AZO、InO等透明金属氧化物导电薄膜，
4.刻蚀栅电极之后保持光刻胶图形，对栅电极未覆盖的有源区部分进行离子掺杂，定义晶体管的源漏电极区，如图2(d)所示。掺杂离子为磷、硼、砷等可以在硅中形成N型或者P型掺杂的元素或其化合物，也可以为它们的混合物。掺杂方式可以为离子注入，也可以为离子淋浴；掺杂为重掺杂N+/P+。N型掺杂形成N型导电的TFT，P型掺杂形成P型导电的TFT。
5.在光刻胶保护下，再次进行栅电极的刻蚀。由于光刻胶和栅电极坡度的存在，以及二者相当的刻蚀速度，栅电极边缘在刻蚀时将会被缩减，如图2(e)所示。通过控制刻蚀速度和刻蚀时间可以控制栅电极被缩减的量，在0.1um到1.5um之间，从而栅电极两侧暴露出未经掺杂的小区域。对Offset结构，则不需进行再次掺杂。对与LDD结构，需对该区域进行再次掺杂，掺杂为轻掺杂。掺杂方式和掺杂离子参照上述步骤4。
6.去除光刻胶，生长钝化介质层，并光刻、刻蚀形成源漏电极与栅电极的接触孔，如图2(f)所示。所述钝化介质层为氮化硅、氧化硅等绝缘材料或它们的复合结构，所示刻蚀为干法刻蚀或湿法刻蚀。
7.生长源漏电极的导电材料，并光刻刻蚀形成源漏电极，并实现源漏层电极材料与栅电极材料的互联，如图2(g)所示。所述源漏电极材料为金属材料或高电导的金属氧化物材料，所述栅电极材料为金属材料或高电导的金属氧化物材料或高掺杂多晶硅材料。所述刻蚀为干法刻蚀或湿法刻蚀。其中，由于掺杂离子的激活过程，该过程可以在二次栅刻蚀并轻掺杂(对LDD)之后，在生长源漏电极材料之前通过热退火、激光退火等方式实现。
最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
Claims (9)
1.一种薄膜晶体管，包括衬底之上的缓冲层、栅电极、栅介质、有源区、源电极和漏电极，所述有源区位于缓冲层之上，源电极和漏电极分别位于有源区之两侧，栅介质位于有源区之上，栅电极位于栅介质之上，其特征在于，所述有源区与源、漏电极之间存在非控区非掺杂或非控区轻掺杂区域，即有源区在靠近源电极和靠近漏电极处有非控区非掺杂或非控区轻掺杂区域不在栅电极正下方的控制范围之内。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述缓冲层为氮化硅、氧化硅等绝缘材料及它们的复合结构。
3.如权利要求1所述的薄膜晶体管，其特征在于，有源区材料为硅或多晶硅。
4.如权利要求1所述的薄膜晶体管，栅介质为二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者多种的组合。
5.如权利要求1所述的薄膜晶体管，其特征在于，栅电极为Al、Ti、Cr、Mo非透明金属中的一种，或是上述材料的组合，或是ITO、AZO、InO透明导电薄膜中的一种。
6.一种制备如权利要求1所述薄膜晶体管的方法，其步骤包括：
1)在衬底上生长缓冲层材料，之后生长有源层材料并刻蚀形成晶体管的有源区；
2)生长栅介质材料，之后生长栅电极材料，并涂胶光刻、刻蚀形成栅电极的图形，刻蚀出的栅电极呈现梯形的缓坡结构；
3)刻蚀栅电极之后保持光刻胶图形，对栅电极未覆盖的有源区部分进行离子掺杂，定义晶体管的源漏区；
4)在光刻胶保护下，再次进行栅电极的刻蚀，在栅电极两侧暴露出未经掺杂的小区域，对于Offset结构，则不需进行再次掺杂，对于LDD结构，需对该区域进行再次掺杂，掺杂为轻掺杂；
5)去除光刻胶，生长钝化介质层，并光刻、刻蚀形成源漏电极与栅电极的接触孔；
6)生长源漏电极的导电材料，并光刻刻蚀形成源漏电极，并实现源漏层电极材料与栅电极材料的互联。
7.如权利要求6所述的方法，其特征在于，步骤2)中栅电极制备工艺为干法刻蚀，刻蚀栅电极的速率与刻蚀光刻胶的速度相当，刻蚀倾斜角度为10°至70°之间。
8.如权利要求6所述的方法，其特征在于，刻蚀栅电极之后保持光刻胶图形，对栅电极未覆盖的有源区部分进行离子掺杂，定义晶体管的源漏电极区，源漏电极的掺杂离子为磷、硼、砷，在硅中形成N型或者P型掺杂的元素，掺杂方式为离子注入或者离子淋浴；掺杂为重掺杂N+/P+。
9.如权利要求6所述的方法，其特征在于，步骤5)中所述钝化介质层为氮化硅、氧化硅等绝缘材料或它们的复合结构，刻蚀为干法刻蚀或湿法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510172561.4A CN104867983A (zh) | 2015-04-13 | 2015-04-13 | 一种LDD/Offset结构薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510172561.4A CN104867983A (zh) | 2015-04-13 | 2015-04-13 | 一种LDD/Offset结构薄膜晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104867983A true CN104867983A (zh) | 2015-08-26 |
Family
ID=53913687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510172561.4A Pending CN104867983A (zh) | 2015-04-13 | 2015-04-13 | 一种LDD/Offset结构薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104867983A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355588A (zh) * | 2015-09-30 | 2016-02-24 | 深圳市华星光电技术有限公司 | Tft阵列基板的制备方法、tft阵列基板及显示装置 |
| CN106409683A (zh) * | 2016-11-07 | 2017-02-15 | 信利（惠州）智能显示有限公司 | Mos管及其制备方法 |
| CN108962757A (zh) * | 2018-07-12 | 2018-12-07 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207715A (ja) * | 2002-12-13 | 2004-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US20040227195A1 (en) * | 2003-04-28 | 2004-11-18 | Shih-Chang Chang | Self-aligned LDD thin-film transistor and method of fabricating the same |
| CN1667840A (zh) * | 2004-03-12 | 2005-09-14 | 株式会社半导体能源研究所 | 薄膜晶体管、半导体器件及其制造方法 |
-
2015
- 2015-04-13 CN CN201510172561.4A patent/CN104867983A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207715A (ja) * | 2002-12-13 | 2004-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US20040227195A1 (en) * | 2003-04-28 | 2004-11-18 | Shih-Chang Chang | Self-aligned LDD thin-film transistor and method of fabricating the same |
| CN1667840A (zh) * | 2004-03-12 | 2005-09-14 | 株式会社半导体能源研究所 | 薄膜晶体管、半导体器件及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355588A (zh) * | 2015-09-30 | 2016-02-24 | 深圳市华星光电技术有限公司 | Tft阵列基板的制备方法、tft阵列基板及显示装置 |
| US9899528B2 (en) | 2015-09-30 | 2018-02-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method for TFT array substrate, TFT array substrate and display device |
| CN105355588B (zh) * | 2015-09-30 | 2018-06-12 | 深圳市华星光电技术有限公司 | Tft阵列基板的制备方法、tft阵列基板及显示装置 |
| CN106409683A (zh) * | 2016-11-07 | 2017-02-15 | 信利（惠州）智能显示有限公司 | Mos管及其制备方法 |
| CN108962757A (zh) * | 2018-07-12 | 2018-12-07 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板、显示装置 |
| WO2020010768A1 (en) * | 2018-07-12 | 2020-01-16 | Boe Technology Group Co., Ltd. | Thin film transistor, display panel, and method of fabricating thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102282668B (zh) | 嵌埋硅/锗材料相对沟道区的偏移降低的晶体管 | |
| WO2017020358A1 (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| US9054075B2 (en) | Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof | |
| CN103985636A (zh) | 调整多阈值电压的FinFET/三栅极沟道掺杂 | |
| WO2017020362A1 (zh) | Tft基板的制作方法及tft基板 | |
| CN103560153B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| US10409115B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
| WO2016061961A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2017070868A1 (zh) | N型tft的制作方法 | |
| CN104882485A (zh) | 薄膜晶体管及其制造方法 | |
| CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
| CN105374749A (zh) | 一种薄膜晶体管及其制造方法 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| CN104867983A (zh) | 一种LDD/Offset结构薄膜晶体管及其制备方法 | |
| US9312378B2 (en) | Transistor device | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN105551967B (zh) | N型薄膜晶体管的制作方法 | |
| CN104538455A (zh) | 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板 | |
| WO2017181449A1 (zh) | 薄膜晶体管、薄膜晶体管的制备方法及cmos器件 | |
| US20190221672A1 (en) | Low temperature polysilicon thin film transistor and preparation method thereof | |
| CN104701175A (zh) | 一种薄膜晶体管的制造方法 | |
| US10727130B2 (en) | Semiconductor device and fabrication method thereof | |
| WO2018223642A1 (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
| CN103165509B (zh) | 准绝缘体上硅场效应晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150826 |