CN106409683A - Mos管及其制备方法 - Google Patents
Mos管及其制备方法 Download PDFInfo
- Publication number
- CN106409683A CN106409683A CN201610979167.6A CN201610979167A CN106409683A CN 106409683 A CN106409683 A CN 106409683A CN 201610979167 A CN201610979167 A CN 201610979167A CN 106409683 A CN106409683 A CN 106409683A
- Authority
- CN
- China
- Prior art keywords
- metal gates
- preparation
- etching
- described metal
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 238000005530 etching Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 12
- 239000007788 liquid Substances 0.000 claims description 32
- 239000002253 acid Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 25
- 230000000873 masking effect Effects 0.000 claims description 22
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052681 coesite Inorganic materials 0.000 claims description 8
- 229910052906 cristobalite Inorganic materials 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052682 stishovite Inorganic materials 0.000 claims description 8
- 229910052905 tridymite Inorganic materials 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000004888 barrier function Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 31
- 230000000694 effects Effects 0.000 description 10
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- VTLYFUHAOXGGBS-UHFFFAOYSA-N Fe3+ Chemical compound [Fe+3] VTLYFUHAOXGGBS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910001447 ferric ion Inorganic materials 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000010339 dilation Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- -1 iron ion Chemical class 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提出一种MOS管及其制备方法，其中该制备方法包括：在LTPS玻璃基板上形成金属栅极图形；以所述金属栅极为掩模进行重掺杂离子注入，形成源区和漏区；对所述金属栅极进行第一刻蚀，使得在所述源区和所述漏区中各形成轻掺杂区域。上述MOS管的制备方法，通过在重掺杂离子注入之后，增加一道对金属栅极进行刻蚀的工艺，使得源区和漏区中自动形成轻掺杂区域，从而有效抑制漏电流，也在一定程度上进一步降低金属及半导体的接触势垒，降低源、漏极金属和多晶硅的接触电阻。无需增加额外的掩膜板即可有效抑制漏电流，而且实现难度较低，不仅能降低生产成本，还能缩短生产时间。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种MOS管及其制备方法。
背景技术
LTPS(Low Temperature Poly-silicon，低温多晶硅)技术一种将激光投射于非晶硅结构的玻璃基板上，使得非晶硅结构的玻璃基板吸收激光能量，转变为多晶硅结构的技术。由于采用LTPS基板的液晶显示器具有高分辨率、高亮度、高开口率、反应速度快等优点，因此LTPS技术目前在显示技术应用比较广泛。
在实际应用中，LTPS的性能比晶体硅的性能差，尤其在构成PMOS器件时存在漏电流较大的弊端。为了降低漏电流，一般在生产PMOS器件时会采用漏极轻掺杂的方法。现有技术中，进行漏极轻掺杂的一种方法是通过增加额外的一道掩膜板来进行限定区域的漏极轻掺杂；另一种方法是不增加掩膜板，利用栅极较薄之边缘，光刻胶较薄之边缘形成自对准的漏极轻掺杂。其中，增加掩膜板的方法增加了生产成本，而不增加掩膜板的漏极轻掺杂方法，对于栅极形貌及光刻胶曝光形貌要求较高，实现难度较大。
发明内容
有鉴于此，有必要提供一种MOS管及其制备方法，能够在不增加额外掩膜板的条件下有效抑制漏电流。
本发明公开了一种MOS管的制备方法，其包括：
在LTPS玻璃基板上形成金属栅极图形；
以所述金属栅极为掩模进行重掺杂离子注入，形成源区和漏区；
对所述金属栅极进行第一刻蚀，使得在所述源区和所述漏区中各形成轻掺杂区域。
作为一种实施方式，在以所述金属栅极为掩模进行重掺杂离子注入之前，所述制备方法还包括：
对所述金属栅极进行第二刻蚀，以使所述金属栅极形成遮蔽结构。
作为一种实施方式，所述对所述金属栅极进行第二刻蚀，以使所述金属栅极形成遮蔽结构，包括：
采用第一酸刻蚀液对所述金属栅极进行各向同性的第二刻蚀，使所述金属栅极的边缘形成坡度遮蔽结构。
作为一种实施方式，所述对所述金属栅极进行第二刻蚀，以使所述金属栅极形成遮蔽结构，包括：
采用第二酸刻蚀液对所述金属栅极进行各向同性的第二刻蚀，以使所述金属栅极的边缘形成毛刷状遮蔽结构。
作为一种实施方式，所述对所述金属栅极进行第一刻蚀，包括：
采用第三酸刻蚀液对所述金属栅极进行各向同性的第一刻蚀，以消除所述遮蔽结构的毛刷。
作为一种实施方式，所述对所述金属栅极进行的第一刻蚀，包括：
通过干法刻蚀工艺对所述金属栅极进行第一刻蚀，以消除所述遮蔽结构的毛刷。
作为一种实施方式，所述遮蔽结构的厚度小于0.2μm。
作为一种实施方式，所述重掺杂离子注入的掺杂浓度为1E15Ions/cm2。
作为一种实施方式，形成金属栅极图形之前，所述制备方法还包括：
在LTPS玻璃基板上形成SiNx图案、SiO2图案及P-Si图案；
进行沟道掺杂，形成SiO2连续薄膜及SiNx连续薄膜。
本发明还公开了一种MOS管，其采用如上述任一项所述的制备方法制作得到。
上述MOS管的制备方法，通过在重掺杂离子注入之后，增加一道对金属栅极进行刻蚀的工艺，使得源区和漏区中自动形成轻掺杂区域，从而有效抑制漏电流，也在一定程度上进一步降低金属及半导体的接触势垒，降低源、漏极金属和多晶硅的接触电阻。
上述MOS管的制备方法，无需增加额外的掩膜板即可有效抑制漏电流，而且实现难度较低，相较于现有技术，至少节省了一道掩膜板或难度较高的轻掺杂工艺，不仅能降低生产成本，还能缩短生产时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本发明一实施例的MOS管的制备方法的流程示意图；
图2为本发明另一实施例的MOS管的制备方法的流程示意图；
图3为本发明一实施例的第一刻蚀的作用示意图；
图4为本发明一实施例的离子注入分布示意图；
图5a为本发明一实施例的离子注入扩散效应的模拟示意图；
图5b为本发明另一实施例的离子注入扩散效应的模拟示意图；
图6a为本发明一实施例的MOS管制作工艺流程示意图；
图6b为本发明另一实施例的MOS管制作工艺流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
下面结合附图描述根据本发明实施例的MOS管及其制备方法。例如，本发明一实施例的MOS管的制备方法包括以下步骤：在LTPS玻璃基板上形成金属栅极图形；对所述金属栅极进行刻蚀，以使所述金属栅极形成遮蔽结构；以所述金属栅极为掩模进行重掺杂离子注入，形成源区和漏区。例如，本发明一实施例的制备方法为PMOS管的制备方法。又如，本发明一实施例的制备方法为NMOS管的制备方法。
请参阅图1，其为本发明一实施例的MOS管的制备方法的流程示意图。如图1所示，所述制备方法包括以下步骤：
S110，在LTPS(Low Temperature Poly-silicon，低温多晶硅)玻璃基板上形成金属栅极图形。
其中，在形成金属栅极图形之前，还在LTPS玻璃基板上形成缓冲层(Bufferlayer)。例如，在LTPS玻璃基板上依次形成SiNx图案，SiO2图案及P-Si图案，进行沟道掺杂，形成SiO2连续薄膜及SiNx连续薄膜。
形成金属栅极图形，具体为在SiO2连续薄膜及SiNx连续薄膜基础上形成栅极图形。
又如，在LTPS玻璃基板上依次进行SiNx连续成膜、SiO2连续成膜及A-Si(非晶硅)连续成膜工艺，执行A-Si去氢步骤，再通过ELA(Excimer Laser Annealing，准分子激光退火)工艺将A-Si晶化为P-Si(多晶硅)，对P-Si进行光刻，并刻蚀形成图案，随后依次进行沟道掺杂、SiO2、SiNx连续成膜及栅极金属成膜工艺，从而形成金属栅极图形。例如，栅极金属为钼。
S130，以所述金属栅极为掩模进行重掺杂离子注入，形成源区和漏区。
例如，以所述金属栅极为掩模进行自对准的重掺杂例子注入。又如，采用离子注入机以所述金属栅极为掩模进行自对准的重掺杂例子注入。
作为一种实施方式，所述重掺杂离子注入的掺杂浓度为5×10-16Ions/cm2～2×10-14Ions/cm2。例如所述重掺杂离子注入的掺杂浓度为1×10-15Ions/cm2。
S150，对所述金属栅极进行第一刻蚀，使得所述源区和所述漏区中各形成轻掺杂区域。
其中，第一刻蚀为湿法刻蚀或干法刻蚀。具体地，第一刻蚀为刻蚀速率较慢的轻微刻蚀，例如，第一刻蚀的刻蚀速率低于67.2埃/分钟。
在本实施例中，通过第一刻蚀，使得金属栅极的边界稍稍后退，利用离子注入的扩散效应及后续热制程的扩散效应，能分别在源区和漏区形成浓度渐变的轻掺杂区域。即，第一刻蚀使得金属栅极边界的遮蔽注入及离子注入的扩散效应区被暴露出来，该扩散效应区不再是导电沟道的一部分，而成为新的低掺杂的源、漏区。
漏极轻掺杂对漏电流的改善主要体现在抑制热载流子的产生，漏极轻掺杂的存在使得源、漏区域的漏端电压下降，改变电场的尖端分布，降低漏端电场对热载流子的加速作用，从而降低漏电流。
在一较佳实施例中，漏极轻掺杂宽度约为沟道长度的3％～5％，能较好的降低漏电流及防治器件热载流子退化效应。
此外，通常在进行重掺杂离子注入之前，需要对金属栅极先进行刻蚀，例如干法刻蚀。步骤S150中轻微的各项同性刻蚀可以修复干法刻蚀对栅极绝缘层的等离子体损伤，重新形成薄钝化层，从而进一步减少漏电流。
上述MOS管的制备方法，通过在重掺杂离子注入之后，增加一道对金属栅极进行刻蚀的工艺，使得源区和漏区中自动形成轻掺杂区域，从而有效抑制漏电流，也在一定程度上进一步降低金属及半导体的接触势垒，降低源、漏极金属和多晶硅的接触电阻。
上述MOS管的制备方法，无需增加额外的掩膜板即可有效抑制漏电流，而且实现难度较低，相较于现有技术，至少节省了一道掩膜板或难度较高的轻掺杂工艺，不仅能降低生产成本，还能缩短生产时间。
在其中一个实施例中，如图2所示，在步骤S130之前，还包括步骤S120，对所述金属栅极进行第二刻蚀，以使所述金属栅极形成遮蔽结构。
在本实施例中，随着源、漏极轻掺杂区域长度的增加，开态电流逐渐减小，MOS管截止区域的等效电阻逐渐增大，适合的源、漏极轻掺杂区域长度能使漏极的电场被均匀分布，降低沟道漏端电压，从而有效改善漏电流。
然而，过长的源、漏极轻掺杂区域长度会使得开态电流过低；过短的源、漏极轻掺杂区域长度会使得漏极轻掺杂几乎失效，甚至使漏电流恶化；因此，需要控制上述形成源漏极轻掺杂方式下所形成的轻掺杂区域长度。
另外，如果栅极过于远离有效的漏极轻掺杂区域，或者，栅极过于靠近有效的漏极轻掺杂区域，甚至出现重叠，不仅使得寄生电容增大，还会导致所注入的离子在后续的退火工艺中存在持续的扩散运动，该部分离子扩散入沟道导致沟道杂质离子过多，反而使漏电流升高，还需要控制该种方式下的漏极轻掺杂边界。
为了控制轻掺杂区域长度及轻掺杂边界，作为一种实施方式，在步骤S120，采用第一酸刻蚀液对所述金属栅极进行各向同性的第二刻蚀，使所述金属栅极的边缘形成坡度遮蔽结构。例如，所述第一酸刻蚀液中包括预设第一浓度的缓冲材料。其中，第一酸刻蚀液为腐蚀性较弱的酸刻蚀液，通过增大缓冲材料的配比来减弱第一酸刻蚀液的腐蚀性。又如，第一酸刻蚀液中包括磷酸、硝酸、草酸以及第一浓度的缓冲材料，缓冲材料包括乙酸及铁离子溶液中至少一种。例如第一浓度大于30％；又如第一浓度为30％～70％；又如第一浓度为55％。又如，使用第二酸刻蚀液刻蚀的温度为30℃～65℃，使用第二酸刻蚀液刻蚀的时间为20～55S。又如，使用第一酸刻蚀液刻蚀的温度为40℃，使用第一酸刻蚀液刻蚀的时间为30S。
在进行注入前的栅极金属层刻蚀(第二刻蚀)时使用腐蚀性较弱、缓冲液配比较高的湿刻工艺，通过温和的栅极金属湿刻，在栅极金属层的边缘形成相对较宽的较小坡度角，利用该较小坡度角作为离子注入的遮蔽物。该种金属遮蔽物的优点在于会相对严格的限制离子的注入深度，从而控制遮蔽物下方的离子注入剂量；同时由于金属对离子注入深度的限制使得在所需求掺杂边界上扩散的离子由于在金属中碰撞运动的路径过长而无法渗透至沟道区域。
例如，如图3所示，若栅极金属层的边缘形成坡度角，在重掺杂离子注入后，进行第一刻蚀时，由于坡度底部两侧的遮蔽作用，漏区及源区分别存在一离子扩散区，使得第一刻蚀之后，该离子扩散区转变为轻掺杂区域。
为了控制轻掺杂区域长度及轻掺杂边界，作为另一种实施方式，在离子注入前对栅极金属层刻蚀(第二刻蚀)时使用缓冲液配比较低、腐蚀性较强的刻蚀液，通过快速的湿刻使得该栅极金属层的边缘存在轻微的毛刷，成为增加有效漏极轻掺杂宽度的遮蔽物。在进行离子注入后的第一刻蚀工艺时，通过温和的刻蚀工艺，消除上述轻微的毛刷。
例如，在步骤S120，采用第二酸刻蚀液对所述金属栅极进行各向同性的第二刻蚀，以使所述金属栅极的边缘形成毛刷状遮蔽结构。例如，所述第二酸刻蚀液包括预设第二浓度的缓冲材料。又如，第二酸刻蚀液中包括磷酸、硝酸、草酸以及第二浓度的缓冲材料，缓冲材料包括乙酸及铁离子溶液中至少一种。例如第二浓度小于50％；又如第二浓度为30％～50％；又如第二浓度为45％。又如，使用第二酸刻蚀液刻蚀的温度为30℃～65℃，使用第二酸刻蚀液刻蚀的时间为10～35S。又如，使用第二酸刻蚀液刻蚀的温度为40℃，使用第二酸刻蚀液刻蚀的时间为20S。
此时，在步骤S150，一种方式是采用缓冲液配比较高、腐蚀性性较弱的刻蚀液，通过温和的湿刻工艺，通过较低的刻蚀速率消除栅极金属层边缘的轻微毛刷。例如采用第三酸刻蚀液对所述金属栅极进行各向同性的第一刻蚀，以消除所述遮蔽结构的毛刷。例如，所述第三酸刻蚀液中包括预设第三浓度的缓冲材料，所述预设第三浓度小于所述预设第二浓度。又如，第三酸刻蚀液中包括磷酸、硝酸、草酸以及第三浓度的缓冲材料，缓冲材料包括乙酸及铁离子溶液中至少一种。例如第三浓度大于50％；又如第三浓度为50％～70％；又如第三浓度为55％。又如，采用第三酸刻蚀液刻蚀的温度为20℃～45℃，采用第三酸刻蚀液刻蚀的时间为30S～60S。又如，采用第三酸刻蚀液刻蚀的温度为30℃，采用第三酸刻蚀液刻蚀的时间为40S。
或者，在步骤S150，另一种方式是通过干法刻蚀工艺对所述金属栅极进行第一刻蚀，以消除所述遮蔽结构的毛刷，例如，采用反应性的干法刻蚀工艺，通过高选择比消除栅极金属层边缘的轻微毛刷。又如，反应温度为75℃～90℃，反应时间为30S～60S。又如，反应温度为80℃，反应时间为40S。
在一个实施例中，在步骤S130，离子由表面注入至膜层内时，由于注入离子与膜层中原子的无规则碰撞，离子膜层中原子随机散射，从而使得离子趋近各项均匀地分布在以注入点为切边的球形或梨形范围内。例如，当使用栅极金属层进行自对准的离子注入掺杂时，以栅极金属为钼为例，如图4所示，为其离子注入分布的示意图。其中扩散宽度约为注入深度的1/2左右。例如，假设遮蔽层厚度约0.1μm，P-Si厚度0.05μm，则离子注入的扩散半径不超过0.1μm。
在一个实施例中，离子注入扩散效应的模拟示意图，如图5a及图5b所示。
在一个实施例中，如图6a所示，为了使MOS管用于AMOLED(Active-matrix organiclight emitting diode，有源矩阵有机发光二极管)显示，在金属栅层的工艺之后，即步骤S150之后，还依次进行通孔刻蚀(Via1)、SD层、钝化(Passivation)层、平坦化层、反射电极、像素定义层及间隔(spacer)层等工艺。
在一个实施例中，如图6b所示，为了使MOS管用于IPS(In-Plane Switching，平面转换)显示，在步骤S150之后，还依次进行p+掺杂、通孔刻蚀(Via1)、SD层、平坦化层、透明导电层1(ITO1)、钝化层及透明导电层2(ITO1)等工艺。
本发明实施例还提供一种MOS管，其采用上述任一实施例所述的制备方法制作得到。例如，该MOS管为PMOS管，又如，该MOS管为NMOS管。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种MOS管的制备方法，其特征在于，包括：
在LTPS玻璃基板上形成金属栅极图形；
以所述金属栅极为掩模进行重掺杂离子注入，形成源区和漏区；
对所述金属栅极进行第一刻蚀，使得在所述源区和所述漏区中各形成轻掺杂区域。
2.如权利要求1所述的制备方法，其特征在于，在以所述金属栅极为掩模进行重掺杂离子注入之前，所述制备方法还包括：
对所述金属栅极进行第二刻蚀，以使所述金属栅极形成遮蔽结构。
3.如权利要求2所述的制备方法，其特征在于，所述对所述金属栅极进行第二刻蚀，以使所述金属栅极形成遮蔽结构，包括：
采用第一酸刻蚀液对所述金属栅极进行各向同性的第二刻蚀，使所述金属栅极的边缘形成坡度遮蔽结构。
4.如权利要求2所述的制备方法，其特征在于，所述对所述金属栅极进行第二刻蚀，以使所述金属栅极形成遮蔽结构，包括：
采用第二酸刻蚀液对所述金属栅极进行各向同性的第二刻蚀，以使所述金属栅极的边缘形成毛刷状遮蔽结构。
5.如权利要求4所述的制备方法，其特征在于，所述对所述金属栅极进行第一刻蚀，包括：
采用第三酸刻蚀液对所述金属栅极进行各向同性的第一刻蚀，以消除所述遮蔽结构的毛刷。
6.如权利要求4所述的制备方法，其特征在于，所述对所述金属栅极进行的第一刻蚀，包括：
通过干法刻蚀工艺对所述金属栅极进行第一刻蚀，以消除所述遮蔽结构的毛刷。
7.如权利要求2所述的制备方法，其特征在于，所述遮蔽结构的厚度小于0.2μm。
8.如权利要求1所述的制备方法，其特征在于，所述重掺杂离子注入的掺杂浓度为1E15Ions/cm2。
9.如权利要求1所述的制备方法，其特征在于，形成金属栅极图形之前，所述制备方法还包括：
在LTPS玻璃基板上形成SiNx图案、SiO2图案及P-Si图案；
进行沟道掺杂，形成SiO2连续薄膜及SiNx连续薄膜。
10.一种MOS管，其特征在于，采用如权利要求1至9中任一项所述的制备方法制作得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610979167.6A CN106409683A (zh) | 2016-11-07 | 2016-11-07 | Mos管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610979167.6A CN106409683A (zh) | 2016-11-07 | 2016-11-07 | Mos管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106409683A true CN106409683A (zh) | 2017-02-15 |
Family
ID=58015286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610979167.6A Pending CN106409683A (zh) | 2016-11-07 | 2016-11-07 | Mos管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409683A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037045A (zh) * | 2018-06-20 | 2018-12-18 | 武汉华星光电技术有限公司 | 一种离子注入方法、半导体器件的制作方法和半导体器件 |
| CN112599606A (zh) * | 2020-12-15 | 2021-04-02 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制造方法、显示面板和显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846707B2 (en) * | 2003-05-15 | 2005-01-25 | Au Optronics Corp. | Method for forming a self-aligned LTPS TFT |
| US20060110868A1 (en) * | 2004-11-25 | 2006-05-25 | Chunghwa Picture Tubes., Ltd | Production of lightly doped drain of low-temperature poly-silicon thin film transistor |
| CN101009331A (zh) * | 2006-01-23 | 2007-08-01 | 日本电气株式会社 | 薄膜晶体管及其制造方法 |
| CN104867983A (zh) * | 2015-04-13 | 2015-08-26 | 北京大学 | 一种LDD/Offset结构薄膜晶体管及其制备方法 |
| CN104900712A (zh) * | 2015-06-09 | 2015-09-09 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法及tft基板结构 |
| CN105428244A (zh) * | 2016-01-14 | 2016-03-23 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及制备方法 |
-
2016
- 2016-11-07 CN CN201610979167.6A patent/CN106409683A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846707B2 (en) * | 2003-05-15 | 2005-01-25 | Au Optronics Corp. | Method for forming a self-aligned LTPS TFT |
| US20060110868A1 (en) * | 2004-11-25 | 2006-05-25 | Chunghwa Picture Tubes., Ltd | Production of lightly doped drain of low-temperature poly-silicon thin film transistor |
| CN101009331A (zh) * | 2006-01-23 | 2007-08-01 | 日本电气株式会社 | 薄膜晶体管及其制造方法 |
| CN104867983A (zh) * | 2015-04-13 | 2015-08-26 | 北京大学 | 一种LDD/Offset结构薄膜晶体管及其制备方法 |
| CN104900712A (zh) * | 2015-06-09 | 2015-09-09 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法及tft基板结构 |
| CN105428244A (zh) * | 2016-01-14 | 2016-03-23 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037045A (zh) * | 2018-06-20 | 2018-12-18 | 武汉华星光电技术有限公司 | 一种离子注入方法、半导体器件的制作方法和半导体器件 |
| CN112599606A (zh) * | 2020-12-15 | 2021-04-02 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制造方法、显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN104282696B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103560153B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN103985716B (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 | |
| CN104733313A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN106409683A (zh) | Mos管及其制备方法 | |
| CN104900652A (zh) | 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置 | |
| US9312378B2 (en) | Transistor device | |
| CN106952963B (zh) | 一种薄膜晶体管及制作方法、阵列基板、显示装置 | |
| US10290655B2 (en) | Low temperature polysilicon array substrate and method for manufacturing the same | |
| CN204130536U (zh) | 一种阵列基板及显示装置 | |
| US11469329B2 (en) | Active switch, manufacturing method thereof and display device | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN203826346U (zh) | 一种掩膜板及离子注入设备 | |
| US10516058B2 (en) | Low temperature polysilicon thin film transistor and preparation method thereof | |
| CN109616417A (zh) | 主动开关及其制作方法、显示装置 | |
| CN109637932B (zh) | 薄膜晶体管及其制备方法 | |
| CN203386754U (zh) | 阵列基板和显示装置 | |
| CN207233737U (zh) | 一种GeSn隧穿场效应晶体管 | |
| CN105762081A (zh) | 一种薄膜晶体管的制作方法 | |
| CN106486367B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN101789447A (zh) | Mos晶体管及其形成方法 | |
| US20180182626A1 (en) | Semiconductor device and fabrication method thereof | |
| CN103346125B (zh) | 改善gp cmos器件的电性参数均一性的方法 | |
| CN109727874A (zh) | 主动开关及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170215 |
|
| RJ01 | Rejection of invention patent application after publication |