CN109727874A - 主动开关及其制作方法、显示装置 - Google Patents
主动开关及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN109727874A CN109727874A CN201811570125.2A CN201811570125A CN109727874A CN 109727874 A CN109727874 A CN 109727874A CN 201811570125 A CN201811570125 A CN 201811570125A CN 109727874 A CN109727874 A CN 109727874A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- gate insulating
- angstroms
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000002131 composite material Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 84
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 230000002829 reductive effect Effects 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 332
- 230000008021 deposition Effects 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 17
- 239000010408 film Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 230000008020 evaporation Effects 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 238000002207 thermal evaporation Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- -1 aluminium tin-oxide Chemical compound 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请涉及一种主动开关的制作方法，该方法包括：提供一基板，并在所述基板上形成栅极；在所述栅极上沉积栅极绝缘层，所述栅极绝缘层覆盖所述栅极；其中，所述栅极绝缘层包括依次叠设的第一子栅极绝缘层、第二子栅极绝缘层及第三子栅极绝缘层，采用第一速率沉积所述第一子栅极绝缘层，采用第二速率沉积第二子栅极绝缘层，采用第三速率沉积第三子栅极绝缘层；在所述栅极绝缘层上依次形成有源层、复合掺杂层和源漏极；其中，采用两次湿法刻蚀工艺和两次干法刻蚀工艺形成所述有源层、复合掺杂层、源漏极以及一沟道区。本申请可有效降低主动开关器件的光漏电流，改善IS现象。本申请还提供一种主动开关和显示装置。
Description
技术领域
本申请涉及显示技术领域，特别是涉及一种主动开关及其制作方法、显示装置。
背景技术
作为对显示面板的工作性能具有十分重要作用的薄膜晶体管，是显示技术中一个非要重要的关键器件。随着显示技术的迭代发展，更高性能、高画质以及大尺寸的显示装置成为发展趋势，也是直接影响用户观看体验和购物体验的因素。以高性能来说，想要显示装置具有更高的性能，从其中一个方面就要求显示装置中具备高性能的薄膜晶体管器件。
而通常的非晶硅薄膜晶体管制程中，都是采用BCE(Back Channel Etching，背沟道蚀刻)型结构，这种结构的成本相对低廉并且相对于ES(Etching stop，蚀刻阻挡层)型结构的工艺来说更加简单。但是采用BCE型结构进行背沟道蚀刻(N+cutting)时，有源层(半导体层)通常被破坏而产生较多悬挂键(Dangling Bond)与弱键(Weak Bond)，弱键容易在光照下分解,悬空键可能引起薄膜晶体管的不稳定性，造成薄膜晶体管的漏电流增大，进而引起显示装置在信赖性测试的时候出现IS(image sticking，残影)现象。
发明内容
基于此，有必要针对采用BCE型结构制成的薄膜晶体管漏电流较大，进而引起显示装置在信赖性测试的时候出现IS现象的问题，提供一种主动开关及其制作方法、显示装置。
一种主动开关的制作方法，所述主动开关的制作方法包括：
提供一基板，并在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；
在所述基板上沉积栅极绝缘层，所述栅极绝缘层覆盖所述栅极；
其中，所述栅极绝缘层包括依次叠设的第一子栅极绝缘层、第二子栅极绝缘层及第三子栅极绝缘层，采用第一速率沉积所述第一子栅极绝缘层，采用第二速率沉积第二子栅极绝缘层，采用第三速率沉积第三子栅极绝缘层，所述第一速率、第二速率及第三速率的数值依次递减；
在所述栅极绝缘层上依次形成有源层、复合掺杂层和源漏极；
其中，采用两次湿法刻蚀工艺和两次干法刻蚀工艺形成所述有源层、复合掺杂层、源漏极以及一沟道区，所述沟道区贯穿所述复合掺杂层、并部分贯穿至所述有源层。
在其中一个实施例中，所述复合掺杂层包括依次层叠的第一N型轻掺杂非晶硅层、第二N型轻掺杂非晶硅层、第一N型重掺杂非晶硅层及第二N型重掺杂非晶硅层，所述第一N型轻掺杂非晶硅层、第二N型轻掺杂非晶硅层、第一N型重掺杂非晶硅层及第二N型重掺杂非晶硅层的离子掺杂浓度依次递增。
在其中一个实施例中，所述复合掺杂层的厚度范围为300埃-600埃；其中，所述第一N型轻掺杂非晶硅层的厚度范围为80埃-200埃，所述第二N型轻掺杂非晶硅层的厚度范围为80埃-200埃，所述第一N型重掺杂非晶硅层的厚度范围为80埃-200埃，所述第二N型重掺杂非晶硅层的厚度范围为80埃-200埃。
在其中一个实施例中，所述在所述栅极绝缘层上依次形成有源层、复合掺杂层和源漏极的步骤，包括：
在所述栅极绝缘层上依次沉积有源膜层、复合掺杂膜层和第二金属层；
在所述第二金属层上涂布一层光刻胶，并对所述光刻胶进行图案化处理；
采用第一次湿法刻蚀工艺对所述第二金属层进行刻蚀以形成第二子金属层；
采用第一次干法刻蚀工艺对所述有源膜层和复合掺杂膜层进行刻蚀以形成有源层和复合掺杂层、同时对所述光刻胶进行灰化；
采用第二次湿法刻蚀工艺对所述第二子金属层进行刻蚀以形成源漏极；
采用第二次干法刻蚀工艺对所述有源层和复合掺杂层进行刻蚀以形成沟道区，所述沟道区贯穿所述复合掺杂层、并部分贯穿至所述有源层。
在其中一个实施例中，所述栅极绝缘层的厚度范围为2500埃-5000埃，所述第一子栅极绝缘层的厚度范围为0埃-2000埃，所述第二子栅极绝缘层的厚度范围为1000埃-3000埃，所述第三子栅极绝缘层的厚度范围为1000埃-2000埃。
一种主动开关，使用前述所述的主动开关的制作方法进行制造，所述主动开关包括：
基板；
栅极，形成于所述基板上；
栅极绝缘层，形成所述基板上，所述栅极绝缘层覆盖所述栅极；
其中，所述栅极绝缘层包括依次叠设的第一子栅极绝缘层、第二子栅极绝缘层及第三子栅极绝缘层；
有源层，形成于所述栅极绝缘层上；
复合掺杂层，形成于所述有源层上；及
形成于所述复合掺杂层上的源极与漏极；
其中，一沟道区位于所述复合掺杂层的中部，所述沟道区贯穿所述复合掺杂层、并部分贯穿至所述有源层，所述源极与漏极位于所述沟道区的两侧。
在其中一个实施例中，所述栅极、源极及漏极的材料包括钼、钛、铝、铜中的至少一种。
在其中一个实施例中，所述栅极的厚度范围为3000埃-5000埃。
在其中一个实施例中，所述栅极绝缘层的材料为氮化硅和/或氧化硅。
一种显示装置，包括如前述所述的主动开关。
上述主动开关的制作方法，通过采用两次湿法刻蚀工艺和两次干法刻蚀工艺形成主动开关器件，可缩短开关器件的制程时间，并且成本相对低廉。此外，通过采用第一速率沉积第一子栅极绝缘层，在第一子栅极绝缘层上采用第二速率沉积第二子栅极绝缘层，在第二子栅极绝缘层上采用第三速率沉积第三子栅极绝缘层，同时第一速率、第二速率及第三速率的数值依次递减；也就是说通过改变栅极绝缘层中各子栅极绝缘层的沉积速率、沉积厚度来使栅极绝缘层的厚度和性质发生改变，可降低BCE型开关器件中背沟道的漏电流，进而改善在显示装置的信赖性测试中出现IS的现象。
附图说明
图1为一实施例中的主动开关的制作方法流程示意图；
图2为一实施例中的主动开关的结构示意图；
图3为另一实施例中的主动开关的结构示意图；
图4为图1中根据步骤S100形成的部分结构示意图；
图5为图1中根据步骤S200形成的部分结构示意图；
图6为图1中根据步骤S300形成的部分结构示意图；
图7为图1中根据步骤S300形成的部分结构示意图；
图8为图1中根据步骤S300形成的部分结构示意图；
图9为图1中根据步骤S300形成的部分结构示意图；
图10为再一实施例中的主动开关的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的可选实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
请参阅图1，为一实施例中的主动开关的制作方法流程示意图。该主动开关的制作方法可以包括步骤：S100-S300。
步骤S100，提供一基板，并在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极。
具体地，请辅助参阅图4，基板10可以是玻璃基板或塑料基板，其中，玻璃基板可以为无碱硼硅酸盐超薄玻璃，无碱硼硅酸盐玻璃具有较高的物理特性、较好的耐腐蚀性能、较高的热稳定性以及较低的密度和较高的弹性模量。在基板10上沉积第一金属层(图4未标示)可以是射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。
步骤S200，在所述栅极上沉积栅极绝缘层，所述栅极绝缘层覆盖所述栅极；其中，所述栅极绝缘层包括依次叠设的第一子栅极绝缘层、第二子栅极绝缘层及第三子栅极绝缘层，采用第一速率沉积所述第一子栅极绝缘层，采用第二速率沉积第二子栅极绝缘层，采用第三速率沉积第三子栅极绝缘层，所述第一速率、第二速率及第三速率的数值依次递减。
具体地，请辅助参阅图5，在基板10上沉积栅极绝缘层30，同时，栅极绝缘层30将栅极20覆盖住。沉积工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。栅极绝缘层30的厚度可以为2500埃-5000埃，可选地，栅极绝缘层30的厚度可以为2500埃-3500埃，可选地，栅极绝缘层30的厚度可以为3500埃-4000埃，可选地，栅极绝缘层30的厚度可以为4000埃-5000埃。可以理解，栅极绝缘层30的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
可选地，栅极绝缘层30可以包括依次叠设的第一子栅极绝缘层310、第二子栅极绝缘层320及第三子栅极绝缘层330。以等离子增强化学气相沉积工艺为例，采用等离子增强化学气相沉积工艺以第一速率沉积形成第一子栅极绝缘层310，再在第一子栅极绝缘层310上以第二速率沉积形成第二子栅极绝缘层320，最后在第二子栅极绝缘层320上以第三速率沉积形成第三子栅极绝缘层330。其中，第一速率、第二速率及第三速率的数值依次递减，换句话说，第一速率的数值大于第二速率的数值，第二速率的数值大于第三速率的数值，可以这样理解，以第一速率为高速为例，第二速率相应为中速，第三速率相应为低速。即图5中GH表示第一速率为高速，GM表示第二速率为中速，GL表示第三速率为低速。当然，对于具体的数值本申请没有特殊限制，本领域人员可以实际生产情况和产品性能进行调整和选择。
可选地，第一速率沉积形成的第一子栅极绝缘层310的厚度可以为0埃-2000埃，第二速率沉积形成的第二子栅极绝缘层320的厚度可以为1000埃-3000埃，第三速率沉积形成的第三子栅极绝缘层330的厚度可以为1000埃-2000埃。将栅极绝缘层分为3个沉积阶段进行沉积形成，也即是可通过控制三个沉积阶段的厚度、速率来控制最后形成的栅极绝缘层。示例性地，以GH表示第一子栅极绝缘层310，GM表示第二子栅极绝缘层320，GL表示第三子栅极绝缘层330，那么，在一个实施例中，栅极绝缘层30中GH、GM及GL的厚度分别可选为500埃、1000埃、2000埃；在一个实施例中，GH、GM及GL的厚度分别可选为2000埃、1000埃、1000埃；在一个实施例中，GH、GM及GL的厚度分别可选为1000埃、1000埃、2000埃；在一个实施例中，GH、GM及GL的厚度分别可选为500埃、1500埃、1000埃；在一个实施例中，GH、GM及GL的厚度分别可选为0埃、1000埃、2000埃；在一个实施例中，GH、GM及GL的厚度分别可选为0埃、1500埃、2000埃；在一个实施例中，GH、GM及GL的厚度分别可选为0埃、2500埃、1000埃；在一个实施例中，GH、GM及GL的厚度分别可选为0埃、3000埃、500埃。需说明的是，当GH的厚度为O埃的情况下，也就是栅极绝缘层30中高速沉积形成的第一子栅极绝缘层310的厚度为0埃的情况下，虽然GH的厚度为0埃，但是在这种情况下栅极绝缘层30的整体厚度介于3000埃-3500埃，相比传统的栅极绝缘层的厚度而言并没减小，所以，这种通过减小GH的厚度，相对增加栅极绝缘层的厚度的方式也可以降低光漏电流。将栅极绝缘层30的沉积形成分为三个沉积阶段，先使用第一速率沉积可以增加沉积速率，提高产能，然后使用第二速率沉积进行速率的过渡，过渡到第三沉积速率进行沉积可以使得后续形成的沟道区有良好的界面特性，同时还可减少非晶硅和栅极绝缘层界面的凹凸特性，提高电子迁移率。
步骤S300，在所述栅极绝缘层依次形成有源层、复合掺杂层和源漏极；其中，采用两次湿法刻蚀工艺和两次干法刻蚀工艺形成所述有源层、复合掺杂层、源漏极以及一沟道区，所述沟道区贯穿所述复合掺杂层、并部分贯穿至所述有源层。
具体地，可在栅极绝缘层30上依次沉积有源膜层40、复合掺杂膜层50和第二金属层(图未标示)。其中，沉积工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。然后在第二金属层(图未标示)上方涂布一层光阻层(图未标示)，采用一道光罩工艺对光阻层(图未标示)进行图形化处理，得到具有预设图案的光刻胶70。在此基础上，采用第一次湿法刻蚀工艺对第二金属层(图未标示)进行刻蚀以形成第二子金属层60，可参照图6所示的结构。然后再采用第一次干法刻蚀工艺对有源膜层40和复合掺杂膜层50进行刻蚀以形成有源层40A和复合掺杂层50A，同时对光刻胶70进行灰化处理，得到如图7所示的结构，光刻胶的灰化就是指将光刻胶作为被刻蚀目标刻蚀掉，一般使用氧气与光刻胶反应，生成挥发性物质。然后再采用第二次湿法刻蚀工艺对第二子金属层60进行刻蚀以形成源极610、漏极620，可参照图8。最后以源极610和漏极620为刻蚀阻挡层，采用第二次干法刻蚀工艺对复合掺杂层50A和有源层40A进行刻蚀，形成一沟道区80，可参照图9，其中，沟道区80贯穿复合掺杂层50A、并部分贯穿至有源层40A。“部分贯穿”即没有全部刻蚀掉位于第二凹槽中的有源层部分，因为有源层作为导电的介质，所以不能被全部刻蚀掉。可以理解，对于“部分”的具体厚度，可以根据实际生产情况和产品性能作出选择和调整。第二金属层(图未标示)被沟道区80间隔成源极610和漏极620，源极610和漏极620分别位于沟道区80的两侧。
上述实施例，通过采用两次湿法刻蚀工艺和两次干法刻蚀工艺形成主动开关器件，可缩短开关器件的制程时间，并且成本相对低廉。此外，通过采用第一速率沉积第一子栅极绝缘层，在第一子栅极绝缘层上采用第二速率沉积第二子栅极绝缘层，在第二子栅极绝缘层上采用第三速率沉积第三子栅极绝缘层，同时第一速率、第二速率及第三速率的数值依次递减；也就是说通过改变栅极绝缘层中各子栅极绝缘层的沉积速率、沉积厚度来使栅极绝缘层的厚度和性质发生改变，可降低BCE型开关器件中背沟道的漏电流，进而改善在显示装置的信赖性测试中出现IS的现象。
可选地，主动开关的制作方法还可以包括：采用一道光罩工艺同时形成保护层和对应于所述漏极上方的过孔。可选地，再采用一道光罩工艺形成像素电极，所述像素电极通过所述过孔与所述漏极接触。其中，光罩工艺可以参照前述制作方法实施例中的有关描述，在此不作进一步赘述。像素电极可以为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物中的一种或多种。
上述主动开关的制作方法采用4道光罩工艺形成主动开关，相比5道光罩工艺节约了制程时间，降低了制作成本，同时减少了一次光罩工艺。
在一个实施例中，请结合图3，复合掺杂层50A可以包括依次层叠的第一N型轻掺杂非晶硅层510、第二N型轻掺杂非晶硅层520、第一N型重掺杂非晶硅层530及第二N型重掺杂非晶硅层540。示例性地，以等离子增强化学气相沉积为例。可采用SiH4气体来沉积有源层40A，采用PH3和SiH4气体来沉积第一N型轻掺杂非晶硅层510、第二N型轻掺杂非晶硅层520、第一N型重掺杂非晶硅层530及第二N型重掺杂非晶硅层540。
复合掺杂层50A，形成于有源层40A上，复合掺杂层50A的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，复合掺杂层50A的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。复合掺杂层50A的厚度可以为400埃，可以理解，复合掺杂层50A的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。复合掺杂层50A可以是在非晶硅层中进行N型掺杂，也可以是非晶硅层中进行P型掺杂，可选地，复合掺杂层50A为在非晶硅层中进行N型掺杂，同时，为N型重掺杂，其中，掺杂方式可以包括高温扩散和离子注入。高温扩散是将杂质原子通过气相源或掺杂过的氧化物扩散或淀积到硅晶片的表面，这些杂质浓度将从表面到体内单调下降，在高温扩散中，杂质的分布主要是由高温与扩散时间来决定。离子注入即将掺杂离子以离子束的形式注入半导体内，杂质浓度在半导体内有峰值分布，在离子注入中，杂质分布主要由离子质量和注入能量决定。N型掺杂主要是在半导体内掺入五价杂质元素，例如：磷、砷。离子注入相对于高温扩散的优点是：1、注入的离子是通过质量分析器选取出来的，被选取的粒子纯度高，能量单一，从而保证了掺杂浓度不受杂质源纯度的影响。另外，注入过程在清洁、干燥的真空条件下进行，各种污染降到最低水平；2、可以精确控制注入到晶片中的掺杂原子数目，注入剂量从用于调整阈值电压的1011/cm2到形成绝缘埋层的1017/cm2，范围较宽。3、离子注入时，衬底一般保持在室温或低于400℃的温度环境下。因此，像二氧化硅、氮化硅、铝和光刻胶等都可以用来作为选择掺杂的掩蔽膜，使器件制造中的自对准掩蔽技术更加灵活。
可选地，第一N型轻掺杂非晶硅层510，第二N型轻掺杂非晶硅层520，第一N型重掺杂非晶硅层530及第二N型重掺杂非晶硅层540的离子掺杂浓度依次递增，换句话说，第一N型轻掺杂非晶硅层510的离子掺杂浓度小于第二N型轻掺杂非晶硅层520的离子掺杂浓度，第二N型轻掺杂非晶硅层520的离子掺杂浓度小于第一N型重掺杂非晶硅层530的离子掺杂浓度，第一N型重掺杂非晶硅层530的离子掺杂浓度小于第二N型重掺杂非晶硅层540的离子掺杂浓度。可以理解，对于第一N型轻掺杂非晶硅层510，第二N型轻掺杂非晶硅层520，第一N型重掺杂非晶硅层530及第二N型重掺杂非晶硅层540的离子掺杂浓度具体的数值，可根据实际生产情况和产品的性能进行选择和调整，在此不作限定。
可选地，复合掺杂层50A的厚度可以为300埃-600埃。可选地，复合掺杂层50A的厚度可以为300埃-400埃；可选地，复合掺杂层50A的厚度可以为400埃-500埃；可选地，复合掺杂层50A的厚度可以为500埃-600埃。可以理解，复合掺杂层50A的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。由于复合掺杂层50A包括第一N型轻掺杂非晶硅层510，第二N型轻掺杂非晶硅层520，第一N型重掺杂非晶硅层530及第二N型重掺杂非晶硅层540。所以，第一N型轻掺杂非晶硅层510的厚度可以为80埃-200埃，可选地，第一N型轻掺杂非晶硅层510的厚度可以为80埃-100埃；可选地，第一N型轻掺杂非晶硅层510的厚度可以为100埃-200埃。第二N型轻掺杂非晶硅层520的厚度可以为80埃-200埃，可选地，第二N型轻掺杂非晶硅层520的厚度可以为80埃-100埃；可选地，第二N型轻掺杂非晶硅层520的厚度可以为100埃-200埃。第一N型重掺杂非晶硅层530的厚度可以为80埃-200埃，可选地，第一N型重掺杂非晶硅层530的厚度可以为80埃-100埃；可选地，第一N型重掺杂非晶硅层530的厚度可以为100埃-200埃。第二N型重掺杂非晶硅层540的厚度可以为80埃-200埃，可选地，第二N型重掺杂非晶硅层540的厚度可以为80埃-100埃；可选地，第二N型重掺杂非晶硅层540的厚度可以为100埃-200埃。示例性地，以复合掺杂层50A的厚度为400埃为例，其中，第一N型轻掺杂非晶硅层510的厚度可以为100埃，第二N型轻掺杂非晶硅层520的厚度可以为100埃，第一N型重掺杂非晶硅层530的厚度可以为100埃及第二N型重掺杂非晶硅层540可以为100埃，可以理解，对于第一N型轻掺杂非晶硅层510，第二N型轻掺杂非晶硅层520，第一N型重掺杂非晶硅层530及第二N型重掺杂非晶硅层540的厚度可根据实际生产情况和产品性能进行选择和调整，在此不作进一步地限定。将复合掺杂层50A的厚度均分为四个不同离子掺杂浓度、且厚度相同的子掺杂层，可以保证不影响原本的器件的整体尺寸，同时，由于各子掺杂层之间具有不同的浓度梯度，还可以使得电子注入更加容易，可有效降低源漏极与复合掺杂层之间的能障，使得电子注入更加容易，同时还可以提高空穴传输的势垒，降低漏电流，增加薄膜晶体管的可靠性和稳定性。通过设置复合掺杂层和具有多个子栅极绝缘层的栅极绝缘层，可有效降低主动开关的漏电流，进而改善IS现象。
请参阅图2，为一实施例中的主动开关的结构示意图，使用前述所述的主动开关的制作方法进行制造。该主动开关可以包括：基板10，栅极20，栅极绝缘层30，有源层40A，复合掺杂层50A及源极610、漏极620。其中，栅极20形成于基板10上；栅极绝缘层30形成于基板10上，同时栅极绝缘层30覆盖栅极20；有源层40A形成于栅极绝缘层30上；复合掺杂层50A形成于有源层40A上；源极610、漏极620形成于复合掺杂层50A上。其中，栅极绝缘层30包括依次叠设的第一子栅极绝缘层310、第二子栅极绝缘层320及第三子栅极绝缘层330；一沟道区80位于复合掺杂层50A的中部，沟道区80贯穿复合掺杂层50A、并部分贯穿至有源层40A，源极610与漏极620位于沟道区80的两侧。
栅极20形成于基板10上，其中，栅极20的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，栅极20的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极20的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合；选用钼、钛、铝和铜作为栅极20材料可以保证良好的导电性能。可以理解，栅极20的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极20的厚度范围可以为3000埃-5000埃，可选地，栅极20的厚度可以为3000埃-4000埃，可选地，栅极20的厚度可以为4000埃-5000埃。可以理解，栅极20的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
栅极绝缘层30，形成于基板10上，栅极绝缘层30的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，栅极绝缘层30的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。栅极绝缘层30的材料可以是氧化硅、氮化硅中的一种或者二者的组合，即栅极绝缘层30可以是氧化硅，也可以是氮化硅，还可以是氧化硅和氮化硅的混合物。可以理解，栅极绝缘层30的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
有源层40A，形成于栅极绝缘层30上，有源层40A的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，有源层40A的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。有源层40A的材料可以为非晶硅，有源层40A通常作为导电的介质。
源极610、漏极620形成于复合掺杂层50A上，源极610、漏极620的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，源极610、漏极620的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。源极610、漏极620的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合；选用钼、钛、铝和铜作为源极610、漏极620材料可以保证良好的导电性能。可以理解，源极610、漏极620的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
可以理解，对于复合掺杂层50A可参照前面实施例的有关描述，在此不在进一步赘述。
沟道区80位于复合掺杂层50A的中部，沟道区80贯穿复合掺杂层50A、并部分贯穿有源层40A。源极610与漏极620就位于沟道区80的两侧。“贯穿”可以通过光刻或者刻蚀方法实现，具体的，光刻是指使用带有某一层设计图形的掩模版，经过曝光和显影，使光敏的光刻胶在衬底上形成三维浮雕图形。刻蚀是指在光刻胶掩蔽下，根据需要形成微图形的膜层不同，采用不同的刻蚀物质和方法在膜层上进行选择性刻蚀。这样，去掉光刻胶以后，三维设计图形就转移到了衬底的相关膜层上。
上述主动开关通过使用前述主动开关的制作方法进行制造，而前述主动开关的制作方法通过采用两次湿法刻蚀工艺和两次干法刻蚀工艺形成主动开关器件，可缩短开关器件的制程时间，并且成本相对低廉。此外，通过采用第一速率沉积第一子栅极绝缘层，在第一子栅极绝缘层上采用第二速率沉积第二子栅极绝缘层，在第二子栅极绝缘层上采用第三速率沉积第三子栅极绝缘层，同时第一速率、第二速率及第三速率的数值依次递减；也就是说通过改变栅极绝缘层中各子栅极绝缘层的沉积速率、沉积厚度来使栅极绝缘层的厚度和性质发生改变，可降低BCE型主动开关器件中背沟道的漏电流，进而改善在显示装置的信赖性测试中出现IS的现象。
请参阅图10，为另一实施例中的主动开关的结构示意图，使用前述所述的主动开关的制作方法进行制造。该主动开关可以包括：基板10，栅极20，栅极绝缘层30，有源层40A，复合掺杂层50A、源极610、漏极620及保护层90。其中，栅极20形成于基板10上；栅极绝缘层30形成于基板10上，同时栅极绝缘层30覆盖栅极20；有源层40A形成于栅极绝缘层30上；复合掺杂层50A形成于有源层40A上；源极610、漏极620形成于复合掺杂层50A上；保护层90形成于源极610、漏极620上。其中，栅极绝缘层30包括依次叠设的第一子栅极绝缘层310、第二子栅极绝缘层320及第三子栅极绝缘层330；复合掺杂层50A包括依次层叠的第一N型轻掺杂非晶硅层510、第二N型轻掺杂非晶硅层520、第一N型重掺杂非晶硅层530及第二N型重掺杂非晶硅层540。一沟道区80位于复合掺杂层50A的中部，沟道区80贯穿复合掺杂层50A、并部分贯穿至有源层40A，源极610与漏极620位于沟道区80的两侧。
可以理解，对于基板10、栅极20、栅极绝缘层30、有源层40A、复合掺杂层50A、源极610、漏极620；第一子栅极绝缘层310、第二子栅极绝缘层320及第三子栅极绝缘层330；第一N型轻掺杂非晶硅层510、第二N型轻掺杂非晶硅层520、第一N型重掺杂非晶硅层530及第二N型重掺杂非晶硅层540等的材料、形成工艺、组成、厚度等，可以参照前述主动开关实施例的描述，在此不再进一步进行赘述。
保护层90主要用于保护开关器件免受污染和损伤，具体的，保护层90也称为PV(Passivation,钝化)层，保护层90的材料可以是氮化硅、氧化硅或者二者的结合。可以理解，对于保护层90的厚度没有特殊限制，本领域技术人员可根据实际生产情况和产品性能进行选择和调整。
上述主动开关，通过采用具有依次层叠的第一N型轻掺杂非晶硅层、第二N型轻掺杂非晶硅层、第一N型重掺杂非晶硅层及第二N型重掺杂非晶硅层的复合掺杂层，以及具有依次叠设的第一子栅极绝缘层、第二子栅极绝缘层及第三子栅极绝缘层的栅极绝缘层，可有效降低主动开关的漏电流，进而改善IS现象。通过设置保护层，可保护薄膜晶体管免受损伤。
一种显示装置，可以包括前述所述的主动开关实施例，上述显示装置，由于主动开关通过使用前述主动开关的制作方法进行制造，而前述主动开关的制作方法通过采用两次湿法刻蚀工艺和两次干法刻蚀工艺形成主动开关器件，可缩短开关器件的制程时间，并且成本相对低廉。此外，通过采用第一速率沉积第一子栅极绝缘层，在第一子栅极绝缘层上采用第二速率沉积第二子栅极绝缘层，在第二子栅极绝缘层上采用第三速率沉积第三子栅极绝缘层，同时第一速率、第二速率及第三速率的数值依次递减；也就是说通过改变栅极绝缘层中各子栅极绝缘层的沉积速率、沉积厚度来使栅极绝缘层的厚度和性质发生改变，可降低BCE型开关器件中背沟道的漏电流，进而改善在显示装置的信赖性测试中出现IS的现象。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种主动开关的制作方法，其特征在于，所述主动开关的制作方法包括：
提供一基板，并在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；
在所述基板上沉积栅极绝缘层，所述栅极绝缘层覆盖所述栅极；
其中，所述栅极绝缘层包括依次叠设的第一子栅极绝缘层、第二子栅极绝缘层及第三子栅极绝缘层，采用第一速率沉积所述第一子栅极绝缘层，采用第二速率沉积第二子栅极绝缘层，采用第三速率沉积第三子栅极绝缘层，所述第一速率、第二速率及第三速率的数值依次递减；
在所述栅极绝缘层上依次形成有源层、复合掺杂层和源漏极；
其中，采用两次湿法刻蚀工艺和两次干法刻蚀工艺形成所述有源层、复合掺杂层、源漏极以及一沟道区，所述沟道区贯穿所述复合掺杂层、并部分贯穿至所述有源层。
2.根据权利要求1所述的主动开关的制作方法，其特征在于，所述复合掺杂层包括依次层叠的第一N型轻掺杂非晶硅层、第二N型轻掺杂非晶硅层、第一N型重掺杂非晶硅层及第二N型重掺杂非晶硅层，所述第一N型轻掺杂非晶硅层、第二N型轻掺杂非晶硅层、第一N型重掺杂非晶硅层及第二N型重掺杂非晶硅层的离子掺杂浓度依次递增。
3.根据权利要求2所述的主动开关的制作方法，其特征在于，所述复合掺杂层的厚度范围为300埃-600埃；其中，所述第一N型轻掺杂非晶硅层的厚度范围为80埃-200埃，所述第二N型轻掺杂非晶硅层的厚度范围为80埃-200埃，所述第一N型重掺杂非晶硅层的厚度范围为80埃-200埃，所述第二N型重掺杂非晶硅层的厚度范围为80埃-200埃。
4.根据权利要求2所述的主动开关的制作方法，其特征在于，所述在所述栅极绝缘层上依次形成有源层、复合掺杂层和源漏极的步骤，包括：
在所述栅极绝缘层上依次沉积有源膜层、复合掺杂膜层和第二金属层；
在所述第二金属层上涂布一层光刻胶，并对所述光刻胶进行图案化处理；
采用第一次湿法刻蚀工艺对所述第二金属层进行刻蚀以形成第二子金属层；
采用第一次干法刻蚀工艺对所述有源膜层和复合掺杂膜层进行刻蚀以形成有源层和复合掺杂层、同时对所述光刻胶进行灰化；
采用第二次湿法刻蚀工艺对所述第二子金属层进行刻蚀以形成源漏极；
采用第二次干法刻蚀工艺对所述有源层和复合掺杂层进行刻蚀以形成沟道区，所述沟道区贯穿所述复合掺杂层、并部分贯穿至所述有源层。
5.根据权利要求1所述的主动开关的制作方法，其特征在于，所述栅极绝缘层的厚度范围为2500埃-5000埃，所述第一子栅极绝缘层的厚度范围为0埃-2000埃，所述第二子栅极绝缘层的厚度范围为1000埃-3000埃，所述第三子栅极绝缘层的厚度范围为1000埃-2000埃。
6.一种主动开关，其特征在于，使用如权利要求1-6任一项所述的主动开关的制作方法进行制造，所述主动开关包括：
基板；
栅极，形成于所述基板上；
栅极绝缘层，形成所述基板上，所述栅极绝缘层覆盖所述栅极；
其中，所述栅极绝缘层包括依次叠设的第一子栅极绝缘层、第二子栅极绝缘层及第三子栅极绝缘层；
有源层，形成于所述栅极绝缘层上；
复合掺杂层，形成于所述有源层上；及
形成于所述复合掺杂层上的源极与漏极；
其中，一沟道区位于所述复合掺杂层的中部，所述沟道区贯穿所述复合掺杂层、并部分贯穿至所述有源层，所述源极与漏极位于所述沟道区的两侧。
7.根据权利要求6所述的主动开关，其特征在于，所述栅极、源极及漏极的材料包括钼、钛、铝、铜中的至少一种。
8.根据权利要求6所述的主动开关，其特征在于，所述栅极的厚度范围为3000埃-5000埃。
9.根据权利要求6所述的主动开关，其特征在于，所述栅极绝缘层的材料为氮化硅和/或氧化硅。
10.一种显示装置，其特征在于，包括如权利要求6-9任一项所述的主动开关。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811570125.2A CN109727874A (zh) | 2018-12-21 | 2018-12-21 | 主动开关及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811570125.2A CN109727874A (zh) | 2018-12-21 | 2018-12-21 | 主动开关及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109727874A true CN109727874A (zh) | 2019-05-07 |
Family
ID=66297018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811570125.2A Pending CN109727874A (zh) | 2018-12-21 | 2018-12-21 | 主动开关及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109727874A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299667A (zh) * | 2021-05-10 | 2021-08-24 | Tcl华星光电技术有限公司 | Mled显示面板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120139043A1 (en) * | 2010-12-01 | 2012-06-07 | Au Optronics Corporation | Thin film transistor |
| CN102768989A (zh) * | 2011-05-06 | 2012-11-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板结构及制造方法 |
| CN104766859A (zh) * | 2015-04-28 | 2015-07-08 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN104966720A (zh) * | 2015-07-14 | 2015-10-07 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| CN107591411A (zh) * | 2017-07-06 | 2018-01-16 | 惠科股份有限公司 | 一种显示面板和显示装置 |
-
2018
- 2018-12-21 CN CN201811570125.2A patent/CN109727874A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120139043A1 (en) * | 2010-12-01 | 2012-06-07 | Au Optronics Corporation | Thin film transistor |
| CN102768989A (zh) * | 2011-05-06 | 2012-11-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板结构及制造方法 |
| CN104766859A (zh) * | 2015-04-28 | 2015-07-08 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN104966720A (zh) * | 2015-07-14 | 2015-10-07 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| CN107591411A (zh) * | 2017-07-06 | 2018-01-16 | 惠科股份有限公司 | 一种显示面板和显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299667A (zh) * | 2021-05-10 | 2021-08-24 | Tcl华星光电技术有限公司 | Mled显示面板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| CN104064472B (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| WO2018000478A1 (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
| TW201438110A (zh) | 調整低溫多晶矽電晶體閥值電壓的方法 | |
| CN109696781A (zh) | 阵列基板、阵列基板的制作方法和显示装置 | |
| CN109065632A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN106783626A (zh) | 薄膜晶体管、阵列基板和显示装置的制造方法 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN109616417A (zh) | 主动开关及其制作方法、显示装置 | |
| CN109545689B (zh) | 主动开关及其制作方法、显示装置 | |
| CN109616510B (zh) | 薄膜晶体管结构及其制作方法、显示装置 | |
| CN109727874A (zh) | 主动开关及其制作方法、显示装置 | |
| WO2024113628A1 (zh) | 薄膜晶体管、显示面板及薄膜晶体管的制备方法 | |
| CN109545690A (zh) | 薄膜晶体管结构及其制作方法、显示装置 | |
| CN110504164B (zh) | 薄膜晶体管及其制造方法和显示装置 | |
| US10205026B2 (en) | Thin film transistor having a composite metal gate layer | |
| CN104733536B (zh) | 薄膜晶体管及其制造方法 | |
| CN109830539A (zh) | 薄膜晶体管及其制作方法 | |
| CN109616416A (zh) | 主动开关及其制作方法、显示装置 | |
| CN109637932B (zh) | 薄膜晶体管及其制备方法 | |
| US10672623B2 (en) | Transistor and method of manufacturing the same | |
| CN113658869A (zh) | 薄膜晶体管及其制作方法、显示器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190507 |
|
| RJ01 | Rejection of invention patent application after publication |