CN113299667A - Mled显示面板及其制备方法 - Google Patents

Mled显示面板及其制备方法 Download PDF

Info

Publication number
CN113299667A
CN113299667A CN202110504657.1A CN202110504657A CN113299667A CN 113299667 A CN113299667 A CN 113299667A CN 202110504657 A CN202110504657 A CN 202110504657A CN 113299667 A CN113299667 A CN 113299667A
Authority
CN
China
Prior art keywords
insulating layer
sub
compensation
display panel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110504657.1A
Other languages
English (en)
Inventor
程希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202110504657.1A priority Critical patent/CN113299667A/zh
Publication of CN113299667A publication Critical patent/CN113299667A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开了一种MLED显示面板和一种MLED显示面板制备方法，MLED显示面板包括衬底、设置在衬底上方的栅绝缘层，栅绝缘层包括沿远离衬底方向依次层叠设置的第一子绝缘层、第二子绝缘层、第三子绝缘层，其中，栅绝缘层还包括补偿绝缘层，补偿绝缘层中氮原子数量与硅原子数量的比值至少大于第一子绝缘层/第二子绝缘层/第三子绝缘层中氮原子数量与硅原子数量的比值；通过在栅绝缘层内增设一补偿绝缘层，通过增大补偿绝缘层中氮原子与硅原子的比值，使补偿绝缘层的抗静电击穿能力大于栅绝缘层的其他膜层，提高了栅绝缘层的抗静电击穿能力。

Description

MLED显示面板及其制备方法
技术领域
本申请涉及MLED显示技术领域，具体涉及一种MLED显示面板和一种MLED显示面板制备方法。
背景技术
MLED显示面板包括Mini LED显示面板和Micro-LED显示面板，由于Mini LED/Micro-LED背板为阵列单板，且上面有很多交叉走线，制程中这些交叠走线处易发生静电击穿。且受限于TFT器件的结构，栅绝缘层无法进一步加厚，导致MLED显示面板无法通过加厚栅绝缘层去改善静电击穿。
因此，现有MLED显示面板存在栅绝缘层抗静电击穿能力较弱的技术问题，需要改进。
发明内容
本申请实施例提供一种MLED显示面板和一种MLED显示面板制备方法，可以缓解现有MLED显示面板存在栅绝缘层抗静电击穿能力较弱的技术问题。
本申请实施例提供一种MLED显示面板，包括衬底、间隔设置在所述衬底上的发光器件和TFT器件，所述TFT器件包括；
设置在所述衬底上方的栅绝缘层，所述栅绝缘层包括沿远离所述衬底方向依次层叠设置的第一子绝缘层、第二子绝缘层、第三子绝缘层；
其中，所述栅绝缘层还包括补偿绝缘层，所述补偿绝缘层中氮原子数量与硅原子数量的比值至少大于所述第一子绝缘层/所述第二子绝缘层/所述第三子绝缘层中氮原子数量与硅原子数量的比值。
可选的，在本申请的一些实施例中，所述补偿绝缘层的膜层密度大于所述第一子绝缘层的膜层密度。
可选的，在本申请的一些实施例中，所述补偿绝缘层的膜层密度等于所述第二子绝缘层/第三子绝缘层的膜层密度。
可选的，在本申请的一些实施例中，所述补偿绝缘层设置在所述第一子绝缘层朝向所述衬底的一侧表面。
可选的，在本申请的一些实施例中，所述补偿绝缘层与所述第二子绝缘层/第三子绝缘层的制备材料相同。
可选的，在本申请的一些实施例中，所述第一子绝缘层/所述第二子绝缘层/所述第三子绝缘层中所述氮原子数量与所述硅原子数量的比值为4.47:1，所述补偿绝缘层中所述氮原子数量与所述硅原子数量的比值为23:1。
可选的，在本申请的一些实施例中，所述补偿绝缘层的厚度与所述第一子绝缘层的厚度之和小于或等于2600埃。
可选的，在本申请的一些实施例中，所述补偿绝缘层设置在所述第一子绝缘层远离所述衬底的一侧表面。
本申请实施例提供一种MLED显示面板制备方法，包括：
提供一衬底；
在所述衬底上方形成补偿绝缘层；
在所述补偿绝缘层上依次形成第一子绝缘层、第二子绝缘层、第三子绝缘层，制备得到TFT器件；
提供发光器件，将所述发光器件转移到所述衬底上，所述发光器件与所述TFT器件间隔排布。
可选的，在本申请的一些实施例中，形成补偿绝缘层的步骤包括：采用第一速率沉积形成所述补偿绝缘层，其中，所述第一子绝缘层采用第二速率沉积形成，所述第一速率小于所述第二速率。
本申请实施例提供的MLED显示面板包括衬底、间隔设置在所述衬底上的发光器件和TFT器件，所述TFT器件包括设置在所述衬底上方的栅绝缘层，所述栅绝缘层包括沿远离所述衬底方向依次层叠设置的第一子绝缘层、第二子绝缘层、第三子绝缘层，其中，所述栅绝缘层还包括补偿绝缘层，所述补偿绝缘层中氮原子数量与硅原子数量的比值至少大于所述第一子绝缘层/所述第二子绝缘层/所述第三子绝缘层中氮原子数量与硅原子数量的比值；通过在栅绝缘层内增设一补偿绝缘层，通过改变补偿绝缘层中的氮硅比值，使补偿绝缘层的抗静电击穿能力大于所述栅绝缘层的其他膜层，进而提高所述栅绝缘层的抗静电击穿能，缓解了现有MLED显示面板存在栅绝缘层抗静电击穿能力较弱的技术问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的MLED显示面板的截面示意图；
图2是本申请实施例提供的TFT器件的截面示意图；
图3是本申请实施例提供的栅绝缘层的第一种数据表格示意图；
图4是本申请实施例提供的栅绝缘层的第二种数据表格示意图；
图5是本申请实施例提供的栅绝缘层的第一种曲线示意图；
图6是本申请实施例提供的栅绝缘层的第二种曲线示意图；
图7是本申请实施例提供的栅绝缘层的第三种曲线示意图；
图8是本申请实施例提供的MLED显示面板制备方法的流程图。
附图标记说明：
Figure BDA0003057889490000031
Figure BDA0003057889490000041
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种MLED显示面板和一种MLED显示面板制备方法。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
如图1、图2所示，本申请实施例提供的MLED显示面板包括衬底10、间隔设置在所述衬底10上的发光器件20和TFT器件30，所述TFT器件30包括设置在所述衬底10上方的栅绝缘层40，所述栅绝缘层40包括沿远离所述衬底10方向依次层叠设置的第一子绝缘层401、第二子绝缘层402、第三子绝缘层403，其中，所述栅绝缘层40还包括补偿绝缘层404，所述补偿绝缘层404中氮原子数量与硅原子数量的比值至少大于所述第一子绝缘层401/所述第二子绝缘层402/所述第三子绝缘层403中氮原子数量与硅原子数量的比值。
在本实施例中，通过在栅绝缘层40内增设一补偿绝缘层404，通过改变补偿绝缘层404中的氮硅比值，使补偿绝缘层404的抗静电击穿能力大于所述栅绝缘层40的其他膜层，进而提高所述栅绝缘层40的抗静电击穿能，缓解了现有MLED显示面板存在栅绝缘层40抗静电击穿能力较弱的技术问题。
其中，所述补偿绝缘层404中氮原子数量与硅原子数量的比值至少大于栅绝缘层40中任一膜层的氮原子数量与硅原子数量的比值。
其中，所述栅绝缘层40的总厚度可以保持不变，将第一子绝缘层401、第二子绝缘层402、第三子绝缘层403中的部分膜层厚度降低，降低的厚度为补偿绝缘层404的厚度。
其中，所述TFT器件30还包括栅极50、有源层60、欧姆接触层70、源极80、漏极90。
在一种实施例中，所述补偿绝缘层404的膜层密度大于所述第一子绝缘层401的膜层密度。
其中，所述栅绝缘层40包括沿远离所述衬底10方向依次层叠设置的第一子绝缘层401、第二子绝缘层402、第三子绝缘层403，其中，所述第一子绝缘层401的膜层密度小于所述第二子绝缘层402的膜层密度小于所述第三子绝缘层403的膜层密度。
其中，所述膜层密度与沉积所述膜层的成膜速率相关，成膜速率越慢，所述膜层的密度越大，致密性越高。
在本实施例中，通过降低所述补偿绝缘层404的成膜速率，使所述补偿绝缘层404更加致密，通过补偿绝缘层404代替所述第一子绝缘层401与下方金属膜层的倒角相接触，避免了现有技术中因所述第一子绝缘层401的膜层致密性不足导致所述倒角处的栅绝缘层40出现裂口的技术问题。
在一种实施例中，所述补偿绝缘层404的膜层密度等于所述第二子绝缘层402/第三子绝缘层403的膜层密度。
其中，所述补偿绝缘层404的成膜速率可以与形成所述第二子绝缘层402的成膜速率相同。
其中，所述补偿绝缘层404的成膜速率也可以与形成所述第三子绝缘层403的成膜速率相同。
其中，所述第三子绝缘层403的成膜速率小于所述第二子绝缘层402的成膜速率。
在本实施例中，越低的成膜速率对应着致密性越高的膜层，因此，优选的所述补偿绝缘层404的成膜速率可以设计为与第三子绝缘层403相同，此时补偿绝缘层404的膜层致密性更高；同时，将补偿绝缘层404的成膜速率设置得和所述第二子绝缘层402/所述第三子绝缘层403相同，能够简化制备工序，无需重新设计一成膜速率下制备得到补偿绝缘层404的程序方案，还降低了成本。
在一种实施例中，所述补偿绝缘层404设置在所述第一子绝缘层401朝向所述衬底10的一侧表面。
其中，所述补偿绝缘层404设置在所述第一子绝缘层401与栅极50之间，所述补偿绝缘层404可以覆盖所述栅极50设置，由于所述补偿绝缘层404的膜层致密性较所述第一子绝缘层401高。
在本实施例中，还可以起到防止栅极50的金属倒角较尖锐从而使上方栅绝缘层40出线裂口的技术问题，若所述栅绝缘层40出线裂口，则所述栅绝缘层40的抗静电能力会下降，因此，通过将致密性高于所述第一子绝缘层401的所述补偿绝缘层404与所述栅极50的倒角接触设置，避免了层间绝缘层表面裂口的出现，还起到了防止栅绝缘层40出线静电击穿的技术问题。
在一种实施例中，所述补偿绝缘层404与所述第二子绝缘层402/第三子绝缘层403的制备材料相同。
其中，所述补偿绝缘层404的制备材料可以与第一子绝缘层401/第二子绝缘层402/第三子绝缘层403均相同，在制备层间绝缘层时，制程更加方便，所述补偿绝缘层404可以与第一子绝缘层401、第二子绝缘层402、第三子绝缘层403同一步工艺形成。
其中，所述补偿绝缘层404与所述第一子绝缘层401、第二子绝缘层402、第三子绝缘层403的区别仅在于成膜速率以及成膜气体的氮硅比值不同。
其中，制备得到所述补偿绝缘层404的所述成膜气体包括氨气、硅烷、氮气，优选的，本申请可以通过改变氨气与硅烷的数量比值，进而增大了所述补偿绝缘层404中，氮原子数量与硅原子数量的比值，通过实验数据可知，所述补偿绝缘层404的氮原子数量与硅原子数量的比值较大时，所述补偿绝缘层404抗静电击穿能量较强。
其中，改变氨气与硅烷的数量比值可以通过控制氨气的流量来实现。
其中，所述补偿绝缘层404的氮原子数量与硅原子数量的比值优选的可以设置为23:1。
在本实施例中，所述补偿绝缘层404可以与第一子绝缘层401、第二子绝缘层402、第三子绝缘层403同一步工艺形成，降低了成本。
在一种实施例中，如图3所示，所述第一子绝缘层401/所述第二子绝缘层402/所述第三子绝缘层403中所述氮原子数量与所述硅原子数量的比值为4.47:1，所述补偿绝缘层404中所述氮原子数量与所述硅原子数量的比值为23:1。
其中，如图3所示，所示补偿绝缘层404为B-GL2，第一子绝缘层401为GH。
在一种实施例中，所述补偿绝缘层404的厚度与所述第一子绝缘层401的厚度之和小于或等于2600埃。
优选的，现有技术的第一子绝缘层401为2600埃时，则确保所述补偿绝缘层404的厚度与所述第一子绝缘层401的厚度之和小于或等于2600埃，这样，所述栅绝缘层40的厚度不会增加。
其中，所述补偿绝缘层404的厚度可以与所述第一子绝缘层401减少的厚度相等。
在本实施例中，可以降低所述补偿绝缘层404的厚度，使MLED显示面板更加轻薄化。
在一种实施例中，所述补偿绝缘层404设置在所述第一子绝缘层401远离所述衬底10的一侧表面。
如图4、图5、图6、图7所示，通过增大补偿绝缘层404的氮硅比，改变了栅绝缘层40的膜质，所述抗静电能力与电容呈反比。
如图4、图5所示，通过增加SiH4的量，减少NH3的量，改变了栅绝缘层40的膜质，增强了栅绝缘层40的抗静电能力。
如图4、图6、图7所示，氮原子的数量与硅原子的数量比值增加，电容减少，抗静电能力增强。
根据公式εi＝Cid/ε0S可知：
N/Si比越大，Eg越大，这个通过光谱仪测试结果可以算出来，ε0为常数，Eg越大，εi越小，Ci越小，抗击穿能力越强；
栅绝缘层40厚度越厚，抗ESD能力越强，根据上面的εi公示，εi不变，εi只与膜质有关，d越大，Ci越小，抗击穿能力越强。
因此，在一种实施例中，还可以通过增加层间绝缘层的厚度来增加抗静电击穿能量。
如图8所示，本申请实施例提供一种MLED显示面板制备方法，包括：
S1:提供一衬底10；
S2:在所述衬底10上方形成补偿绝缘层404；
S3:在所述补偿绝缘层404上依次形成第一子绝缘层401、第二子绝缘层402、第三子绝缘层403，制备得到TFT器件30；
S4:提供发光器件20，将所述发光器件20转移到所述衬底10上，所述发光器件20与所述TFT器件30间隔排布。
其中，所述发光器件20包括红色发光器件、蓝色发光器件、绿色发光器件，所述红色发光器件、蓝色发光器件、绿色发光器件呈周期性排列。
其中，所述绿色发光器件，所述红色发光器件可以为蓝色LED上方设置绿色量子点色转换层、红色量子点色转换层，蓝色LED的发光角度较大，同时避免了相邻发光器件20之间的混光效应。
在一种实施例中，形成补偿绝缘层404的步骤包括：采用第一速率沉积形成所述补偿绝缘层404，其中，所述第一子绝缘层401采用第二速率沉积形成，所述第一速率小于所述第二速率。
在一种实施例中，步骤S2包括：在所述衬底10上形成栅极50，在所述栅极50上形成补偿绝缘层404，所述补偿绝缘层404覆盖所述栅极50设置。
在一种实施例中，步骤S3包括：通过不同的沉膜速率形成第一子绝缘层401、第二子绝缘层402、第三子绝缘层403，其中，第一子绝缘层401的沉膜速率大于所述第二子绝缘层402的沉膜速率大于所述第三子绝缘层403的沉膜速率。
在一种实施例中，步骤S4包括：所述发光器件20与所述TFT器件30还可以阵列排布。
本实施例提供的MLED显示面板包括衬底、间隔设置在所述衬底上的发光器件和TFT器件，所述TFT器件包括设置在所述衬底上方的栅绝缘层，所述栅绝缘层包括沿远离所述衬底方向依次层叠设置的第一子绝缘层、第二子绝缘层、第三子绝缘层，其中，所述栅绝缘层还包括补偿绝缘层，所述补偿绝缘层中氮原子数量与硅原子数量的比值至少大于所述第一子绝缘层/所述第二子绝缘层/所述第三子绝缘层中氮原子数量与硅原子数量的比值；通过在栅绝缘层内增设一补偿绝缘层，通过改变补偿绝缘层中的氮硅比值，使补偿绝缘层的抗静电击穿能力大于所述栅绝缘层的其他膜层，进而提高所述栅绝缘层的抗静电击穿能，缓解了现有MLED显示面板存在栅绝缘层抗静电击穿能力较弱的技术问题。
以上对本申请实施例所提供的一种MLED显示面板和一种MLED显示面板制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种MLED显示面板，包括衬底、间隔设置在所述衬底上的发光器件和TFT器件，其特征在于，所述TFT器件包括；
设置在所述衬底上方的栅绝缘层，所述栅绝缘层包括沿远离所述衬底方向依次层叠设置的第一子绝缘层、第二子绝缘层、第三子绝缘层；
其中，所述栅绝缘层还包括补偿绝缘层，所述补偿绝缘层中氮原子数量与硅原子数量的比值至少大于所述第一子绝缘层/所述第二子绝缘层/所述第三子绝缘层中氮原子数量与硅原子数量的比值。
2.如权利要求1所述的MLED显示面板，其特征在于，所述补偿绝缘层的膜层密度大于所述第一子绝缘层的膜层密度。
3.如权利要求2所述的MLED显示面板，其特征在于，所述补偿绝缘层的膜层密度等于所述第二子绝缘层/第三子绝缘层的膜层密度。
4.如权利要求1所述的MLED显示面板，其特征在于，所述补偿绝缘层设置在所述第一子绝缘层朝向所述衬底的一侧表面。
5.如权利要求4所述的MLED显示面板，其特征在于，所述补偿绝缘层与所述第二子绝缘层/第三子绝缘层的制备材料相同。
6.如权利要求1所述的MLED显示面板，其特征在于，所述第一子绝缘层/所述第二子绝缘层/所述第三子绝缘层中所述氮原子数量与所述硅原子数量的比值为4.47:1，所述补偿绝缘层中所述氮原子数量与所述硅原子数量的比值为23:1。
7.如权利要求1所述的MLED显示面板，其特征在于，所述补偿绝缘层的厚度与所述第一子绝缘层的厚度之和小于或等于2600埃。
8.如权利要求1所述的MLED显示面板，其特征在于，所述补偿绝缘层设置在所述第一子绝缘层远离所述衬底的一侧表面。
9.一种MLED显示面板制备方法，其特征在于，包括：
提供一衬底；
在所述衬底上方形成补偿绝缘层；
在所述补偿绝缘层上依次形成第一子绝缘层、第二子绝缘层、第三子绝缘层，制备得到TFT器件；
提供发光器件，将所述发光器件转移到所述衬底上，所述发光器件与所述TFT器件间隔排布。
10.如权利要求9所述的MLED显示面板制备方法，其特征在于，形成补偿绝缘层的步骤包括：
采用第一速率沉积形成所述补偿绝缘层，其中，所述第一子绝缘层采用第二速率沉积形成，所述第一速率小于所述第二速率。
CN202110504657.1A 2021-05-10 2021-05-10 Mled显示面板及其制备方法 Pending CN113299667A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110504657.1A CN113299667A (zh) 2021-05-10 2021-05-10 Mled显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110504657.1A CN113299667A (zh) 2021-05-10 2021-05-10 Mled显示面板及其制备方法

Publications (1)

Publication Number Publication Date
CN113299667A true CN113299667A (zh) 2021-08-24

Family

ID=77321210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110504657.1A Pending CN113299667A (zh) 2021-05-10 2021-05-10 Mled显示面板及其制备方法

Country Status (1)

Country Link
CN (1) CN113299667A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5284789A (en) * 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
US5620910A (en) * 1994-06-23 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device with a gate insulating film consisting of silicon oxynitride
CN104851790A (zh) * 2014-02-13 2015-08-19 上海和辉光电有限公司 制造栅极绝缘层的方法
CN106601821A (zh) * 2016-11-04 2017-04-26 东莞市联洲知识产权运营管理有限公司 一种具有良好抗静电击穿能力的薄膜晶体管
CN109727874A (zh) * 2018-12-21 2019-05-07 惠科股份有限公司 主动开关及其制作方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5284789A (en) * 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
US5620910A (en) * 1994-06-23 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device with a gate insulating film consisting of silicon oxynitride
CN104851790A (zh) * 2014-02-13 2015-08-19 上海和辉光电有限公司 制造栅极绝缘层的方法
CN106601821A (zh) * 2016-11-04 2017-04-26 东莞市联洲知识产权运营管理有限公司 一种具有良好抗静电击穿能力的薄膜晶体管
CN109727874A (zh) * 2018-12-21 2019-05-07 惠科股份有限公司 主动开关及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
US10833088B2 (en) Semiconductor memory device and method of fabricating the same
CN103456742B (zh) 一种阵列基板及其制作方法、显示装置
TWI637525B (zh) 顯示裝置
US7919795B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
US10206291B2 (en) Manufacturing method for substrate of flat panel display device
JP2019503587A (ja) 導電構造及び薄膜トランジスタアレイパネルの製造方法
KR101176900B1 (ko) 반도체 소자의 제조 방법
CN109935647B (zh) 太阳能电池及其制备方法
US10797146B2 (en) Thin film transistor substrate and manufacturing method thereof
KR100589285B1 (ko) 다중 적층막 구조의 금속 질화 막 증착 방법
WO2020062716A1 (zh) 显示面板及其制备方法、显示装置
CN113299667A (zh) Mled显示面板及其制备方法
US11462556B2 (en) Semiconductor memory device
US11205725B2 (en) Buffer structure, display panel, and manufacturing method of buffer structure
KR20200001653A (ko) 표시패널 및 그 제조방법
CN109449165B (zh) 柔性阵列基板及其制备方法、显示面板
CN113036053B (zh) 显示屏及无机封装层制作方法
CN115148928A (zh) 一种显示基板、显示装置
US7968942B2 (en) Semiconductor apparatus
CN109713158B (zh) 显示面板及其制备方法
US6214705B1 (en) Method for fabricating a gate eletrode
CN112490275A (zh) 显示面板及其制作方法、显示装置
CN113224147B (zh) 半导体器件及其制造方法
US11430816B2 (en) Method for preparing interlayer insulating layer and method for manufacturing thin film transistor, thin film transistor
CN113327989B (zh) 薄膜晶体管、阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210824