TWI637525B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI637525B
TWI637525B TW102140947A TW102140947A TWI637525B TW I637525 B TWI637525 B TW I637525B TW 102140947 A TW102140947 A TW 102140947A TW 102140947 A TW102140947 A TW 102140947A TW I637525 B TWI637525 B TW I637525B
Authority
TW
Taiwan
Prior art keywords
layer
display device
hydrogen barrier
electrode
etch stop
Prior art date
Application number
TW102140947A
Other languages
English (en)
Other versions
TW201427034A (zh
Inventor
金正晥
金庚寭
尹柱善
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201427034A publication Critical patent/TW201427034A/zh
Application granted granted Critical
Publication of TWI637525B publication Critical patent/TWI637525B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一面向中，提供一種顯示裝置包含：基板；形成於基板上且包含以氧化物半導體製成之主動層之薄膜電晶體；形成於薄膜電晶體上之保護層；以及置於主動層與保護層之間之氫阻擋層。

Description

顯示裝置
所述技術大體上相關於一種顯示裝置，且更特定地，為一種包含使用氧化物半導體作為主動層之薄膜電晶體之顯示裝置。
薄膜電晶體可用作平板顯示器之像素切換元件。薄膜電晶體之主動層可主要地以非晶矽或多晶矽製成。非晶矽主動層可輕易地沉積於大面積並於低溫下處理，但具有低電荷移動率的缺點。多晶矽主動層因高電荷移動率具有卓越的電特性，但需要高溫處理並在可靠的均勻性方面具有難度。
包含氧化物半導體(舉例來說，氧化鋅或氧化鎵銦鋅)作為主動層之薄膜電晶體兼具非晶矽能於低溫下處理之優點及多晶矽有高電荷移動率之優點。然而，氧化物半導體主動層之構件特性可能由於與在後續鈍化製程中可能使用之包含氫之氣體接觸而劣化。
尤其，以氮化矽層或氧化矽層形成之保護層可位於薄膜電晶體上。保護層可透過化學氣相沉積(CVD)或電漿增強化學氣相沉積(PECVD)形成，且在此製程期間，可能使用包含大量氫之氣體，例如矽烷(SiH4)及氨氣(NH3)。包含於該氣體之氫流過主動層，使得薄膜電晶體之初始特性及長期可靠性可能劣化。
上述揭露於先前技術中之資訊僅用於加強對所述技術之背 景之了解，且因此其可包含未構成此技術領域中一般技術人員所已知之先前技術之資訊。
一些實施例提供一種透過在沉積保護層之製程期間防止氫流進主動層而具有抑制薄膜電晶體之電特性之劣化之優點的顯示裝置。
一些實施例提供顯示裝置，其包含：基板、薄膜電晶體、保護層、以及氫阻擋層。在一些例示性實施例中，薄膜電晶體可形成於基板上，且包含以氧化物半導體製成之主動層。在一些例示性實施例中，保護層可形成於薄膜電晶體上。在一些例示性實施例中，氫阻擋層可置於主動層與保護層之間，且包含選自由鋁釹(aluminum-neodymium,AlNd)氧化物、鋁鎳鑭(aluminum-nickel-lanthanum,AlNiLa)氧化物、鋁鎳鍺鑭(aluminum-nickel-germanium-lanthanum,AlNiGeLa)氧化物以及鋁鈷鍺鑭(aluminum-cobalt-germanium-lanthanum,AlCoGeLa)氧化物所組成之群組之至少之一。
在一些實施例中，主動層可包含至少一氧化物，至少一氧化物包含鈦(titanium,Ti)、鉿(hafnium,Hf)、鋯(zirconium,Zr)、鋁(aluminum,Al)、鉭(tantalum,Ta)、鍺(germanium,Ge)、鋅(zinc,Zn)、鎵(gallium,Ga)、錫(tin,Sn)或銦(indium,In)及其複合氧化物。在一些實施例中，主動層可具有厚度為40Å至500Å。
在一些實施例中，薄膜電晶體可包含閘極電極、置於閘極電極上具閘極絕緣層插設於其間之源極電極及汲極電極、以及於閘極絕緣層上置於源極電極及汲極電極之間之主動層。在一些實施例中，蝕刻停止層可置於主動層以及源極電極及汲極電極上，且保護層置於蝕刻停止層上。
在一些實施例中，氫阻擋層可置於蝕刻停止層與保護層之間。在一些實施例中，氫阻擋層可直接地置在主動層以及源極電極及汲極電極上。在一些實施例中，氫阻擋層可包含：置於蝕刻停止層與該保護層之間之第一氫阻擋層；以及直接地置在主動層以及源極電極及汲極電極上之第二氫阻擋層。在一些實施例中，蝕刻停止層可包含氧化矽，且保護層可包含氮化矽。
在一些實施例中，顯示裝置可進一步包含：連接於薄膜電晶體之像素電極；設置成相對於基板之第二基板；形成於第二基板面向基板之表面上之共同電極；以及置於像素電極及共同電極之間之液晶層。
在一些實施例中，薄膜電晶體可包含閘極電極、以及源極電極及汲極電極，且主動層可置於覆蓋閘極電極之閘極絕緣層上，且蝕刻停止層可置於主動層上。在一些實施例中，源極電極及汲極電極可置於蝕刻停止層上，並透過形成於蝕刻停止層中之通孔連接於主動層。在一些實施例中，保護層可置於源極電極及汲極電極上。
在一些實施例中，氫阻擋層可置於源極電極及汲極電極與保護層之間。在一些實施例中，氫阻擋層可包含：置於源極電極及汲極電極與保護層之間之第一氫阻擋層；以及置於蝕刻停止層與源極電極及汲極電極之間，且連同蝕刻停止層形成有通孔之第二氫阻擋層。
在一些實施例中，氫阻擋層可置於主動層與蝕刻停止層之間，且可連同蝕刻停止層形成有通孔。在一些實施例中，氫阻擋層可包含：置於源極電極及汲極電極與保護層之間之第一氫阻擋層；以及置於主動層與蝕刻停止層之間，且連同蝕刻停止層形成有通孔之第二氫阻擋層。在一些實施例中，蝕刻停止層及保護層可包含氧化矽。
在一些實施例中，顯示裝置可更進一步包含：有機發光二極 體；以及配置以密封有機發光二極體之封裝構件。在一些實施例中，有機發光二極體可包含連接於薄膜電晶體之像素電極、形成在像素電極上之有機發光層、以及形成於有機發光層上之共同電極。
在一些實施例中，基板及封裝構件可具有彎曲性質。在一些實施例中，基板及封裝構件可為可撓的。在一些實施例中，有機發光層可包含所有紅有機發光層、綠有機發光層以及藍有機發光層，或包含白有機發光層。
在一些實施例中，氫阻擋層阻擋氫從保護層擴散，從而抑制主動層之特性劣化。因此，可能抑制因氫流入主動層所導致之薄膜電晶體之起始特性之過度展示之現象，且降低在薄膜電晶體被製造後起始門檻電壓Vth之變化量。更進一步，可能透過抑制主動層之電荷濃度之變化而穩定薄膜電晶體之電特性。
100、200、300、400、500、600、700‧‧‧顯示裝置
110‧‧‧蝕刻停止層
120a、120b、120c、120d、120e、120f、120g‧‧‧氫阻擋層
121、123、125‧‧‧第一氫阻擋層
122、124、126‧‧‧第二氫阻擋層
130‧‧‧保護層
140‧‧‧有機保護層
145‧‧‧像素定義層
151、191‧‧‧像素電極
152、193‧‧‧共同電極
160‧‧‧液晶層
171‧‧‧下校準層
172‧‧‧上校準層
180‧‧‧光阻擋層
185‧‧‧彩色濾光板
190‧‧‧有機發光二極體
192‧‧‧有機發光層
11‧‧‧閘極電極
12‧‧‧源極電極
13‧‧‧汲極電極
14‧‧‧主動層
EN‧‧‧封裝構件
GI‧‧‧閘極絕緣層
TFT‧‧‧薄膜電晶體
SUB‧‧‧基板
SUB1‧‧‧第一基板
SUB2‧‧‧第二基板
Ids‧‧‧汲極電流
Vg‧‧‧閘極電壓
第1圖為根據實施例之顯示裝置之剖面圖。
第2圖為根據另一實施例之顯示裝置之剖面圖。
第3圖為根據另一實施例之顯示裝置之剖面圖。
第4圖為根據另一實施例之顯示裝置之剖面圖。
第5圖為根據另一實施例之顯示裝置之剖面圖。
第6圖為根據另一實施例之顯示裝置之剖面圖。
第7圖為根據另一實施例之顯示裝置之剖面圖。
第8圖為說明根據第1圖所示之實施例在顯示裝置中薄膜電 晶體之汲極電流Ids對閘極電壓Vg之測量之圖表。
第9圖為說明在根據未包含氫阻擋層之第一比較例之顯示裝置中薄膜電晶體之汲極電流Ids對閘極電壓Vg之測量之圖表。
第10圖為說明根據第4圖所示之實施例在顯示裝置中薄膜電晶體之汲極電流Ids對閘極電壓Vg之測量之圖表。
第11圖為說明根據未包含氫阻擋層之第二比較例之顯示裝置中薄膜電晶體之汲極電流Ids對閘極電壓Vg之測量之圖表。
第12A圖及第12B圖為說明根據使用同樣沉積設備所製造之第1圖中所示之實施例在三顯示裝置之同一點之汲極電流Ids對閘極電壓Vg之測量之圖表。
第13A圖及第13B圖為說明根據使用與第1圖中所示之實施例之同樣沉積設備所製造之第一比較例在三顯示裝置之同一點之汲極電流Ids對閘極電壓Vg之測量之圖表。
第14A圖及第14B圖為說明根據使用同樣沉積設備所製造之第4圖中所示之實施例在三顯示裝置之同一點之汲極電流Ids對閘極電壓Vg之測量之圖表。
第15A圖及第15B圖為說明根據使用與第4圖中所示之實施例之同樣沉積設備所製造之第二比較例在三顯示裝置之同一點之汲極電流Ids對閘極電壓Vg之測量之圖表。
在下文中，本揭露參照其中顯示本揭露之例示性實施例之附圖而更完全地描述於下文中。然而，本揭露可以許多不同方式實行而全不偏離此實施例之精神或範疇。
在整份說明書中，除非特別描述並非如此，否則詞彙「包含(comprise)」及其變體如「包含(comprises)」或「包含(comprising)」將了解為意指包含所述元件。更進一步，透過說明書，將了解的是當元件如層、薄膜、區域或基板被指稱為在另一元件「上(on)」時，其可直接地在另一元件上或中間元件可同時存在。另外，在說明書中，詞彙「上(on)」表示位於物體部分上方或下方，舉例來說如圖式中所描繪，且並不必然意指位在物體部分基於重力方向之較高側。
第1圖為根據第一例示性實施例之顯示裝置之剖面圖。
參照第1圖，第一例示性實施例之顯示裝置100包含第一基板SUB1、薄膜電晶體TFT、氫阻擋層120a以及保護層130。在一些面向中，第一例示性實施例之顯示裝置100可為液晶顯示器，且更進一步包含像素電極151、液晶層160、共同電極152以及第二基板SUB2。第1圖說明一像素區域。
在一些面向中，第一基板SUB1可用絕緣基板製成，如玻璃或塑膠。在一些面向中，薄膜電晶體TFT可包含如第1圖中所示之閘極電極11、源極電極12、汲極電極13以及連結於源極電極12及汲極電極13之主動層14。在一些面向中，如第1圖中所示，閘極絕緣層GI可置於閘極電極11與源極電極12及汲極電極13之間，且蝕刻停止層110與保護層130係置於源極電極12及汲極電極13與主動層14上。
在一些面向中，如第1圖中所示，閘極電極11可置於第一基板SUB1上，且閘極絕緣層GI可置於第一基板SUB1上以便覆蓋閘極電極11。
在一些面向中，如第1圖中所示，源極電極12與汲極電極13可置於閘極絕緣層GI上而具有空間在其間，且主動層14可置於兩電極12及13之間並接觸源極電極12與汲極電極13。
在一些面向中，閘極電極11作用為透過施加於薄膜電晶體TFT之閘極電壓來控制主動層14之電子密度。在一些面向中，閘極電極11可由鉬(Mo)及鋁(Al)之雙層結構或鉬(Mo)及鋁(Al)之合金之雙層結構製成。在一些面向中，源極電極12及汲極電極13可包含鉻(Cr)、鉬(Mo)、鋁(Al)、銅(Cu)、釹(Nd)、鎢(W)或鈦(Ti)之至少之一，或可包含透明導電層，如氧化銦錫(ITO)。
在一些面向中，源極電極12及汲極電極13在主動層14之前首先形成於閘極絕緣層GI上，或主動層14在源極電極12及汲極電極13之前可形成。
在一些面向中，主動層14包含氧化物半導體。在一些面向中，氧化物半導體可由基於鈦(Ti)、鉿(Hf)、鋯(Zr)、鋁(Al)、鉭(Ta)、鍺(Ge)、鋅(Zn)、鎵(Ga)、錫(Sn)或銦(In)之氧化物；以及其複合氧化物，例如氧化銦鎵鋅(In-Ga-Zn-O)、氧化銦鋅(In-Zn-O)、氧化鋅錫(Zn-Sn-O)、氧化銦鎵(In-Ga-O)、氧化銦錫(In-Sn-O)、氧化銦鋯(In-Zr-O)、氧化銦鋯鋅(In-Zr-Zn-O)、氧化銦鋯錫(In-Zr-Sn-O)、氧化銦鋯鎵(In-Zr-Ga-O)、氧化銦鋁(In-Al-O)、氧化銦鋅鋁(In-Zn-Al-O)、氧化銦錫鋁(In-Sn-Al-O)、氧化銦鋁鎵(In-Al-Ga-O)、氧化銦鉭(In-Ta-O)、氧化銦鉭鋅(In-Ta-Zn-O)、氧化銦鉭錫(In-Ta-Sn-O)、氧化銦鉭鎵(In-Ta-Ga-O)、氧化銦鍺(In-Ge-O)、氧化銦鍺鋅(In-Ge-Zn-O)、氧化銦鍺錫(In-Ge-Sn-O)、氧化銦鍺鎵(In-Ge-Ga-O)、氧化鈦銦鋅(Ti-In-Zn-O)或氧化鉿銦鋅(Hf-In-Zn-O)之至少之一製成。
在一些面向中，主動層14可透過一方法形成，如有機金屬化學氣相沉積(metal organic chemical vapor deposition,MOCVD)、化學氣相沉積(CVD)、濺鍍沉積(sputter deposition)及電子束沉積(E-beam deposition)。在其間，在有機 金屬化學氣相沉積(MOCVD)的情況下，沉積溫度可維持在300℃或更低，從而降低沉積期間施加於第一基板SUB1之熱應力。
在一些面向中，以氧化物半導體製成之主動層14展示卓越的半導體特性，但對外在環境脆弱。因此，在一些面向中，蝕刻停止層110、氫阻擋層120a及保護層130依序地置於主動層14上以從含濕氣及氧氣之外在環境保護主動層14。在一些面向中，蝕刻停止層110可包含氧化矽，且保護層130可包含氮化矽。
在一些面向中，氫阻擋層120a包含鋁釹(AlNd)氧化物、鋁鎳鑭(AlNiLa)氧化物、鋁鎳鍺鑭(AlNiGeLa)氧化物及鋁鈷鍺鑭(AlCoGeLa)氧化物之至少之一。
在一些面向中，如第1圖中所示，氫阻擋層120a置於主動層14與保護層130之間，以及特定地，置於蝕刻停止層110與保護層130之間。在一些面向中，氫阻擋層120a阻擋包含於使用在形成保護層130之沉積材料之製程中之氣體之氫流入主動層14。在一些面向中，氫透過與主動層14反應而劣化主動層14之電特性。
在一些面向中，氫阻擋層120a具有折射率約1.6至1.7，且相較於蝕刻停止層110展示高層密度。因此，在一些面向中，氫阻擋層120a有效地阻擋從保護層130擴散之氫以抑制主動層14之特性劣化。
結果，如第1圖所示之顯示裝置100可抑制薄膜電晶體TFT之因氫流入主動層14所導致之起始特性過度展示現象(initial characteristic excessive exhibition phenomenon)。更進一步，可能降低在製造薄膜電晶體TFT後起始門檻電壓「Vth」之變化量，且提升薄膜電晶體TFT之長期可靠性。
在一些面向中，如第1圖所示之氫阻擋層120a有高氣體障壁特性，所以可能透過抑止氧氣之類從主動層14分離而抑制主動層14之電荷濃度之變化。因此，穩定薄膜電晶體TFT之電特性為可能的。
在一些面向中，氫阻擋層120a在沉積製程期間不產生氫。在一些面向中，氫阻擋層120可透過一方法形成，如直流濺鍍(DC sputtering)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、有機金屬化學氣相沉積(MOCVD)及原子層沉積(atomic layer deposition,ALD)。
在一些面向中，氫阻擋層120a可形成40Å至500Å之厚度。當氫阻擋層120a之厚度小於40Å，氫阻擋層120a無法保證足夠的物理厚度，以致於氫阻擋力劣化。當氫阻擋層120a之厚度上升，氫阻擋效果可被提升，但沉積時間也會上升。當氫阻擋層120a之厚度大於500Å時，製程因過多的沉積時間而延遲，從而對量產不利。
在一些面向中，有機保護層140可置於保護層130上，且像素電極151置於有機保護層140上。在一些面向中，像素電極151可透過形成於有機保護層140、保護層130、氫阻擋層120a以及蝕刻停止層110中之通孔接觸汲極電極13，如第1圖中所示。一像素電極151可包含於各像素，且下校準層171置於像素電極151與有機保護層140上，如第1圖中所示。
在一些面向中，光阻擋層180與彩色濾光板185置於第二基板SUB2面向第一基板SUB1之一表面上，如第1圖中所示。在一些面向中，彩色濾光板185包含紅濾光板、綠濾光板以及藍濾光板，且光阻擋層180可置於個別的彩色濾光板之間呼應各彩色濾光板185。在一些面向中，共同電極152可置於彩色濾光板185上，且上校準層172可置於共同電極152上。在一些面向中，液晶層160可注入上校準層172與下校準層171之間，且透過上校準層172與下校準層171維持特定的校準狀態。
雖然未繪製於第1圖，複數個閘極線路與複數個數據線路形成以於第一基板SUB1上交叉彼此。在一些面向中，閘極線路傳送閘極訊號，且連接於薄膜電晶體TFT之閘極電極11。在一些面向中，數據線路傳送數據訊號，且連接於薄膜電晶體TFT之源極電極12。之後，氫阻擋層120a可形成於整體顯示區域(未顯示)，其中複數個像素被安排以執行對複數個薄膜電晶體TFT之主動層14之相同氫阻擋功能。
第2圖為根據第二例示性實施例之顯示裝置之剖面圖。
參照第2圖，除了事實上氫阻擋層120b置於主動層14與蝕刻停止層110之間以外，根據第二例示性實施例之顯示裝置200包含如第一例示性實施例之顯示裝置的相同配置。如第一例示性實施例之相同元件標為相同參考符號，且與第一例示性實施例之不同配置將主要地描述於下。
在一些面向中，氫阻擋層120b可直接地形成於主動層14與源極電極12及汲極電極13上，且可接觸蝕刻停止層110。在一些面向中，蝕刻停止層110作用與氫阻擋層120b及保護層130一同保護主動層14，但氫根據形成蝕刻停止層110之製程狀況可能擴散至主動層14。
在一些面向中，在第二例示性實施例中之氫阻擋層120b可直接地形成於主動層14與源極電極12及汲極電極13上，以避免主動層14直接接觸蝕刻停止層110。在一些面向中，氫阻擋層120b有效地阻擋氫從蝕刻停止層110擴散，以及氫從保護層130擴散，從而抑制主動層14之特性劣化。
第3圖為根據第三例示性實施例之顯示裝置之剖面圖。
參照第3圖，除了事實上第二氫阻擋層122可額外地形成於主動層14與蝕刻停止層110之間以外，根據第三例示性實施例之顯示裝置300包含如第一例示性實施例之顯示裝置的相同配置。如第一例示性實施例之相同元件標為相同參考符號，且與第一例示性實施例之不同配置將主要地描述於下。
在一些面向中，氫阻擋層120c包含置於蝕刻停止層110與保護層130之間之第一氫阻擋層121、以及置於主動層14、源極電極12及汲極電極13與蝕刻停止層110之間之第二氫阻擋層122，如第3圖所示。如上述，氫根據蝕刻停止層110之製程狀況可能從蝕刻停止層110擴散到主動層14，因此第二氫阻擋層122阻擋氫從蝕刻停止層110擴散到主動層14。
在一些面向中，第一氫阻擋層121與第二氫阻擋層122包含鋁釹(AlNd)氧化物、鋁鎳鑭(AlNiLa)氧化物、鋁鎳鍺鑭(AlNiGeLa)氧化物及鋁鈷鍺鑭(AlCoGeLa)氧化物之至少之一。
在一些面向中，第三例示性實施例之顯示裝置300根據第一氫阻擋層121與第二氫阻擋層122之雙重結構可兩度阻擋氫從蝕刻停止層110擴散以及氫從保護層130擴散，因此更有效地抑止主動層14之特性劣化。
第4圖為根據第四例示性實施例之顯示裝置之剖面圖。
參照第4圖，第四例示性實施例之顯示裝置400包含基板SUB、薄膜電晶體TFT、氫阻擋層120d以及保護層130。第四例示性實施例之顯示裝置400為有機發光顯示裝置，並更進一步包含有機發光二極體190以及封裝構件EN。第4圖說明一像素區域。
在一些面向中，基板SUB用絕緣基板製成，如玻璃或聚合物薄膜。當基板SUB用聚合物薄膜製成時，基板SUB可有彎曲特性。在一些面向中，薄膜電晶體TFT包含閘極電極11、源極電極12、汲極電極13、以及連結於源極電極12及汲極電極13之主動層14。在一些面向中，閘極電極11可形成於基板SUB上，且閘極絕緣層GI可形成於整體基板SUB上以覆蓋閘極電極11。
在一些面向中，主動層14可置於閘極絕緣層GI上，且蝕刻停止層110可置於主動層14上。在一些面向中，源極電極12及汲極電極13可置於蝕刻停止層110上而具有距離於其間。在一些面向中，各源極電極12及汲極電極13可透 過形成於蝕刻停止層110中之通孔連接於主動層14。在一些面向中，主動層14包含氧化物半導體，且保護層130可置於源極電極12及汲極電極13上。
在一些面向中，除了蝕刻停止層110可置於主動層14與源極電極12及汲極電極13之間，且源極電極12及汲極電極13置於主動層14上以外，第四例示性實施例之薄膜電晶體TFT具有如前述之第一例示性實施例之薄膜電晶體之相似配置。在一些面向中，蝕刻停止層110可包含氧化矽，且保護層130可包含氮化矽或氧化矽。
在第四例示性實施例之顯示裝置400中，氫阻擋層120d可置於主動層14與保護層130之間。在一些面向中，氫阻擋層120d可置於源極電極12及汲極電極13與保護層130之間。
在一些面向中，氫阻擋層120d包含鋁釹(AlNd)氧化物、鋁鎳鑭(AlNiLa)氧化物、鋁鎳鍺鑭(AlNiGeLa)氧化物及鋁鈷鍺鑭(AlCoGeLa)氧化物之至少之一，且阻擋氫在沉積保護層130之製程中擴散到主動層14以抑制主動層14之特性劣化。氫阻擋層120d之物理特性及後續動作與第一例示性實施例相同，所以細節描述將被省略。
在一些面向中，像素電極191可置於保護層130上，且像素定義層145可置於像素電極191與保護層130上。一像素電極191包含於各像素，且透過形成於保護層130之通孔連接於薄膜電晶體TFT之汲極電極13。在一些面向中，像素定義層145形成開口以暴露像素電極191之一部分。
在一些面向中，有機發光層192可形成於像素電極191上，且共同電極193可形成於複數個像素電極191上。在一些面向中，像素電極191、有機發光層192及共同電極193形成有機發光二極體190。在一些面向中，像素電極191可為用以注入電洞在有機發光層192中之陽極，且共同電極193可為用以注入電子在有機發光層192中之陰極。
當電子與電洞從像素電極191與共同電極193注入有機發光層192時，光在激子從激發態落至基態時發出。任意像素電極191與共同電極193之一可作為反射電極，且另一個可作為透射電極。在一些面向中，從有機發光層192放出之光穿透透射電極以放出至外界。
在一些面向中，有機發光層192可包含紅有機發光層、綠有機發光層及藍有機發光層，且紅有機發光層、綠有機發光層及藍有機發光層分別地形成於紅像素、綠像素及藍像素中，從而實現彩色影像。
在一些面向中，透過堆疊紅有機發光層、綠有機發光層及藍有機發光層於所有紅像素、綠像素及藍像素上，以及對各像素安排紅濾光板、綠濾光板及藍濾光板，有機發光層192可實現彩色影像。
在一些面向中，透過形成用於發出白色光之白有機發光層於所有紅像素、綠像素及藍像素上，以及對各像素安排紅濾光板、綠濾光板及藍濾光板，有機發光層192可實現彩色影像。在此情況中，不需要使用用於形成各紅有機發光層、綠有機發光層及藍有機發光層之沉積遮罩，因此對提升解析度有利。
在一些面向中，白有機發光層可形成為一有機發光層，或包含其中複數個有機發光層被堆疊以發出白光之配置。舉例來說，白有機發光層可包含其中至少一黃有機發光層混合於至少一藍有機發光層之配置，或其中至少一靛青有機發光層混合於至少一紅有機發光層之配置。更進一步，白有機發光層可包含其中至少一洋紅有機發光層混合於至少一綠有機發光層之配置。在一些面向中，封裝構件EN可由玻璃、聚合物薄膜或金屬製成，或可包含其中複數個有機層及複數個無機層交錯地及重複地堆疊一或數次之薄膜封裝層。在一些實施例中，封裝構件EN密封複數個有機發光二極體以阻擋含於空氣中之濕氣及氧氣滲透。當基板SUB及封裝構件EN以可彎曲材料形成時，整個顯示裝置400可具有彎曲特性。
在一些面向中，第四例示性實施例之顯示裝置400可進一步包含傳送掃描訊號之閘極佈線、以及包含數據線路及驅動電源線路(未顯示)之數據佈線。更進一步，在第四例示性實施例之顯示裝置400中，像素可置於閘極佈線與數據佈線之交叉區域，且包含至少二薄膜電晶體(切換電晶體與驅動電晶體)、電容及前述之有機發光二極體190。
在一些實施例中，第1圖中所示之薄膜電晶體TFT可為驅動電晶體，且用於切換電晶體之氫阻擋層120d之形成材料、位置及功能與驅動電晶體相同。
第5圖為根據第五例示性實施例之顯示裝置之剖面圖。
參照第5圖，除了事實上氫阻擋層120e額外地直接形成於蝕刻停止層110上以外，根據第五例示性實施例之顯示裝置500包含如第四例示性實施例之顯示裝置之相同配置。如第四例示性實施例之相同元件標為相同參考符號，且與第四例示性實施例之不同配置將主要地描述於下。
在一些面向中，氫阻擋層120e包含置於源極電極12及汲極電極13與保護層130之間之第一氫阻擋層123、以及置於蝕刻停止層110與源極電極12及汲極電極13之間之第二氫阻擋層124。在一些面向中，第二氫阻擋層124在源極電極12及汲極電極13形成前可形成於蝕刻停止層110上，且可連同蝕刻停止層110提供通孔，以使得源極電極12及汲極電極13接觸主動層14。
在一些面向中，第一氫阻擋層123與第二氫阻擋層124包含鋁釹(AlNd)氧化物、鋁鎳鑭(AlNiLa)氧化物、鋁鎳鍺鑭(AlNiGeLa)氧化物及鋁鈷鍺鑭(AlCoGeLa)氧化物之至少之一。
在第五例示性實施例中，雙氫阻擋層123及124可置於主動層14與保護層130之間而重疊彼此，使得在沉積保護層130之製程期間二度阻擋氫擴散到主動層14是可能的，因此更有效地抑止主動層14之特性劣化。
第6圖為根據第六例示性實施例之顯示裝置之剖面圖。
參照第6圖，除了事實上氫阻擋層120f可置於主動層14與蝕刻停止層110之間以外，根據第六例示性實施例之顯示裝置600包含如第四例示性實施例之顯示裝置之相同配置。如第四例示性實施例之相同元件標為相同參考符號，且與第四例示性實施例之不同配置將主要地描述於下。
在一些面向中，氫阻擋層120f直接位於主動層14上，且可形成於閘極絕緣層GI上蝕刻停止層110下。當通孔形成於蝕刻停止層110中時，通孔可形成於氫阻擋層120f以使源極電極12及汲極電極13接觸主動層14。
當蝕刻停止層110形成時，氫可能根據製程狀況擴散到主動層14。在一些面向中，氫阻擋層120f可置於蝕刻停止層110下，使得有效地阻擋氫從蝕刻停止層110擴散到主動層14，以及氫從保護層130擴散到主動層14是可能的。
第7圖為根據第七例示性實施例之顯示裝置之剖面圖。
參照第7圖，除了事實上第二氫阻擋層126可額外地形成於主動層14與蝕刻停止層110之間以外，根據第七例示性實施例之顯示裝置700包含如第四例示性實施例之顯示裝置之相同配置。如第四例示性實施例之相同元件標為相同參考符號，且與第四例示性實施例之不同配置將主要地描述於下。
在一些面向中，氫阻擋層120g包含置於源極電極12及汲極電極13與保護層130之間之第一氫阻擋層125、以及置於主動層14與蝕刻停止層110之間之第二氫阻擋層126。
在一些面向中，第二氫阻擋層126可直接於主動層14上，且可形成於閘極絕緣層GI上蝕刻停止層110下。當通孔形成於蝕刻停止層110中時，通孔也形成於第二氫阻擋層126中以使源極電極12及汲極電極13接觸主動層14。
在一些面向中，第一氫阻擋層125與第二氫阻擋層126包含鋁釹(AlNd)氧化物、鋁鎳鑭(AlNiLa)氧化物、鋁鎳鍺鑭(AlNiGeLa)氧化物及鋁鈷鍺鑭(AlCoGeLa)氧化物之至少之一。
在一些面向中，第一氫阻擋層125阻擋氫從保護層130擴散，而第二氫阻擋層126阻擋氫從保護層130與蝕刻停止層110擴散。在第七例示性實施例中，雙氫阻擋層125及126可置於主動層14與保護層130之間而重疊彼此，使得有效地抑止往主動層14之氫之擴散是可能的。
第8圖為說明根據第一例示性實施例之顯示裝置中薄膜電晶體之汲極電流Ids對閘極電壓Vg之測量之圖表，而第9圖為說明根據未包含氫阻擋層之第一比較例之顯示裝置中薄膜電晶體之汲極電流Ids對閘極電壓Vg之測量之圖表。顯示裝置中六個點被選擇以測量與表示薄膜電晶體之汲極電流Ids對閘極電壓Vg之特性。
除了事實上氫阻擋層被省略以外，根據第一比較例之顯示裝置與第一例示性實施例之顯示裝置具有相同結構且用相同材料製成。在用於實驗之第一例示性實施例之顯示裝置中，主動層包含氧化銦鎵鋅(In-Ga-Zn-O)，且氫阻擋層包含鋁釹(AlNd)氧化物。蝕刻停止層用氧化矽層製成，且保護層用氮化矽層製成。
當第一例示性實施例之顯示裝置之起始門檻電壓為3到4V，且閘極電壓為0V時，漏電流「Ioff current」在10-9A的程度。當第一比較例之顯示裝置之起始門檻電壓為7到8V，且閘極電壓為0V時，漏電流在10-6到10-10A的程度。當薄膜電晶體之漏電流很小時，開/關特性被提升且顯示裝置之顯示品質被提升。
第一例示性實施例之顯示裝置在薄膜電晶體之特性中根據測量點具有較小偏差，且展示精確的開/關特性。在一些面向中，第一比較例之顯示 裝置根據測量點具有薄膜電晶體之較大特性偏差，且展示半導體特性之消失結果與在部分薄膜電晶體中之缺陷產生。
第10圖為說明根據第四例示性實施例之顯示裝置中薄膜電晶體之汲極電流Ids對閘極電壓Vg之測量之圖表，且第11圖為說明根據未包含氫阻擋層之第二比較例之顯示裝置中薄膜電晶體之汲極電流Ids對閘極電壓Vg之測量圖表。顯示裝置中六個點被選擇以測量與表示薄膜電晶體之汲極電流Ids對閘極電壓Vg。
除了事實上氫阻擋層被省略以外，根據第二比較例之顯示裝置與第四例示性實施例之顯示裝置具有相同配置。在一些面向中，主動層包含氧化銦鎵鋅(In-Ga-Zn-O)，且氫阻擋層包含鋁釹(AlNd)氧化物。在一些面向中，蝕刻停止層與保護層用氮化矽層製成。
當第四例示性實施例之顯示裝置之起始門檻電壓為3到4V，且閘極電壓為0V時，漏電流「Ioff current」在10-10A的程度。當第二比較例之顯示裝置之起始門檻電壓為-10到2V，且閘極電壓為0V時，漏電流在10-3到10-13A的程度。
第四例示性實施例之顯示裝置在薄膜電晶體之特性中根據測量點具有較小偏差，且展示精確的開/關特性。在一些面向中，第二比較例之顯示裝置根據測量點具有薄膜電晶體之較大特性偏差，且展示結果為至少四薄膜電晶體喪失半導體特性並產生缺陷。
第一例示性實施例之裝置顯示在第8圖中之測量結果、以及第四例示性實施例之裝置顯示在第10圖中之測量結果係來自第一例示性實施例與第四例示性實施例之顯示裝置包含氫阻擋層在整個顯示區域以於複數個薄膜電晶體之主動層展示均勻氫阻擋功能之此事實。
第12A圖及第12B圖為說明根據由使用相同沉積設備所製造之第一例示性實施例在三顯示裝置中同一點之汲極電流Ids對閘極電壓Vg之測量之圖表。第12A圖表示在置在顯示區域之中心之一點之薄膜電晶體之特性結果，且第12B圖表示置在顯示區域之邊緣之一點之薄膜電晶體之特性結果。
第13A圖及第13B圖為說明根據使用與第一例示性實施例相同之沉積設備所製造之第一比較例在三顯示裝置中在同一點之汲極電流Ids對閘極電壓Vg之測量之圖表。第13A圖表示在置在顯示區域之中心之一點之薄膜電晶體之特性結果，而第13B圖表示在置在顯示區域之邊緣之一點之薄膜電晶體之特性結果。
參照第12A及12B圖，第一例示性實施例之顯示裝置根據製作製程具有較小薄膜電晶體之特性偏差且顯示準確的開/關特性。該結果來自在使用相同沉積設備所製造之複數個顯示裝置中施加在複數個主動層上之氫之影響透過氫阻擋層之均勻阻擋。
相對地，參照第13A圖及第13B圖，第一比較例之顯示裝置對於使用相同沉積設備所製造的複數個顯示裝置具有極低的再現性，且一些薄膜電晶體顯示出喪失半導體特性與缺陷產生之結果。該結果來自於沉積保護層之製程期間氫流入主動層，且即使是在細微的狀況改變下施加在複數個主動層之氫之影響會隨之變動之此事實。
第14A圖及第14B圖為說明根據使用同樣沉積設備所製造之第四例示性實施例在三顯示裝置中之同一點之汲極電流Ids對閘極電壓Vg之測量之圖表。第14A圖表示在置在顯示區域之中心之一點之薄膜電晶體之特性結果，且第14B圖表示在置在顯示區域之邊緣之一點之薄膜電晶體之特性結果。
第15A圖及第15B圖為說明根據使用與第四例示性實施例之相同沉積設備所製造之第二比較例在三顯示裝置中同一點之汲極電流Ids對閘極電壓Vg之測量之圖表。第15A圖表示在置在顯示區域之中心之一點之薄膜電晶體之特性結果，且第15B圖表示在置在顯示區域之邊緣之一點之薄膜電晶體之特性結果。
參照第14A圖及第14B圖，第四例示性實施例之顯示裝置根據製作製程具有較小薄膜電晶體之特性偏差且顯示準確的開/關特性。在此同時，參照第15A圖及第15B圖，第二比較例之顯示裝置顯示結果為被測量之所有薄膜電晶體喪失半導體特性並產生缺陷。
雖然本揭露搭配目前被考量可實行的例示性實施例而描述，其需被了解的是本發明並不受限於所揭露之實施例，而是，相對地，旨在涵蓋包含於所附申請專利範圍之精神與範疇中之各種修改與等效配置。

Claims (20)

  1. 一種顯示裝置，其包含：一基板；一薄膜電晶體，形成於該基板上，且包含以一氧化物半導體製成之一主動層；一保護層，形成於該薄膜電晶體上；以及一氫阻擋層，置於該主動層與該保護層之間，且包含選自由鋁鎳鑭(AlNiLa)氧化物、鋁鎳鍺鑭(AlNiGeLa)氧化物以及鋁鈷鍺鑭(AlCoGeLa)氧化物所組成之群組之至少之一。
  2. 如申請專利範圍第1項所述之顯示裝置，其中：該氧化物半導體包含至少一氧化物，該至少一氧化物包含鈦(Ti)、鉿(Hf)、鋯(Zr)、鋁(Al)、鉭(Ta)、鍺(Ge)、鋅(Zn)、鎵(Ga)、錫(Sn)或銦(In)。
  3. 如申請專利範圍第2項所述之顯示裝置，其中：該氫阻擋層具有一厚度為40Å至500Å。
  4. 如申請專利範圍第1項所述之顯示裝置，其中：該薄膜電晶體包含一閘極電極、以及置於該閘極電極上具一閘極絕緣層插設於其間之一源極電極及一汲極電極，且該主動層在該閘極絕緣層上置於該源極電極及該汲極電極之間。
  5. 如申請專利範圍第4項所述之顯示裝置，其中： 一蝕刻停止層置於該主動層以及該源極電極及該汲極電極上，且該保護層置於該蝕刻停止層上。
  6. 如申請專利範圍第5項所述之顯示裝置，其中：該氫阻擋層置於該蝕刻停止層與該保護層之間。
  7. 如申請專利範圍第5項所述之顯示裝置，其中：該氫阻擋層直接地位在該主動層以及該源極電極及該汲極電極上。
  8. 如申請專利範圍第5項所述之顯示裝置，其中：該氫阻擋層包含：一第一氫阻擋層，置於該蝕刻停止層及該保護層之間；以及一第二氫阻擋層，直接地位在該主動層以及該源極電極及該汲極電極上。
  9. 如申請專利範圍第5項所述之顯示裝置，其中：該蝕刻停止層包含氧化矽，且該保護層包含氮化矽。
  10. 如申請專利範圍第4項所述之顯示裝置，其進一步包含：一像素電極，連接於該薄膜電晶體；一第二基板，設置成相對於該基板；一共同電極，形成於該第二基板面向該基板之一表面上；一液晶層，置於該像素電極及該共同電極之間。
  11. 如申請專利範圍第1項所述之顯示裝置，其中：該薄膜電晶體包含一閘極電極、一源極電極、及一汲極電極；且該主動層置於覆蓋該閘極電極之一閘極絕緣層上，一蝕刻停止層置於該主動層上，以及該源極電極及該汲極電極置於該蝕刻停止層上，並透過形成於該蝕刻停止層中之一通孔連接於該主動層。
  12. 如申請專利範圍第11項所述之顯示裝置，其中：該保護層置於該源極電極及該汲極電極上。
  13. 如申請專利範圍第12項所述之顯示裝置，其中：該氫阻擋層置於該源極電極及該汲極電極與該保護層之間。
  14. 如申請專利範圍第12項所述之顯示裝置，其中：該氫阻擋層包含：一第一氫阻擋層，置於該源極電極及該汲極電極與該保護層之間；以及一第二氫阻擋層，置於該蝕刻停止層與該源極電極及該汲極電極之間，且連同該蝕刻停止層形成有該通孔。
  15. 如申請專利範圍第12項所述之顯示裝置，其中：該氫阻擋層置於該主動層與該蝕刻停止層之間，且連同該蝕刻停止層形成有該通孔。
  16. 如申請專利範圍第12項所述之顯示裝置，其中：該氫阻擋層包含： 一第一氫阻擋層，置於該源極電極及該汲極電極與該保護層之間；以及一第二氫阻擋層，置於該主動層與該蝕刻停止層之間，且連同該蝕刻停止層形成有該通孔。
  17. 如申請專利範圍第12項所述之顯示裝置，其中：該蝕刻停止層及該保護層包含氧化矽。
  18. 如申請專利範圍第11項所述之顯示裝置，其進一步包含：一有機發光二極體，包含連接於該薄膜電晶體之一像素電極、形成在該像素電極上之一有機發光層、以及形成於該有機發光層上之一共同電極，以及一封裝構件，配置成密封該有機發光二極體。
  19. 如申請專利範圍第18項所述之顯示裝置，其中：該基板及該封裝構件具有一彎曲性質。
  20. 如申請專利範圍第18項所述之顯示裝置，其中：該有機發光層包含一紅有機發光層、一綠有機發光層以及一藍有機發光層，或包含一白有機發光層。
TW102140947A 2012-11-20 2013-11-11 顯示裝置 TWI637525B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2012-0131868 2012-11-20
KR1020120131868A KR101976133B1 (ko) 2012-11-20 2012-11-20 표시 장치

Publications (2)

Publication Number Publication Date
TW201427034A TW201427034A (zh) 2014-07-01
TWI637525B true TWI637525B (zh) 2018-10-01

Family

ID=50727608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140947A TWI637525B (zh) 2012-11-20 2013-11-11 顯示裝置

Country Status (5)

Country Link
US (1) US8841666B2 (zh)
JP (1) JP6329345B2 (zh)
KR (1) KR101976133B1 (zh)
CN (1) CN103839970B (zh)
TW (1) TWI637525B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006760B2 (en) * 2011-12-21 2015-04-14 Panasonic Corporation Display panel and display device
KR102070952B1 (ko) * 2013-05-06 2020-01-30 삼성디스플레이 주식회사 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치
WO2014192221A1 (ja) * 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
US9761732B2 (en) * 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure
CN104952914A (zh) * 2015-04-30 2015-09-30 京东方科技集团股份有限公司 一种氧化物半导体薄膜、薄膜晶体管、制备方法及装置
KR102351667B1 (ko) * 2015-08-07 2022-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치
US10025413B2 (en) * 2015-08-31 2018-07-17 Lg Display Co., Ltd. Display panel with conductive lines under thin-film transistors
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
CN105655389B (zh) * 2016-01-15 2018-05-11 京东方科技集团股份有限公司 有源层、薄膜晶体管、阵列基板、显示装置及制备方法
JP6539873B2 (ja) * 2016-03-16 2019-07-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
CN105914150A (zh) * 2016-04-29 2016-08-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置
KR102543639B1 (ko) * 2016-07-18 2023-06-15 삼성디스플레이 주식회사 표시 패널, 이의 제조 방법 및 이를 구비하는 표시 장치
KR102618961B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 트랜지스터 기판, 표시 장치, 및 트랜지스터 기판 제조 방법
JP6807235B2 (ja) * 2017-01-11 2021-01-06 株式会社ジャパンディスプレイ 表示装置
CN107393934B (zh) * 2017-08-14 2020-02-21 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
KR102437514B1 (ko) 2017-11-09 2022-08-26 엘지디스플레이 주식회사 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102487324B1 (ko) * 2017-11-24 2023-01-10 엘지디스플레이 주식회사 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN108321171A (zh) * 2018-01-22 2018-07-24 惠州市华星光电技术有限公司 一种用于显示面板中的薄膜晶体管及显示面板
CN112335058B (zh) * 2018-06-21 2024-03-08 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
TW202013716A (zh) * 2018-07-12 2020-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
WO2020013262A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置および半導体装置を含む半導体システム
KR102631515B1 (ko) * 2018-11-12 2024-01-30 엘지디스플레이 주식회사 패널, 트랜지스터 및 전자장치
KR102612713B1 (ko) 2018-12-10 2023-12-12 삼성디스플레이 주식회사 표시 장치
CN110993616B (zh) 2019-11-28 2022-08-09 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置
CN111524959A (zh) * 2020-04-23 2020-08-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管
CN113745243B (zh) * 2021-07-30 2022-09-27 惠科股份有限公司 一种oled显示面板及其制备方法
KR20230103701A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941724A (en) * 2007-12-04 2009-10-01 Canon Kk Oxide semiconductor device including insulating layer and display apparatus using the same
TW201041049A (en) * 2008-12-19 2010-11-16 Semiconductor Energy Lab Method for manufacturing transistor
TW201133785A (en) * 2009-07-18 2011-10-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201235492A (en) * 2010-11-29 2012-09-01 Kobelco Res Inst Inc Al-based alloy sputtering target
TW201239997A (en) * 2011-03-11 2012-10-01 Semiconductor Energy Lab Method of manufacturing semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2796049B2 (ja) 1993-11-26 1998-09-10 菱電セミコンダクタシステムエンジニアリング株式会社 薄膜トランジスタおよびその製造方法
EP1420451A3 (en) 2002-11-13 2007-10-03 Matsushita Electric Industrial Co., Ltd. Semiconductor non-volatile memory device and method for fabricating the same
JP2005079390A (ja) * 2003-09-01 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置
JP2005085822A (ja) * 2003-09-04 2005-03-31 Toshiba Corp 半導体装置
KR20070093681A (ko) * 2006-03-15 2007-09-19 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR101472798B1 (ko) * 2007-06-20 2014-12-16 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR20100021885A (ko) 2008-08-18 2010-02-26 주성엔지니어링(주) 박막 트랜지스터 기판 및 이의 제조 방법
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
KR102480780B1 (ko) * 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011045960A1 (ja) * 2009-10-16 2011-04-21 シャープ株式会社 薄膜トランジスタ、その製造方法及びそれを含む表示装置
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI422035B (zh) * 2009-12-22 2014-01-01 Au Optronics Corp 半導體元件結構及其製造方法
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR20120043336A (ko) * 2010-10-26 2012-05-04 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
US8634230B2 (en) * 2011-01-28 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN203085533U (zh) * 2012-10-26 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200941724A (en) * 2007-12-04 2009-10-01 Canon Kk Oxide semiconductor device including insulating layer and display apparatus using the same
TW201041049A (en) * 2008-12-19 2010-11-16 Semiconductor Energy Lab Method for manufacturing transistor
TW201133785A (en) * 2009-07-18 2011-10-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201235492A (en) * 2010-11-29 2012-09-01 Kobelco Res Inst Inc Al-based alloy sputtering target
TW201239997A (en) * 2011-03-11 2012-10-01 Semiconductor Energy Lab Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2014103379A (ja) 2014-06-05
JP6329345B2 (ja) 2018-05-23
KR101976133B1 (ko) 2019-05-08
KR20140064477A (ko) 2014-05-28
CN103839970B (zh) 2018-04-10
US8841666B2 (en) 2014-09-23
TW201427034A (zh) 2014-07-01
CN103839970A (zh) 2014-06-04
US20140139772A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
TWI637525B (zh) 顯示裝置
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
CN103887440B (zh) 有机发光二极管显示器及其制造方法
CN108122953B (zh) 封装单元和包括该封装单元的有机发光显示装置
US8421084B2 (en) Organic light emitting display and manufacturing method thereof
US20200303428A1 (en) Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate
KR102471021B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101117727B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR20140131774A (ko) 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치
KR20140125186A (ko) 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
TW201444079A (zh) 有機發光顯示裝置及其製造方法
KR102047745B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR101108158B1 (ko) 유기 발광 표시장치 및 그 제조 방법
KR102550633B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
US9466818B2 (en) Organic light emitting diode display device and method of fabricating the same
US10847655B2 (en) Semiconductor device
JP2018133398A (ja) 半導体装置
KR102022886B1 (ko) 유기발광장치
JP2018110184A (ja) 半導体装置およびその製造方法
US20240237477A1 (en) Display apparatus and method of manufacturing the same
US20230074191A1 (en) Circuit substrate
KR20140120415A (ko) 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법
KR20200128324A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법