CN113745243B - 一种oled显示面板及其制备方法 - Google Patents

一种oled显示面板及其制备方法 Download PDF

Info

Publication number
CN113745243B
CN113745243B CN202110879236.7A CN202110879236A CN113745243B CN 113745243 B CN113745243 B CN 113745243B CN 202110879236 A CN202110879236 A CN 202110879236A CN 113745243 B CN113745243 B CN 113745243B
Authority
CN
China
Prior art keywords
layer
thin film
barrier
film transistor
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110879236.7A
Other languages
English (en)
Other versions
CN113745243A (zh
Inventor
李源规
卢正权
唐波玲
李荣荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202110879236.7A priority Critical patent/CN113745243B/zh
Publication of CN113745243A publication Critical patent/CN113745243A/zh
Application granted granted Critical
Publication of CN113745243B publication Critical patent/CN113745243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种OLED显示面板及其制备方法，涉及显示技术领域。其中，所述OLED显示面板包括依次层叠设置的基板、薄膜晶体管层、钝化层、发光层和封装层，所述薄膜晶体管层包括多个薄膜晶体管，每一所述薄膜晶体管包括氧化物半导体层，所述OLED显示面板还包括阻隔层，所述阻隔层设于所述发光层和所述钝化层之间，所述阻隔层用以阻隔所述封装层产生的氢向所述氧化物半导体层转移。通过阻隔层的设置，阻隔了所述封装层产生的氢向所述氧化物半导体层转移，如此，避免了氧化物半导体层的氧空位被氢导通而导致此处的载离子浓度变大，从而避免了亮点的产生，进而降低了产品不良率。

Description

一种OLED显示面板及其制备方法
技术领域
本发明涉及显示技术领域，特别涉及一种OLED显示面板及其制备方法。
背景技术
有机发光二极管(Organic Light-Emitting Device，简称OLED)显示面板，是一种与传统的液晶显示器(Liquid Crystal Display，简称LCD)不同的显示器件，具备主动发光、温度特性好、功耗小、响应快、可弯曲、超轻薄和成本低等优点。
薄膜晶体管(Thin Film Transistor，TFT)是目前OLED显示面板中的主要驱动元件，而随着显示技术的发展，氧化物薄膜晶体管技术被认为是有希望取代非晶硅薄膜晶体管技术，成为下一代显示驱动背板的主流技术。
目前，为了保护OLED显示面板内的OLED器件，通常设有封装膜。而封装膜本身的材质可能会含有氢，且在成膜过程中也会产生大量氢原子。在显示装置驱动或者OLED显示面板进行高温(85/85)信赖性评估时，从封装膜会释放出氢，释放出的氢扩散到氧化物半导体层(如：IGZO层)内，使载流子浓度变大，增加的载流子会引起电压vth发生移位，导致像素电极(PXL)上有过电流流动，从而发生亮点，造成产品不良。
发明内容
本发明的主要目的是提出一种OLED显示面板及其制备方法，旨在解决现有OLED面板的封装膜中的氢会扩散到氧化物半导体层，引起显示面板产生亮点，导致产品不良的问题。
为实现上述目的，本发明提出一种OLED面板，包括依次层叠设置的基板、薄膜晶体管层、钝化层、发光层和封装层，所述薄膜晶体管层包括多个薄膜晶体管，每一所述薄膜晶体管包括氧化物半导体层，其中，所述OLED显示面板还包括阻隔层，所述阻隔层设于所述钝化层和所述发光层之间，所述阻隔层用以阻隔所述封装层产生的氢向所述氧化物半导体层转移。
可选地，所述OLED显示面板还包括平坦层，所述平坦层设于所述钝化层和所述发光层之间，所述阻隔层包括第一阻隔层，所述第一阻隔层设于所述钝化层和所述平坦层之间。
可选地，多个所述薄膜晶体管包括驱动薄膜晶体管和至少一个开关薄膜晶体管，所述第一阻隔层包括多个间隔设置的第一阻隔单元，每一所述第一阻隔单元对应一个所述驱动薄膜晶体管或一个所述开关薄膜晶体管设置；和/或，
所述第一阻隔层的材质包括钼合金、钛合金、镍合金、铁合金、IGZO、IZO和ITO中的任意一种。
可选地，所述OLED显示面板还包括平坦层，所述平坦层设于所述钝化层和所述发光层之间，所述阻隔层包括第二阻隔层，所述第二阻隔层设于所述平坦层和所述发光层之间。
可选地，多个所述薄膜晶体管包括驱动薄膜晶体管和至少一个开关薄膜晶体管，所述第二阻隔层部分电性连接于所述驱动薄膜晶体管、以及所述驱动薄膜晶体管对应的所述第一阻隔单元；和/或，
多个所述薄膜晶体管包括驱动薄膜晶体管和至少一个开关薄膜晶体管，所述第二阻隔层包括多个间隔设置的第二阻隔单元，每个所述第二阻隔单元对应一个所述驱动薄膜晶体管、或一个所述开关薄膜晶体管设置。
基于此，本发明还提出一种如上所述的OLED面板的制备方法，所述OLED面板的制备方法包括以下步骤：
提供设置有薄膜晶体管层的基板，所述薄膜晶体管层包括氧化物半导体层；
在所述薄膜晶体管层的上表面设置钝化层；
在所述钝化层的上表面设置阻隔层；
在所述阻隔层的上表面依次设置发光层和封装层。
可选地，所述薄膜晶体管层包括间隔设置的多个薄膜晶体管，所述钝化层具有与每一所述薄膜晶体管一一对应的多个功能区以及非功能区，所述在所述钝化层的上表面设置阻隔层的步骤包括：
在多个所述功能区的上表面对应沉积多个间隔设置的第一阻隔单元，多个所述第一阻隔单元共同形成第一阻隔层。
可选地，多个所述薄膜晶体管包括驱动薄膜晶体管和至少一个开关薄膜晶体管，所述在多个所述功能区的上表面对应沉积多个间隔设置的第一阻隔单元的步骤包括：
在所述钝化层的上表面设置金属材料层，所述金属材料层具有与多个所述功能区对应的曝光区以及与所述非功能区对应的非曝光区，所述曝光区包括与所述驱动薄膜晶体管的源漏极层对应的通孔设置处；
在所述金属材料层上设置光刻胶层，所述光刻胶层覆盖所述金属材料层除所述通孔设置处外的区域设置；
对所述通孔设置处进行蚀刻处理，以在所述通孔设置处形成通孔，以使所述驱动薄膜晶体管的源漏极层部分显露；
对所述非曝光区依次进行灰化处理和蚀刻处理，以去除所述非曝光区对应的光刻胶层和金属材料层；
去除所述光刻胶层剩余的光刻胶，得到对应布置在多个所述功能区上表面的多个第一阻隔层。
可选地，所述在所述钝化层的上表面设置阻隔层的步骤还包括：
在所述第一阻隔层上设置平坦层，在所述平坦层的上表面设置第二阻隔层。
可选地，所述在所述钝化层的上表面设置阻隔层的步骤包括：
在所述钝化层的上表面设置平坦层，在所述平坦层的上表面设置第二阻隔层。
本发明提供的技术方案中，所述OLED显示面板依次层叠设置的基板、薄膜晶体管层、钝化层、阻隔层、发光层和封装层，所述薄膜晶体管层包括多个薄膜晶体管，每一所述薄膜晶体管包括氧化物半导体层，所述阻隔层用以阻隔所述封装层产生的氢向所述氧化物半导体层转移，如此，避免了氧化物半导体层的氧空位被氢导通而导致此处的载离子浓度变大，从而避免了像素电极上有过电流流动导致亮点的产生，进而降低了产品不良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅为本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明提供的OLED显示面板的结构示意图；
图2为本发明提供的OLED显示面板的钝化层上设置金属材料层后的状态图；
图3为图2提供的OLED显示面板的金属材料层上设置光刻胶层后的状态图；
图4为图3提供的OLED显示面板的光刻胶层的通孔设置处处理后的状态图；
图5为图4提供的OLED显示面板的非曝光区进行灰化处理后的状态图；
图6为图5提供的OLED显示面板的非曝光区进行蚀刻处理后的状态图；
图7为图6提供的OLED显示面板去除光刻胶后的状态图。
附图标号说明：
Figure BDA0003190388120000041
Figure BDA0003190388120000051
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。此外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出一种OLED显示面板，请参阅图1，OLED显示面板100包括依次层叠设置的基板1、薄膜晶体管层、钝化层5、发光层9和封装层11，薄膜晶体管层包括多个薄膜晶体管，每一薄膜晶体管包括氧化物半导体层41，其中，OLED显示面板100还包括阻隔层，阻隔层设于钝化层5和发光层9之间，阻隔层用以阻隔封装层11产生的氢向氧化物半导体层41转移。也即，OLED显示面板100中的薄膜晶体管为氧化物薄膜晶体管。
本发明不限制氧化物半导体层41的具体材质，可以为常规的金属氧化物，在一实施例中，氧化物半导体层41的材质为IGZO(即铟镓锌氧化物)。本发明也不限制封装层11的材质，由于氮化硅有更好的水阻隔能力，在一实施例中，封装层11的材质为氮化硅，在气相沉积制备封装层11时，会引入SiH4(四氢化硅)，从而使封装层11内含有大量的氢。
本发明提供的技术方案中，通过阻隔层的设置，阻隔了封装层11产生的氢向氧化物半导体层41转移，如此，避免了氧化物半导体层41的氧空位被氢导通，而导致氧化物半导体层41的载离子浓度变大，从而避免了像素电极上有过电流流动导致亮点的产生，进而降低了产品不良率。
本发明不限制阻隔层的具体设置方式，只要能起到阻隔封装层11产生的氢向氧化物半导体层41转移即可，在一实施例中，OLED显示面板100还包括平坦层7，平坦层7设于钝化层5和发光层9之间，阻隔层包括第一阻隔层61，第一阻隔层61设于钝化层5和平坦层7之间，以阻隔封装层11产生的氢向氧化物半导体层41转移。
在另一实施例中，OLED显示面板100还包括平坦层7，平坦层7设于钝化层5和发光层9之间，阻隔层包括第二阻隔层62，第二阻隔层62设于平坦层7和发光层9之间，以阻隔封装层11产生的氢向氧化物半导体层41转移。
为了使阻隔层阻隔氢的效果较好，在一优选实施例中，阻隔层包括第一阻隔层61和第二阻隔层62，第一阻隔层61设于钝化层5和平坦层7之间，第二阻隔层62设于平坦层7和发光层9之间，如此，从封装层11产生的氢原子，先经第二阻隔层62，阻隔掉部分氢原子，继续向氧化物半导体层41方向扩散的氢原子再经第一阻隔层61，从而将余下的氢原子阻隔于此处，避免了氢原子继续扩散到氧化物半导体层41，从而避免了OLED显示面板100产生亮点。
在一实施例中，多个薄膜晶体管包括驱动薄膜晶体管4a和至少一个开关薄膜晶体管4b，第一阻隔层61包括多个间隔设置的第一阻隔单元，每一第一阻隔单元对应一个驱动薄膜晶体管4a或一个开关薄膜晶体管4b设置，如此，通过将第一阻隔层61设置为多个间隔设置的第一阻隔单元，避免了驱动薄膜晶体管4a与开关薄膜晶体管4b之间的电压干扰。
第一阻隔层61的材质包括钼合金、钛合金、镍合金、铁合金、IGZO(即铟镓锌氧化物)、IZO(即氧化铟锌)和ITO(即氧化铟锡)中的任意一种，以起到阻隔氢原子的作用。在一具体实施例中，第一阻隔层61的材质为钼钛合金。
其中，第二阻隔层62包括金属层以及分设在金属层两侧的金属氧化物层，以起到阻隔氢原子的作用。本发明不限制金属层和金属氧化物层的具体材质，在一实施例中，金属层的材质包括钼或银。进一步地，金属氧化物层的材质包括ITO、AZO等。也即，第二阻隔层62包括但不限于ITO/Mo/ITO、ITO/Ag/ITO、AZO/Mo/AZO中的任意一种。需要说明的是，在一实施例中，第二阻隔层62即现有的像素电极(PXL)层的延长。
在一实施例中，多个薄膜晶体管包括驱动薄膜晶体管(Driving TFT)4a和至少一个开关薄膜晶体管(Switching TFT)4b，由于驱动薄膜晶体管4a为常开状态，更容易产生亮点，进一步地，第二阻隔层62部分电性连接于驱动薄膜晶体管4a、以及驱动薄膜晶体管4a对应的第一阻隔层61，如此，电压可从驱动薄膜晶体管4a注入到第二阻隔层62，第二阻隔层62再传给第一阻隔层61，使电压降低，从而收拢此处的氢原子，因此，驱动薄膜晶体管4a处，通过第一阻隔层61和第二阻隔层62的配合，使阻隔氢原子的效果更好。在另一实施例中，驱动薄膜晶体管4a还包括源漏极层44，第二阻隔层62与源漏极层44连接，以实现与驱动薄膜晶体管4a的电性连接。需要说明的是，此处与驱动薄膜晶体管4a对应的第一阻隔层61虽然是不连续的，但它们分别与第二阻隔膜62连接，因此，可以将它们看做一个整体。
为了避免驱动薄膜晶体管4a和开关薄膜晶体管4b之间产生信号干扰，进一步地，第二阻隔层62包括多个间隔设置的第二阻隔单元，每个第二阻隔单元对应一个驱动薄膜晶体管4a、或一个开关薄膜晶体管4b设置。在本实施例中，OLED显示面板100还包括存储电容4c，存储电容4c与薄膜晶体管层设置在同一层，可以理解的是，如此，每个第二阻隔单元对应一个驱动薄膜晶体管4a、或一个存储电容4c或一个开关薄膜晶体管4b设置。在一实施例中，请参阅图1，通过多个隔开处621的设置，使第二阻隔层62为多个间隔设置的第二阻隔单元，从而将驱动薄膜晶体管4a、存储电容4c和开关薄膜晶体管4b分隔开来，避免了它们之间产生信号干扰。具体地，隔开处621是以Floating(浮动)形态设计在开关薄膜晶体管4b上方，以使驱动薄膜晶体管4a、开关薄膜晶体管4b和存储电容4c之间相互隔开。
当然，上述各个实施例之间的技术方案可以相互结合，如：阻隔层可以仅为第一阻隔层61，也可以仅为第二阻隔层62，还可以为第一阻隔层61和第二阻隔层62的组合。因此同样具有上述实施例的技术方案所带来的技术效果，在此不再一一赘述。
请继续参阅图1，在一具体实施例中，本发明提供的OLED显示面板100包括：基板1、遮光板2、缓冲层(buffer)3、氧化物半导体层41、栅极绝缘层(GI)42、栅极层(Gate)43、源漏极层(SD)44、层间绝缘层(ILD)45、钝化层(PAS)5、第一阻隔层61、平坦层(OC)7、第二阻隔层62、像素定义层(bank)8、发光层9、电极层10、封装层9以及黑色矩阵(BM)12。在一实施例中，发光层9为发射白光。此外，在本实施例中，OLED显示面板100为正面发光结构。也即，在本实施例中，每一薄膜晶体管包括氧化物半导体层41、栅极绝缘层42、栅极层43和源漏极层44。
为实现上述目的，本发明还提出一种如上所述的OLED显示面板100的制备方法，图2至图7为本发明提供的OLED显示面板100的制备方法在制备过程中的中间状态图，OLED显示面板100的制备方法包括以下步骤：
步骤S10、提供设置有薄膜晶体管层的基板1，其中，薄膜晶体管层包括氧化物半导体层41。
步骤S20：在薄膜晶体管层的上表面设置钝化层5。
其中，薄膜晶体管层包括多个间隔设置的薄膜晶体管，钝化层5具有与每一薄膜晶体管一一对应的多个功能区以及非功能区。
步骤S30、在所述钝化层5的上表面设置阻隔层。
在一实施例中，步骤S30包括：
步骤S31、在多个功能区的上表面对应沉积多个间隔设置的第一阻隔单元，多个第一阻隔单元共同形成第一阻隔层61。
可选地，步骤S30还包括：
步骤S32、在多个第一阻隔层61上设置平坦层7，在平坦层的表面设置第二阻隔层62。
多个薄膜晶体管包括驱动薄膜晶体管4a和开关薄膜晶体管4b，进一步地，为了使驱动薄膜晶体管4a处的氢隔绝效果更好，将第二阻隔层62部分连接于驱动薄膜晶体管4a、以及驱动薄膜晶体管4a对应的第一阻隔单元。具体地，将第二阻隔层62与驱动薄膜晶体管4a的源漏极层44连接，以实现与驱动薄膜晶体管4a的连接。
具体地，步骤S31包括：
步骤S310、在钝化层5的上表面设置金属材料层13，金属材料层13具有与多个功能区对应的曝光区131以及与非功能区对应的非曝光区132，曝光区131包括与驱动薄膜晶体管4a的源漏极层44对应的通孔设置处15。
具体地，请参阅图2，在钝化层5的上表面均沉积了金属材料层13。
步骤S311、在金属材料层13上设置光刻胶层14，光刻胶层14覆盖金属材料层13除通孔设置处15外的区域设置。
请结合参阅图3，通过photo(即光刻)工艺在金属材料层13上设置光刻胶层14，以使光刻胶层14上形成有full-tone(全色调)区域141和half-tone(半色调)区域142，其中，full-tone区域141即没有光刻胶的区域，也即通孔设置处15；half-tone区域142即光刻胶厚度较薄的区域，对应非曝光区132区域，具体地，half-tone区域142的光刻胶厚度为
Figure BDA0003190388120000091
步骤S312、对通孔设置处15进行蚀刻处理，以在通孔设置处15形成通孔151，以使驱动薄膜晶体管4a的源漏极层44部分显露。
请结合参阅图4，具体地，对通孔设置处15区域，先进行湿法蚀刻(Wet Etch)，以去除该区域对应的金属材料层13，再进行干法蚀刻(Dry Etch)，以去除该区域的钝化层46，从而在通孔设置处15形成通孔，以使驱动薄膜晶体管4a的源漏极层44部分显露。
步骤S313、对非曝光区132依次进行灰化处理和蚀刻处理，以去除非曝光区132对应的光刻胶层14和金属材料层13；
请结合参阅图5和图6，对非曝光区132(即光刻胶层14对应的half-tone区域142)先进行灰化(Ashing)，以去除非曝光区132区域的光刻胶层14，再进行蚀刻处理，以去除对应区域的金属材料层13。为了使显露出的源漏极层44的损伤较小，在一实施例中，采用湿法蚀刻(Wet Etch)去除对应区域的金属材料层13。
步骤S314、去除光刻胶层14剩余的光刻胶，得到对应布置在多个功能区上表面的多个第一阻隔层61。
请结合参阅图7，去除剩余的光刻胶，即可得到多个第一阻隔层61。
在另一实施例中，步骤S30包括：
在钝化层5的上表面设置平坦层7，在平坦层7的上表面设置第二阻隔层62。也即，在本发明的技术方案中，阻隔膜可仅包括位于发光层9和平坦层7之间的第二阻隔膜62.
步骤S40、在阻隔层的上表面依次设置发光层9和封装层11。
在阻隔层的上表面设置发光层9、封装层11等，即可得到图1所示的OLED显示面板100。上述发光层9、封装层11等的设置为常规的设置方式，在此不做赘述。可以理解的是，OLED显示面板100的制备方法还包括栅极绝缘层42、源漏极层44、缓冲层3等结构的形成，这些结构的设置方式也为常规方式，在此不做赘述。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的专利保护范围内。

Claims (5)

1.一种OLED显示面板，包括依次层叠设置的基板、薄膜晶体管层、钝化层、发光层和封装层，所述薄膜晶体管层包括多个薄膜晶体管，每一所述薄膜晶体管包括氧化物半导体层，其特征在于，所述OLED显示面板还包括阻隔层，所述阻隔层设于所述钝化层和所述发光层之间，所述阻隔层用以阻隔所述封装层产生的氢向所述氧化物半导体层转移；
所述OLED显示面板还包括平坦层，所述平坦层设于所述钝化层和所述发光层之间，所述阻隔层包括第一阻隔层，所述第一阻隔层设于所述钝化层和所述平坦层之间，所述阻隔层包括第二阻隔层，所述第二阻隔层设于所述平坦层和所述发光层之间；其中，从封装层产生的氢原子，先经第二阻隔层，阻隔掉部分氢原子，继续向氧化物半导体层方向扩散的氢原子再经第一阻隔层，从而将余下的氢原子阻隔于此处；
多个所述薄膜晶体管包括驱动薄膜晶体管和至少一个开关薄膜晶体管，所述第二阻隔层部分电性连接于所述驱动薄膜晶体管、以及所述驱动薄膜晶体管对应的所述第一阻隔层的第一阻隔单元；其中，电压可从驱动薄膜晶体管注入到第二阻隔层，第二阻隔层再传给第一阻隔层，以使电压降低，从而收拢此处的氢原子；
第二阻隔层为所述OLED显示面板的像素电极层的延长。
2.如权利要求1所述的OLED 显示面板，其特征在于，所述第一阻隔层包括多个间隔设置的第一阻隔单元，每一所述第一阻隔单元对应一个所述驱动薄膜晶体管或一个所述开关薄膜晶体管设置；和/或，
所述第一阻隔层的材质包括钼合金、钛合金、镍合金、铁合金、IGZO、IZO和ITO中的任意一种。
3.如权利要求1所述的OLED显示面板，其特征在于，所述第二阻隔层包括多个间隔设置的第二阻隔单元，每个所述第二阻隔单元对应一个所述驱动薄膜晶体管、或一个所述开关薄膜晶体管设置。
4.一种OLED显示面板的制备方法，其特征在于，包括以下步骤：
提供设置有薄膜晶体管层的基板，所述薄膜晶体管层包括氧化物半导体层；
在所述薄膜晶体管层的上表面设置钝化层；
在所述钝化层的上表面设置阻隔层；
在所述阻隔层的上表面依次设置发光层和封装层；
其中，所述薄膜晶体管层包括间隔设置的多个薄膜晶体管，所述钝化层具有与每一所述薄膜晶体管一一对应的多个功能区以及非功能区，所述在所述钝化层的上表面设置阻隔层的步骤包括：
在多个所述功能区的上表面对应沉积多个间隔设置的第一阻隔单元，多个所述第一阻隔单元共同形成第一阻隔层；
所述在所述钝化层的上表面设置阻隔层的步骤还包括：
在所述第一阻隔层上设置平坦层，在所述平坦层的上表面设置第二阻隔层；
其中，多个所述薄膜晶体管包括驱动薄膜晶体管和至少一个开关薄膜晶体管，所述第二阻隔层部分电性连接于所述驱动薄膜晶体管、以及所述驱动薄膜晶体管对应的所述第一阻隔层的所述第一阻隔单元。
5.如权利要求4所述的OLED显示面板的制备方法，其特征在于，所述在多个所述功能区的上表面对应沉积多个间隔设置的第一阻隔单元的步骤包括：
在所述钝化层的上表面设置金属材料层，所述金属材料层具有与多个所述功能区对应的曝光区以及与所述非功能区对应的非曝光区，所述曝光区包括与所述驱动薄膜晶体管的源漏极层对应的通孔设置处；
在所述金属材料层上设置光刻胶层，所述光刻胶层覆盖所述金属材料层除所述通孔设置处外的区域设置；
对所述通孔设置处进行蚀刻处理，以在所述通孔设置处形成通孔，以使所述驱动薄膜晶体管的源漏极层部分显露；
对所述非曝光区依次进行灰化处理和蚀刻处理，以去除所述非曝光区对应的光刻胶层和金属材料层；
去除所述光刻胶层剩余的光刻胶，得到对应布置在多个所述功能区上表面的多个第一阻隔层。
CN202110879236.7A 2021-07-30 2021-07-30 一种oled显示面板及其制备方法 Active CN113745243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110879236.7A CN113745243B (zh) 2021-07-30 2021-07-30 一种oled显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110879236.7A CN113745243B (zh) 2021-07-30 2021-07-30 一种oled显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN113745243A CN113745243A (zh) 2021-12-03
CN113745243B true CN113745243B (zh) 2022-09-27

Family

ID=78729818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110879236.7A Active CN113745243B (zh) 2021-07-30 2021-07-30 一种oled显示面板及其制备方法

Country Status (1)

Country Link
CN (1) CN113745243B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823729A (zh) * 2022-04-20 2022-07-29 深圳市华星光电半导体显示技术有限公司 显示面板和显示面板的制备方法
US11527732B1 (en) 2022-05-31 2022-12-13 Applied Materials, Inc. OLED anode structures including amorphous transparent conducting oxides and OLED processing method comprising the same
CN115132761A (zh) * 2022-07-04 2022-09-30 Tcl华星光电技术有限公司 显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887440A (zh) * 2012-12-21 2014-06-25 乐金显示有限公司 有机发光二极管显示器及其制造方法
CN111524959A (zh) * 2020-04-23 2020-08-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693479B2 (ja) * 2012-01-27 2015-04-01 株式会社東芝 表示装置の製造方法
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
JP2017208253A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
KR20190071198A (ko) * 2017-12-14 2019-06-24 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 기판, 이를 포함하는 디지털 엑스레이 검출기 및 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887440A (zh) * 2012-12-21 2014-06-25 乐金显示有限公司 有机发光二极管显示器及其制造方法
CN111524959A (zh) * 2020-04-23 2020-08-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管

Also Published As

Publication number Publication date
CN113745243A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
CN113745243B (zh) 一种oled显示面板及其制备方法
US9768306B2 (en) Array substrate and display device
KR101593443B1 (ko) 어레이 기판의 제조방법
KR101438039B1 (ko) 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9368637B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
CN101859793B (zh) 有机发光二极管显示器及其制造方法
US20200273923A1 (en) Display substrate, manufacturing method thereof and display panel
JP2005340775A (ja) 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20190076094A (ko) 디스플레이 장치와, 이의 제조 방법
GB2546667A (en) Manufacturing method and device for thin flim transistor substrate
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR100916921B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR20130019119A (ko) 유기 전계 발광 표시 패널 및 그의 제조방법
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN113363307B (zh) 显示基板及其制备方法、显示装置
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR20140141459A (ko) 유기발광표시장치 및 그의 제조방법
US10672797B2 (en) Array substrate, method for fabricating array substrate and display
KR20210138843A (ko) 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant