KR100916921B1 - 유기전계발광 표시 장치 및 그의 제조 방법 - Google Patents
유기전계발광 표시 장치 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100916921B1 KR100916921B1 KR1020080060915A KR20080060915A KR100916921B1 KR 100916921 B1 KR100916921 B1 KR 100916921B1 KR 1020080060915 A KR1020080060915 A KR 1020080060915A KR 20080060915 A KR20080060915 A KR 20080060915A KR 100916921 B1 KR100916921 B1 KR 100916921B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- region
- oxide semiconductor
- light emitting
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000007772 electrode material Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 193
- 238000000034 method Methods 0.000 claims description 25
- 239000012212 insulator Substances 0.000 claims description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 4
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000012044 organic layer Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910005265 GaInZnO Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910007717 ZnSnO Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 101150082527 ALAD gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01031—Gallium [Ga]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 박막 트랜지스터를 포함하는 유기전계발광 표시 장치 및 그의 제조 방법에 관한 것으로, 박막 트랜지스터는 제 1 영역의 기판 상에 형성된 소스 및 드레인 전극, 소스 및 드레인 전극과 접촉되며 산화물 반도체로 형성된 활성층 및 게이트 절연층에 의해 활성층과 절연되는 게이트 전극을 포함하고, 유기전계발광 다이오드는 제 2 영역의 기판 상에 형성되며 산화물 반도체 및 투명 전극물질의 적층 구조로 형성된 제 1 전극, 제 1 전극 상에 형성된 유기 박막층 및 유기 박막층 상에 형성된 제 2 전극을 포함한다. 활성층 및 제 1 전극이 동일 평면에 형성되고, 소스 또는 드레인 전극과 제 1 전극이 배선을 통해 연결됨으로써 제조 과정에서 마스크를 절감할 수 있다.
산화물 반도체, 활성층, 투명 전극, 애노드 전극, 마스크
Description
본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터(Thin Film Transistor)를 포함하는 유기전계발광 표시 장치 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 마스크(mask) 수를 감소시켜 제조 공정을 단순화시킬 수 있도록 한 유기전계발광 표시 장치 및 그의 제조 방법에 관한 것이다.
유기전계발광 표시 장치는 자체발광 특성을 갖는 차세대 표시 장치로서, 액정 표시 장치(Liquid Crystal Display Device; LCD)에 비해 시야각, 콘트라스트(contrast), 응답속도, 소비전력 등의 측면에서 우수한 특성을 갖는다.
유기전계발광 표시 장치는 애노드 전극, 유기 박막층 및 캐소드 전극으로 구성되는 유기전계발광 다이오드(diode)를 포함하며, 주사선(scan line)과 신호선(signal line) 사이에 유기전계발광 다이오드가 매트릭스 방식으로 연결되어 화소를 구성하는 패시브 매트릭스(passive matrix) 방식과, 각 화소의 동작이 스위치 역할을 하는 박막 트랜지스터(Thin Film Transistor; TFT)에 의해 제어되는 액티브 매트릭스(active matrix) 방식으로 구성될 수 있다.
액티브 매트릭스 방식의 유기전계발광 표시 장치에 적용되는 박막 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층이 대개 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체 물질로 형성된다. 그러나 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다.
또한, 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.
이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.
일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO) 또는 산화아연(ZnO)을 주성분으로 하는 산화물 반도체를 활성층으로 이용한 박막 트랜지스터가 개시되어 있다.
산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재로로서 평가되고 있으며, 이러한 산화물 반도체를 활성층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 350℃ 이하의 저온에서 박막 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.
이에 따라 산화물 반도체를 활성층으로 하는 박막 트랜지스터에 대한 연구가 활발히 진행되고 있으며, 최근 들어 이를 표시 장치에 적용하기 위한 노력이 진행되고 있다.
그러나 기존의 표시 장치 제조 공정은 많은 마스크를 필요로 하기 때문에 전체 공정 시간이 길고, 그에 따른 불량 발생율이 높은 문제점이 있다.
본 발명의 목적은 마스크 수를 감소시킬 수 있는 유기전계발광 표시 장치 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 공정 시간을 단축시켜 불량 발생율을 감소시킬 수 있는 유기전계발광 표시 장치 및 그의 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기전계발광 표시 장치는 제 1 영역 및 제 2 영역을 포함하는 기판; 상기 제 1 영역의 기판 상에 형성된 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 접촉되며 산화물 반도체로 형성된 활성층 및 게이트 절연층에 의해 상기 활성층과 절연되는 게이트 전극을 포함하는 박막 트랜지스터; 및 상기 제 2 영역의 기판 상에 형성되며, 상기 산화물 반도체 및 투명 전극물질의 적층 구조로 형성된 제 1 전극, 상기 제 1 전극 상에 형성된 유기 박막층 및 상기 유기 박막층 상에 형성된 제 2 전극을 포함하는 유기전계발광 다이오드를 포함하며, 상기 활성층 및 상기 제 1 전극이 동일 평면에 형성되고, 상기 소스 또는 드레인 전극과 상기 제 1 전극이 배선을 통해 연결된다.
상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 유기전계발광 표시 장치의 제조 방법은 제 1 영역 및 제 2 영역을 포함하는 기판을 준비하는 단계; 상기 제 1 영역의 기판 상에 소스 및 드레인 전극을 형성하는 단계; 전체 상부에 산화물 반도체 및 투명 전극물질을 순차적으로 형성하는 단계; 상기 투명 전극 물질 및 산화물 반도체를 패터닝하여 상기 소스 및 드레인 전극 사이의 상기 기판 상에 상기 산화물 반도체로 이루어진 활성층을 형성하고, 상기 제 2 영역의 기판 상에 상기 산화물 반도체 및 투명 전극물질의 적층 구조로 이루어진 제 1 전극을 형성하는 단계; 전체 상부에 제 1 절연층을 형성하고, 상기 소스 또는 드레인 전극과 상기 제 1 전극의 일부가 노출되도록 콘택홀을 형성하는 단계; 상기 활성층 상부의 제 1 절연층 상에 게이트 전극을 형성하고, 상기 콘택홀에 상기 소스 또는 드레인 전극과 상기 제 1 전극을 연결하는 배선을 형성하는 단계; 전체 상부에 제 2 절연층을 형성하고, 발광 영역의 상기 제 1 전극을 노출시키는 단계; 및 상기 발광 영역의 제 1 전극 상에 유기 박막층을 형성하고, 상기 유기 박막층 상에 제 2 전극을 형성하는 단계를 포함한다.
본 발명은 투명한 산화물 반도체 및 전극물질의 적층 구조와, 하나의 마스크를 이용한 사진 및 식각 공정으로 활성층과 애노드 전극을 동일 평면에 형성함으로써 제조 과정에서 마스크 수를 절감하고 공정 시간을 단축시킬 수 있다. 마스크 절감에 의해 제조 비용이 감소되고, 공정 시간이 단축됨에 따라 불량이 감소하여 수율이 증대될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도로서, 스태거드(staggered) 구조의 일 예를 도시한다.
기판(10)은 박막 트랜지스터 형성영역(T1), 유기전계발광 다이오드가 형성되는 화소 형성영역(P1) 및 데이터 저장용 캐패시터가 형성되는 캐패시터 형성영역(C1)을 포함한다. 박막 트랜지스터 형성영역(T1), 화소 형성영역(P1) 및 캐패시터 형성영역(C1)을 포함하는 기판(10) 상에는 버퍼층(11)이 형성될 수 있다.
박막 트랜지스터 형성영역(T1)의 버퍼층(11) 상에는 소스 전극 및 드레인 전극(12a 및 12b)이 각각 형성되고, 캐패시터 형성영역(C1)의 버퍼층(11) 상에는 하부 전극(12c)이 형성된다. 또한, 소스 전극 및 드레인 전극(12a 및 12b) 사이의 버퍼층(11) 상에는 양측부가 소스 전극 및 드레인 전극(12a 및 12b)과 일부 중첩되도록 활성층(active layer; 13a)이 형성되고, 화소 형성영역(P1)의 버퍼층(11) 상에는 애노드 전극(14)이 형성된다. 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층(13a)은 산화물 반도체로 형성되고, 애노드 전극(14)은 산화물 반도체(13b)와 투명 전극물질(14a)의 적층 구조로 형성된다.
소스 전극 및 드레인 전극(12a 및 12b), 애노드 전극(14) 및 하부 전극(12c)을 포함하는 상부에는 제 1 절연층(15)이 형성되고, 제 1 절연층(15)에는 소스 전극 또는 드레인 전극(12a 또는 12b)과 애노드 전극(14)의 일부가 노출되도록 콘택홀이 형성된다. 제 1 절연층(15)은 박막 트랜지스터의 게이트 절연층 및 캐패시터의 유전체로 이용된다.
활성층(13a) 상부의 제 1 절연층(15) 상에는 게이트 전극(16a)이 형성되고, 하부 전극(12c) 상부의 제 1 절연층(15) 상에는 상부 전극(16c)이 형성되며, 소스 전극 또는 드레인 전극(12a 또는 12b)과 애노드 전극(14)은 콘택홀에 형성되는 배선(16b)을 통해 서로 연결된다.
게이트 전극(16a), 상부 전극(16c) 및 배선(16b)을 포함하는 상부에는 발광 영역의 애노드 전극(14)이 노출되도록 패터닝된 제 2 절연층(17)이 형성되고, 노출된 애노드 전극(14) 상에는 유기 박막층(18)이 형성된다. 그리고 유기 박막층(18)을 포함하는 제 2 절연층(17) 상에는 캐소드 전극(19)이 형성된다. 제 2 절연층(17)은 발광 영역을 정의하는 화소 정의막으로 이용된다.
도 2는 본 발명의 제 2 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도로서, 스태거드 구조의 다른 예를 도시한다.
기판(20)은 박막 트랜지스터 형성영역(T2), 화소 형성영역(P2) 및 캐패시터 형성영역(C2)을 포함하며, 박막 트랜지스터 형성영역(T2), 화소 형성영역(P2) 및 캐패시터 형성영역(C2)을 포함하는 기판(20) 상에는 버퍼층(21)이 형성된다.
박막 트랜지스터 형성영역(T2)의 버퍼층(21) 상에는 소스 전극 및 드레인 전극(22a 및 22b)이 각각 형성되고, 캐패시터 형성영역(C2)의 버퍼층(21) 상에는 하부 전극(22c)이 형성된다. 또한, 소스 전극 및 드레인 전극(22a 및 22b) 사이의 버퍼층(21) 상에는 양측부가 소스 전극 및 드레인 전극(22a 및 22b)과 일부 중첩되도록 활성층(23)이 형성되고, 화소 형성영역(P2)의 버퍼층(21) 상에는 애노드 전극(25)이 형성된다. 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층(23) 은 산화물 반도체(23a) 및 투명 절연물(24a)의 적층 구조로 형성되고, 애노드 전극(25)은 산화물 반도체(23b), 투명 절연물(24b) 및 투명 전극물질(25a)의 적층 구조로 형성된다.
소스 전극 및 드레인 전극(22a 및 22b), 애노드 전극(25) 및 하부 전극(22c)을 포함하는 상부에는 제 1 절연층(26)이 형성되고, 제 1 절연층(26)에는 소스 전극 또는 드레인 전극(22a 또는 22b)과 애노드 전극(25)의 일부가 노출되도록 콘택홀이 형성된다. 제 1 절연층(26)은 박막 트랜지스터의 게이트 절연층 및 캐패시터의 유전체로 이용된다.
활성층(23) 상부의 제 1 절연층(26) 상에는 게이트 전극(27a)이 형성되고, 하부 전극(22c) 상부의 제 1 절연층(26) 상에는 상부 전극(27c)이 형성되며, 소스 전극 또는 드레인 전극(22a 또는 22b)과 애노드 전극(25)은 콘택홀에 형성되는 배선(27b)을 통해 서로 연결된다.
게이트 전극(27a), 상부 전극(27c) 및 배선(27b)을 포함하는 상부에는 발광 영역의 애노드 전극(25)이 노출되도록 패터닝된 제 2 절연층(28)이 형성되고, 노출된 애노드 전극(25) 상에는 유기 박막층(29)이 형성된다. 그리고 유기 박막층(29)을 포함하는 제 2 절연층(28) 상에는 캐소드 전극(30)이 형성된다. 제 2 절연층(28)은 발광 영역을 정의하는 화소 정의막으로 이용된다.
도 3은 본 발명의 제 3 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도로서, 인버티드 스태거드(inverted staggered) 구조의 일 예를 도시한다.
기판(100)은 박막 트랜지스터 형성영역(T3), 화소 형성영역(P3) 및 캐패시터 형성영역(C3)을 포함하며, 박막 트랜지스터 형성영역(T3), 화소 형성영역(P3) 및 캐패시터 형성영역(C3)을 포함하는 기판(100) 상에는 버퍼층(111)이 형성된다.
박막 트랜지스터 형성영역(T3)의 버퍼층(111) 상에는 게이트 전극(112a)이 형성되고, 캐패시터 형성영역(C3)의 버퍼층(111) 상에는 하부 전극(112b)이 형성되며, 게이트 전극(112a) 및 하부 전극(112b)을 포함하는 상부에는 제 1 절연층(113)이 형성된다. 제 1 절연층(113)은 박막 트랜지스터의 게이트 절연층 및 캐패시터의 유전체로 이용된다.
게이트 전극(112a) 상부의 제 1 절연층(113) 상에는 활성층(114a)이 형성되고, 화소 형성영역(P3)의 제 1 절연층(113) 상에는 애노드 전극(115)이 형성된다. 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층(114a)은 산화물 반도체로 형성되고, 애노드 전극(115)은 산화물 반도체(114b)와 투명 전극물질(115a)의 적층 구조로 형성된다.
활성층(114a) 및 애노드 전극(115)을 포함하는 상부에는 제 2 절연층(116)이 형성되고, 제 2 절연층(116)에는 소스 영역 및 드레인 영역의 활성층(114a)이 노출되도록 콘택홀이 형성된다. 제 2 절연층(116)은 캐패시터의 유전체로 이용된다.
제 2 절연층(116) 상에는 콘택홀을 통해 소스 영역 및 드레인 영역의 활성층(114a)과 연결되는 소스 전극 및 드레인 전극(117a 및 117b)과, 하부 전극(112b) 상부에 배치되는 상부 전극(117c)이 형성되며, 소스 전극 또는 드레인 전극(117a 또는 117b)과 애노드 전극(115)은 콘택홀에 형성되는 배선(117d)을 통해 서로 연결 된다.
소스 전극 및 드레인 전극(117a 및 117b), 상부 전극(117c) 및 배선(117d)을 포함하는 상부에는 발광 영역의 애노드 전극(115)이 노출되도록 패터닝된 제 2 절연층(118)이 형성되고, 노출된 애노드 전극(115) 상에는 유기 박막층(119)이 형성된다. 그리고 유기 박막층(119)을 포함하는 제 2 절연층(118) 상에는 캐소드 전극(120)이 형성된다. 제 2 절연층(118)은 발광 영역을 정의하는 화소 정의막으로 이용된다.
도 4는 본 발명의 제 4 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도로서, 인버티드 스태거드 구조의 다른 예를 도시한다.
기판(200)은 박막 트랜지스터 형성영역(T4), 화소 형성영역(P4) 및 캐패시터 형성영역(C4)을 포함하며, 박막 트랜지스터 형성영역(T4), 화소 형성영역(P4) 및 캐패시터 형성영역(C4)을 포함하는 기판(200) 상에는 버퍼층(210)이 형성된다.
박막 트랜지스터 형성영역(T4)의 버퍼층(210) 상에는 게이트 전극(211a)이 형성되고, 캐패시터 형성영역(C4)의 버퍼층(210) 상에는 하부 전극(211b)이 형성되며, 게이트 전극(211a) 및 하부 전극(211b)을 포함하는 상부에는 제 1 절연층(212)이 형성된다. 제 1 절연층(212)은 박막 트랜지스터의 게이트 절연층 및 캐패시터의 유전체로 이용된다.
게이트 전극(211a) 상부의 제 1 절연층(212) 상에는 활성층(213)이 형성되고, 화소 형성영역(P4)의 제 1 절연층(212) 상에는 애노드 전극(215)이 형성된다. 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층(213)은 산화물 반도 체(213a) 및 투명 절연물(214a)의 적층 구조로 형성되고, 애노드 전극(215)은 산화물 반도체(213b), 투명 절연물(214b) 및 투명 전극물질(215a)의 적층 구조로 형성된다.
활성층(213) 및 애노드 전극(215)을 포함하는 상부에는 제 2 절연층(216)이 형성되고, 제 2 절연층(216)에는 소스 영역 및 드레인 영역의 활성층(213)이 노출되도록 콘택홀이 형성된다. 제 2 절연층(216)은 캐패시터의 유전체로 이용된다.
제 2 절연층(216) 상에는 콘택홀을 통해 소스 영역 및 드레인 영역의 활성층(213)과 연결되는 소스 전극 및 드레인 전극(217a 및 217b)과, 하부 전극(211b) 상부에 배치되는 상부 전극(217c)이 형성되며, 소스 전극 또는 드레인 전극(217a 또는 217b)과 애노드 전극(215)은 콘택홀에 형성되는 배선(217d)을 통해 서로 연결된다.
소스 전극 및 드레인 전극(217a 및 217b), 상부 전극(217c) 및 배선(217d)을 포함하는 상부에는 발광 영역의 애노드 전극(215)이 노출되도록 패터닝된 제 2 절연층(218)이 형성되고, 노출된 애노드 전극(215) 상에는 유기 박막층(219)이 형성된다. 그리고 유기 박막층(219)을 포함하는 제 2 절연층(218) 상에는 캐소드 전극(220)이 형성된다. 제 2 절연층(218)은 발광 영역을 정의하는 화소 정의막으로 이용된다.
상기 제 1 및 제 3 실시예에 따른 유기전계발광 표시 장치는 애노드 전극(14 및 115)이 산화물 반도체(13b 및 114b)와 투명 전극물질(14a 및 115a)의 적층 구조로 형성된다. 또한, 상기 제 2 및 제 4 실시예에 따른 유기전계발광 표시 장치는 활성층(23 및 213)이 산화물 반도체(23a 및 213a)와 투명 절연물(24a 및 214a)의 적층 구조로 형성되고, 애노드 전극(25 및 215)이 산화물 반도체(23b 및 213b), 투명 절연물(24b 및 214b) 및 투명 전극물질(25a 및 215a)의 적층 구조로 형성된다.
본 발명은 투명한 산화물 반도체와 투명한 전극물질의 적층 구조를 이용함으로써 활성층을 형성하는 과정에서 동일 평면에 애노드 전극을 형성할 수 있기 때문에 마스크 수를 절감할 수 있다.
그러면 본 발명에 따른 유기전계발광 표시 장치의 제조 과정을 통해 본 발명을 보다 상세히 설명하기로 한다.
도 5a 내지 도 5f는 본 발명의 제 1 실시예에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 5a를 참조하면, 박막 트랜지스터 형성영역(T1), 화소 형성영역(P1) 및 캐패시터 형성영역(C1)을 포함하는 기판(10)을 준비한다. 기판(10)으로는 유리, 플라스틱 등의 절연 기판을 사용할 수 있다.
먼저, 박막 트랜지스터 형성영역(T1), 화소 형성영역(P1) 및 캐패시터 형성영역(C1)을 포함하는 기판(10) 상에 버퍼층(11)을 형성한다. 버퍼층(11) 상에 도전층을 형성한 후 패터닝하여 박막 트랜지스터 형성영역(T1)의 버퍼층(11) 상에는 소스 전극 및 드레인 전극(12a 및 12b)이 각각 형성되고, 캐패시터 형성영역(C1)의 버퍼층(11) 상에는 하부 전극(12c)이 형성되도록 한다.
도 5b를 참조하면, 소스 전극 및 드레인 전극(12a 및 12b)과 하부 전극(12c)을 포함하는 상부에 산화물 반도체 및 투명 전극물질을 순차적으로 증착한 후 패터 닝하여 소스 전극 및 드레인 전극(12a 및 12b) 사이의 버퍼층(11) 상에는 양측부가 소스 전극 및 드레인 전극(12a 및 12b)과 일부 중첩(접촉)되는 활성층(13a)이 형성되고, 화소 형성영역(P1)의 버퍼층(11) 상에는 애노드 전극(14)이 형성되도록 한다. 이 때 하나의 하프 톤(half-tone) 마스크를 이용한 사진 공정과, 두 번의 식각 과정을 통해 활성층(13a)은 산화물 반도체의 단일층 구조로 형성하고, 애노드 전극(14)은 산화물 반도체(13b)와 투명 전극물질(14a)의 적층 구조로 형성할 수 있다.
일 예로서, 하프톤 마스크를 사용한 사진 공정으로 활성층(13a) 및 애노드 전극(14)에 대응되는 감광막 패턴(도시안됨)을 형성한다. 이 때 하프톤 마스크에 의해 애노드 전극(14)에 대응되는 감광막 패턴의 두께가 활성층(13a)에 대응되는 감광막 패턴보다 두껍게 형성된다. 상기 감광막 패턴을 마스크로 이용하여 노출된 부분의 투명 전극물질을 식각하고, 나머지 두께의 감광막 패턴을 마스크로 이용하여 노출된 부분의 산화물 반도체를 식각하면 산화물 반도체의 단일층으로 이루어진 활성층(13a)과 산화물 반도체(13b)와 투명 전극물질(14a)의 적층 구조로 이루어진 애노드 전극(14)이 형성된다.
산화물 반도체로는 산화아연(ZnO)이나, 산화아연(ZnO)에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 ZnGaO, ZnInO, ZnSnO, GaInZnO 등을 사용할 수 있으며, 투명 전극물질로는 ITO, IZO 등을 사용할 수 있다.
도 5c를 참조하면, 소스 전극 및 드레인 전극(12a 및 12b), 애노드 전극(14) 및 하부 전극(12c)을 포함하는 상부에 제 1 절연층(15)을 형성하고, 소스 전극 또는 드레인 전극(12a 또는 12b)과 애노드 전극(14)의 일부가 노출되도록 제 1 절연층(15)에 콘택홀(15a)을 형성한다.
도 5d를 참조하면, 콘택홀(15a)이 매립되도록 제 1 절연층(15) 상에 도전층을 형성한 후 패터닝하여 활성층(13a) 상부의 제 1 절연층(15) 상에는 게이트 전극(16a)이 형성되고, 하부 전극(12c) 상부의 제 1 절연층(15) 상에는 상부 전극(16c)이 형성되며, 콘택홀(15a)에는 소스 전극 또는 드레인 전극(12a 또는 12b)과 애노드 전극(14)을 연결하는 배선(16b)이 형성되도록 한다.
도 5e를 참조하면, 게이트 전극(16a), 상부 전극(16c) 및 배선(16b)을 포함하는 상부에 제 2 절연층(17)을 형성한 후 패터닝하여 발광 영역의 애노드 전극(14)을 노출시킨다.
도 5f를 참조하면, 노출된 애노드 전극(14) 상에 유기 박막층(18)을 형성한 후 유기 박막층(18)을 포함하는 제 2 절연층(17) 상에 캐소드 전극(19)을 형성한다. 유기 박막층(18)은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성하며, 정공 주입층과 전자 주입층이 더 포함될 수 있다.
상기와 같이 본 발명은 투명한 산화물 반도체와 전극물질의 적층 구조와, 하나의 마스크를 이용한 사진 및 식각 공정으로 활성층(13a)과 애노드 전극(14)을 동일 평면에 형성함으로써 마스크 수를 절감하고 공정 시간을 단축시킬 수 있다.
그러나 상기 제 1 실시예의 경우 활성층(13a)과 애노드 전극(14)을 형성하는 과정에서 투명 전극물질과 산화물 반도체의 식각비 차이가 적을 경우 선택적 식각 이 어려울 수 있다. 그러므로 본 발명은 투명 전극물질과 산화물 반도체의 선택적 식각이 용이하도록 하기 위하여 다음과 같은 제 2 실시예를 제공한다.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 6a를 참조하면, 박막 트랜지스터 형성영역(T2), 화소 형성영역(P2) 및 캐패시터 형성영역(C2)을 포함하는 기판(20)을 준비한다. 기판(20)으로는 유리, 플라스틱 등의 절연 기판을 사용할 수 있다.
먼저, 박막 트랜지스터 형성영역(T2), 화소 형성영역(P2) 및 캐패시터 형성영역(C2)을 포함하는 기판(20) 상에 버퍼층(21)을 형성한다. 버퍼층(21) 상에 도전층을 형성한 후 패터닝하여 박막 트랜지스터 형성영역(T2)의 버퍼층(21) 상에는 소스 전극 및 드레인 전극(22a 및 22b)이 각각 형성되고, 캐패시터 형성영역(C2)의 버퍼층(21) 상에는 하부 전극(22c)이 형성되도록 한다.
도 6b를 참조하면, 소스 전극 및 드레인 전극(22a 및 22b)과 하부 전극(22c)을 포함하는 상부에 산화물 반도체, 투명 절연물 및 투명 전극물질을 순차적으로 증착한 후 패터닝하여 소스 전극 및 드레인 전극(22a 및 22b) 사이의 버퍼층(21) 상에는 양측부가 소스 전극 및 드레인 전극(22a 및 22b)과 일부 중첩(접촉)되는 활성층(23a)이 형성되고, 화소 형성영역(P2)의 버퍼층(21) 상에는 애노드 전극(25)이 형성되도록 한다. 이 때 하나의 하프 톤 마스크를 이용한 사진 공정과, 세 번의 식각 과정을 통해 활성층(23)은 산화물 반도체(23a)와 투명 절연물(24a)의 적층 구조로 형성하고, 애노드 전극(25)은 산화물 반도체(23b), 투명 절연물(24b) 및 투명 전극물질(25a)의 적층 구조로 형성할 수 있다.
일 예로서, 하프톤 마스크를 사용한 사진 공정으로 활성층(23) 및 애노드 전극(25)에 대응되는 감광막 패턴(도시안됨)을 형성한다. 이 때 하프톤 마스크에 의해 애노드 전극(25)에 대응되는 감광막 패턴의 두께가 활성층(23)에 대응되는 감광막 패턴보다 두껍게 형성된다. 상기 감광막 패턴을 마스크로 이용하여 노출된 부분의 투명 전극물질을 식각한다. 이 때 하부의 투명 절연물을 식각 정지층으로 이용하면 투명 전극물질의 식각이 용이해진다. 계속해서 나머지 두께의 감광막 패턴을 마스크로 이용하여 노출된 부분의 투명 절연물과 산화물 반도체를 순차적으로 식각하면 산화물 반도체(23a)와 투명 절연물(24a)의 적층 구조로 이루어진 활성층(23)과 산화물 반도체(13b), 투명 절연물(24b) 및 투명 전극물질(14a)의 적층 구조로 이루어진 애노드 전극(25)이 형성된다.
산화물 반도체로는 산화아연(ZnO)이나, 산화아연(ZnO)에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 ZnGaO, ZnInO, ZnSnO, GaInZnO 등을 사용할 수 있고, 투명 절연물로는 투명 전극물질과 식각비가 다르고 투명한 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용할 수 있으며, 투명 전극물질로는 ITO, IZO 등을 사용할 수 있다.
도 6c를 참조하면, 소스 전극 및 드레인 전극(22a 및 22b), 애노드 전극(25) 및 하부 전극(22c)을 포함하는 상부에 제 1 절연층(26)을 형성하고, 소스 전극 또 는 드레인 전극(22a 또는 22b)과 애노드 전극(25)의 일부가 노출되도록 제 1 절연층(26)에 콘택홀(26a)을 형성한다.
도 6d를 참조하면, 콘택홀(26a)이 매립되도록 제 1 절연층(26) 상에 도전층을 형성한 후 패터닝하여 활성층(23) 상부의 제 1 절연층(26) 상에는 게이트 전극(27a)이 형성되고, 하부 전극(22c) 상부의 제 1 절연층(26) 상에는 상부 전극(27c)이 형성되며, 콘택홀(26a)에는 소스 전극 또는 드레인 전극(22a 또는 22b)과 애노드 전극(25)을 연결하는 배선(27b)이 형성되도록 한다.
도 6e를 참조하면, 게이트 전극(27a), 상부 전극(27c) 및 배선(27b)을 포함하는 상부에 제 2 절연층(28)을 형성한 후 패터닝하여 발광 영역의 애노드 전극(25)을 노출시킨다.
도 6f를 참조하면, 노출된 애노드 전극(25) 상에 유기 박막층(29)을 형성한 후 유기 박막층(29)을 포함하는 제 2 절연층(28) 상에 캐소드 전극(30)을 형성한다. 유기 박막층(29)은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성하며, 정공 주입층과 전자 주입층이 더 포함될 수 있다.
상기와 같이 유기전계발광 다이오드(소자), 박막 트랜지스터 및 캐패시터가 형성된 기판(10 및 20) 상부에 봉지 기판(도시안됨)을 배치하고, 밀봉재를 이용하여 화소 영역을 밀봉시키면 표시 패널이 완성된다.
상기 실시예에서 절연층은 실리콘 산화막(SiOx)이나 실리콘 질화막(SiNx)으로 형성하거나, 실리콘 산화막(SiOx) 및 실리콘 질화막(SiNx)의 이중 구조로 형성할 수 있으며, 도전층은 Mo, MoW, Al, AlAd, AlLiLa 등의 금속 또는 합금으로 형성 할 수 있다.
상기 제 1 및 제 2 실시예에 따른 유기전계발광 표시 장치의 제조 방법을 응용하면 상기 제 3 및 제 4 실시예에 따른 유기전계발광 표시 장치의 제조도 가능하므로 제 3 및 제 4 실시예에 따른 유기전계발광 표시 장치의 제조 방법에 대해서는 설명을 생략하기로 한다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도.
도 2는 본 발명의 제 2 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도.
도 3은 본 발명의 제 3 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도.
도 4는 본 발명의 제 4 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도.
도 5a 내지 도 5f는 본 발명의 제 1 실시예에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20, 100, 200: 기판 11, 21, 111, 210: 버퍼층
12a, 22a, 117a, 217a: 소스 전극 12b, 22b, 117b, 217b: 드레인 전극
12c, 22c, 112b, 211b: 하부 전극 13a, 23, 114a, 213: 활성층
14, 25, 115, 215: 애노드 전극
13b, 23a, 23b, 114b, 213a, 213b: 산화물 반도체
24a, 24b, 214a, 214b: 투명 절연물 14a, 25a, 115a, 215a: 투명 전극물질
15, 26, 113, 212: 제 1 절연층 15a, 26a: 콘택홀
16a, 27a, 112a, 211a: 게이트 전극 16b, 27b, 117d, 217d: 배선
16c, 27c, 117c, 217c: 상부 전극 17, 28, 118, 218: 제 2 절연층
18, 29, 119, 219: 유기 박막층 19, 30, 120, 220: 캐소드 전극
Claims (12)
- 제 1 영역 및 제 2 영역을 포함하는 기판;상기 제 1 영역의 기판 상에 형성된 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 접촉되며 산화물 반도체로 형성된 활성층 및 게이트 절연층에 의해 상기 활성층과 절연되는 게이트 전극을 포함하는 박막 트랜지스터; 및상기 제 2 영역의 기판 상에 형성되며, 상기 산화물 반도체 및 투명 전극물질의 적층 구조로 형성된 제 1 전극, 상기 제 1 전극 상에 형성된 유기 박막층 및 상기 유기 박막층 상에 형성된 제 2 전극을 포함하는 유기전계발광 다이오드를 포함하며,상기 활성층 및 상기 제 1 전극이 동일 평면에 형성되고, 상기 소스 또는 드레인 전극과 상기 제 1 전극이 배선을 통해 연결된 유기전계발광 표시 장치.
- 제 1 항에 있어서, 상기 산화물 반도체는 산화아연(ZnO)을 포함하는 유기전계발광 표시 장치.
- 제 2 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 유기전계발광 표시 장치.
- 제 1 항에 있어서, 상기 활성층의 상부 및 상기 산화물 반도체와 상기 투명 전극물질 사이에 형성된 투명 절연물을 더 포함하는 유기전계발광 표시 장치.
- 제 4 항에 있어서, 상기 투명 절연물은 상기 투명 전극물질과 식각비가 다른 실리콘 산화물 및 실리콘 질화물로 이루어진 군에선 선택된 유기전계발광 표시 장치.
- 제 1 항에 있어서, 상기 동일 평면이 상기 게이트 절연층에 의해 제공되는 유기전계발광 표시 장치.
- 제 1 영역 및 제 2 영역을 포함하는 기판을 준비하는 단계;상기 제 1 영역의 기판 상에 소스 및 드레인 전극을 형성하는 단계;전체 상부에 산화물 반도체 및 투명 전극물질을 순차적으로 형성하는 단계;상기 투명 전극물질 및 산화물 반도체를 패터닝하여 상기 소스 및 드레인 전극 사이의 상기 기판 상에 상기 산화물 반도체로 이루어진 활성층을 형성하고, 상기 제 2 영역의 기판 상에 상기 산화물 반도체 및 투명 전극물질의 적층 구조로 이루어진 제 1 전극을 형성하는 단계;전체 상부에 제 1 절연층을 형성하고, 상기 소스 또는 드레인 전극과 상기 제 1 전극의 일부가 노출되도록 콘택홀을 형성하는 단계;상기 활성층 상부의 제 1 절연층 상에 게이트 전극을 형성하고, 상기 콘택홀 에 상기 소스 또는 드레인 전극과 상기 제 1 전극을 연결하는 배선을 형성하는 단계;전체 상부에 제 2 절연층을 형성하고, 발광 영역의 상기 제 1 전극을 노출시키는 단계; 및상기 발광 영역의 제 1 전극 상에 유기 박막층을 형성하고, 상기 유기 박막층 상에 제 2 전극을 형성하는 단계를 포함하는 유기전계발광 표시 장치의 제조 방법.
- 제 7 항에 있어서, 상기 산화물 반도체는 산화아연(ZnO)을 포함하는 유기전계발광 표시 장치의 제조 방법.
- 제 8 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 스태늄(Sn), 지르코늄(Zr), 하프늄(Hf) 및 바나듐(V) 중 적어도 하나의 이온이 도핑된 유기전계발광 표시 장치의 제조 방법.
- 제 7 항에 있어서, 상기 산화물 반도체 및 투명 전극물질 사이에 투명 절연물을 증착하는 유기전계발광 표시 장치의 제조 방법.
- 제 10 항에 있어서, 상기 투명 절연물은 상기 투명 전극물질과 식각비가 다른 실리콘 산화물 및 실리콘 질화물로 이루어진 군에선 선택된 유기전계발광 표시 장치의 제조 방법.
- 제 10 항에 있어서, 상기 투명 전극물질을 패터닝할 때 상기 투명 절연물을 식각 정지층으로 이용하는 유기전계발광 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080060915A KR100916921B1 (ko) | 2008-06-26 | 2008-06-26 | 유기전계발광 표시 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080060915A KR100916921B1 (ko) | 2008-06-26 | 2008-06-26 | 유기전계발광 표시 장치 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100916921B1 true KR100916921B1 (ko) | 2009-09-09 |
Family
ID=41355629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080060915A KR100916921B1 (ko) | 2008-06-26 | 2008-06-26 | 유기전계발광 표시 장치 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100916921B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101097322B1 (ko) | 2009-12-15 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자 |
| US8367448B2 (en) | 2010-03-12 | 2013-02-05 | Samsung Display Co., Ltd. | Capacitor and organic light emitting display device |
| KR20160013443A (ko) * | 2014-07-25 | 2016-02-04 | 엘지디스플레이 주식회사 | 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법 |
| JP2016100402A (ja) * | 2014-11-19 | 2016-05-30 | 日本放送協会 | 薄膜デバイスおよびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070005397A (ko) * | 2005-07-06 | 2007-01-10 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR100787455B1 (ko) | 2006-08-09 | 2007-12-26 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터의 제조방법 |
| KR20080016234A (ko) * | 2006-08-18 | 2008-02-21 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
-
2008
- 2008-06-26 KR KR1020080060915A patent/KR100916921B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070005397A (ko) * | 2005-07-06 | 2007-01-10 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR100787455B1 (ko) | 2006-08-09 | 2007-12-26 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터의 제조방법 |
| KR20080016234A (ko) * | 2006-08-18 | 2008-02-21 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101097322B1 (ko) | 2009-12-15 | 2011-12-23 | 삼성모바일디스플레이주식회사 | 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자 |
| US8431927B2 (en) | 2009-12-15 | 2013-04-30 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same, and organic electroluminescent device including thin film transistor |
| US8367448B2 (en) | 2010-03-12 | 2013-02-05 | Samsung Display Co., Ltd. | Capacitor and organic light emitting display device |
| KR20160013443A (ko) * | 2014-07-25 | 2016-02-04 | 엘지디스플레이 주식회사 | 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법 |
| KR102247825B1 (ko) | 2014-07-25 | 2021-05-04 | 엘지디스플레이 주식회사 | 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법 |
| JP2016100402A (ja) * | 2014-11-19 | 2016-05-30 | 日本放送協会 | 薄膜デバイスおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9768310B2 (en) | Thin film transistor, organic light-emitting diode display including the same, and manufacturing method thereof | |
| US9368637B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| EP2278618B1 (en) | Organic light emitting display device and fabricating method thereof | |
| KR101233348B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR101613029B1 (ko) | 박막 트랜지스터와 그의 제조 방법, 및 표시 장치 | |
| US8288768B2 (en) | Thin film transistor, method of manufacturing the same, and flat panel display device having the same | |
| KR101272892B1 (ko) | 어레이 기판 | |
| US7741135B2 (en) | Method of manufacturing light emitting display | |
| US9634032B2 (en) | Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof | |
| EP3278368B1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
| KR102565380B1 (ko) | 박막 트랜지스터 기판 | |
| KR101938761B1 (ko) | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 | |
| US9543442B2 (en) | Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof | |
| US11177293B2 (en) | Array substrate and fabricating method thereof, and display device | |
| KR102568632B1 (ko) | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치 | |
| JP2005222068A (ja) | 有機電界発光表示装置及びその製造方法 | |
| KR101922937B1 (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| US8461593B2 (en) | Display apparatus and method of manufacturing the same | |
| KR20190076094A (ko) | 디스플레이 장치와, 이의 제조 방법 | |
| KR100916921B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| JP6055077B2 (ja) | トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20150043864A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR102212457B1 (ko) | 유기발광표시장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190822 Year of fee payment: 11 |