JP6055077B2 - トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置 - Google Patents

トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置 Download PDF

Info

Publication number
JP6055077B2
JP6055077B2 JP2015502061A JP2015502061A JP6055077B2 JP 6055077 B2 JP6055077 B2 JP 6055077B2 JP 2015502061 A JP2015502061 A JP 2015502061A JP 2015502061 A JP2015502061 A JP 2015502061A JP 6055077 B2 JP6055077 B2 JP 6055077B2
Authority
JP
Japan
Prior art keywords
region
layer
gate
source
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015502061A
Other languages
English (en)
Other versions
JP2015517206A (ja
Inventor
春生 姜
春生 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2015517206A publication Critical patent/JP2015517206A/ja
Application granted granted Critical
Publication of JP6055077B2 publication Critical patent/JP6055077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置に関する。
酸化物薄膜トランジスタ（Ｏｘｉｄｅ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、Ｏｘｉｄｅ ＴＦＴ）は、画素領域のドライバとして、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）のバックパネルにおいて、画素領域に異なるグレースケールを生じさせるように液晶の配向を制御するものであり、アクティブマトリックス式有機発光ダイオードパネル（Ａｃｔｉｖｅ Ｍａｔｒｉｘ／Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＡＭＯＬＥＤ）において、画素領域に異なるグレースケールを生じさせるように電界発光層の輝度を制御するものである。図１Ａ〜図１Ｆに示すように、以下のようにダブルボトムゲート型ＯＴＦＴを製造する。
第１に、図１Ａに示すように、基板上に金属、一般的にはモリブデン金属を１層堆積し、エッチングした後、２つの同じゲート金属層１０１を有するダブルボトムゲート構造、即ち、Ｇａｔｅ層１０１を形成し、
第２に、Ｇａｔｅ層１０１上に絶縁材料を１層敷設し、図１Ｂに示すようなゲート電極絶縁（Ｇａｔｅ Ｉｎｓｕｌａｔｏｒ、ＧＩ）層１０２を形成し、
第３に、ＧＩ層１０２上にインジウム・ガリウム・亜鉛酸化物（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、ＩＧＺＯ）を敷設し、図１Ｃに示すような、ＯＴＦＴの半導体層としてもよいＩＧＺＯ層１０３を形成し、
第４に、図１Ｄに示すように、ＩＧＺＯ層１０３上に無機非金属材料を堆積し、エッチングした後、ソース金属層及びドレイン金属層を後続でエッチングするときにＩＧＺＯ層が破壊されることを防止するブロック層１０４を形成し、
第５に、図１Ｅに示すように、ブロック層１０４上に金属を１層堆積し、エッチングした後、ソース電極としてのソース金属層１０６、ドレイン電極としてのドレイン金属層１０５、及び中間金属層１０７をそれぞれ形成し、
第６に、図１Ｆに示すように、ソース金属層、ドレイン金属層及び中間金属層上にＰＶＸを堆積し、絶縁層１０８を形成する。
以下、ＡＭＯＬＥＤの中のダブルボトムゲート型ＯＴＦＴを例として、ＯＴＦＴの作動原理を説明する。
まず、ソース金属層にデジタル信号、即ち、データ信号を印加し、次に、ゲート金属層に電圧を印加し、電圧が所定値より大きくなるとき、ＩＧＺＯ層が導通し始め、このとき、ＩＧＺＯ層にキャリアを形成することができる。このとき、ソース金属層上に印加されたデジタル信号は、キャリアによってドレイン金属層に伝達され、ドレイン電極と接続する電界発光材料を発光させる。
然し、本発明者は、従来技術で製造されるダブルボトムゲート構造のＯＴＦＴは画素領域で占有する面積が大きいことに気づいた。例えば、ＯＴＦＴの幅長比がＷ／Ｌ＝１８／９であると、ダブルボトムゲートの幅の最小値が４０μｍになり、画素サイズが５０×２００μｍであるアレイ基板の開口率に大きい影響を与える。開口率とは、画素ユニット内に、実際に光透過可能な領域の面積とユニット画素の総面積との比であり、明らかなように、開口率が大きいほど、光透過率が高くなる。従って、ダブルボトムゲートの面積が大きいほど、開口率が小さくなり、光透過率も低くなる。
本発明の１つの実施例は、トランジスタの製造方法であって、基板上に第１のソース・ドレイン金属層を形成するステップと、前記第１のソース・ドレイン金属層上に、第１のソース・ドレイン金属層の中心線に対して対向するように設けられ、且つその間に空白領域がある第１の絶縁領域及び第２の絶縁領域を有する絶縁層を形成するステップと、前記絶縁層上に、前記第１の絶縁領域を被覆する第１のゲート領域、及び前記第２の絶縁領域を被覆する第２のゲート領域を有するゲート金属層を形成するステップと、前記ゲート金属層上にゲート絶縁層を形成するステップと、前記ゲート絶縁層上に、正投影領域が前記第１のソース・ドレイン金属層を被覆する半導体層を形成するステップと、前記半導体層上に、正投影領域が前記第１の絶縁領域と前記第２の絶縁領域との間の空白領域を被覆するエッチングブロック層を形成するステップと、前記エッチングブロック層上に、形成する正投影領域が前記半導体層と前記第１のゲート領域との重なる部分を被覆するソース領域、及び形成する正投影領域が半導体層と第２のゲート領域との重なる部分を被覆するドレイン領域を有する第２のソース・ドレイン金属層を形成するステップと、前記第２のソース・ドレイン金属層上に絶縁層を形成するステップと、を備える。
本発明の他の実施例はトランジスタであって、基板及び前記基板上に位置する第１のソース・ドレイン金属層と、前記第１のソース・ドレイン金属層の一部を被覆し、第１のソース・ドレイン金属層の中心線に対して対向するように設けられ、且つその間に空白領域がある第１の絶縁領域及び第２の絶縁領域と、前記第１の絶縁領域を被覆する第１のゲート領域及び前記第２の絶縁領域を被覆する第２のゲート領域と、前記第１のゲート領域及び前記第２のゲート領域を被覆するゲート絶縁層と、前記ゲート絶縁層上に位置し、且つ正投影領域が前記第１のソース・ドレイン金属層を被覆する半導体層と、前記半導体層上に位置し、且つ正投影領域が前記空白領域を被覆するエッチングブロック層と、それぞれ前記エッチングブロック層上に位置し、形成する正投影領域が前記半導体層と前記第１のゲート領域との重なる部分を被覆するソース領域、及び形成する前記正投影領域が前記半導体層と前記第２のゲート領域との重なる部分を被覆するドレイン領域と、前記ソース領域、前記ドレイン領域、前記ゲート絶縁層及び前記エッチングブロック層を被覆する絶縁層と、を備える。
本発明の他の実施例はアレイ基板であって、前記トランジスタを備える。
本発明の他の実施例は表示装置であって、前記アレイ基板を備える。
本発明実施例に係るトランジスタの製造方法によれば、同一の第１のソース・ドレイン金属層を共用するＯＴＦＴを２つ得られる。図２Ｈに示すように、左側のＯＴＦＴの下から上への構造は、第１のソース・ドレイン金属層、第１の絶縁領域、第１のゲート領域、ゲート絶縁層、半導体層、エッチングブロック層及びソース領域であり、右側のＯＴＦＴの下から上への構造は、第１のソース・ドレイン金属層、第２の絶縁領域、第２のゲート領域、ゲート絶縁層、半導体層、エッチングブロック層及びソース領域である。これで分かるように、該方法で形成された２つのＯＴＦＴは同一の第１のソース・ドレイン金属層を共用する。該第１のソース・ドレイン金属層は、一方のＯＴＦＴでソース金属層とされ、他方のＯＴＦＴでドレイン金属層とされ、且つ各ＯＴＦＴが自分のゲート電極を有し、この２つのＯＴＦＴのソース電極、ゲート電極及びドレイン電極がそれぞれ垂直方向に形成される。従って、本方法で形成された、垂直構造を有するダブルゲート型のＯＴＦＴは、従来技術に係るダブルボトムゲート構造のトランジスタが画素領域に占有する面積を大幅に低減し、アレイ基板の開口率を向上させることができる。
以下、本発明の実施例の技術案をさらに明確に説明するため、実施例の図面を簡単に説明する。明らかなように、以下の図面は本発明の幾つか実施例に関するものに過ぎず、本発明を限定するものではない。
従来技術において、トランジスタを製造する過程に第１の構造を形成する構造概略図である。 従来技術において、トランジスタを製造する過程に第２の構造を形成する構造概略図である。 従来技術において、トランジスタを製造する過程に第３の構造を形成する構造概略図である。 従来技術において、トランジスタを製造する過程に第４の構造を形成する構造概略図である。 従来技術において、トランジスタを製造する過程に第５の構造を形成する構造概略図である。 従来技術において、トランジスタを製造する過程に第６の構造を形成する構造概略図である。 本発明の実施例に係るトランジスタの金属層の構造概略図である。 本発明の実施例に係るトランジスタの第１の構造の概略図である。 本発明の実施例に係るトランジスタの第２の構造の概略図である。 本発明の実施例に係るトランジスタの第３の構造の概略図である。 本発明の実施例に係るトランジスタの第４の構造の概略図である。 本発明の実施例に係るトランジスタの第５の構造の概略図である。 本発明の実施例に係るトランジスタの第６の構造の概略図である。 本発明の実施例に係るトランジスタの第７の構造の概略図である。 本発明の実施例に係る他のトランジスタの構造図である。
以下、本発明の実施例の目的、技術案及びメリットをさらに明確にするように、図面を参照しながら、本発明の実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明の実施例の一部であり、全ての実施例ではない。本発明の実施例に基づき、当業者が創造性のある労働をする必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。
本発明の実施例に係るトランジスタの製造方法によれば、同一の第１のソース・ドレイン金属層を共用する２つのＯＴＦＴが得られる。図２Ｈに示すように、左側のＯＴＦＴの下から上への構造は、第１のソース・ドレイン金属層、第１の絶縁領域、第１のゲート領域、ゲート絶縁層、半導体層、エッチングブロック層及びソース領域であり、右側ＯＴＦＴの下から上への構造は、第１のソース・ドレイン金属層、第２の絶縁領域、第２のゲート領域、ゲート絶縁層、半導体層、エッチングブロック層及びソース領域である。これで分かるように、該方法で形成される２つのＯＴＦＴは１つの第１のソース・ドレイン金属層を共用する。該第１のソース・ドレイン金属層は、１つのＯＴＦＴでは、ソース金属層とすると、他のＯＴＦＴでは、ドレイン金属層として、かつ各ＯＴＦＴが自分のゲート電極を有し、これらのＯＴＦＴのソース電極、ゲート電極及びドレイン電極がそれぞれ垂直方向に形成されるため、本方法で形成される垂直構造を有するダブルゲート型ＯＴＦＴは、従来技術に係るダブルボトムゲート構造のトランジスタが画素領域に占有する面積を大幅に減少し、アレイ基板の開口率を向上することができる。具体的に、本発明の実施例では、ＯＴＦＴを左右に区分することは本発明の実施例における図面のみに適用する。本発明の実施例に係る製造方法は以下のステップを備える。
ステップ２１において、基板上に第１のソース・ドレイン金属層を形成する。
ステップ２２において、前記第１のソース・ドレイン金属層上に、第１の絶縁領域及び第２の絶縁領域を有する絶縁層を形成し、前記第１の絶縁領域が前記第１のソース・ドレイン金属層の一側を部分的に被覆し、前記第２の絶縁領域が前記第１のソース・ドレイン金属層の他側を部分的に被覆し、前記第１の絶縁領域及び前記第２の絶縁領域の残りの部分が前記基板上に位置する。
ステップ２３において、前記絶縁層上に、第１のゲート領域及び第２のゲート領域を有するゲート金属層を形成し、前記第１のゲート領域が前記第１の絶縁領域を被覆し、前記第２のゲート領域が前記第２の絶縁領域を被覆する。
ステップ２４において、前記ゲート金属層上にゲート絶縁層を形成する。
ステップ２５において、前記ゲート絶縁層上に、正投影領域が前記第１のソース・ドレイン金属層を被覆する半導体層を形成する。
ステップ２６において、前記半導体層上に、正投影領域が前記第１の絶縁領域と前記第２の絶縁領域との間の空白領域を被覆するエッチングブロック層を形成する。
ステップ２７において、前記エッチングブロック層上に、ソース領域及びドレイン領域を含む第２のソース・ドレイン金属層を形成し、前記ソース領域が形成する正投影領域は前記半導体層と前記第１のゲート領域との重なる部分を被覆し、前記ドレイン領域が形成する正投影領域は半導体層と第２のゲート領域との重なる部分を被覆する。
ステップ２８において、前記第２のソース・ドレイン金属層上に絶縁層を形成する。
例えば、前記ゲート金属層上にゲート絶縁層を形成する方法は、以下の方法を含むが、それに限らない。
前記ゲート金属層上に窒化ケイ素系または酸化ケイ素系を化学気相成長し、ゲート絶縁層を形成する。
例えば、前記ゲート絶縁層を形成した後、前記第１の絶縁領域と前記第２の絶縁領域との間の空白領域に対応する部分を保留してもよいし、前記空白領域のゲート絶縁層をエッチングしてもよい。
例えば、前記ゲート絶縁層上に半導体層を形成する方法は以下の方法を含むが、それに限らない。
前記ゲート絶縁層上にインジウム・ガリウム・亜鉛酸化物をスパッタし、エッチングした後、半導体層を形成する。
例えば、前記第２のソース・ドレイン金属層上に絶縁層を形成する方法は以下の方法を含むが、それに限らない。
前記第２のソース・ドレイン金属層上に絶縁材料を化学気相成長し、絶縁層を形成する。
本発明の実施例に係る方法によれば、２つのＯＴＦＴは１つの第１のソース・ドレイン金属層を共用することができる。即ち、該第１のソース・ドレイン金属層は、１つのＯＴＦＴではソース電極とすると、他のＯＴＦＴではドレイン電極になる。これで分かるように、該構造は従来技術に係るソース／ドレイン電極の占有する面積を大幅に減少することができる。
本発明の実施例に係る方法によれば、各ＯＴＦＴは、従来技術のＯＴＦＴ構造に対して、ゲート電極、ソース電極及びドレイン電極が垂直方向にあり、ＯＴＦＴの占有する面積を減少することができるため、アレイ基板の開口率を向上することができる。
以下、具体的な実施例によって説明する。
（実施例）
図２Ａ〜図２Ｈに示すように、本発明の実施例はトランジスタの製造方法を提供する。該製造方法によれば、同一のソース／ドレイン金属層を共用し、垂直構造を有するダブルゲートＯＴＦＴが得られるため、ＯＴＦＴの占有する面積を大幅に減少し、アレイ基板の開口率を向上することができる。具体的に、以下のステップを備える。
ステップ１において、図２Ａに示すように、基板上に第１のソース・ドレイン金属層３１を形成し、
例えば、基板上に１層の金属をスパッタし、エッチングした後、第１のソース・ドレイン金属層３１を形成する。
１つの例示では、第１のソース・ドレイン金属層３１はモリブデン、モリブデン／アルミニウム／モリブデン等の金属が用いられる。
例えば、該第１のソース／ドレイン金属層は、１つのＯＴＦＴのソース電極である場合に、他のＯＴＦＴのドレイン電極になる。
ステップ２において、図２Ｂに示すように、該第１のソース・ドレイン金属層３１上に第１の絶縁領域３２及び第２の絶縁領域３３を有する絶縁層を形成し、且つ第１の絶縁領域３２は第１のソース・ドレイン金属層３１の一側を部分的に被覆し、第２の絶縁領域３３は第１のソース・ドレイン金属層３１の他側を部分的に被覆し、第１の絶縁領域３２及び第２の絶縁領域３３の残り部分は前記基板上に位置する。
例えば、第１のソース・ドレイン金属層３１上に１層の絶縁材料を懸浮塗布し、エッチングした後、絶縁層を形成する。
例えば、形成された第１の絶縁領域３２と第２の絶縁領域３３との間に空白領域がある。
例えば、第１の絶縁領域３２及び第２の絶縁領域３３は、第１のソース・ドレイン金属層の中心線に対して対向するように設けられ、前記中心線の両側では、前記第１のソース・ドレイン金属層の一部をともに被覆し、且つ前記空白領域では、前記第１のソース・ドレイン金属層を露出させる。
１つの例示では、製造するときの工程の複雑さを簡単化するように、用いられる絶縁材料は、感光性を有する樹脂材料、例えばＰＤＩ１０００であってもよい。このとき、フォトエッチング技術（ｐｈｏｔｏ）が用いられる。
ステップ３において、図２Ｃに示すように、絶縁層上に第１のゲート領域３４及び第２のゲート領域３５を有するゲート金属層を形成し、且つ第１のゲート領域３４が第１の絶縁領域３２を被覆し、第２のゲート領域３５が第２の絶縁領域３３を被覆する。
例えば、絶縁層上に金属をスパッタし、エッチングした後、ゲート金属層を形成してもよい。
例えば、第１のゲート領域３４と第２のゲート領域３５との間は、第１の絶縁領域３２と第２の絶縁領域３３との間の空白領域に対応する間隔を有する。
１つの例示では、このステップで用いられる金属は、モリブデン、モリブデン／アルミニウム／モリブデン等の金属である。
ステップ４において、図２Ｄに示すように、ゲート金属層上にゲート絶縁層３６を形成し、ドライエッチング技術によって前記空白領域（即ち、図におけるＵ字形状の構造の底部）のゲート絶縁層をエッチングする。
例えば、ゲート金属層上に窒化ケイ素系または酸化ケイ素系化合物を化学気相成長することによって、ゲート絶縁層３６を形成する。該実施例では、前記空白領域に対応するゲート絶縁層はエッチングされるが、本発明の実施例がそれに限られない。本発明の他の実施例では、前記空白領域に対応するゲート絶縁層を保留してもよい。
ステップ５において、図２Ｅに示すように、ゲート絶縁層３６上に半導体層３７を形成し、該半導体層３７が形成する正投影領域は第１のソース・ドレイン金属層３１を被覆する。
例えば、ゲート絶縁層３６上にインジウム・ガリウム・亜鉛酸化物（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、ＩＧＺＯ）をスパッタし、エッチングした後、半導体層３７を形成する。
ステップ６において、図２Ｆに示すように、半導体層３７上にエッチングブロック層３８を形成する。該エッチングブロック層３８が形成する正投影領域は第１の絶縁領域３２と第２の絶縁領域３３との間の空白領域を被覆する。
例えば、半導体層３７上に無機非金属材料をスパッタし、エッチングした後、エッチングブロック層３８を形成する。
ステップ７において、図２Ｇに示すように、エッチングブロック層３８上にソース領域３９及びドレイン領域３１０を有する第２のソース・ドレイン金属層を形成する。その中では、ソース領域３９が形成する正投影領域は半導体層３７と第１のゲート領域３４との重なる部分を被覆し、ドレイン領域３１０が形成する正投影領域は半導体層３７と第２のゲート領域３５との重なる部分を被覆する。
例えば、エッチングブロック層３８上に金属をスパッタし、エッチングした後、第２のソース・ドレイン金属層を形成してもよい。
１つの例示では、このステップで用いられる金属は、モリブデン、モリブデン／アルミニウム／モリブデン等である。
ステップ８において、図２Ｈに示すように、第２のソース・ドレイン金属層上に絶縁層３１１を形成する。
例えば、第２のソース・ドレイン金属層上に絶縁材料を化学気相成長することによって、絶縁層３１１を形成してもよい。
１つの例示では、このステップで用いられる絶縁材料はＳｉＯｘであってもよい。
例えば、空白領域は第１のソース・ドレイン金属層３１の中間位置にあり、即ち、第１の絶縁領域３２が第１のソース・ドレイン金属層３１上に形成する正投影領域の形状は、前記第２の絶縁領域３３が第１のソース・ドレイン金属層３１上に形成する正投影領域の形状と同じであり、第１の絶縁領域３２が第１のソース・ドレイン金属層３１上に形成する正投影領域の面積は、第２の絶縁領域３３が第１のソース・ドレイン金属層３１上に形成する正投影領域の面積と等しい。
例えば、第１のゲート領域３４が基板上に形成する正投影領域の形状は、第２のゲート領域３５が基板上に形成する正投影領域の形状と同じであり、第１のゲート領域３４が基板上に形成する正投影領域の面積は、第２のゲート領域３５が基板上に形成する正投影領域の面積と等しい。
例えば、ソース領域３９が基板上に形成する正投影領域の形状は、ドレイン領域３１０が基板上に形成する正投影領域の形状と同じであり、ソース領域３９が基板上に形成する正投影領域の面積は、ドレイン領域３１０が基板上に形成する正投影領域の面積と等しい。
前記ステップによって垂直構造を有するダブルゲートＯＴＦＴが得られる。図２Ｈに示すように、空白領域を境界線として、その左右両側には、垂直構造を有するＯＴＦＴがそれぞれ１つある。その左側に形成されるＯＴＦＴの下から上への構造は、第１のソース・ドレイン金属層３１、第１の絶縁領域３２、第１のゲート領域３４、ゲート絶縁層３６、半導体層３７、エッチングブロック層３８、及びソース領域３９であり、その右側に形成されるＯＴＦＴの下から上への構造は、第１のソース・ドレイン金属層３１、第２の絶縁領域３３、第２のゲート領域３５、ゲート絶縁層３６、半導体層３７、エッチングブロック層３８、及びドレイン領域３１０である。
例えば、第１のソース・ドレイン金属層３１が左側のＯＴＦＴでソース電極の機能を実現するとき、ソース領域３９がドレイン電極の機能を実現すべきであり、第１のソース・ドレイン金属層３１が右側のＯＴＦＴでドレイン電極の機能を実現するとき、ドレイン領域３１０がソース電極の機能を実現すべきである。
例えば、第１のソース・ドレイン金属層３１の幅が４ミクロンであり、長さが２ミクロンであり、空白領域の幅が３．８μｍであり、長さが２μｍであると、左側のＯＴＦＴを例として、第１のソース・ドレイン金属層３１とソース領域３９との垂直方向での重なり合う領域の幅が０．１μｍになる。このとき、電界強度が大きくて、電気学性能の要求をよく満たせるため、スイッチング効果がよくなる。
１つの例示では、ソース領域３９及びドレイン領域３１０の幅がそれぞれ４ミクロンであり、空白領域の幅が３．８μｍであるとき、形成される垂直構造を有するダブルゲートＯＴＦＴの幅が１２ミクロンよりも小さく、従来技術の４０ミクロンより遥かに小さい。
図２Ｈに示すように、本発明の実施例はトランジスタを提供する。前記トランジスタは、
第１のソース・ドレイン金属層の一側を部分的に被覆する第１の絶縁領域と、前記第１のソース・ドレイン金属層の他側を部分的に被覆する第２の絶縁領域と、
前記第１の絶縁領域を被覆する第１のゲート領域と、前記第２の絶縁領域を被覆する第２のゲート領域と、
前記第１のゲート領域及び前記第２のゲート領域を被覆するゲート絶縁層と、
前記ゲート絶縁層上に位置し、且つ正投影領域が前記第１のソース・ドレイン金属層を被覆する半導体層と、
前記半導体層上に位置し、且つ正投影領域が前記空白領域を被覆するエッチングブロック層と、
それぞれ前記エッチングブロック層上に位置するソース領域及びドレイン領域と、
前記ソース領域、前記ドレイン領域、前記ゲート絶縁層及び前記エッチングブロック層を被覆する絶縁層と、を備え、
前記第１の絶縁領域及び前記第２の絶縁領域の残り部分が前記基板上にあり、
前記ソース領域が形成する正投影領域は前記半導体層と前記第１のゲート領域との重なる部分を被覆し、前記ドレイン領域が形成する前記正投影領域は前記半導体層と前記第２のゲート領域との重なる部分を被覆する。
１つの例示では、第１の絶縁領域及び前記第２の絶縁領域が前記第１のソース・ドレイン金属層上に形成する正投影領域は、形状が同じであり、面積が等しい。
１つの例示では、前記第１のゲート領域及び前記第２のゲート領域が前記基板上に形成する正投影領域は、形状が同じであり、面積が等しい。
１つの例示では、前記ソース領域及び前記ドレイン領域が前記基板上に形成する正投影領域は、形状が同じであり、面積が等しい。
１つの例示では、前記第１のゲート領域及び前記第２のゲート領域が前記第１のソース・ドレイン金属層上に形成する正投影領域は、幅が０．１ミクロンである。
本発明の実施例はアレイ基板であって、前記トランジスタを備える。
本発明実施例は表示装置であって、前記アレイ基板を備える。
以上のように、本発明の実施例に係るトランジスタの製造方法によれば、同一の第１のソース・ドレイン金属層を共用するＯＴＦＴが２つ得られる。図２Ｈに示すように、左側のＯＴＦＴの下から上の構造は、第１のソース・ドレイン金属層、第１の絶縁領域、第１のゲート領域、ゲート絶縁層、半導体層、エッチングブロック層及びソース領域であり、右側のＯＴＦＴの下から上への構造は、第１のソース・ドレイン金属層、第２の絶縁領域、第２のゲート領域、ゲート絶縁層、半導体層、エッチングブロック層及びソース領域である。これで分かるように、該方法で形成される２つのＯＴＦＴが１つの第１のソース・ドレイン金属層を共用し、該第１のソース・ドレイン金属層は、１つのＯＴＦＴでソース金属層として、他のＯＴＦＴでドレイン金属層とすることができ、かつ各ＯＴＦＴが自分のゲート電極を有し、さらに、この２つのＯＴＦＴのソース電極、ゲート電極及びドレイン電極が垂直方向に形成されるため、本方法で形成される垂直構造を有するダブルゲート型ＯＴＦＴは、従来技術に係るダブルボトムゲート構造のトランジスタが画素領域に占有する面積を大幅に低下し、アレイ基板の開口率を向上することができる。
１つの例示では、本発明の実施例に係るトランジスタは、ソース領域及びドレイン領域の幅がそれぞれ４ミクロンであり、空白領域の幅が３．８μｍである。このとき、形成される垂直構造を有するダブルゲート型ＯＴＦＴの幅は、１２ミクロンよりも小さくて、従来技術の４０ミクロンより遥かに小さい。
前記実施例では、ゲート金属層上にゲート絶縁層３６が形成され、前記空白領域（即ち、図におけるＵ字形状の構造の底部）のゲート絶縁層がエッチングされる。然し、具体的に図３に示すように、ゲート絶縁層は前記第１の絶縁領域及び第２の絶縁領域の空白領域を被覆してもよい。図３は本発明の実施例に係る他のトランジスタの構造図である。ゲート絶縁層の厚みが薄いため、このとき、半導体層は該ゲート絶縁層を貫通して第１のソース電極、ドレイン金属層と連通することができ、該ＴＦＴの機能を実現することができる。
本発明の実施例はＯＴＦＴに限らず、他のＴＦＴ、例えば、ａ−ｓｉ、低温多結晶シリコン等であってもよい。
本発明の優れる実施例を説明したが、当業者が基本的な進歩性概念を知ると、これらの実施例を変更及び修正することができる。よって、特許請求の範囲は優れる実施例及び本発明の範囲内に入る全ての変更及び修正を含む。
以上は本発明の例示的な実施例のみであり、本発明の保護範囲を制約するものではない。本発明の保護範囲は特許請求の範囲により確定される。

Claims (14)

  1. トランジスタの製造方法であって、
    基板上に第１のソース・ドレイン金属層を形成するステップと、
    前記第１のソース・ドレイン金属層上に、第１のソース・ドレイン金属層の中心線に対して対向するように設けられ、且つ間に空白領域がある第１の絶縁領域及び第２の絶縁領域を有する絶縁層を形成するステップと、
    前記絶縁層上に、前記第１の絶縁領域を被覆する第１のゲート領域、及び前記第２の絶縁領域を被覆する第２のゲート領域を有するゲート金属層を形成するステップと、
    前記ゲート金属層上にゲート絶縁層を形成するステップと、
    前記ゲート絶縁層上に、正投影領域が前記第１のソース・ドレイン金属層を被覆する半導体層を形成するステップと、
    前記半導体層上に、正投影領域が前記第１の絶縁領域と前記第２の絶縁領域との間の空白領域を被覆するエッチングブロック層を形成するステップと、
    前記エッチングブロック層上に、正投影領域が前記半導体層と前記第１のゲート領域との重なる部分を被覆するソース領域、及び正投影領域が半導体層と第２のゲート領域との重なる部分を被覆するドレイン領域を有する第２のソース・ドレイン金属層を形成するステップと、
    前記第２のソース・ドレイン金属層上に絶縁層を形成するステップと、を備えることを特徴とするトランジスタの製造方法。
  2. 前記ゲート金属層上にゲート絶縁層を形成した後、かつ前記半導体層を形成する前に、前記空白領域のゲート絶縁層をエッチングするステップをさらに備えることを特徴とする請求項１に記載のトランジスタの製造方法。
  3. 前記ゲート絶縁層上に半導体層を形成するステップは、
    前記ゲート絶縁層上にインジウム・ガリウム・亜鉛酸化物をスパッタし、エッチングすることによって半導体層を形成することを特徴とする請求項１または２に記載のトランジスタの製造方法。
  4. 前記半導体層上にエッチングブロック層を形成するステップは、
    前記半導体層上に無機非金属材料をスパッタし、エッチングすることによってエッチングブロック層を形成することを特徴とする請求項１〜３のいずれか１項に記載のトランジスタの製造方法。
  5. 前記第２のソース・ドレイン金属層上に絶縁層を形成するステップは、
    前記第２のソース・ドレイン金属層上に絶縁材料を化学気相成長し、絶縁層を形成することを特徴とする請求項１〜４のいずれか１項に記載のトランジスタの製造方法。
  6. 前記第１の絶縁領域及び前記第２の絶縁領域は、前記中心線の両側で前記第１のソース・ドレイン金属層の一部をともに被覆し、且つ前記空白領域で前記第１のソース・ドレイン金属層を露出させるように形成されることを特徴とする請求項１〜５のいずれか１項に記載のトランジスタの製造方法。
  7. トランジスタであって、
    基板及び前記基板上にある第１のソース・ドレイン金属層と、
    前記第１のソース・ドレイン金属層の一部を被覆し、第１のソース・ドレイン金属層の中心線に対して対向するように設けられ、且つ間に空白領域を有する第１の絶縁領域及び第２の絶縁領域と、
    前記第１の絶縁領域を被覆する第１のゲート領域及び前記第２の絶縁領域を被覆する第２のゲート領域と、
    前記第１のゲート領域及び前記第２のゲート領域を被覆するゲート絶縁層と、
    前記ゲート絶縁層上にあり、且つ正投影領域が前記第１のソース・ドレイン金属層を被覆する半導体層と、
    前記半導体層上にあり、且つ正投影領域が前記空白領域を被覆するエッチングブロック層と、
    それぞれ前記エッチングブロック層上にあり、正投影領域が前記半導体層と前記第１のゲート領域との重なる部分を被覆するソース領域、及び正投影領域が前記半導体層と前記第２のゲート領域との重なる部分を被覆するドレイン領域と、
    前記ソース領域、前記ドレイン領域、前記ゲート絶縁層及び前記エッチングブロック層を被覆する絶縁層と、を備えることを特徴とするトランジスタ。
  8. 前記ゲート絶縁層は前記空白領域をさらに被覆することを特徴とする請求項７に記載のトランジスタ。
  9. 前記第１の絶縁領域及び前記第２の絶縁領域が前記第１のソース・ドレイン金属層上に形成する正投影領域は、形状が同じであり、面積が等しいことを特徴とする請求項７または８に記載のトランジスタ。
  10. 前記第１のゲート領域及び前記第２のゲート領域が前記基板上に形成する正投影領域は、形状が同じであり、面積が等しいことを特徴とする請求項７〜９のいずれか１項に記載のトランジスタ。
  11. 前記第１のゲート領域及び前記第２のゲート領域が前記第１のソース・ドレイン金属層上に形成する正投影領域の幅が０．１ミクロンであることを特徴とする請求項７〜１０のいずれか１項に記載のトランジスタ。
  12. 前記第１の絶縁領域及び前記第２の絶縁領域は、前記中心線の両側で前記第１のソース・ドレイン金属層の一部をともに被覆し、且つ前記空白領域で前記第１のソース・ドレイン金属層を露出させることを特徴とする請求項７〜１１のいずれか１項に記載のトランジスタ。
  13. アレイ基板であって、請求項７〜１２のいずれか１項に記載のトランジスタを備えることを特徴とするアレイ基板。
  14. 表示装置であって、請求項１３に記載のアレイ基板を備えることを特徴とする表示装置。
JP2015502061A 2012-03-30 2012-11-28 トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置 Active JP6055077B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201210091052.5 2012-03-30
CN201210091052 2012-03-30
CN201210126730.7 2012-04-26
CN201210126730.7A CN102683193B (zh) 2012-03-30 2012-04-26 晶体管的制作方法、晶体管、阵列基板以及显示装置
PCT/CN2012/085476 WO2013143311A1 (zh) 2012-03-30 2012-11-28 晶体管的制作方法、晶体管、阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
JP2015517206A JP2015517206A (ja) 2015-06-18
JP6055077B2 true JP6055077B2 (ja) 2016-12-27

Family

ID=46814927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015502061A Active JP6055077B2 (ja) 2012-03-30 2012-11-28 トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置

Country Status (6)

Country Link
US (1) US8889444B2 (ja)
EP (1) EP2667404B1 (ja)
JP (1) JP6055077B2 (ja)
KR (1) KR101467711B1 (ja)
CN (1) CN102683193B (ja)
WO (1) WO2013143311A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683193B (zh) 2012-03-30 2014-07-23 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置
CN104317126B (zh) * 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN104779272B (zh) 2015-04-10 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
EP3410492A4 (en) * 2016-03-31 2019-01-23 Huawei Technologies Co., Ltd. FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR
CN106206617A (zh) * 2016-08-29 2016-12-07 武汉华星光电技术有限公司 基于低温多晶硅的阵列基板及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54124980A (en) * 1978-03-22 1979-09-28 Cho Lsi Gijutsu Kenkyu Kumiai Insulated fet transistor
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
KR100336884B1 (ko) 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
KR100916605B1 (ko) * 2003-03-07 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100911460B1 (ko) * 2003-03-17 2009-08-11 삼성전자주식회사 지문 인식장치 및 이의 제조방법
KR101209041B1 (ko) * 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI323946B (en) * 2007-05-10 2010-04-21 Au Optronics Corp Thin film transistor, pixel structure and fabricating method thereof
CN101398582B (zh) * 2007-09-28 2011-09-28 群康科技(深圳)有限公司 液晶显示装置
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
CN105575803B (zh) * 2008-08-15 2018-11-09 株式会社爱发科 场效应晶体管的制造方法
CN102177577B (zh) * 2008-10-08 2015-08-26 株式会社爱发科 真空处理装置
WO2011052409A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
US20120223313A1 (en) * 2009-11-12 2012-09-06 Sharp Kabushiki Kaisha Thin film transistor substrate and method for manufacturing same
CN102822979B (zh) * 2010-03-26 2015-08-26 株式会社半导体能源研究所 半导体器件
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR20120014380A (ko) * 2010-08-09 2012-02-17 삼성전자주식회사 버티컬 산화물 반도체 및 그 제조방법
JP5716445B2 (ja) * 2011-02-21 2015-05-13 富士通株式会社 縦型電界効果トランジスタとその製造方法及び電子機器
CN102683193B (zh) * 2012-03-30 2014-07-23 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置

Also Published As

Publication number Publication date
WO2013143311A1 (zh) 2013-10-03
CN102683193B (zh) 2014-07-23
EP2667404B1 (en) 2019-04-24
KR101467711B1 (ko) 2014-12-01
JP2015517206A (ja) 2015-06-18
US20140054701A1 (en) 2014-02-27
CN102683193A (zh) 2012-09-19
KR20130120456A (ko) 2013-11-04
US8889444B2 (en) 2014-11-18
EP2667404A4 (en) 2015-02-18
EP2667404A1 (en) 2013-11-27

Similar Documents

Publication Publication Date Title
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US9570621B2 (en) Display substrate, method of manufacturing the same
EP3278368B1 (en) Thin film transistor, array substrate, and fabrication method thereof, and display apparatus
US9570483B2 (en) Flat panel display device with oxide thin film transistor and method of fabricating the same
US20120199891A1 (en) Semiconductor device and method for manufacturing same
JP5379331B2 (ja) 半導体装置の製造方法
US10204973B2 (en) Display device and thin-film transistors substrate
WO2015096375A1 (zh) 双面显示的oled阵列基板及其制备方法、显示装置
US9099497B2 (en) Pixel drive circuit and preparation method therefor, and array substrate
US10340389B2 (en) Multi-gate thin film transistors, manufacturing methods thereof, array substrates, and display devices
JP6055077B2 (ja) トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置
WO2019095546A1 (zh) 薄膜晶体管及其制作方法、tft基板
KR100916921B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
US20130146864A1 (en) Thin film transistor display panel and manufacturing method thereof
US10347666B2 (en) Method for fabricating a TFT backplane and TFT backplane
TWI609496B (zh) 薄膜電晶體及其製作方法
CN111223818B (zh) 像素驱动电路及其制作方法
CN113097232A (zh) 一种显示面板、显示面板的制作方法及显示装置
EP3196938B1 (en) Unit pixel, array substrate, display device and manufacturing method thereof
KR102101398B1 (ko) 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
CN107179644B (zh) 一种显示基板、其制作方法及显示装置
KR20160039905A (ko) 이중 게이트형 박막 트랜지스터, 그 제조방법 및 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161201

R150 Certificate of patent or registration of utility model

Ref document number: 6055077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250