JP5379331B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5379331B2
JP5379331B2 JP2013502181A JP2013502181A JP5379331B2 JP 5379331 B2 JP5379331 B2 JP 5379331B2 JP 2013502181 A JP2013502181 A JP 2013502181A JP 2013502181 A JP2013502181 A JP 2013502181A JP 5379331 B2 JP5379331 B2 JP 5379331B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
oxide semiconductor
protective film
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013502181A
Other languages
English (en)
Other versions
JPWO2012117695A1 (ja
Inventor
光伸 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013502181A priority Critical patent/JP5379331B2/ja
Application granted granted Critical
Publication of JP5379331B2 publication Critical patent/JP5379331B2/ja
Publication of JPWO2012117695A1 publication Critical patent/JPWO2012117695A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、半導体装置の製造方法に関するものである。
近年、液晶表示装置及び有機ＥＬ表示装置等の薄型の表示装置について、開発が急速に進められている。これら薄型の表示装置は、表示品位を高めるために、複数の画素毎に当該画素を駆動するためのスッチング素子が配置されたアクティブマトリクス基板を有することが多い。
表示装置は、上記アクティブマトリクス基板と、当該基板に対向して配置されると共に枠状のシール部材を介して貼り合わされた対向基板とを有している。表示装置には、シール部材の内側に表示領域が形成される一方、当該表示領域の周囲外側に非表示領域が形成されている。
アクティブマトリクス基板の表示領域となる領域には、複数の画素毎にスイッチング素子としての例えばＴＦＴ（薄膜トランジスタ）が形成されている。上記ＴＦＴの半導体層には、通常、ａ−Ｓｉ（アモルファスシリコン）等によって形成されていたが、近年、このａ−Ｓｉに代わってＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の酸化物半導体により上記半導体層を形成することが試みられている。
このような酸化物半導体は、イオン性の高い結合で構成されており、結晶及び非晶質間における電子の移動度の差が小さい。したがって、非晶質状態でも比較的高い電子移動度が得られる。
ここで、特許文献１には、ボトムゲート型のＴＦＴが開示されている。拡大平面図である図２５に示すように、ＴＦＴ１００は、基板上に形成されたゲート電極１０１と、ゲート絶縁膜を介してゲート電極１０１を覆うように形成された半導体層１０２と、半導体層１０２の一端部に重なるソース電極１０３と、半導体層１０２の他端部に重なるドレイン電極１０４とを有している。上記ゲート電極１０１、半導体層１０２、ソース電極１０３及びドレイン電極１０４は、それぞれフォトリソグラフィ及びエッチングによって所定の形状に形成される。
ところが、ソース電極１０３及びドレイン電極１０４は、フォトリソグラフィの際に位置ずれして半導体層１０２上からはみ出して形成されると、その半導体層１０２と重なり合う面積が減少するため、ＴＦＴ１００のＷ長が小さくなってしまう。
そこで、ソース電極１０３及びドレイン電極１０４が多少位置ずれして形成されたとしても、Ｗ長を一定に維持するために、通常、半導体層１０２のＷ長方向（図２５で上下方向）の幅Ａが、ソース電極１０３及びドレイン電極１０４の上記Ｗ長方向の幅Ｂよりも大きくなっている。
すなわち、半導体層１０２は、ソース電極１０３及びドレイン電極１０４との重ね合わせマージンとして、（幅Ａ−幅Ｂ）の大きさだけ、当該ソース電極１０３及びドレイン電極１０４よりも幅広に形成されている。
特開２０１０−２６７９５５号公報
しかし、ソース電極及びドレイン電極等の電極部をプラズマドライエッチングによって形成する場合には、酸化物半導体からなる半導体層のうち上記電極部から露出している部分が、当該プラズマの還元作用によって導電性を有するように変質してしまう。
その結果、互いに電気的に絶縁されるべき複数の上記電極部が半導体層の変質部分を介して互いに導通し、例えば図２５に矢印Ｃで示すように、当該変質部分にリーク電流が生ずる虞がある。
本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、半導体装置を構成する半導体層を酸化物半導体によって形成しながらも、リーク電流の発生を大幅に抑制することにある。
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体層と、該半導体層にそれぞれ重なるソース電極及びドレイン電極と、該各ソース電極及びドレイン電極同士の間に配置されて上記半導体層に重なるチャネル保護膜とを備えた半導体装置を製造する方法を対象としている。
そして、上記チャネル保護膜によって一部が覆われた島状の酸化物半導体層を形成する第１工程と、上記酸化物半導体層及び上記チャネル保護膜を覆うように導電性材料層を形成する第２工程と、フォトリソグラフィ及びプラズマドライエッチングによって上記導電性材料層から上記ソース電極及びドレイン電極を形成することにより、該ソース電極及びドレイン電極及び上記チャネル保護膜から上記酸化物半導体層の一部を露出させるとともに、上記ソース電極及びドレイン電極同士が対向する方向に直交する方向において、上記酸化物半導体層の幅が、上記ソース電極及びドレイン電極の幅、及び上記チャネル保護膜の幅よりも大きくなるように、上記ソース電極及びドレイン電極を形成する第３工程と、上記ソース電極及びドレイン電極及び上記チャネル保護膜から露出している上記酸化物半導体層を除去することによって、上記半導体層を形成する第４工程とを有する。
本発明によれば、半導体装置を構成する半導体層を酸化物半導体によって形成しながらも、その半導体層を電極部及び絶縁膜から露出しないように当該電極部及び絶縁膜に重ねたので、還元作用により酸化物半導体層から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
図１は、本実施形態１におけるＴＦＴを拡大して示す平面図である。 図２は、図１におけるII−II線断面図である。 図３は、図１におけるIII−III線断面図である。 図４は、基板上に形成されたゲート電極を示す平面図である。 図５は、図４におけるV−V線断面図である。 図６は、図４におけるVI−VI線断面図である。 図７は、基板上に形成された酸化物半導体層及びチャネル保護膜を示す平面図である。 図８は、図７におけるVIII−VIII線断面図である。 図９は、図７におけるIX−IX線断面図である。 図１０は、基板上に形成された所定形状の酸化物半導体層を示す平面図である。 図１１は、図１０におけるXI−XI線断面図である。 図１２は、図１０におけるXII−XII線断面図である。 図１３は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。 図１４は、図１３におけるXIV−XIV線断面図である。 図１５は、図１３におけるXV−XV線断面図である。 図１６は、本実施形態１における液晶表示装置の概略構成を示す断面図である。 図１７は、プラズマ処理の前後における酸化物半導体のシート抵抗値を示すグラフである。 図１８は、実施例及び比較例におけるＴＦＴの特性を示すグラフである。 図１９は、本実施形態２におけるＴＦＴを拡大して示す平面図である。 図２０は、図１９におけるXX−XX線断面図である。 図２１は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。 図２２は、本実施形態３におけるＴＦＴを拡大して示す平面図である。 図２３は、図２２におけるXXIII−XXIII線断面図である。 図２４は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。 図２５は、従来のボトムゲート型のＴＦＴの構成を拡大して示す平面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
《発明の実施形態１》
図１〜図１８は、本発明の実施形態１を示している。
図１は、本実施形態１におけるＴＦＴ１０を拡大して示す平面図である。図２は、図１におけるII−II線断面図である。図３は、図１におけるIII−III線断面図である。図１６は、本実施形態１における液晶表示装置１の概略構成を示す断面図である。
本実施形態では、半導体装置の一例としてＴＦＴ（薄膜トランジスタ）１０について説明する。また、表示装置の一例として、複数の上記ＴＦＴを有する液晶表示装置１について説明する。
液晶表示装置１は、図１６に示すように、液晶表示パネル１１と、この液晶表示パネル１１の背面側に配置された光源であるバックライトユニット１２と、これらを収容するケーシング（不図示）とを備えている。すなわち、液晶表示装置１は、少なくともバックライトユニット１２の光を選択的に透過させて透過表示を行うように構成されている。
液晶表示パネル１１は、図１６に示すように、第１基板であるＴＦＴ基板１３と、ＴＦＴ基板１３に対向して配置された第２基板である対向基板１４とを有している。ＴＦＴ基板１３と対向基板１４との間には、液晶層１５がシール部材１６によって封入されている。
液晶表示パネル１１は、表示領域（図示省略）と、その周囲に設けられた額縁状の非表示領域（図示省略）とを有している。表示領域には、マトリクス状に配置された複数の画素が形成されている。ここで、画素とは、表示を制御するための最小単位である。
ＴＦＴ基板１３は、アクティブマトリクス基板によって構成されている。ＴＦＴ基板１３は、図１〜図３に示すように、透明基板としてのガラス基板２１を有している。ガラス基板２１上には、互いに並行して延びる複数のゲート配線２２と、ゲート配線２２に交差して延びる複数のソース配線２３とが形成されている。
すなわち、複数のゲート配線２２及び複数のソース配線２３は、全体として格子状に形成され、ゲート配線２２及びソース配線２３に矩形状に囲まれた領域に画素がそれぞれ形成されている。ゲート配線２２及びソース配線２３は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
各画素には、ゲート配線２２及びソース配線２３の交差部分近傍にＴＦＴ１０がそれぞれ設けられている。ＴＦＴ１０は、ソース配線２３から分岐して形成された電極部であるソース電極２５と、ゲート配線２２から分岐して形成されたゲート電極２６と、ゲート電極２６にゲート絶縁膜２７を介して対向する半導体層２８と、ソース電極２５と所定の間隔で配置された電極部であるドレイン電極２９とを有している。
図２及び図３に示すように、ゲート電極２６及びゲート配線２２は、ゲート絶縁膜２７によって覆われている。ゲート絶縁膜２７は、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。ゲート絶縁膜２７の表面には、上記半導体層２８が例えば矩形島状に形成されている。半導体層２８は、例えばＩＧＺＯ等の酸化物半導体によって形成されている。
半導体層２８上には、この半導体層２８にそれぞれ重なるように上記ソース電極２５及びドレイン電極２９が形成されている。また、半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、ソース電極２５及びドレイン電極２９同士の間に配置されて当該半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
また、ソース電極２５及びドレイン電極２９は、チャネル保護膜３０の一部も覆っている。そうして、これらのチャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜３１によって覆われている。層間絶縁膜３１は、例えばＳｉＮｘ等によって形成されている。
各画素には、上記ドレイン電極２９に接続された画素電極（図示省略）がそれぞれ配置されている。画素電極は、上記層間絶縁膜３１の表面に形成され、例えばＩＴＯ等の透明導電性膜によって構成されている。一方、対向基板１４には、上記複数の画素電極に共通して設けられた共通電極（図示省略）が形成されている。共通電極も、画素電極と同様に例えばＩＴＯ等の透明導電性膜によって形成されている。
そして、図１及び図３に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
液晶表示装置１は、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
以下に、図４〜図１５を参照してＴＦＴ１０の製造方法について詳述する。
図４は、基板上に形成されたゲート電極２６を示す平面図である。図５は、図４におけるV−V線断面図である。図６は、図４におけるVI−VI線断面図である。
まず、図４〜図６に示すように、透明基板であるガラス基板２１の全体に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、ゲート配線２２及びゲート電極２６を形成する。
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
続いて、上記ゲート配線２２及びゲート電極２６を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
次に、図７〜図１２に示すように、チャネル保護膜３０によって一部が覆われた酸化物半導体層３２，３３を形成する。ここで、図７は、基板上に形成された酸化物半導体層３３及びチャネル保護膜３０を示す平面図である。図８は、図７におけるVIII−VIII線断面図である。図９は、図７におけるIX−IX線断面図である。
また、図１０は、基板上に形成された所定形状の酸化物半導体層３２を示す平面図である。図１１は、図１０におけるXI−XI線断面図である。図１２は、図１０におけるXII−XII線断面図である。
第１工程では、まず、図７〜図９に示すように、ゲート絶縁膜２７の表面全体に例えばＩＧＺＯからなる酸化物半導体層３３を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、酸化物半導体層３３の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート電極２６の中央部に重なるように配置する。
その後、図１０〜図１２に示すように、酸化物半導体層３３にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、ゲート電極２６を跨ぐように例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部を覆うように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
その後、第３工程では、図１３〜図１５に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、ソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
ここで、図１３は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。図１４は、図１３におけるXIV−XIV線断面図である。図１５は、図１３におけるXV−XV線断面図である。
そして、ソース電極２５とドレイン電極２９とが対向する方向に直交する方向（つまり、図１３における上下方向）において、酸化物半導体層３２の幅がソース電極２５及びドレイン電極２９の幅及びチャネル保護膜３０の幅よりも大きくなるように、上記ソース電極２５及びドレイン電極２９を形成する。
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
図１７は、プラズマ処理の前後における酸化物半導体であるＩＧＺＯのシート抵抗値を示すグラフである。図１７に示すように、プラズマ処理される前のＩＧＺＯのシート抵抗値は、１×１０１０Ω／□以上であって比較的大きくなっているが、Ｂ、ＣＦ４、Ｃｌ２、及びＨ２の各プラズマ処理を行った後には、シート抵抗値が１×１０５Ω／□以下となって大幅に小さくなる。
次に、第４工程では、図１〜図３に示すように、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜３１を形成する。こうして、ＴＦＴ１０を製造する。
−実施形態１の効果−
図１８は、実施例及び比較例におけるＴＦＴの特性を示すグラフである。比較例は、酸化物半導体層３２における上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からの露出部分を除去せずにそのまま残したＴＦＴの特性を示す。一方、実施例は、本実施形態１で説明したように、上記酸化物半導体層３２の露出部分を除去したＴＦＴ１０の特性を示している。
図１８に示すように、比較例では、ＴＦＴのオン及びオフに拘わらず一定の電流が流れており、ソース電極とドレイン電極との間でリーク電流が発生していることが分かる。一方、実施例ではＴＦＴ１０のオフ状態で電流が非常に小さくなっていることが分かる。
このように、本実施形態１によると、ボトムゲート型のＴＦＴ１０を構成する半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
《発明の実施形態２》
図１９〜図２１は、本発明の実施形態２を示している。
図１９は、本実施形態２におけるＴＦＴ１０を拡大して示す平面図である。図２０は、図１９におけるXX−XX線断面図である。図２１は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。尚、以降の各実施形態では、図１〜図１８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
上記実施形態１のＴＦＴ１０は、ソース電極２５とドレイン電極２９とが或る直線方向に一列に配置されていたのに対し、本実施形態２のＴＦＴ１０は、ソース電極２５がＵ字状に形成されている点で相違する。
本実施形態におけるＴＦＴ１０は、上記実施形態１と同様に、液晶表示パネル１１を構成するＴＦＴ基板１３に形成されている。図１９に示すように、本実施形態におけるゲート電極２６は、直線状に延びるゲート配線２２の一部によって構成されている。ゲート電極２６及びゲート配線２２は、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
半導体層２８は、ゲート配線２２及びゲート電極２６を覆うゲート絶縁膜２７の表面に例えば矩形島状に形成されている。ゲート絶縁膜２７は、例えばＳｉＮｘ及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
半導体層２８上には、この半導体層２８にそれぞれ重なるように上記ソース電極２５及びドレイン電極２９が形成されている。ソース電極２５は、ソース配線２３から分岐すると共にその先端部分が２つに枝分かれしたＵ字状に形成されている。一方、ドレイン電極２９は、直線状に形成されると共に、ソース電極２５のＵ字状部分の内側に配置されている。
半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、ソース電極２５及びドレイン電極２９同士の間に配置されて当該半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
また、ソース電極２５及びドレイン電極２９は、チャネル保護膜３０の一部も覆っている。そうして、これらのチャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜（図示省略）によって覆われている。層間絶縁膜は、例えばＳｉＮｘ等によって形成されている。
そして、図１９及び図２０に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１９に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
液晶表示装置１は、上記実施形態１と同様に、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
ＴＦＴ１０を製造する場合には、上記実施形態１と同様に、透明基板であるガラス基板２１の全体に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、ゲート配線２２及びゲート電極２６を形成する。
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
続いて、上記ゲート配線２２及びゲート電極２６を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
次に、チャネル保護膜３０によって一部が覆われた所定形状の酸化物半導体層３２を形成する。第１工程では、まず、ゲート絶縁膜２７の表面全体に例えばＩＧＺＯからなる酸化物半導体層（図示省略）を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、上記酸化物半導体層の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート電極２６の中央部に重なるように配置する。
その後、図２１に示すように、上記酸化物半導体層にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、ゲート電極２６を跨ぐように例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部を覆うように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
その後、第３工程では、図２１に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、Ｕ字状のソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
次に、第４工程では、図１９及び図２０に示すように、Ｕ字状のソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、Ｕ字状のソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜３１を形成する。こうして、ＴＦＴ１０を製造する。
−実施形態２の効果−
したがって、この実施形態２によれば、ソース電極２５がＵ字状であるＴＦＴ１０の半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。しかも、ソース電極２５をＵ字状に形成したので、半導体層２８のＷ長を増大させることができる。
《発明の実施形態３》
図２２〜図２４は、本発明の実施形態３を示している。
図２２は、本実施形態３におけるＴＦＴ１０を拡大して示す平面図である。図２３は、図２２におけるXXIII−XXIII線断面図である。図２４は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。
上記実施形態１のＴＦＴ１０はボトムゲート型であったのに対し、本実施形態３のＴＦＴ１０はトップゲート型である点で相違する。
本実施形態におけるＴＦＴ１０は、上記実施形態１と同様に、液晶表示パネル１１を構成するＴＦＴ基板１３に形成されている。図２２及び図２３に示すように、半導体層２８は、ガラス基板２１の表面に例えば矩形島状に形成されている。半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
半導体層２８上には、この半導体層２８にそれぞれ重なるようにソース電極２５及びドレイン電極２９が形成されている。このソース電極２５及びドレイン電極２９の間に上記チャネル保護膜３０が配置されている。
そして、図２２及び図２３に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
そして、チャネル保護膜３０、ソース電極２５及びドレイン電極２９を覆うように、ゲート絶縁膜２７が形成されている。ゲート絶縁膜２７は、例えばＳｉＮｘ及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
ゲート絶縁膜２７の表面には、ゲート電極２６及びゲート配線２２が形成されている。ゲート電極２６及びゲート配線２２は、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。そうして、これらのゲート電極２６、チャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜（図示省略）によって覆われている。層間絶縁膜は、例えばＳｉＮｘ等によって形成されている。
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
液晶表示装置１は、上記実施形態１と同様に、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
ＴＦＴ１０を製造する場合には、第１工程において、チャネル保護膜３０によって一部が覆われた島状の酸化物半導体層３２を形成する。すなわち、まず、透明基板であるガラス基板２１の全体に、例えばＩＧＺＯからなる酸化物半導体層（図示省略）を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、上記酸化物半導体層の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート配線２２が形成される領域の中央部に配置する。
その後、図２４に示すように、上記酸化物半導体層にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部に配置されるように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
その後、第３工程では、図２４に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、ソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
そして、ソース電極２５とドレイン電極２９とが対向する方向に直交する方向（つまり、図２４における上下方向）において、酸化物半導体層３２の幅がソース電極２５及びドレイン電極２９の幅及びチャネル保護膜３０の幅よりも大きくなるように、上記ソース電極２５及びドレイン電極２９を形成する。
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
次に、第４工程では、図２２にも示すように、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
続いて、上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
次に、ゲート絶縁膜２７の表面に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、図２２及び図２３に示すように、ゲート配線２２及びゲート電極２６を形成する。ゲート電極２６は、半導体層２８を跨ぐように形成する。
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜（図示省略）を形成する。こうして、ＴＦＴ１０を製造する。
−実施形態３の効果−
したがって、この実施形態３によれば、トップゲート型のＴＦＴ１０を構成する半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
《その他の実施形態》
上記実施形態では、基板上に一様に形成した酸化物半導体層３３から所定形状の酸化物半導体層３２を形成し、次いで、ソース電極２５及びドレイン電極２９等を形成した後に酸化物半導体層３２の一部を除去する例について説明した。しかし、本発明はこれに限らず、基板上に一様に形成した酸化物半導体層３３上にソース電極２５及びドレイン電極２９等を形成した後に、当該ソース電極２５等をマスクとして酸化物半導体層３３をエッチング除去することによって、半導体層２８を形成するようにしてもよい。このようにすれば、酸化物半導体層３３から直接に半導体層２８を形成できるため、工程数を大幅に低減することが可能になる。
また、上記実施形態では、半導体装置の例としてＴＦＴについて説明したが、本発明はこれに限らず、上記酸化物半導体からなる半導体層２８を有する例えばＴＦＤ（薄膜ダイオード）等の他の半導体装置についても同様に適用できる。
また、上記実施形態では、表示装置の例として液晶表示装置について説明したが、本発明はこれに限らず、例えば有機ＥＬ表示装置等の他の表示装置についても同様に適用することができる。
また、本発明は上記実施形態１〜３に限定されるものでなく、本発明には、これらの実施形態１〜３を適宜組み合わせた構成が含まれる。
以上説明したように、本発明は、半導体装置の製造方法について有用である。
１ 液晶表示装置
１０ ＴＦＴ
１１ 液晶表示パネル
１３ ＴＦＴ基板
１６ シール部材
２１ ガラス基板
２２ ゲート配線
２３ ソース配線
２５ ソース電極（電極部）
２６ ゲート電極
２７ ゲート絶縁膜
２８ 半導体層
２９ ドレイン電極（電極部）
３０ チャネル保護膜（絶縁膜）
３１ 層間絶縁膜
３２，３３ 酸化物半導体層

Claims (2)

  1. 半導体層と、該半導体層にそれぞれ重なるソース電極及びドレイン電極と、該各ソース電極及びドレイン電極同士の間に配置されて上記半導体層に重なるチャネル保護膜とを備えた半導体装置を製造する方法であって、
    上記チャネル保護膜によって一部が覆われた島状の酸化物半導体層を形成する第１工程と、
    上記酸化物半導体層及び上記チャネル保護膜を覆うように導電性材料層を形成する第２工程と、
    フォトリソグラフィ及びプラズマドライエッチングによって上記導電性材料層から上記ソース電極及びドレイン電極を形成することにより、該ソース電極及びドレイン電極及び上記チャネル保護膜から上記酸化物半導体層の一部を露出させるとともに、上記ソース電極及びドレイン電極同士が対向する方向に直交する方向において、上記酸化物半導体層の幅が、上記ソース電極及びドレイン電極の幅、及び上記チャネル保護膜の幅よりも大きくなるように、上記ソース電極及びドレイン電極を形成する第３工程と、
    上記ソース電極及びドレイン電極及び上記チャネル保護膜から露出している上記酸化物半導体層を除去することによって、上記半導体層を形成する第４工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載された半導体装置の製造方法において、
    上記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏである
    ことを特徴とする半導体装置の製造方法。
JP2013502181A 2011-02-28 2012-02-22 半導体装置の製造方法 Active JP5379331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013502181A JP5379331B2 (ja) 2011-02-28 2012-02-22 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011041345 2011-02-28
JP2011041345 2011-02-28
JP2013502181A JP5379331B2 (ja) 2011-02-28 2012-02-22 半導体装置の製造方法
PCT/JP2012/001200 WO2012117695A1 (ja) 2011-02-28 2012-02-22 半導体装置及びその製造方法並びに表示装置

Publications (2)

Publication Number Publication Date
JP5379331B2 true JP5379331B2 (ja) 2013-12-25
JPWO2012117695A1 JPWO2012117695A1 (ja) 2014-07-07

Family

ID=46757640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013502181A Active JP5379331B2 (ja) 2011-02-28 2012-02-22 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9023685B2 (ja)
JP (1) JP5379331B2 (ja)
KR (1) KR101555113B1 (ja)
CN (1) CN103403849B (ja)
WO (1) WO2012117695A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014111818A (ja) * 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014112368A1 (ja) * 2013-01-15 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
US9608122B2 (en) * 2013-03-27 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102407538B1 (ko) * 2013-11-26 2022-06-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조 방법
CN103700705B (zh) * 2013-12-09 2017-07-28 深圳市华星光电技术有限公司 一种igzo电晶体制造方法
CN103995378B (zh) * 2013-12-31 2016-10-05 深圳市华星光电技术有限公司 制造显示装置的方法和修复方法以及液晶显示面板
US9529239B2 (en) 2013-12-31 2016-12-27 Shenzhen China Star Optoelectronics Technologies Co., Ltd. Manufacturing method and repairing method for display device as well as liquid crystal display panel
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN203983289U (zh) * 2014-06-17 2014-12-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
US10141453B2 (en) * 2014-12-25 2018-11-27 Sharp Kabushiki Kaisha Semiconductor device
JPWO2021201208A1 (ja) 2020-04-03 2021-10-07

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103360A (ja) * 2008-10-24 2010-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体、薄膜トランジスタ並びに表示装置
JP2010123748A (ja) * 2008-11-19 2010-06-03 Toshiba Corp 薄膜トランジスタ、その製造方法、表示装置及びその製造方法
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011097103A (ja) * 2008-09-19 2011-05-12 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5512144B2 (ja) * 2009-02-12 2014-06-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
KR101604480B1 (ko) 2009-02-18 2016-03-17 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2010272706A (ja) * 2009-05-21 2010-12-02 Videocon Global Ltd 薄膜トランジスタ、液晶表示装置及びこれらの製造方法
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097103A (ja) * 2008-09-19 2011-05-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010103360A (ja) * 2008-10-24 2010-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体、薄膜トランジスタ並びに表示装置
JP2010123748A (ja) * 2008-11-19 2010-06-03 Toshiba Corp 薄膜トランジスタ、その製造方法、表示装置及びその製造方法
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
KR101555113B1 (ko) 2015-09-22
CN103403849A (zh) 2013-11-20
US20130334528A1 (en) 2013-12-19
US9023685B2 (en) 2015-05-05
CN103403849B (zh) 2016-08-03
KR20140009339A (ko) 2014-01-22
JPWO2012117695A1 (ja) 2014-07-07
WO2012117695A1 (ja) 2012-09-07

Similar Documents

Publication Publication Date Title
JP5379331B2 (ja) 半導体装置の製造方法
JP5823686B2 (ja) 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
US9190526B2 (en) Thin film transistor, display panel, and method for fabricating thin film transistor
US8592811B2 (en) Active matrix substrate and display panel
US9726940B2 (en) Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus
CN108027541B (zh) 薄膜晶体管基板及其制造方法
US9261746B2 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
JP2018125340A (ja) 表示装置
JP2013055080A (ja) 表示装置および表示装置の製造方法
US9570469B2 (en) Active-matrix substrate and liquid-crystal display device
TW201007951A (en) Display device and manufacturing method thereof
JP6041984B2 (ja) 半導体装置および半導体装置の製造方法
US20130077012A1 (en) Semiconductor device and method for manufacturing the same, and liquid crystal display device
JP6025595B2 (ja) 薄膜トランジスタの製造方法
GB2546667A (en) Manufacturing method and device for thin flim transistor substrate
WO2019138714A1 (ja) 表示装置
JP6584157B2 (ja) 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
KR101399214B1 (ko) 액정 표시 장치 및 그 제조 방법
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
KR101980752B1 (ko) 박막트랜지스터, 액정표시소자 및 그 제조방법
JP5560227B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
KR101648702B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법
KR20140141459A (ko) 유기발광표시장치 및 그의 제조방법
US20230135065A1 (en) Active matrix substrate
JP2011171437A (ja) 表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130926

R150 Certificate of patent or registration of utility model

Ref document number: 5379331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150