JP5823686B2 - 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板 - Google Patents
薄膜トランジスタ、その製造方法、およびそれを利用した表示基板 Download PDFInfo
- Publication number
- JP5823686B2 JP5823686B2 JP2010288091A JP2010288091A JP5823686B2 JP 5823686 B2 JP5823686 B2 JP 5823686B2 JP 2010288091 A JP2010288091 A JP 2010288091A JP 2010288091 A JP2010288091 A JP 2010288091A JP 5823686 B2 JP5823686 B2 JP 5823686B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide semiconductor
- semiconductor layer
- film transistor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 66
- 239000000758 substrate Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title description 23
- 239000010410 layer Substances 0.000 claims description 266
- 239000004065 semiconductor Substances 0.000 claims description 125
- 239000011241 protective layer Substances 0.000 claims description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 13
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052733 gallium Inorganic materials 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 10
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 description 8
- 229910007541 Zn O Inorganic materials 0.000 description 7
- 239000002356 single layer Substances 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Description
本発明は、薄膜トランジスタ、その製造方法、およびそれを利用した表示基板に係り、特に酸化物半導体層を含む薄膜トランジスタ、その製造方法、およびそれを利用した表示基板に関するものである。
薄膜トランジスタ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴ）は、液晶表示装置または有機発光表示装置などのような平板表示装置においてスイッチング素子として使用される。現在常用化されている液晶表示装置において、ＴＦＴのチャネル層は大部分が非晶質シリコン層であり、その場合、ＴＦＴの移動度は約０．５ｃｍ２／Ｖｓである。しかし、ディスプレイの大型化につれ、高解像度および高周波数の駆動特性が要求され、より高い移動度を有する高性能ＴＦＴ技術が必要とされる。したがって、前記非晶質シリコン層より移動度が高い酸化物半導体物質層、例えばＺｎＯ系（ｂａｓｅｄ）物質層を前記薄膜トランジスタのチャネル層として使用するための研究が進んでいる。ＺｎＯ系の物質層のうち一つであるＧａ−Ｉｎ−Ｚｎ−Ｏ層の移動度は、非晶質シリコン層の移動度の数十倍以上という優れた半導体特性を呈する。
しかし、前記のような酸化物半導体物質が外部光に露出する場合、Ｖｔｈ（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）がシフトするなどの特性の変化が現れ、それによりＴＦＴ特性が低下する問題点がある。
したがって、本発明が解決しようとする課題は、酸化物半導体層の外部光への露出を防止することによって、特性が向上したＴＦＴを提供することである。
本発明が解決しようとする他の技術的課題は、前記のようなＴＦＴの製造方法を提供することである。
本発明が解決しようとするまた他の技術的課題は、前記のようなＴＦＴを利用した表示基板を提供することである。
本発明の課題は、以上で言及した課題に制限されず、言及されていない他の課題は次の記載から当業者に明確に理解できるであろう。
前記した技術的課題を解決するため、本発明に係る薄膜トランジスタは、酸化物半導体層と、前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成され、シリコン酸化物（ＳｉＯｘ）で形成される第１保護層と、前記酸化物半導体層と前記第１保護層との間に形成され、前記酸化物半導体層上に接触するように配置され、光を吸収する非晶質シリコン層であり、前記第１保護層と同一のパターンで形成された不透明層と、前記酸化物半導体層の一側に配置されたソース電極と、前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、前記酸化物半導体層に電界を印加するゲート電極と、前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含むことを特徴とする。
前記不透明層は、光を吸収できる物質からなることが好ましい。
前記酸化物半導体層は、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなされてもよい。より具体的には、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびガリウム（Ｇａ）を含む非晶質酸化物、または、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびハフニウム（Ｈｆ）を含む非晶質酸化物からなされてもよい。
例えば非晶質シリコン層を前記不透明層で利用し、シリコン酸化物を前記第１保護層で利用する場合、これらを同時に形成することが可能であり、これによって前記不透明層と前記第１保護層は同一のパターンで形成されてもよい。
一方、前記ゲート絶縁層は、シリコン酸化物を含んでもよい。
前述した他の技術的課題を達成するため、本発明に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に酸化物半導体物質を形成する段階と、前記酸化物半導体物質をパターンし、酸化物半導体パターンを形成する段階と、前記酸化物半導体パターン上に接触するように配置され、光を吸収する非晶質シリコン層で不透明層を形成する段階と、前記不透明層上にシリコン酸化物（ＳｉＯｘ）で形成される第１保護層を形成する段階と、前記不透明層と第１保護層を同時にパターニングし、同一のパターンで形成された不透明パターンと第１保護パターンを形成する段階と、前記酸化物半導体パターン上に配置され、ソース電極およびドレーン電極を含むデータ線パターンを形成する段階と、を含むことを特徴とする。
前記不透明パターンは、光を吸収できる物質で形成することが好ましい。
工程の単純化を考慮すると、前記第１保護パターンを形成する段階と前記不透明パターンを形成する段階は一つのマスクを使用して行われてもよい。
また、本発明に係る薄膜トランジスタの製造方法は、基板の上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に酸化物半導体層を形成する段階と、前記酸化物半導体層上に不透明層を形成する段階と、前記不透明層上に第１保護層を形成する段階と、前記不透明層と第１保護層を同時にパターニングして不透明パターンと第１保護パターンを形成する段階と、前記基板上に前記第１保護パターンおよび前記酸化物半導体層を覆うように金属層を形成する段階と、前記金属層と酸化物半導体層を同時にパターニングしてソース電極およびドレーン電極を含むデータ線およびパターンおよび酸化物半導体パターンを形成する段階と、を含むことを特徴にする。
また、前記技術的課題を達成するため、本発明に係る表示基板は、基板上に形成されたゲート線、前記ゲート線と交差するデータ線、前記ゲート線および前記データ線に接続された薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極を含む表示基板において、前記薄膜トランジスタは、酸化物半導体層と、前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成され、シリコン酸化物（ＳｉＯｘ）で形成される第１保護層と、前記酸化物半導体層と前記第１保護層との間に形成され、前記酸化物半導体層上に接触するように配置され、光を吸収する非晶質シリコン層であり、前記第１保護層と同一のパターンで形成された第１不透明層と、前記データ線に接続して前記酸化物半導体層の一側に配置されたソース電極と、前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、前記ゲート線と接続して前記酸化物半導体層に電界を印加するゲート電極と、前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含むことを特徴とする。
また、前述した技術的課題を達成するため、本発明に係る薄膜トランジスタの製造方法は、基板の上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に酸化物半導体層を形成する段階と、前記酸化物半導体層上に接触するように配置され、光を吸収する非晶質シリコン層で不透明層を形成する段階と、前記不透明層と第１保護層を同時にパターニングして不透明パターンと第１保護パターンを形成する段階と、前記基板上に前記第１保護パターンおよび前記酸化物半導体層を覆うように金属層を形成する段階と、前記金属層と酸化物半導体層を同時にパターニングしてソース電極およびドレーン電極を含むデータ線およびパターンおよび酸化物半導体パターンを形成する段階と、を含むことを特徴にする。
また、前述した技術的課題を達成するため、本発明に係る薄膜トランジスタの製造方法は、基板の上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁層を形成する段階と、前記ゲート絶縁層上に酸化物半導体層を形成する段階と、前記酸化物半導体層上に接触するように配置され、光を吸収する非晶質シリコン層で不透明層を形成する段階と、前記不透明層と第１保護層を同時にパターニングして不透明パターンと第１保護パターンを形成する段階と、前記基板上に前記第１保護パターンおよび前記酸化物半導体層を覆うように金属層を形成する段階と、前記金属層と酸化物半導体層を同時にパターニングしてソース電極およびドレーン電極を含むデータ線およびパターンおよび酸化物半導体パターンを形成する段階と、を含むことを特徴にする。
ここで、前記薄膜トランジスタは、前述した本発明による薄膜トランジスタと同一の特徴を有する。
一方、本発明による表示基板は、前記薄膜トランジスタと前記画素電極との間に形成され、前記ドレーン電極と前記画素電極の接続のためのコンタクトホールを有する第２保護層、および、前記第２保護層上に形成され、前記チャネル領域と重なる第２不透明層をさらに含んでもよい。
また、本発明による表示基板は、前記データ線下部に形成されたまた他の酸化物半導体層をさらに含んでもよい。例えば、前記データ線と前記酸化物半導体層を一つのマスクでパターニングする場合、前記酸化物半導体層は前記データ線に沿って形成されてもよい。
本発明の実施形態によれば少なくとも次のような効果がある。
すなわち、本発明の実施形態によれば、酸化物半導体層のチャネル領域が不透明層により覆われるので、前記酸化物半導体層に対する外部光の照射による前記酸化物半導体層の半導体特性の低下を防止できる。したがって、より信頼度が高い薄膜トランジスタを提供できる。
本発明による効果は、以上で例示した内容に制限されず、さらに多様な効果が本明細書内に含まれている。
以下、添付した図面を参照して本発明の好ましい実施形態についてより詳細に説明する。しかし、本発明は、下記の実施形態に限定されるものではなく、他の形態で具現されることもできる。ここで紹介する実施形態は開示された内容がより完全になるようにするため、また当業者に対して本発明の技術的思想と特徴を充分に伝えるために提供されるものである。図面において、各装置または膜（層）および領域の厚さは本発明が明確になるために誇張して示し、また各装置は、本明細書において説明されない多様な付加装置を備えてもよい。膜（層）が他の膜（層）または基板の上に位置するものと言及される場合、他の膜（層）または基板の上に直接形成される場合と、これらの間に追加的な膜（層）が介在する場合がある。
図１および図２は、本発明の１実施形態による薄膜トランジスタを示す。
図１および図２を参照すると、基板１０の上にゲート電極２０、およびゲート電極２０を覆うゲート絶縁層３０が配置される。ゲート絶縁層３０は、例えばシリコン酸化物（ＳｉＯｘ）の単一膜、またはシリコン窒化物（ＳｉＮｘ）とシリコン酸化物（ＳｉＯｘ）の二重膜で形成される。
ゲート絶縁層３０の上には酸化物半導体層４０が配置される。酸化物半導体層４０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなる。酸化物半導体層４０は、例えばＺｎ酸化物またはＩｎ−Ｚｎ複合酸化物にガリウム（Ｇａ）またはハフニウム（Ｈｆ）が添加されたものであってもよい。より具体的には、非晶質酸化物層は、例えばＩｎ２Ｏ３−Ｇａ２Ｏ３−ＺｎＯの形態で存在するＧａ−Ｉｎ−Ｚｎ−Ｏ層、またはＨｆＯ２−Ｉｎ２Ｏ３−ＺｎＯの形態で存在するＨｆ−Ｉｎ−Ｚｎ−Ｏ層である。
酸化物半導体層４０の上には不透明層５０が配置される。不透明層５０は例えば非晶質シリコン（ａ−Ｓｉ）層で形成される。非晶質シリコンは、バンドギャップ（ｂａｎｄ ｇａｐ）が１．８ｅＶ程度と小さいので、光の吸収に有利である。不透明層５０は、酸化物半導体層４０の全面を覆うように形成されてもよいが、図１および図２に示すように酸化物半導体層４０のチャネル領域を覆うように酸化物半導体層４０の一部を覆って形成されてもよい。このように前記チャネル領域を不透明層５０で覆うことによって、外部からの酸化物半導体層４０に対する照射光を遮断できる。
不透明層５０の上には第１保護層６０が配置される。第１保護層６０は、エッチストッパー（ｅｔｃｈ ｓｔｏｐｐｅｒ）層として機能し、後述するソースおよびドレーン電極のパターニング時に酸化物半導体層４０のチャネル領域を保護する。第１保護層６０は、例えばシリコン酸化物（ＳｉＯｘ）層で形成される。一方、不透明層５０として非晶質シリコン（ａ−Ｓｉ）層を利用し、第１保護層６０としてシリコン酸化物（ＳｉＯｘ）を利用する場合、不透明層５０と第１保護層６０を同時にパターニングできる。この場合、図１および図２に示すように第１保護層６０と不透明層５０が実質的に同一のパターンで形成される。図２には第１保護層６０および不透明層５０を長方形状に形成した場合について示すが、第１保護層６０および不透明層５０の形状は多様に変形できる。また、図示していないが、不透明層５０を第１保護層６０の上に配置してもよい。
第１保護層６０の上には、酸化物半導体層４０の一部と重なるソース電極７０、およびソース電極７０と分離したドレーン電極８０が配置される。ソース電極７０およびドレーン電極８０は金属層で形成される。このとき、前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成される。
以下、本発明の第２実施形態による薄膜トランジスタについて説明する。前述した第１実施形態の薄膜トランジスタと同一の構成については具体的な説明を省略する。
図３および図４は、本発明の第２実施形態による薄膜トランジスタを示す。
図示するように、基板１１０の上にゲート電極１２０およびゲート電極１２０を覆うゲート絶縁層１３０が形成される。ゲート絶縁層１３０上の酸化物半導体層１４０が配置される。酸化物半導体層１４０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなる。
酸化物半導体層１４０のチャネル領域の上には不透明層１５０および第１保護層１６０が連続して配置される。不透明層１５０は、例えば非晶質シリコン（ａ−Ｓｉ）層で形成され、第１保護層１６０は、例えばシリコン酸化物（ＳｉＯｘ）層で形成される。第１実施形態の場合と同様に、不透明層１５０は第１保護層１６０の上に配置されてもよい。
第１保護層１６０の上には、酸化物半導体層１４０の一部と重なるソース電極１７０、およびソース電極１７０と分離したドレーン電極１８０が配置される。ソース電極１７０およびドレーン電極１８０は金属層で形成される。このとき、前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成される。本実施形態においては、図３および図４に示すように、ソース電極１７０およびドレーン電極１８０は、前記チャネル領域を除いては酸化物半導体層１４０と実質的に同一の平面形状を有する。このような形状は、ソース電極１７０およびドレーン電極１８０と酸化物半導体１４０を一つのマスクでパターニングすることによって作られることができ、この場合、生産費用を減らすことができる。
前記第１実施形態および第２実施形態では、半導体層のチャネル領域がゲート電極の上部に形成される場合についてのみ説明したが、前記チャネル領域がゲート電極の下部に形成される構造においても本発明が適用されるのはもちろんである。
以下、図５ないし図８を参照して前述した本発明の第１実施形態による薄膜トランジスタの製造方法について説明する。
図５ないし図８は、本発明の第１実施形態による薄膜トランジスタの製造方法を工程順に示す。
図５を参照すると、基板１０の上にゲート電極２０を形成した後に基板１０の上にゲート電極２０を覆うゲート絶縁層３０を形成する。ゲート絶縁層３０は、例えば基板１０上にシリコン酸化物（ＳｉＯｘ）単一層を蒸着して形成するか、または、シリコン窒化物（ＳｉＮｘ）およびシリコン酸化物（ＳｉＯｘ）を連続して蒸着して形成する。
図６を参照すると、ゲート絶縁層３０の上に酸化物半導体物質をＰＶＤ、ＣＶＤ、ＡＬＤまたはＳｏｌｕｔｉｏｎ Ｐｒｏｃｅｓｓなどの工程により塗布した後、パターニングして酸化物半導体層４０を形成する。酸化物半導体層４０は例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物から形成する。例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程によりＧａ−Ｉｎ−Ｚｎ−Ｏ酸化物半導体層を形成する場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＧａ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。また、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程によりＨｆ−Ｉｎ−Ｚｎ−Ｏ酸化物半導体を形成する場合、ＨｆＯ２、Ｉｎ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＨｆ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。
次に、図示していないが、酸化物半導体層４０の上に、例えば非晶質シリコン（ａ−Ｓｉ）層およびシリコン酸化物（ＳｉＯｘ）層を連続して蒸着する。前記蒸着された二つの層を一つのマスクを使用して同時にパターニングし、図７に示すように不透明層５０および第１保護層６０を形成する。前記パターニングは、前記非晶質シリコン層および前記シリコン酸化物層を一括して乾式エッチング（ｄｒｙ ｅｔｃｈ）する工程を含む。不透明層５０および第１保護層６０は、酸化物半導体層４０の全面を覆うようにパターニングするか、または、図７に示すようにチャネル領域を覆うように酸化物半導体層４０の一部を覆ってパターニングする。
図８を参照すると、基板１０の上に第１保護層６０および酸化物半導体層４０を覆う金属層（図示せず）を形成した後、前記金属層をパターニングし、ソース電極７０およびドレーン電極８０を形成する。前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成する。
以下、図９ないし図１４を参照して前述した本発明の第２実施形態による薄膜トランジスタの製造方法について説明する。前述した第１実施形態の薄膜トランジスタの製造方法と同一の工程については具体的な説明を省略する。
図９ないし図１４は、本発明の第２実施形態による薄膜トランジスタの製造方法を工程順に示す。
図９を参照すると、基板１１０の上にゲート電極１２０およびゲート絶縁層１３０を形成する。
図１０を参照すると、基板１１０の上にゲート絶縁層１３０を覆う非晶質酸化物層１３９を形成する。非晶質酸化物層１３９は、ＰＶＤ、ＣＶＤ、ＡＬＤまたはＳｏｌｕｔｉｏｎ Ｐｒｏｃｅｓｓなどの工程で形成される。例えばスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程により非晶質Ｇａ−Ｉｎ−Ｚｎ−Ｏ層を形成する場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＧａ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。また、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程によりＨｆ−Ｉｎ−Ｚｎ−Ｏ酸化物半導体を形成する場合、ＨｆＯ２、Ｉｎ２Ｏ３およびＺｎＯで形成された各々のターゲットを利用するか、またはＨｆ−Ｉｎ−Ｚｎ酸化物の単一ターゲットを利用する。
図１１を参照すると、非晶質酸化物層１３９の上に不透明層１５０および第１保護層１６０を形成する。不透明層１５０および第１保護層１６０は、非晶質酸化物層１３９の上に、例えば非晶質シリコン（ａ−Ｓｉ）層およびシリコン酸化物（ＳｉＯｘ）層を連続して蒸着した後、一括的に乾式エッチング（ｄｒｙ ｅｔｃｈ）し、パターニングできる。
図１２を参照すると、基板１１０の上に第１保護層１６０および非晶質酸化物層１３９を覆う金属層１６５を形成する。前記金属層は、例えば、Ａｌ、Ｍｏ、ＴｉおよびＣｕのうち少なくとも一つを含む単一層または多重層で形成する。
図１３を参照すると、金属層１６５の上に感光膜パターン３００を形成する。図１３に示すように、感光膜パターン３００は薄膜トランジスタのチャネルが形成される領域上の金属層１６５を露出するようにパターニングされる。
図１４を参照すると、感光膜パターン３００をマスクとし、金属層１６５および非晶質酸化物層１３９を一括して湿式エッチング（ｗｅｔ ｅｔｃｈ）し、ソース電極１７０、ドレーン電極１８０、および酸化物半導体層１４０を形成する。このようにソース電極１７０およびドレーン電極１８０を酸化物半導体層１４０と同時にパターニングするので、ソース電極１７０およびドレーン電極１８０と、酸化物半導体層１４０は、ソース電極１７０とドレーン電極１８０の離隔部分を除いて実質的に同一の平面形状を有する。また、この場合、ソース電極１７０およびドレーン電極１８０と酸化物半導体層１４０とを一つのマスクでパターニングするので、製造費用を削減できる。
以下、図１５および図１６を参照して本発明の第１実施形態による薄膜トランジスタを利用した表示基板について説明する。前述した第１実施形態による薄膜トランジスタと同一の構成に対しては詳しい説明を省略する。
図１５は、本発明の第１実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示すものであり、図１６は、図１５に示すＶＩ−ＶＩ’に沿って切断した断面図である。
図１５および図１６を参照すると、基板１０の上に第１方向（例えば、図１５では水平方向）に延長されたゲート線１９、ゲート線１９と絶縁され前記第１方向と交差する第２方向に延長されたデータ線６９、およびゲート線１９とデータ線６９の交差箇所の近傍に第１実施形態による薄膜トランジスタが配置される。
前記薄膜トランジスタは、ゲート線１９に接続されたゲート電極２０、ゲート電極２０を覆うゲート絶縁層３０、ゲート絶縁層３０の上に形成されゲート電極２０と重なる酸化物半導体層４０、データ線６９に接続されたソース電極７０、および酸化物半導体層４０のチャネル領域を介してソース電極７０と分離したドレーン電極８０を含む。
また、酸化物半導体層４０と、ソース電極７０およびドレーン電極８０との間には、前記チャネル領域と重なった不透明層５０および不透明層５０を覆う第１保護層６０が配置される。不透明層５０は、例えば非晶質シリコン（ａ−Ｓｉ）層で形成される。非晶質シリコンは、バンドギャップ（ｂａｎｄ ｇａｐ）が１．８ｅＶ程度と小さいので、光の吸収に有利であり、酸化物半導体層４０に対する光の照射による酸化物半導体層の半導体特性の劣化を防止できる。第１保護層６０は、例えばシリコン酸化物（ＳｉＯｘ）層で形成される。図１５および図１６に示すように不透明層５０および第１保護層６０は同一のパターンで形成できる。図１５には不透明層５０および第１保護層６０が長方形状に形成された場合を示しているが、これに制限されるものではなく、多様な形状でパターニングされてもよい。図示していないが、不透明層５０は第１保護層６０の上に配置されてもよい。
基板１０の上には、ゲート線１９、データ線６９、および、ドレーン電極８０の一部を除いた前記薄膜トランジスタを覆う第２保護層９０が形成される。第２保護層９０は例えばシリコン窒化物（ＳｉＮｘ）単一層、またはシリコン酸化物（ＳｉＯｘ）とシリコン窒化物（ＳｉＮｘ）の複合層で形成されてもよい。図示していないが、前記チャネル領域と重なる第２保護層９０の上には追加の不透明層が形成されてもよく、この場合、酸化物半導体層４０に対する外部からの照射光をさらに効果的に遮断できる。
第２保護層９０の上には、第２保護層９０に形成されたコンタクトホール９５を介してドレーン電極８０と接続される画素電極１００が形成される。画素電極１００は例えば、ＩＴＯまたはＩＺＯのような透明伝導性物質から作られる。
以下、図１７および図１８を参照して本発明の第２実施形態による薄膜トランジスタを利用した表示基板について説明する。前述した第２実施形態による薄膜トランジスタおよび前述した第１実施形態による薄膜トランジスタを利用した表示基板と同一の構成については詳しい説明を省略する。
図１７は、本発明の第２実施形態による薄膜トランジスタを利用した表示基板の一画素を概略的に示すものであり、図１８は、図１７に示すＶＩＩＩ−ＶＩＩＩ’に沿って切断した断面図である。
図１７および図１８を参照すると、基板１１０の上に第１方向（例えば、図１７では水平方向）に延長されたゲート線１１９、ゲート線１１９と絶縁され前記第１方向と交差する第２方向に延長されたデータ線１６９、およびゲート線１１９とデータ線１６９の交差箇所の近傍に第２実施形態による薄膜トランジスタが配置される。
前記薄膜トランジスタは、ゲート線１１９に接続されたゲート電極１２０、ゲート電極１２０を覆うゲート絶縁層１３０、ゲート絶縁層１３０の上に形成されゲート電極１２０と重なる酸化物半導体層１４０、データ線１６９に接続されたソース電極１７０、および酸化物半導体層１４０のチャネル領域を介してソース電極１７０と分離したドレーン電極１８０を含む。
なお、以上第１、第２の実施形態を通じて、各々図１５、図１７に示すように、ゲート電極２０（１２０）はゲート線１９（１１９）から同一層内で延伸され、ソース電極７０（１７０）はデータ線６９（１６９）から同一層内で延伸されているが、このような「延伸」は「接続」の１実施例であって、ゲート電極とゲート線が別個の層で形成され、例えばその層間に設けたコンタクトホールを介して接続されてもよく、ソース電極とデータ線が別個の層で形成され、例えばその層間に設けたコンタクトホールを介して接続されてもよい、ことはいうまでもない。
なお、以上第１、第２の実施形態を通じて、各々図１５、図１７に示すように、ゲート電極２０（１２０）はゲート線１９（１１９）から同一層内で延伸され、ソース電極７０（１７０）はデータ線６９（１６９）から同一層内で延伸されているが、このような「延伸」は「接続」の１実施例であって、ゲート電極とゲート線が別個の層で形成され、例えばその層間に設けたコンタクトホールを介して接続されてもよく、ソース電極とデータ線が別個の層で形成され、例えばその層間に設けたコンタクトホールを介して接続されてもよい、ことはいうまでもない。
図１７および図１８に示すように、本実施形態による表示基板の酸化物半導体層１４０は、チャネル領域を除いてはデータ線１６９、ソース電極１７０、およびドレーン電極１８０と実質的に同一の平面形状を有する。したがって、前述の第１実施形態による表示基板の場合とは異なり、データ線１６９の下部にも酸化物半導体層１４０が形成される。
酸化物半導体層１４０と、ソース電極１７０およびドレーン電極１８０との間には、前記チャネル領域と重なった不透明層１５０および不透明層１５０を覆う第１保護層１６０が配置される。図示していないが、不透明層１５０は第１保護層１６０の上に配置されてもよい。
基板１１０の上には、ゲート線１１９、データ線１６９、およびドレーン電極１８０の一部を除いた前記薄膜トランジスタを覆う第２保護層１９０が形成される。図示していないが、前記チャネル領域と重なる第２保護層１９０の上には追加不透明層が形成されてもよく、この場合、酸化物半導体層１４０に対する外部からの照射光をさらに効果的に遮断できる。
第２保護層１９０の上には、第２保護層１９０に形成されたコンタクトホール１９５を介してドレーン電極１８０と接続される画素電極２００が形成される。画素電極２００は、例えば、ＩＴＯまたはＩＺＯのような透明伝導性物質から作られる。
以上、添付した図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更せず、他の具体的な形態で実施され得ることを理解できよう。したがって、上記実施形態は、すべての面で例示的なものであり、限定的でないものと理解されなければならない。
１０、１１０ 基板
１９，１１９ ゲート線
２０、１２０ ゲート電極
３０、１３０ ゲート絶縁層
４０、１４０ 酸化物半導体層
５０、１５０ 不透明層
６０、１６０ 第１保護層
６９、１６９ データ線
７０、１７０ ソース電極
８０、１８０ ドレーン電極
９０、１９０ 第２保護層
９５、１９５ コンタクトホール
１００、２００ 画素電極
１３９ 非晶質酸化物層
１６５ 金属層
３００ 感光膜パターン
１９，１１９ ゲート線
２０、１２０ ゲート電極
３０、１３０ ゲート絶縁層
４０、１４０ 酸化物半導体層
５０、１５０ 不透明層
６０、１６０ 第１保護層
６９、１６９ データ線
７０、１７０ ソース電極
８０、１８０ ドレーン電極
９０、１９０ 第２保護層
９５、１９５ コンタクトホール
１００、２００ 画素電極
１３９ 非晶質酸化物層
１６５ 金属層
３００ 感光膜パターン
Claims (19)
- 酸化物半導体層と、
前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成され、シリコン酸化物（ＳｉＯｘ）で形成される第１保護層と、
前記酸化物半導体層と前記第１保護層との間に形成され、前記酸化物半導体層上に接触するように配置され、光を吸収する非晶質シリコン層であり、前記第１保護層と同一のパターンで形成された不透明層と、
前記酸化物半導体層の一側に配置されたソース電極と、
前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、
前記酸化物半導体層に電界を印加するゲート電極と、
前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含むことを特徴とする薄膜トランジスタ。 - 前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびガリウム（Ｇａ）を含む非晶質酸化物からなることを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびハフニウム（Ｈｆ）を含む非晶質酸化物からなることを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記ゲート絶縁層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
- 基板上に形成されたゲート線、前記ゲート線と交差するデータ線、前記ゲート線および前記データ線に接続された薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極を含む表示基板において、
前記薄膜トランジスタは、
酸化物半導体層と、
前記酸化物半導体層のチャネル領域と重なるように前記酸化物半導体層の上に形成され、シリコン酸化物（ＳｉＯｘ）で形成される第１保護層と、
前記酸化物半導体層と前記第１保護層との間に形成され、前記酸化物半導体層上に接触するように配置され、光を吸収する非晶質シリコン層であり、前記第１保護層と同一のパターンで形成された第１不透明層と、
前記データ線に接続して前記酸化物半導体層の一側に配置されたソース電極と、
前記チャネル領域を介して前記ソース電極と対向するように前記酸化物半導体層の他側に配置されたドレーン電極と、
前記ゲート線と接続して前記酸化物半導体層に電界を印加するゲート電極と、
前記ゲート電極と前記酸化物半導体層との間に形成されたゲート絶縁層と、を含むことを特徴とする表示基板。 - 前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、またはハフニウム（Ｈｆ）のうち少なくとも一つを含む非晶質酸化物からなることを特徴とする請求項８に記載の表示基板。
- 前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびガリウム（Ｇａ）を含む非晶質酸化物からなることを特徴とする請求項９に記載の表示基板。
- 前記酸化物半導体層は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、およびハフニウム（Ｈｆ）を含む非晶質酸化物からなることを特徴とする請求項９に記載の表示基板。
- 前記第１不透明層は、前記第１保護層と実質的に同一のパターンで形成されることを特徴とする請求項９に記載の表示基板。
- 前記第１保護層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項９に記載の表示基板。
- 前記ゲート絶縁層は、シリコン酸化物（ＳｉＯｘ）を含むことを特徴とする請求項８に記載の表示基板。
- 前記薄膜トランジスタと前記画素電極との間に形成され、前記ドレーン電極と前記画素電極の接続のためのコンタクトホールを有する第２保護層、および、
前記第２保護層上に形成され、前記チャネル領域と重畳される第２不透明層をさらに含むことを特徴とする請求項８に記載の表示基板。 - 前記データ線下部に形成された酸化物半導体層をさらに含むことを特徴とする請求項８に記載の表示基板。
- 基板上にゲート電極を形成する段階と、
前記ゲート電極上にゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に酸化物半導体物質を形成する段階と、
前記酸化物半導体物質をパターンし、酸化物半導体パターンを形成する段階と、
前記酸化物半導体パターン上に接触するように配置され、光を吸収する非晶質シリコン層で不透明層を形成する段階と、
前記不透明層上にシリコン酸化物（ＳｉＯｘ）で形成される第１保護層を形成する段階と、
前記不透明層と第１保護層を同時にパターニングし、同一のパターンで形成された不透明パターンと第１保護パターンを形成する段階と、
前記酸化物半導体パターン上に配置され、ソース電極およびドレーン電極を含むデータ線パターンを形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法。 - 前記第１保護パターンを形成する段階と前記不透明パターンを形成する段階は、一つのマスクを使用することを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
- 基板の上にゲート電極を形成する段階と、
前記ゲート電極上にゲート絶縁層を形成する段階と、
前記ゲート絶縁層上に酸化物半導体層を形成する段階と、
前記酸化物半導体層上に接触するように配置され、光を吸収する非晶質シリコン層で不透明層を形成する段階と、
前記不透明層上に第１保護層を形成する段階と、
前記不透明層と第１保護層を同時にパターニングして不透明パターンと第１保護パターンを形成する段階と、
前記基板上に前記第１保護パターンおよび前記酸化物半導体層を覆うように金属層を形成する段階と、
前記金属層と酸化物半導体層を同時にパターニングしてソース電極およびドレーン電極を含むデータ線およびパターンおよび酸化物半導体パターンを形成する段階と、を含むことを特徴にする薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0129888 | 2009-12-23 | ||
| KR1020090129888A KR101711870B1 (ko) | 2009-12-23 | 2009-12-23 | 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011135086A JP2011135086A (ja) | 2011-07-07 |
| JP5823686B2 true JP5823686B2 (ja) | 2015-11-25 |
Family
ID=44149804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010288091A Active JP5823686B2 (ja) | 2009-12-23 | 2010-12-24 | 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9570621B2 (ja) |
| JP (1) | JP5823686B2 (ja) |
| KR (1) | KR101711870B1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012204548A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 表示装置およびその製造方法 |
| JP2013055080A (ja) * | 2011-08-31 | 2013-03-21 | Japan Display East Co Ltd | 表示装置および表示装置の製造方法 |
| CN102299104A (zh) * | 2011-09-20 | 2011-12-28 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
| JP6064353B2 (ja) * | 2011-09-27 | 2017-01-25 | 凸版印刷株式会社 | 薄膜トランジスタの製造方法 |
| JP5984354B2 (ja) * | 2011-10-07 | 2016-09-06 | 住友電気工業株式会社 | 半導体素子 |
| US9018629B2 (en) * | 2011-10-13 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP6122275B2 (ja) * | 2011-11-11 | 2017-04-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8878177B2 (en) | 2011-11-11 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| TWI497689B (zh) * | 2011-12-02 | 2015-08-21 | Ind Tech Res Inst | 半導體元件及其製造方法 |
| WO2013080516A1 (ja) * | 2011-12-02 | 2013-06-06 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法 |
| CN102569413A (zh) * | 2011-12-13 | 2012-07-11 | 华映视讯（吴江）有限公司 | 薄膜晶体管及其制造方法 |
| KR101292629B1 (ko) | 2011-12-15 | 2013-08-02 | 삼성코닝정밀소재 주식회사 | 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치 |
| JPWO2013108300A1 (ja) * | 2012-01-20 | 2015-05-11 | パナソニック株式会社 | 薄膜トランジスタ |
| US9048326B2 (en) | 2012-03-02 | 2015-06-02 | Samsung Display Co., Ltd. | Thin film transistor substrate and method of manufacturing the same |
| KR101960378B1 (ko) * | 2012-07-09 | 2019-07-16 | 엘지디스플레이 주식회사 | 증착 장비 |
| KR102002858B1 (ko) | 2012-08-10 | 2019-10-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| US9190527B2 (en) * | 2013-02-13 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of semiconductor device |
| US9373711B2 (en) | 2013-02-27 | 2016-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102127235B1 (ko) * | 2013-04-02 | 2020-06-29 | 엘지디스플레이 주식회사 | 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법 |
| KR102166272B1 (ko) * | 2013-05-23 | 2020-10-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 |
| KR102276146B1 (ko) * | 2013-09-10 | 2021-07-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| TW201515234A (zh) * | 2013-10-11 | 2015-04-16 | E Ink Holdings Inc | 主動元件及其製作方法 |
| KR102173492B1 (ko) * | 2013-11-06 | 2020-11-03 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 이의 제조방법 |
| KR101672091B1 (ko) * | 2014-02-25 | 2016-11-02 | 엘지디스플레이 주식회사 | 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 |
| CN103915379B (zh) * | 2014-03-24 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管阵列基板的制造方法 |
| JP6240692B2 (ja) * | 2016-02-15 | 2017-11-29 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
| US10804408B2 (en) | 2017-10-12 | 2020-10-13 | Applied Materials, Inc. | Process to reduce plasma induced damage |
| KR102428557B1 (ko) * | 2017-11-20 | 2022-08-02 | 엘지디스플레이 주식회사 | 가시광 흡수율이 향상된 산화물 반도체 포토 트랜지스터 및 그 제조 방법 |
| CN113097227B (zh) * | 2021-03-22 | 2022-10-21 | 北海惠科光电技术有限公司 | 薄膜晶体管、显示装置以及薄膜晶体管制备方法 |
| KR20230168890A (ko) | 2022-06-08 | 2023-12-15 | 경희대학교 산학협력단 | 가시광 감지를 위한 포토 트랜지스터 및 그의 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189672A (ja) | 1984-10-09 | 1986-05-07 | Agency Of Ind Science & Technol | 薄膜トランジスタ |
| JP2503615B2 (ja) | 1988-12-28 | 1996-06-05 | カシオ計算機株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP3163844B2 (ja) | 1993-06-07 | 2001-05-08 | 日本電気株式会社 | 逆スタガード型薄膜電界効果トランジスタの製造方法 |
| JP4493744B2 (ja) | 1998-12-28 | 2010-06-30 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法 |
| JP4461873B2 (ja) * | 2004-03-29 | 2010-05-12 | カシオ計算機株式会社 | 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法 |
| KR101425131B1 (ko) * | 2008-01-15 | 2014-07-31 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
| JP2009253204A (ja) * | 2008-04-10 | 2009-10-29 | Idemitsu Kosan Co Ltd | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
-
2009
- 2009-12-23 KR KR1020090129888A patent/KR101711870B1/ko active IP Right Grant
-
2010
- 2010-12-23 US US12/977,853 patent/US9570621B2/en active Active
- 2010-12-24 JP JP2010288091A patent/JP5823686B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101711870B1 (ko) | 2017-03-06 |
| KR20110072808A (ko) | 2011-06-29 |
| US9570621B2 (en) | 2017-02-14 |
| JP2011135086A (ja) | 2011-07-07 |
| US20110147740A1 (en) | 2011-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5823686B2 (ja) | 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板 | |
| KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| US9391097B2 (en) | Thin film transistor, array substrate and method of manufacturing the same and display device | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US8664654B2 (en) | Thin film transistor and thin film transistor array panel including the same | |
| CN103579227B (zh) | 薄膜晶体管基板及其制造方法 | |
| US9356153B2 (en) | Thin film transistor, display panel having the same and method of manufacturing the same | |
| US9324735B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| JP5792485B2 (ja) | 薄膜トランジスタ、その製造方法および薄膜トランジスタを利用した表示基板 | |
| US9726940B2 (en) | Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus | |
| US8852978B2 (en) | Method of fabricating a thin film transistor and method of fabricating an organic light-emitting display device | |
| JP5379331B2 (ja) | 半導体装置の製造方法 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2016165185A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US9281324B2 (en) | Array substrate, fabrication method thereof and display device | |
| KR20140067600A (ko) | 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법 | |
| US8633498B2 (en) | Display substrate and method of manufacturing the same | |
| US7923735B2 (en) | Thin film transistor and method of manufacturing the same | |
| GB2546667A (en) | Manufacturing method and device for thin flim transistor substrate | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| US9461066B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| US9178024B2 (en) | Thin film transistor display panel and manufacturing method thereof | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| US9171864B2 (en) | Display substrate and method of manufacturing the same | |
| WO2023108608A1 (zh) | 阵列基板及制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150728 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151008 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5823686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |