CN115132761A - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN115132761A CN115132761A CN202210781369.5A CN202210781369A CN115132761A CN 115132761 A CN115132761 A CN 115132761A CN 202210781369 A CN202210781369 A CN 202210781369A CN 115132761 A CN115132761 A CN 115132761A
- Authority
- CN
- China
- Prior art keywords
- display panel
- passivation
- conductive protection
- source
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002161 passivation Methods 0.000 claims abstract description 80
- 239000004020 conductor Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 29
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 14
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 14
- 239000007769 metal material Substances 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052802 copper Inorganic materials 0.000 claims description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000001012 protector Effects 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 11
- 238000000137 annealing Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910017107 AlOx Inorganic materials 0.000 description 2
- 229910003087 TiOx Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 2
- -1 IGZO Chemical class 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 210000003141 lower extremity Anatomy 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 210000001364 upper extremity Anatomy 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种显示面板，显示面板包括基板、氧化物有源部、栅极绝缘部、栅极、导电保护部、钝化部和源漏极。氧化物有源部设置于基板上，氧化物有源部包括半导体部和设置于半导体部两侧的导体部；栅极绝缘部设置于氧化物有源部上，且与半导体对应设置；栅极设置于栅极绝缘部上；导电保护部设置于导体部上，并与导体部接触，导电保护部与栅极间隔设置，导电保护部的材料包括金属氧化物导电材料和金属材料中的至少一种；钝化部设置于栅极和导电保护部上；源漏极设置于导电保护部以及氧化物有源部的一侧，且与导体部连接。使得钝化部与导体部之间的不容易发生反应，从而保证显示面板的性能。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板。
背景技术
目前，顶栅晶体管中，通过在有源层上方形成钝化层，且钝化层直接与导体部接触，而钝化层中一般采用TiOx或AlOx等形成，沉积形成钝化层时功率较高，导致钝化层容易与导体部进行反应，也即钝化层中的氧在溅射过程中容易进入有源层的导体部内，造成有源层内氧增加，氧空位相应减少而电阻上升，即使得器件因电阻增大开启异常。
发明内容
本申请实施例提供一种显示面板及其制备方法，以解决现有技术中钝化部与导体部之间容易发生反应的问题。
本申请提供一种显示面板，包括：
基板；
氧化物有源部，设置于所述基板上，所述氧化物有源部包括半导体部和设置于所述半导体部两侧的导体部；
栅极绝缘部，设置于所述氧化物有源部上，且与所述半导体部对应设置；
栅极，设置于所述栅极绝缘部上；
导电保护部，设置于所述导体部上，并与所述导体部接触，所述导电保护部与所述栅极间隔设置，所述导电保护部的材料包括金属氧化物导电材料和金属材料中的至少一种；
钝化部，所述钝化部设置于所述栅极和所述导电保护部上；以及
源漏极，所述源漏极设置于所述导电保护部以及所述氧化物有源部的一侧，且与所述导体部连接。
可选的，在本申请的一些实施例中，所述导电保护部中的含氧量小于钝化部中的含氧量。
可选的，在本申请的一些实施例中，所述钝化部的方块电阻大于且等于150Ω/sq，所述导电保护部的方块电阻小于150Ω/sq。
可选的，在本申请的一些实施例中，所述导电保护部的材料包括ITO、IZO、Cu和Fe中的至少一种，所述钝化部的材料包括氧化铝和氧化钛中的至少一种。
可选的，在本申请的一些实施例中，所述导电保护部的厚度小于所述栅极绝缘部的厚度。
可选的，在本申请的一些实施例中，所述显示面板还包括像素电极，所述像素电极设置于所述钝化部上，并与所述源漏极连接，所述半导体部在所述基板上的正投影位于所述像素电极在所述基板上的正投影之内。
可选的，在本申请的一些实施例中，所述源漏极设置于所述基板上，所述显示面板还包括缓冲层，所述缓冲层设置于所述源漏极和所述基板上，所述氧化物有源部设置于所述缓冲层上，所述导体部与所述源漏极连接，所述像素电极与导电保护部连接。
可选的，在本申请的一些实施例中，所述缓冲层中开设有通孔，所述通孔贯穿所述缓冲层以暴露所述源漏极，所述导体部延伸入所述通孔中与所述源漏极连接，所述显示面板还包括钝化保护部，所述钝化保护部设置于所述钝化部上，所述钝化保护部中开设有过孔，所述过孔贯穿所述钝化保护部和所述钝化部以暴露所述导电保护部，所述像素电极延伸入所述过孔中与所述导电保护部连接。
可选的，在本申请的一些实施例中，所述源漏极包括间隔且同层设置的源极和漏极；所述源极设置于一所述导体部下，并与一所源极连接；所述漏极设置于另一所述导体部下，并与另一导体部连接；所述半导体部在所述基板上的正投影位于所述漏极在所述基板上的正投影之内。
可选的，在本申请的一些实施例中，所述导电保护部还设置于所述缓冲层上。
本申请公开了一种显示面板，显示面板包括基板、氧化物有源部、栅极绝缘部、栅极、导电保护部、钝化部和源漏极。氧化物有源部设置于基板上，氧化物有源部包括半导体部和设置于半导体部两侧的导体部；栅极绝缘部设置于氧化物有源部上，且与半导体对应设置；栅极设置于栅极绝缘部上；导电保护部设置于导体部上，并与导体部接触，导电保护部与栅极间隔设置，导电保护部的材料包括金属氧化物导电材料和金属材料中的至少一种；钝化部设置于栅极和导电保护部上；源漏极设置于导电保护部以及氧化物有源部的一侧，且与导体部连接。在本申请中，通过在导体部与钝化部之间设置导电保护部，且导电保护部的材料包括金属氧化物导电材料和金属材料中的至少一种，使得钝化部与导体部之间不容易发生反应，从而保证显示面板的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的显示面板的第一种结构示意图。
图2是本申请实施例提供的显示面板的第二种结构示意图。
图3-图9是本申请实施例提供的显示面板的制备方法步骤流程示意图。
附图标记：
显示面板10；基板100；源漏极200；源极210；漏极220；缓冲层300；通孔301；氧化物有源部400；半导体部410；导体部420；栅极绝缘部500；栅极600；导电保护部700；钝化部800；钝化保护部900；过孔901；像素电极1000。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。在本申请中，“反应”可以为化学反应或物理反应。
本申请公开了一种显示面板。显示面板包括基板、氧化物有源部、栅极绝缘部、栅极、导电保护部、钝化部和源漏极。氧化物有源部设置于基板上，氧化物有源部包括半导体部和设置于半导体部两侧的导体部；栅极绝缘部设置于氧化物有源部上，且与半导体对应设置；栅极设置于栅极绝缘部上；导电保护部设置于导体部上，并与导体部接触，导电保护部与栅极间隔设置，导电保护部的材料包括金属氧化物导电材料和金属材料中的至少一种；钝化部设置于栅极和导电保护部上；源漏极设置于导电保护部以及氧化物有源部的一侧，且与导体部连接。
在本申请中，通过在导体部与钝化部之间设置导电保护部，且导电保护部的材料包括金属氧化物导电材料和金属材料中的至少一种，使得钝化部在形成的过程中或形成之后，不容易与导体部发生反应或扩散，从而避免氧化物有源部中的含氧量增加以及氧空位减少，从而避免氧化物有源部的电阻上升，从而避免显示面板开启异常，同时提高显示面板的封装效果，从而保证显示面板的性能。
以下进行详细说明：
请参阅图1，本申请提供一种显示面板10。显示面板10包括基板100、缓冲层300、源漏极220、氧化物有源部400、栅极绝缘部500、栅极600、导电保护部700、钝化部800、钝化保护部900和像素电极1000。
源漏极220设置于基板100上。具体的，源漏极220的材料包括Mo、Cu和合金中的至少一种。源漏极200包括间隔且同层设置的源极210和漏极220。
缓冲层300设置于基板100上。缓冲层300中开设有通孔301。通孔301贯穿缓冲层300以暴露源漏极200。
氧化物有源部400设置于基板100上。氧化物有源部400包括半导体部410和设置于半导体部410两侧的导体部420。具体的，氧化物有源部400设置于缓冲层300上。源极210设置于一导体部420下，并与一所源极210连接。漏极220设置于另一导体部420下，并与另一导体部420连接；半导体部410在基板100上的正投影位于漏极220在基板100上的正投影之内。氧化物有源部400的材料包括IGZO、IGZTO和IGTO等半导体金属氧化物。
在本申请中，半导体部410在基板100上的正投影设置为位于漏极220在基板100上的正投影之内，使得漏极220可以复用为遮光部，从而避免外界光线进入半导体部410中，从而保证了显示面板10的性能。
栅极绝缘部500设置于氧化物有源部400上，且与半导体部410对应设置。具体的，栅极绝缘部500的材料包括SiOx和SiNx中的至少一种。
栅极600设置于栅极绝缘部500上。源漏极200、氧化物有源部400、栅极600和栅极绝缘部500构成顶栅晶体管。
导电保护部700设置于导体部420上，并与导体部420接触。导电保护部700与栅极600间隔设置。导电保护部700的材料包括金属氧化物导电材料和金属材料中的至少一种。
在本申请中，在导体部420上设置导电保护部700，且导电保护部700的材料包括金属氧化物导电材料和金属材料中的至少一种，使得钝化部800在形成的过程中或形成之后，不容易与导体部420发生反应，从而避免氧化物有源部400中的含氧量增加以及氧空位减少，从而避免有源部的电阻上升，从而避免显示面板10开启异常，同时阻挡水氧进入晶体管中，从而提高显示面板10的封装效果，从而保证显示面板10的性能；在导体部420上设置导电保护部700，使得后续钝化部800采用等离子体蚀刻时，对导体部420造成损伤，从而保证了氧化物有源部400的品质，从而保证了显示面板10的性能。
在一实施例中，导电保护部700的材料包括ITO、IZO、Cu和Fe中的至少一种。
在另一实施例中，导电保护部700还设置于缓冲层300上。将导电保护部700设置于缓冲层300和半导体部410上，可以降低形成导电保护部700的精度要求，从而降低成本。
在一实施例中，导电保护部700的厚度w小于栅极绝缘部500的厚度k。在本申请中，导电保护部700的厚度w设置为小于栅极绝缘部500的厚度k，可以避免栅极600与导电保护部700因接触而出现短路问题，从而保证了显示面板10的性能。
在一实施例中，导电保护部700的厚度w为50-100纳米。具体的，导电保护部700的厚度w可以为50纳米、70纳米、80纳米或100纳米等。在本申请中，将导电保护部700的厚度w设置为50-100纳米，可以进一步避免栅极600与导电保护部700因接触而出现短路问题，从而保证了显示面板10的性能。
钝化部800设置于栅极600和导电保护部700上。具体的，钝化部800设置于缓冲层300、栅极600、栅极绝缘部500以及导电保护部700上。导电保护部700中的含氧量小于钝化部800中的含氧量。
在本申请中，导电保护部700中的含氧量设置为小于钝化部800中的含氧量，使得钝化部800在形成的过程中或形成之后，不容易与导体部420发生反应或者扩散，从而避免氧化物有源部400中的含氧量增加以及氧空位减少，从而避免氧化物有源部400的电阻上升，从而避免显示面板10开启异常，同时提高显示面板10的封装效果，从而保证显示面板10的性能。
在一实施例中，钝化部800的材料包括氧化铝和氧化钛中的至少一种。
在一实施例中，钝化部800的方块电阻大于且等于150Ω/sq。具体的，钝化部800的方块电阻可以为150Ω/sq、180Ω/sq、190Ω/sq或220Ω/sq等。导电保护部700的方块电阻小于150Ω/sq。具体的，导电保护部700的方块电阻可以为30Ω/sq、80Ω/sq、120Ω/sq或150Ω/sq等。在本申请中，将化部的方块电阻设置为大于且等于150Ω/sq，导电保护部700的方块电阻设置为小于150Ω/sq，使得导电保护部700中的含氧量小于钝化部800中的含氧量，从而使得钝化部800在形成的过程中或形成之后，不容易与导体部420发生反应或者不易向导体部420扩散，从而保证了显示面板10的性能。
钝化保护部900设置于钝化部800上。钝化保护部900中开设有过孔901。过孔901贯穿钝化保护部900和钝化部800以暴露导电保护部700。钝化保护部900的材料包括SiOx和SiNx中的至少一种。
像素电极1000设置于钝化部800上。半导体部410在基板上的正投影位于像素电极1000在基板100上的正投影之内。像素电极1000延伸入过孔901中与导电保护部700连接。像素电极1000的材料包括IZO和ITO等金属氧化物。
在本申请中，半导体部410在基板上的正投影设置为位于像素电极1000在基板100上的正投影之内，使得像素电极1000可以作为晶体管的封装层，进一步阻挡水汽进入半导体部410中，从而提高了晶体管的可靠性。
请参阅图2，需要说明的是，第二种结构和第一种结构的不同之处在于：将缓冲层去除，将源漏极200设置于钝化部800上，并通过过孔901与导体部420连接。钝化保护部900设置于源漏极200和钝化部800上。像素电极1000并通过过孔901与源漏极200连接。其他与第一种结构相同，此处不在赘述。
请参阅图3-图9，本申请还提供一种显示面板10的制备方法，用于制备本申请提供显示面板10。以下进行详细说明。
请参阅图3，在基板100上利用物理气相溅射沉积第一金属层，第一金属层经图形化处理形成源漏极200。
请参阅图4，然后，在源漏极200和基板100上采用化学气相沉积形成缓冲层材料，并进行退火处理以及图形化处理，缓冲层材料形成缓冲层300。
在本申请中，对缓冲层材料进行退火处理，以消除缓冲层材料中的杂质，从而避免杂质对缓冲层300的影响，从而保证显示面板10的性能。
在一实施例中，退火处理的时间为2-3h。具体的，退火处理的时间可以为2h、2.2h、2.6h或3h等。退火处理的温度为300-400℃。具体的，退火处理的温度可以为300℃、340℃、370℃或400℃等。
在本申请中，退火处理的时间设置为2-3h，退火处理的温度设置为300-400℃，进一步提高消除杂质的作用，从而进一步保证显示面板10的性能。
请参阅图5，然后，缓冲层300上形成有源层。
请参阅图6，然后，在缓冲层300和有源层上连续沉积栅极绝缘层和第二金属层，对第二金属层进行图形化处理形成栅极600，并采用栅极600自对准工艺完成栅极绝缘层的图形化，使得栅极绝缘层形成栅极绝缘部500。然后，对有源层进行等离子体处理，有源层形成氧化物有源部400。氧化物有源部400包括半导体部410和设置于半导体部410两侧的导体部420。
请参阅图7，然后，在导体部420、栅极600和栅极绝缘层上采用物理气相溅射沉积工艺形成氧化保护层，并进行图形化处理形成导电保护部700。导电保护部700的材料包括ITO、IZO、Cu和Fe中的至少一种。
请参阅图8，然后，在导电保护部700、栅极600和栅极绝缘部500上依次层叠溅射钝化层和钝化保护层，并进行等离子体处理，钝化层形成钝化部800，钝化保护层形成钝化保护部900。钝化部800的材料为AlOx或TiOx等。钝化保护部900的材料包括SiOx和SiNx中的至少一种。
请参阅图9，然后，在钝化保护部900上采用物理气相沉积工艺设置金属氧化物层，并将其图形化，形成像素电极1000。
在另一实施例中，在缓冲层300上形成氧化物有源部400之后，直接在缓冲层300和氧化物有源部400上形成导电保护部700，然后继续形成栅极绝缘部500和栅极600等膜层。
本申请公开了一种显示面板10，显示面板10包括基板100、氧化物有源部400、栅极绝缘部500、栅极600、导电保护部700、钝化部800和源漏极200。氧化物有源部400设置于基板100上，氧化物有源部400包括半导体部410和设置于半导体部410两侧的导体部420；栅极绝缘部500设置于氧化物有源部400上，且与半导体对应设置；栅极600设置于栅极绝缘部500上；导电保护部700设置于导体部420上，并与导体部420接触，导电保护部700与栅极600间隔设置，导电保护部700的材料包括金属氧化物导电材料和金属材料中的至少一种；钝化部800设置于栅极600和导电保护部700上；源漏极200设置于导电保护部700以及氧化物有源部400的一侧，且与导体部420连接。在本申请中，通过在导体部420与钝化部800之间设置导电保护部700，且导电保护部700的材料包括金属氧化物导电材料和金属材料中的至少一种，使得钝化部800在形成的过程中或形成之后，不容易与导体部420发生反应或扩散，从而避免氧化物有源部400中的含氧量增加以及氧空位减少，从而避免氧化物有源部400的电阻上升，从而避免显示面板10开启异常，同时提高显示面板10的封装效果，从而保证显示面板10的性能。
以上对本申请实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种显示面板，其特征在于，包括：
基板；
氧化物有源部，设置于所述基板上，所述氧化物有源部包括半导体部和设置于所述半导体部两侧的导体部；
栅极绝缘部，设置于所述氧化物有源部上，且与所述半导体部对应设置；
栅极，设置于所述栅极绝缘部上；
导电保护部，设置于所述导体部上，并与所述导体部接触，所述导电保护部与所述栅极间隔设置，所述导电保护部的材料包括金属氧化物导电材料和金属材料中的至少一种；
钝化部，所述钝化部设置于所述栅极和所述导电保护部上；以及
源漏极，所述源漏极设置于所述导电保护部以及所述氧化物有源部的一侧，且与所述导体部连接。
2.根据权利要求1所述的显示面板，其特征在于，所述导电保护部中的含氧量小于钝化部中的含氧量。
3.根据权利要求2所述的显示面板，其特征在于，所述钝化部的方块电阻大于且等于150Ω/sq，所述导电保护部的方块电阻小于150Ω/sq。
4.根据权利要求1所述的显示面板，其特征在于，所述导电保护部的材料包括ITO、IZO、Cu和Fe中的至少一种，所述钝化部的材料包括氧化铝和氧化钛中的至少一种。
5.根据权利要求1所述的显示面板，其特征在于，所述导电保护部的厚度小于所述栅极绝缘部的厚度。
6.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括像素电极，所述像素电极设置于所述钝化部上，并与所述源漏极连接，所述半导体部在所述基板上的正投影位于所述像素电极在所述基板上的正投影之内。
7.根据权利要求6所述的显示面板，其特征在于，所述源漏极设置于所述基板上，所述显示面板还包括缓冲层，所述缓冲层设置于所述源漏极和所述基板上，所述氧化物有源部设置于所述缓冲层上，所述导体部与所述源漏极连接，所述像素电极与导电保护部连接。
8.根据权利要求7所述的显示面板，其特征在于，所述缓冲层中开设有通孔，所述通孔贯穿所述缓冲层以暴露所述源漏极，所述导体部延伸入所述通孔中与所述源漏极连接，所述显示面板还包括钝化保护部，所述钝化保护部设置于所述钝化部上，所述钝化保护部中开设有过孔，所述过孔贯穿所述钝化保护部和所述钝化部以暴露所述导电保护部，所述像素电极延伸入所述过孔中与所述导电保护部连接。
9.根据权利要求8所述的显示面板，其特征在于，所述源漏极包括间隔且同层设置的源极和漏极；所述源极设置于一所述导体部下，并与一所源极连接；所述漏极设置于另一所述导体部下，并与另一导体部连接；所述半导体部在所述基板上的正投影位于所述漏极在所述基板上的正投影之内。
10.根据权利要求8所述的显示面板，其特征在于，所述导电保护部还设置于所述缓冲层上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210781369.5A CN115132761A (zh) | 2022-07-04 | 2022-07-04 | 显示面板 |
| PCT/CN2022/109047 WO2024007389A1 (zh) | 2022-07-04 | 2022-07-29 | 显示面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210781369.5A CN115132761A (zh) | 2022-07-04 | 2022-07-04 | 显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115132761A true CN115132761A (zh) | 2022-09-30 |
Family
ID=83382083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210781369.5A Pending CN115132761A (zh) | 2022-07-04 | 2022-07-04 | 显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115132761A (zh) |
| WO (1) | WO2024007389A1 (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102799038B (zh) * | 2012-07-25 | 2015-04-01 | 北京京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| CN104752516A (zh) * | 2013-12-27 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 氧化物半导体薄膜晶体管及其制造方法 |
| CN107507867A (zh) * | 2017-08-24 | 2017-12-22 | 京东方科技集团股份有限公司 | 顶栅自对准薄膜晶体管层叠结构及其制作方法 |
| CN108878295B (zh) * | 2018-07-03 | 2021-09-21 | 广州新视界光电科技有限公司 | 薄膜晶体管的制备方法及显示面板的制备方法 |
| JP7137979B2 (ja) * | 2018-07-09 | 2022-09-15 | キオクシア株式会社 | 半導体装置 |
| JP2020076951A (ja) * | 2018-09-19 | 2020-05-21 | シャープ株式会社 | 表示装置 |
| CN111403425B (zh) * | 2020-03-31 | 2023-04-14 | 成都京东方显示科技有限公司 | 阵列基板及其制作方法、显示面板 |
| CN113745243B (zh) * | 2021-07-30 | 2022-09-27 | 惠科股份有限公司 | 一种oled显示面板及其制备方法 |
| CN114447120A (zh) * | 2022-01-24 | 2022-05-06 | Tcl华星光电技术有限公司 | 显示面板 |
-
2022
- 2022-07-04 CN CN202210781369.5A patent/CN115132761A/zh active Pending
- 2022-07-29 WO PCT/CN2022/109047 patent/WO2024007389A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024007389A1 (zh) | 2024-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9355838B2 (en) | Oxide TFT and manufacturing method thereof | |
| JP3587537B2 (ja) | 半導体装置 | |
| US10748939B2 (en) | Semiconductor device formed by oxide semiconductor and method for manufacturing same | |
| US10134910B2 (en) | Semiconductor device and production method therefor | |
| WO2014020892A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US20150340455A1 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| US9224869B2 (en) | Semiconductor device and method for manufacturing same | |
| US20230095169A1 (en) | Thin film transistor substrate, manufacturing method thereof, and display panel | |
| US10461178B2 (en) | Method for manufacturing array substrate, array substrate and display panel | |
| CN110246900B (zh) | 半导体装置及其制造方法 | |
| CN110190031B (zh) | 一种薄膜晶体管基板的制备方法 | |
| JP2010243594A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| US20170330900A1 (en) | Semiconductor device and production method therefor | |
| KR101579453B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| CN114023768A (zh) | 阵列基板及其制备方法和显示面板 | |
| TW201515234A (zh) | 主動元件及其製作方法 | |
| CN115132761A (zh) | 显示面板 | |
| KR20080049208A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN110571226B (zh) | 一种显示面板及其制备方法 | |
| CN109860118B (zh) | 一种阵列基板及其制备方法 | |
| TWI819592B (zh) | 半導體裝置及其製作方法 | |
| US20240030230A1 (en) | Array substrate and preparation method thereof, and display panel | |
| US20240186336A1 (en) | Display panel and manufacturing method thereof | |
| US20220302285A1 (en) | Thin film transistor and method for manufacturing same, display panel and display device | |
| US20170170203A1 (en) | Ltps array substrate and manufactoring method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |