CN106601821A - 一种具有良好抗静电击穿能力的薄膜晶体管 - Google Patents

一种具有良好抗静电击穿能力的薄膜晶体管 Download PDF

Info

Publication number
CN106601821A
CN106601821A CN201610963226.0A CN201610963226A CN106601821A CN 106601821 A CN106601821 A CN 106601821A CN 201610963226 A CN201610963226 A CN 201610963226A CN 106601821 A CN106601821 A CN 106601821A
Authority
CN
China
Prior art keywords
high resistance
resistance area
film transistor
semiconductor layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610963226.0A
Other languages
English (en)
Inventor
李风浪
李舒歆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Yizheng Technology Co., Ltd.
Original Assignee
Dongguan Lianzhou Intellectual Property Operation and Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Lianzhou Intellectual Property Operation and Management Co Ltd filed Critical Dongguan Lianzhou Intellectual Property Operation and Management Co Ltd
Priority to CN201610963226.0A priority Critical patent/CN106601821A/zh
Publication of CN106601821A publication Critical patent/CN106601821A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种具有良好抗静电击穿能力的薄膜晶体管,包括基板、设置在基板上的栅极、设置在基板上且覆盖栅极的栅绝缘层、在栅绝缘层表面上的半导体层、以及设置在半导体层表面的源级和漏级,且源极与漏极相对设置,栅绝缘层中形成第一高阻区,电导率低于栅绝缘层,且第一高阻区横穿栅绝缘层;半导体层中形成第二高阻区,电导率低于半导体层,且第二高阻区横穿半导体层。本发明增加了薄膜晶体管在制造过程中的抗静电击穿能力。

Description

一种具有良好抗静电击穿能力的薄膜晶体管
技术领域
本发明涉及半导体技术领域,特别涉及一种薄膜晶体管。
背景技术
薄膜晶体管(Thin-Film Transistors,TFT)是场效应晶体管的一种,其制作方法是在衬底基板上沉积各种功能薄膜叠加而成,如绝缘层、半导体层及金属电极层。薄膜晶体管是液晶和有源矩阵有机发光二极管显示器的核心部件,其对显示器件的工作性能起到至关重要的作用。
薄膜晶体管制造工艺过程中通常会使得各金属电极聚集大量电荷,而TFT阵列基板上的栅金属层和源/漏金属层之间被栅绝缘层隔开,从而两个金属层之间极容易因为电荷的聚集而形成电势差,从而使得TFT阵列基板容易发生静电击穿现象,导致产品良率降低。
发明内容
本发明目的是提供一种具有良好抗静电击穿能力的薄膜晶体管。
为实现上述目的,本发明采用以下技术手段:
一种具有良好抗静电击穿能力的薄膜晶体管,包括基板、设置在基板上的栅极、设置在基板上且覆盖栅极的栅绝缘层、在栅绝缘层表面上的半导体层、以及设置在半导体层表面的源级和漏级,且源极与漏极相对设置,栅绝缘层中形成第一高阻区,电导率低于栅绝缘层,且第一高阻区横穿栅绝缘层;半导体层中形成第二高阻区,电导率低于半导体层,且第二高阻区横穿半导体层。
优选的,栅绝缘层材料为氮化硅、氧化硅或者氮氧化硅。
优选的,第一高阻区形成在栅绝缘层中部,第一高阻区材料与栅绝缘层同为氮化硅,且包含N-H键、Si-H键键结,但是第一高阻区N-H键、Si-H键含量小于栅绝缘层N-H键、Si-H键含量。
优选的,第一高阻区形成在栅绝缘层上部,第一高阻区材料与栅绝缘层同为氮化硅,且包含N-H键、Si-H键,但是第一高阻区N-H键、Si-H键含量小于栅绝缘层N-H键、Si-H键含量。
优选的,半导体层材料为氧化铟镓锌。
优选的,第二高阻区形成在半导体层中部。
优选的,第二高阻区材料为氧化镓锌。
优选的,源极以及漏极与半导体层之间形成氧化镓锌层。
优选的,氧化镓锌层由多层镓含量不同的氧化镓锌分层组成,镓含量沿着由半导体层至源极以及漏极侧方向逐渐增多。
优选的,栅极、源极以及漏极材料为Cr、W、Ti、Ta、Mo、Al、Cu等金属或其合金。
相对于现有技术,本发明具有以下优点:
本发明通过在栅绝缘层中形成第一高阻区,使得静电释放时,栅绝缘层中电流横向扩散,增加薄膜晶体管在制造过程中的抗静电击穿能力,在半导体层中形成第二高阻区,使得静电释放时,半导体层中电流横向扩散,增加薄膜晶体管在制造过程中的抗静电击穿能力,栅绝缘层与半导体层共同形成高阻区,两个方向相互促进,共同抑制栅极与源极以及漏极间因电势差而产生的静电释放,进一步提高薄膜晶体管在制造过程中的抗静电击穿能力。
附图说明
图1为本发明实施例1的结构示意图;
图2为本发明实施例1的结构示意图;
图3为本发明实施例1的结构示意图;
图4为本发明实施例1的结构示意图;
图5为本发明实施例1的结构示意图。
其中,附图标记说明如下:
10:基板;20:栅极;30:栅绝缘层;40:半导体层;50:源级;60:漏级;31:第一高阻区;41:第二高阻区;70:氧化镓锌层;71:氧化镓锌第一分层;72:氧化镓锌第二分层;73:氧化镓锌第三分层
具体实施方式
下面结合附图以及实施例对本发明进行介绍,实施例仅限于对本发明进行解释,并没有对本发明有任何限定作用。
实施例1
见图1所示,一种具有良好抗静电击穿能力的薄膜晶体管,包括基板10、设置在基板上的栅极20、设置在基板上且覆盖栅极的栅绝缘层30、在栅绝缘层表面上的半导体层40、以及设置在半导体层表面的源级50和漏级60,且源极50与漏极60相对设置,栅绝缘层30中形成第一高阻区31,电导率低于栅绝缘层30,且第一高阻区31横穿栅绝缘层30;半导体层40中形成第二高阻区41,电导率低于半导体层40,且第二高阻区41横穿半导体层40。
本实施例第一高阻区31形成在栅绝缘层30中部,第一高阻区31材料与栅绝缘层30同为氮化硅,且包含N-H键、Si-H键,但是第一高阻区31的N-H键、Si-H键含量小于栅绝缘层30的N-H键、Si-H键含量,N-H键、Si-H键的键长相对Si-N键、N-N键、Si-Si键的键长长,单位面积中含键长比较长的键较多,膜质相对比较疏松,电导率相对较大,而含键长比较短的键较多,膜质相对会比较致密,电导率相对较小,所以第一高阻区31电阻率大于栅绝缘层30电阻率,栅极与源极以及漏极间因电势差而产生静电释放时,电流流过部分栅绝缘层30后到达第一高阻区31,电阻率变大,电流横向扩散,增加了器件的抗静电击穿能力。
本实施例,半导体层40材料为氧化铟镓锌,第二高阻区41形成在半导体层40中部,并且第二高阻区41材料为氧化镓锌,氧化铟镓锌为在ZnO中添加In2O3和Ga2O3形成,In2O3和Ga2O3可以抑制ZnO的结晶,从而提高电子迁移率,In3+可以形成5s轨道,有利于电子的高速传输,Ga3+与O2-离子有很强的结合力,可以通过控制Ga含量来控制氧空位的含量,并最终实现对载流子浓度的调控;氧化镓锌中没有铟原子存在,因此载流子无法使用铟的5s轨道形成电传导,且氧化镓锌层中镓原子位于晶格间隙之间形成一散射中心,使氧化镓锌层中晶体结构产生形变,同时镓原子也会抑制氧缺陷的形成,因此氧化镓锌电导率小于氧化铟镓锌,第二高阻区41电阻率大于半导体层40,栅极与源极以及漏极间因电势差而产生静电释放时,电流流过部分半导体层40后到达第二高阻区41,电阻率变大,电流横向扩散,增加了器件的抗静电击穿能力,第二高阻区41形成在半导体层40中部,可以从两个方向横向扩散电流,抑制静电击穿,增加抗静电能力。
此外,本实施例基板可为是硬质基板,如玻璃基板,也可以是可挠式基板,如塑料基板;栅极、源极以及漏极材料为Cr、W、Ti、Ta、Mo、Al、Cu等金属或其合金。
实施例2
见图2所示,本实施例第一高阻区31形成在栅绝缘层30上部,其余结构与实施例1相同。
实施例3
见图3所示,在实施例1的基础上,本实施例源极以及漏极与半导体层之间形成氧化镓锌层70,氧化镓锌电导率低于半导体层的氧化铟镓锌,因此,一方面氧化镓锌层70起到类似第二高阻区的作用,进一步增强抗静电能力,另一方面,氧化镓锌层70的形成有利于减小截止漏电流,增加晶体管开关比。
实施例4
见图4所示,在实施例2的基础上,本实施例源极以及漏极与半导体层之间形成氧化镓锌层70。
实施例5
见图5所示,在实施例1的基础上,本实施例源极以及漏极与半导体层之间形成氧化镓锌层70,并且氧化镓锌层70由3层镓含量不同的氧化镓锌第一分层71、氧化镓锌第二分层72以及氧化镓锌第三分层73组成,镓含量沿着由半导体层40至源极50以及漏极60侧方向逐渐增多,既保证晶体管导通状态下足够大的迁移率,即电导率,又降低晶体管截止状态下的漏电流,增加开关比。

Claims (10)

1.一种具有良好抗静电击穿能力的薄膜晶体管,包括基板、设置在基板上的栅极、设置在基板上且覆盖栅极的栅绝缘层、在栅绝缘层表面上的半导体层、以及设置在半导体层表面的源级和漏级,且源极与漏极相对设置,其特征在于:栅绝缘层中形成第一高阻区,电导率低于栅绝缘层,且第一高阻区横穿栅绝缘层;半导体层中形成第二高阻区,电导率低于半导体层,且第二高阻区横穿半导体层。
2.根据权利要求1所述的一种具有良好抗静电击穿能力的薄膜晶体管,其特征在于:所述栅绝缘层材料为氮化硅、氧化硅或者氮氧化硅。
3.根据权利要求1所述的一种具有良好抗静电击穿能力的薄膜晶体管,其特征在于:所述第一高阻区形成在所述栅绝缘层中部,第一高阻区材料与栅绝缘层同为氮化硅,且包含N-H键、Si-H键键结,但是第一高阻区N-H键、Si-H键含量小于栅绝缘层N-H键、Si-H键含量。
4.根据权利要求1所述的一种具有良好抗静电击穿能力的薄膜晶体管,其特征在于:所述第一高阻区形成在所述栅绝缘层上部,第一高阻区材料与栅绝缘层同为氮化硅,且包含N-H键、Si-H键,但是第一高阻区N-H键、Si-H键含量小于栅绝缘层N-H键、Si-H键含量。
5.根据权利要求1所述的一种具有良好抗静电击穿能力的薄膜晶体管,其特征在于:所述半导体层材料为氧化铟镓锌。
6.根据权利要求1所述的一种具有良好抗静电击穿能力的薄膜晶体管,其特征在于:所述第二高阻区形成在所述半导体层中部。
7.根据权利要求1或5所述的一种具有良好抗静电击穿能力的薄膜晶体管,其特征在于:所述第二高阻区材料为氧化镓锌。
8.根据权利要求1或5所述的一种具有良好抗静电击穿能力的薄膜晶体管,其特征在于:所述源极以及漏极与所述半导体层之间形成氧化镓锌层。
9.根据权利要求8所述的一种具有良好抗静电击穿能力的薄膜晶体管,其特征在于:所述氧化镓锌层由多层镓含量不同的氧化镓锌分层组成,镓含量沿着由半导体层至源极以及漏极侧方向逐渐增多。
10.根据权利要求1所述的一种具有良好抗静电击穿能力的薄膜晶体管,其特征在于:所述栅极、源极以及漏极材料为Cr、W、Ti、Ta、Mo、Al、Cu等金属或其合金。
CN201610963226.0A 2016-11-04 2016-11-04 一种具有良好抗静电击穿能力的薄膜晶体管 Withdrawn CN106601821A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610963226.0A CN106601821A (zh) 2016-11-04 2016-11-04 一种具有良好抗静电击穿能力的薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610963226.0A CN106601821A (zh) 2016-11-04 2016-11-04 一种具有良好抗静电击穿能力的薄膜晶体管

Publications (1)

Publication Number Publication Date
CN106601821A true CN106601821A (zh) 2017-04-26

Family

ID=58590646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610963226.0A Withdrawn CN106601821A (zh) 2016-11-04 2016-11-04 一种具有良好抗静电击穿能力的薄膜晶体管

Country Status (1)

Country Link
CN (1) CN106601821A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299667A (zh) * 2021-05-10 2021-08-24 Tcl华星光电技术有限公司 Mled显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407427B1 (en) * 1999-11-05 2002-06-18 Hyundai Electronics Industries Co., Ltd. SOI wafer device and a method of fabricating the same
CN103247668A (zh) * 2012-02-06 2013-08-14 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
CN103904126A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
CN102664194B (zh) * 2012-04-10 2015-01-07 深超光电(深圳)有限公司 薄膜晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407427B1 (en) * 1999-11-05 2002-06-18 Hyundai Electronics Industries Co., Ltd. SOI wafer device and a method of fabricating the same
CN103247668A (zh) * 2012-02-06 2013-08-14 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
CN102664194B (zh) * 2012-04-10 2015-01-07 深超光电(深圳)有限公司 薄膜晶体管
CN103904126A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业(深圳)有限公司 薄膜晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299667A (zh) * 2021-05-10 2021-08-24 Tcl华星光电技术有限公司 Mled显示面板及其制备方法

Similar Documents

Publication Publication Date Title
KR102699702B1 (ko) 박막트랜지스터 어레이 기판
Yuan et al. High-performance amorphous indium gallium zinc oxide thin-film transistors with HfOxNy/HfO2/HfOxNy tristack gate dielectrics
CN104584200B (zh) 薄膜晶体管和显示装置
CN101719514B (zh) 场效应晶体管及其制造工艺
CN104733515B (zh) 薄膜晶体管及其制造方法,以及半导体装置
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104637952B (zh) 阵列基板及其制造方法
TW201306267A (zh) 薄膜電晶體構造,及具備該構造之薄膜電晶體與顯示裝置
CN102150247A (zh) 稳定的无定形金属氧化物半导体
KR102627305B1 (ko) 박막 트랜지스터 기판 및 표시 장치
CN102646715A (zh) 薄膜晶体管及其制造方法
CN104094409B (zh) 半导体装置及其制造方法
US20110156021A1 (en) Thin film transistor
CN107331698A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
CN105304651B (zh) 阵列基板、显示器及阵列基板的制备方法
KR101849268B1 (ko) 빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법
CN106601821A (zh) 一种具有良好抗静电击穿能力的薄膜晶体管
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN108288606A (zh) 一种薄膜晶体管阵列基板及制造方法和显示面板
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
Cheong et al. Effects of Interfacial Dielectric Layers on the Electrical Performance of Top‐Gate In‐Ga‐Zn‐Oxide Thin‐Film Transistors
JP5562384B2 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190104

Address after: Room 1303, Building B, Kangxin Garden, 569 Wensan Road, Xihu District, Hangzhou City, Zhejiang 310000

Applicant after: Hangzhou Yizheng Technology Co., Ltd.

Address before: 523000 productivity building 406, high tech Industrial Development Zone, Songshan Lake, Dongguan, Guangdong

Applicant before: Dongguan Lianzhou Intellectual Property Operation Management Co.,Ltd.

TA01 Transfer of patent application right
WW01 Invention patent application withdrawn after publication

Application publication date: 20170426

WW01 Invention patent application withdrawn after publication