CN105304651B - 阵列基板、显示器及阵列基板的制备方法 - Google Patents
阵列基板、显示器及阵列基板的制备方法 Download PDFInfo
- Publication number
- CN105304651B CN105304651B CN201510833681.4A CN201510833681A CN105304651B CN 105304651 B CN105304651 B CN 105304651B CN 201510833681 A CN201510833681 A CN 201510833681A CN 105304651 B CN105304651 B CN 105304651B
- Authority
- CN
- China
- Prior art keywords
- active layer
- substrate
- layer
- array substrate
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板包括基板、栅极、栅极绝缘层、第一有源层、源极、漏极及钝化层,所述栅极设置在所述基板的一个表面上;所述栅极绝缘层覆盖所述栅极上;所述第一有源层覆盖在所述栅极绝缘层上;其中,所述第一有源层中含有局部扩散的量子点金属;所述源极及漏极设置于所述第一有源层上,且分别位于所述栅极的两侧;所述钝化层覆盖在所述源极、漏极及第一有源层上。因此,本发明不仅提高了所述阵列基板的稳定性,且使得所述阵列基板具有广泛的应用。本发明还提供一种显示器及阵列基板的制作方法。
Description
技术领域
本发明涉及显示领域,尤其涉及一种阵列基板、显示器及阵列基板的制备方法。
背景技术
金属氧化物半导体薄膜晶体管以其良好的器件性能,较低的工艺成本,被认为是下一代平板显示中的关键技术。然而,随着显示器性能的提高,包括高分辨率,窄边框技术等,都对阵列基板中的薄膜晶体管迁移率提出更高的要求。相比目前高端显示器常用的低温多晶硅技术,较低的迁移率限制了金属氧化物半导体薄膜晶体管应用于驱动电路在玻璃上的集成化等,影响了显示器的稳定性及应用的广泛性。
发明内容
本发明提供一种阵列基板,显示器及阵列基板的制备方法,以提高显示器的稳定性及应用的广泛性。
本发明提供一种阵列基板,其中,所述阵列基板包括呈矩阵分布的多个金属氧化物半导体薄膜晶体管,所述金属氧化物半导体薄膜晶体管包括:
基板;
栅极,所述栅极设置在所述基板的一个表面上;
栅极绝缘层,所述栅极绝缘层覆盖所述栅极上;
第一有源层,所述第一有源层覆盖在所述栅极绝缘层上;其中,所述第一有源层中含有局部扩散的量子点金属;
源极及漏极,所述源极及漏极设置于所述第一有源层上,且分别位于所述栅极的两侧;
钝化层,所述钝化层覆盖在所述源极、漏极及第一有源层上。
其中,所述阵列基板还包括第二有源层,所述第二有源层设置于所述第一有源层上,所述源极及漏极设置于所述第二有源层上,所述钝化层覆盖在所述源极、漏极及第二有源层上。
其中,所述阵列基板还包括刻蚀阻挡层,所述刻蚀阻挡层设置于所述第一有源层上,所述源极及漏极设置于所述刻蚀阻挡层上,所述钝化层覆盖在所述源极、漏极及刻蚀阻挡层上。
其中,所述第一有源层中的量子点金属之间的间距相同。
本发明还提供一种显示器,其中,所述显示器包括上述的阵列基板。
本发明还提供一种阵列基板的制备方法,其中,所述阵列基板的制备方法包括:
提供一基板;
在所述基板上沉积金属膜层,以形成栅极,从而得到第一半成基板;
在所述第一半成基板上沉积栅极绝缘层,从而得到第二半成基板;
在所述第二半成基板上沉积第一有源层,从而得到第三半成基板;
在所述第一有源层内形成局部扩散的量子点金属,从而得到所述第四半成基板;
在所述第四半成基板上沉积金属膜层,以形成源极及漏极,以得到第五基板;
在所述第五基板上沉积钝化层,以使所述钝化层覆盖所述源极、漏极及第一有源层,从而得到所述阵列基板。
其中,所述“在所述第一有源层内形成局部扩散的量子点金属”包括:
在所述第一有源层上涂布有机高分子颗粒;
沉积金属膜层;
去除有机高分子颗粒,形成量子点金属;
高温退火,使量子点金属浸入所述第一有源层中,从而在所述第一有源层内形成局部扩散的量子点金属。
其中,所述有机高分子颗粒为球状。
其中,高温退火的温度在300到600摄氏度之间。
其中,在所述“高温退火,使量子点金属浸入所述第一有源层中,从而在第一有源层内形成局部扩散的量子点金属”之后还包括:
对所述第一有源层表面进行抛光处理,再沉积第二有源层,经过涂布光阻,曝光显影后形成光刻图形,再经过刻蚀后剥离光阻形成有源层图形。
本发明的阵列基板包括基板、栅极、栅极绝缘层、第一有源层、源极、漏极及钝化层,所述栅极设置在所述基板的一个表面上;所述栅极绝缘层覆盖所述栅极上;所述第一有源层覆盖在所述栅极绝缘层上;其中,所述第一有源层中含有局部扩散的量子点金属;所述源极及漏极设置于所述第一有源层上,且分别位于所述栅极的两侧;所述钝化层覆盖在所述源极、漏极及第一有源层上。因此,由于所述第一有源层中局部扩散的量子点金属,能够在纳米量级提高所述第一有源层的局部电导。当第一有源层中电子形成沟道时,由于增加电子在沟道中迁移的局部通道,从而提高了金属氧化物半导体薄膜晶体管的迁移率。因此,由所述金属氧化物半导体薄膜晶体管构成的阵列基板具有高迁移率,不仅提高了所述阵列基板的稳定性,且使得所述阵列基板具有广泛的应用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明第一方案第一较佳实施例提供的阵列基板的剖面结构示意图。
图2为本发明第一方案第二较佳实施例提供的阵列基板的剖面结构示意图。
图3为本发明第二方案较佳实施例提供的显示器的结构示意图。
图4为本发明第三方案较佳实施方式的阵列基板的制备方法的流程图。
图5至图11为本发明阵列基板的制备方法中各个步骤对应的制程的剖面图。
图12至图14为本发明阵列基板的制备方法中第105步对应的制程的剖面图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,本发明第一方案较佳实施例提供了一种阵列基板100。所述阵列基板100包括基板10、栅极20、栅极绝缘层30、第一有源层40、源极50、漏极60及钝化层70。
所述栅极20设置在所述基板10的一个表面上。
其中,所述基板10可以为玻璃基板。所述栅极20是在玻璃基板上沉积金属膜层,通过涂布光阻,曝光显影后形成光刻图形,再经过蚀刻后剥离光阻形成的。所述金属膜层可以采用AL,Mo,Cu,Ag等金属材料。
所述栅极绝缘层30覆盖所述栅极20上。
其中,栅极绝缘层30可以采用SiNx,SiOx等材料。
所述第一有源层40覆盖在所述栅极绝缘层30上。其中,所述第一有源层40中含有局部扩散的量子点金属42。
其中,所述第一有源层40可以为ZnO基、In2O3基、SnO2基材料等。所述第一有源层40中的量子点金属42之间的间距相同。
所述源极50及漏极60设置于所述第一有源层40上,且分别位于所述栅极20的两侧。
其中,所述源极50及漏极60是通过沉积金属膜层,经过涂布光阻,曝光显影后形成光刻图形,再经过蚀刻后剥离光阻形成。所述金属膜层采用AL,Mo,Cu,Ag等金属材料。
所述钝化层70覆盖在所述源极50、漏极60及第一有源层40上。
其中,所述钝化层80采用绝缘材料,防止水分和氧气影响其下层的稳定性,防止机械损伤,确保电学特性稳定。
需要说明的是,所述栅极20、所述栅极绝缘层30、所述第一有源层40、所述源极50、所述漏极60及所述钝化层70构成了金属氧化物半导体薄膜晶体管。
在本实施例中,所述阵列基板100包括基板10、栅极20、栅极绝缘层30、第一有源层40、源极50、漏极60及钝化层70。所述栅极20设置在所述基板10的一个表面上。所述栅极绝缘层30覆盖所述栅极20上。所述第一有源层40覆盖在所述栅极绝缘层30上。其中,所述第一有源层40中含有局部扩散的量子点金属42。所述源极50及漏极60设置于所述第一有源层40上,且分别位于所述栅极20的两侧。所述钝化层70覆盖在所述源极50、漏极60及第一有源层40上。因此,由于所述第一有源层40中局部扩散的量子点金属42,能够在纳米量级提高所述第一有源层40的局部电导。当第一有源层40中电子形成沟道时,由于增加电子在沟道中迁移的局部通道,从而提高了金属氧化物半导体薄膜晶体管的迁移率。因此,由所述金属氧化物半导体薄膜晶体管构成的阵列基板具有高迁移率,不仅提高了所述阵列基板100的稳定性,且使得所述阵列基板100具有广泛的应用。
请参阅图2,本发明第一方案第二较佳实施例提供一种阵列基板200。所述第二较佳实施例提供的阵列基板200与第一较佳实施例提供的阵列基板100相似,两者的区别在于:在第二较佳实施例中,所述阵列基板200还包括第二有源层210。所述第二有源层210设置于所述第一有源层40上。所述源极50及漏极60设置于所述第二有源层210上。所述钝化层70覆盖在所述源极50、漏极60及第二有源层210上。
在本实施方式中,所述第二有源层210用于减低金属氧化物半导体薄膜晶体管的关态电流,调节阈值电压。
在其他实施例中,所述阵列基板200也可以不包括第二有源层210。所述阵列基板200也可以包括刻蚀阻挡层(未示出)。所述刻蚀阻挡层设置于所述第一有源层上,所述源极及漏极设置于所述刻蚀阻挡层上,所述钝化层覆盖在所述源极、漏极及刻蚀阻挡层上。
请参阅图3,本发明第二方案较佳实施例提供一种显示器300。所述显示器300包括阵列基板、彩色滤光基板320及液晶层330。所述阵列基板与所述彩色滤光基板320相对设置,所述液晶层330设置在所述阵列基板和所述彩色滤光基板320之间。所述阵列基板为上述第一方案中第一较佳实施例的阵列基板100。由于所述阵列基板100在上述第一方案第一较佳实施例中已经进行了详细的描述,在此不再赘述。
在其他实施例中,所述阵列基板也可以为上述第一方案的第二实施例的阵列基板200。
在本实施例中,所述显示器300包括阵列基板100。所述阵列基板100包括基板10、栅极20、栅极绝缘层30、第一有源层40、源极50、漏极60及钝化层70。所述栅极20设置在所述基板10的一个表面上。所述栅极绝缘层30覆盖所述栅极20上。所述第一有源层40覆盖在所述栅极绝缘层30上。其中,所述第一有源层40中含有局部扩散的量子点金属42。所述源极50及漏极60设置于所述第一有源层40上,且分别位于所述栅极20的两侧。所述钝化层70覆盖在所述源极50、漏极60及第一有源层40上。因此,由于所述第一有源层40中局部扩散的量子点金属42,能够在纳米量级提高所述第一有源层40的局部电导。当第一有源层40中电子形成沟道时,由于增加电子在沟道中迁移的局部通道,从而提高了金属氧化物半导体薄膜晶体管的迁移率。因此,由所述金属氧化物半导体薄膜晶体管构成的阵列基板具有高迁移率,不仅提高了所述阵列基板100的稳定性,且使得所述阵列基板100具有广泛的应用。因此,所述显示器300的稳定性也相应提高。
请参阅图4,本发明第三方案较佳实施例提供一种阵列基板的制备方法,包括但不仅限于如下步骤。
步骤S101,提供一基板10(请参阅图5)。
其中,所述基板101可以为但不仅限于为玻璃基板。
步骤S102,在所述基板10上沉积金属膜层,以形成栅极20,从而得到第一半成基板(请参阅图6)。
其中,所述栅极20是在玻璃基板上沉积金属膜层,通过涂布光阻,曝光显影后形成光刻图形,再经过蚀刻后剥离光阻形成的。所述金属膜层可以采用AL,Mo,Cu,Ag等金属材料。
步骤S103,在所述第一半成基板上沉积栅极绝缘层30,从而得到第二半成基板(请参阅图7)。
其中,栅极绝缘层30可以采用SiNx,SiOx等材料。
步骤S104,在所述第二半成基板上沉积第一有源层,以形成第一有源层40,从而得到第三半成基板(请参阅图8)。
其中,所述第一有源层40可以为ZnO基、In2O3基、SnO2基材料等。
步骤S105,在所述第一有源层40内形成局部扩散的量子点金属42,从而得到第四半成基板(请参阅图9)。
步骤S106,在所述第四半成基板上沉积金属膜层,以形成源极50及漏极60,以得到第五基板,其中,所述源极50及漏极60设置于所述第一有源层40上,且分别位于所述栅极20的两侧(请参阅图10)。
其中,所述源极50及漏极60是通过沉积金属膜层,经过涂布光阻,曝光显影后形成光刻图形,再经过蚀刻后剥离光阻形成。所述金属膜层采用AL,Mo,Cu,Ag等金属材料。
步骤S107,在所述第五基板上沉积钝化层80,以使所述钝化层80覆盖所述源极50、漏极60及第一有源层40,从而得到所述阵列基板100(请参阅图11)。
其中,所述钝化层80采用绝缘材料,防止水分和氧气影响其下层的稳定性,防止机械损伤,确保电学特性稳定。
需要说明的是,所述栅极20、所述栅极绝缘层30、所述第一有源层40、所述源极50、所述漏极60及所述钝化层70构成了金属氧化物半导体薄膜晶体管。
在本实施例中,所述阵列基板的制作方法包括提供一基板10;在所述基板10上沉积金属膜层,以形成栅极20,从而得到第一半成基板;在所述第一半成基板上沉积栅极绝缘层30,从而得到第二半成基板;在所述第二半成基板上沉积有源层,以形成第一有源层40,从而得到第三半成基板;在所述第一有源层40内形成局部扩散的量子点金属42,从而得到第四半成基板;在所述第四半成基板上沉积金属膜层,以形成源极50及漏极60,以得到第五基板,其中,所述源极50及漏极60设置于所述第一有源层40上,且分别位于所述栅极20的两侧;在所述第五基板上沉积钝化层70,以使所述钝化层70覆盖所述源极50、漏极60及第一有源层40,从而得到所述阵列基板100。因此,由于所述第一有源层40中局部扩散的量子点金属42,能够在纳米量级提高所述第一有源层40的局部电导。当第一有源层40中电子形成沟道时,由于增加电子在沟道中迁移的局部通道,从而提高了金属氧化物半导体薄膜晶体管的迁移率。因此,由所述金属氧化物半导体薄膜晶体管构成的阵列基板具有高迁移率,不仅提高了所述阵列基板100的稳定性,且使得所述阵列基板100具有广泛的应用。
进一步地,在所述步骤105中,“在所述第一有源层内形成局部扩散的量子点金属42”包括:
在所述第一有源层40上涂布有机高分子颗粒44(请参阅图12)。其中,所述有机高分子颗粒44为球状。该有机高分子颗粒可以选择在10A到10000A之间。所述有机高分子颗粒的材料可以为聚氯乙烯等有机材料。
沉积金属膜层46(请参阅图13)。其中,所述金属膜层46的材质可以为Al,Mg,Ti等。所述金属膜层46的厚度在10A到200A之间。
去除有机高分子颗粒44,形成量子点金属42(请参阅图14)。其中,有机高分子颗粒44的去除可以通过酒精、丙酮等有机溶剂。
高温退火,使量子点金属42浸入所述第一有源层中,从而在第一有源层内形成局部扩散的量子点金属42(请参阅图9)。其中,退火温度可以选择在300到600摄氏度之间。
进一步地,在所述“高温退火使量子点金属42浸入所述第一有源层中,从而在第一有源层内形成局部扩散的量子点金属42”之后还包括:
对所述第一有源层40表面进行抛光处理,再沉积第二有源层,经过涂布光阻,曝光显影后形成光刻图形,再经过刻蚀后剥离光阻形成有源层图形。
需要说明的是,所述第二有源层的厚度为100到500A。所述第二有源层210用于减低金属氧化物半导体薄膜晶体管的关态电流,调节阈值电压。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,本领域普通技术人员可以理解实现上述实施例的全部或部分流程,并依本发明权利要求所作的等同变化,仍属于发明所涵盖的范围。
Claims (9)
1.一种阵列基板,其特征在于,所述阵列基板包括呈矩阵分布的多个金属氧化物半导体薄膜晶体管,所述金属氧化物半导体薄膜晶体管包括:
基板;
栅极,所述栅极设置在所述基板的一个表面上;
栅极绝缘层,所述栅极绝缘层覆盖所述栅极上;
第一有源层,所述第一有源层覆盖在所述栅极绝缘层上;其中,所述第一有源层中含有局部扩散的量子点金属,所述第一有源层用于提高所述金属氧化物半导体薄膜晶体管的电子迁移率;
源极及漏极,所述源极及漏极设置于所述第一有源层上,且分别位于所述栅极的两侧;
钝化层,所述钝化层覆盖在所述源极、漏极及第一有源层上;
第二有源层,所述第二有源层设置于所述第一有源层上,所述源极及漏极设置于所述第二有源层上,所述钝化层覆盖在所述源极、漏极及第二有源层上,所述第二有源层用于减低所述金属氧化物半导体薄膜晶体管的关态电流,调节阈值电压。
2.如权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括刻蚀阻挡层,所述刻蚀阻挡层设置于所述第一有源层上,所述源极及漏极设置于所述刻蚀阻挡层上,所述钝化层覆盖在所述源极、漏极及刻蚀阻挡层上。
3.如权利要求1所述的阵列基板,其特征在于,所述第一有源层中的量子点金属之间的间距相同。
4.一种显示器,其特征在于,所述显示器包括如权利要求1-3任意一项所述的阵列基板。
5.一种阵列基板的制备方法,其特征在于,所述阵列基板包括呈矩阵分布的多个金属氧化物半导体薄膜晶体管,所述阵列基板的制备方法包括:
提供一基板;
在所述基板上沉积金属膜层,以形成栅极,从而得到第一半成基板;
在所述第一半成基板上沉积栅极绝缘层,从而得到第二半成基板;
在所述第二半成基板上沉积第一有源层,从而得到第三半成基板;
在所述第一有源层内形成局部扩散的量子点金属,从而得到第四半成基板;
其中,所述第一有源层用于提高所述金属氧化物半导体薄膜晶体管的电子迁移率;
在所述第一有源层上沉积第二有源层,其中,所述第二有源层用于减低所述阵列基板中的金属氧化物半导体薄膜晶体管的关态电流,调节阈值电压;
在沉积了第二有源层的所述第四半成基板上沉积金属膜层,以形成源极及漏极,以得到第五基板,其中,所述源极及漏极覆盖在所述第二有源层上;
在所述第五基板上沉积钝化层,以使所述钝化层覆盖所述源极、漏极、第一有源层及第二有源层,从而得到所述阵列基板。
6.如权利要求5所述的阵列基板的制备方法,其特征在于,所述“在所述第一有源层内形成局部扩散的量子点金属”包括:
在所述第一有源层上涂布有机高分子颗粒;
沉积金属膜层;
去除有机高分子颗粒,形成量子点金属;
高温退火,使量子点金属浸入所述第一有源层中,从而在所述第一有源层内形成局部扩散的量子点金属。
7.如权利要求6所述的阵列基板的制备方法,其特征在于,所述有机高分子颗粒为球状。
8.如权利要求6所述的阵列基板的制备方法,其特征在于,高温退火的温度在300到600摄氏度之间。
9.如权利要求6所述的阵列基板的制备方法,其特征在于,所述“高温退火,使量子点金属浸入所述第一有源层中,从而在所述第一有源层内形成局部扩散的量子点金属”之后还包括:
对所述第一有源层表面进行抛光处理,再沉积第二有源层,经过涂布光阻,曝光显影后形成光刻图形,再经过刻蚀后剥离光阻形成有源层图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510833681.4A CN105304651B (zh) | 2015-11-25 | 2015-11-25 | 阵列基板、显示器及阵列基板的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510833681.4A CN105304651B (zh) | 2015-11-25 | 2015-11-25 | 阵列基板、显示器及阵列基板的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105304651A CN105304651A (zh) | 2016-02-03 |
CN105304651B true CN105304651B (zh) | 2018-07-20 |
Family
ID=55201689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510833681.4A Active CN105304651B (zh) | 2015-11-25 | 2015-11-25 | 阵列基板、显示器及阵列基板的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105304651B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106876479B (zh) | 2017-04-19 | 2020-03-06 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板 |
CN107452753B (zh) * | 2017-07-12 | 2019-07-12 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、显示面板 |
CN112086530B (zh) | 2020-09-01 | 2023-11-28 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
CN112103246A (zh) * | 2020-09-23 | 2020-12-18 | 福建华佳彩有限公司 | 一种tft阵列基板结构及制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103412450A (zh) * | 2013-07-26 | 2013-11-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN104882541A (zh) * | 2015-05-28 | 2015-09-02 | 福州大学 | 一种金属量子点/有机半导体复合导电沟道薄膜晶体管的制备方法 |
CN104993051A (zh) * | 2015-05-28 | 2015-10-21 | 福州大学 | 一种金属膜片阵列/有机半导体复合导电沟道薄膜晶体管的制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI325613B (en) * | 2006-07-20 | 2010-06-01 | Ind Tech Res Inst | Memory cell and fabricating method thereof |
-
2015
- 2015-11-25 CN CN201510833681.4A patent/CN105304651B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103412450A (zh) * | 2013-07-26 | 2013-11-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN104882541A (zh) * | 2015-05-28 | 2015-09-02 | 福州大学 | 一种金属量子点/有机半导体复合导电沟道薄膜晶体管的制备方法 |
CN104993051A (zh) * | 2015-05-28 | 2015-10-21 | 福州大学 | 一种金属膜片阵列/有机半导体复合导电沟道薄膜晶体管的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105304651A (zh) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3121840B1 (en) | Thin-film transistor and preparation method therefor, array substrate, and display panel | |
US10644165B2 (en) | Thin-film transistor, method of fabricating thin-film transistor, and display device | |
CN105304651B (zh) | 阵列基板、显示器及阵列基板的制备方法 | |
JP6398000B2 (ja) | 薄膜トランジスタアレイ基板 | |
US20160043227A1 (en) | Thin film transistor and manufacturing method thereof | |
CN102939658B (zh) | 薄膜晶体管 | |
JP2008199005A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR20150142619A (ko) | 그래핀 구조체 및 그 제조 방법 | |
CN102683422A (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
US10108291B2 (en) | Fabrication method of an array substrate | |
WO2013086909A1 (zh) | 阵列基板及其制造方法、显示装置 | |
CN108550625A (zh) | 一种薄膜晶体管及其制作方法 | |
CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
CN108376712A (zh) | 一种基于碘化亚铜的透明薄膜晶体管及制备方法 | |
KR101760839B1 (ko) | 박막 전극 및 박막 스택을 증착하기 위한 방법 | |
CN108183165B (zh) | 有机晶体管、阵列基板、显示装置及相关制备方法 | |
Hamlin et al. | Heterojunction transistors printed via instantaneous oxidation of liquid metals | |
KR20090066245A (ko) | 투명전도막 및 이의 제조방법 | |
CN104617151B (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 | |
CN105047675B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN107527926B (zh) | 主动阵列开关基板及其显示面板 | |
CN103730190B (zh) | 复合铜导电薄膜及其制备方法以及金属布线电路 | |
JP2012015357A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |