KR20150142619A - 그래핀 구조체 및 그 제조 방법 - Google Patents

그래핀 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR20150142619A
KR20150142619A KR1020150081426A KR20150081426A KR20150142619A KR 20150142619 A KR20150142619 A KR 20150142619A KR 1020150081426 A KR1020150081426 A KR 1020150081426A KR 20150081426 A KR20150081426 A KR 20150081426A KR 20150142619 A KR20150142619 A KR 20150142619A
Authority
KR
South Korea
Prior art keywords
base
defect
graphene layer
linking material
graphene
Prior art date
Application number
KR1020150081426A
Other languages
English (en)
Other versions
KR101777913B1 (ko
Inventor
성명모
김세준
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20150142619A publication Critical patent/KR20150142619A/ko
Application granted granted Critical
Publication of KR101777913B1 publication Critical patent/KR101777913B1/ko

Links

Images

Classifications

    • C01B31/0438—
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • C01B31/0446—
    • C01B31/0484—
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/20—Graphene characterized by its properties
    • C01B2204/22—Electronic properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/843—Gas phase catalytic growth, i.e. chemical vapor deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y10S977/847—Surface modifications, e.g. functionalization, coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

그래핀 구조체가 제공된다. 상기 그래핀 구조체는, 결함(defect)를 갖는 2차원 베이스 그래핀층(base graphene layer), 및 상기 베이스 그래핀층의 상기 결함에 제공되는 링킹 물질(linking material)을 포함한다.

Description

그래핀 구조체 및 그 제조 방법{Graphene structure and method of fabricating the same}
본 발명은 그래핀 구조체 및 그 제조 방법에 관련된 것으로, 보다 상세하게는, 베이스 그래핀층(base graphene layer)의 결함에 제공되는 링킹 물질(linking material)을 포함하는 그래핀 구조체 및 그 제조 방법에 관련된 것이다.
그래핀은 구조적, 화학적으로 매우 안정적이며, 양자역학적 특성으로 인해 매우 뛰어난 전기적 특성을 가지고 있다. 그래핀은 단결정 실리콘에 비해 약 100배 이상 빠르게 전자가 이동할 뿐만 아니라 구리에 비해 약 100배 많은 전류가 흐를 수 있다. 이러한 특성으로 인해 그래핀은 기존 물질을 대체할 차세대 소재로 주목 받고 있다.
일반적으로, 대면적으로 제조된 그래핀은 다결정체(polycrystal)로 형성되며, 이 경우, 결정립(grain) 및 결정립계(grain boundary)의 형상 및 수에 의해 그래핀의 전기적 특성이 결정된다. 이에 따라, 대한민국 특허공개공보 10-2013-0089041(출원번호 10-2012-0010384)에는 그래핀층의 내부에 결정립계를 포함하지 않는 단결정 형태의 그래핀층을 제조하기 위해, 그래핀 시드층으로부터 일 방향으로 그래핀층을 형성하는 방법이 개시되어 있다.
하지만, 단결정 그래핀층을 제조하기 위한 공정 조건이 까다롭고, 제조 수율에 문제가 있어, 다결정 그래핀층의 특성을 향상시키기 위한 연구개발이 필요한 상태이다.
대한민국 특허공개공보 10-2013-0089041
본 발명이 해결하고자 하는 일 기술적 과제는, 고신뢰성의 그래핀 구조체 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 높은 전도성을 갖는 그래핀 구조체 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 우수한 기계적 특성을 갖는 그래핀 구조체 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 높은 열전도도 특성을 갖는 그래핀 구조체 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 초저기체투과도 특성을 갖는 그래핀 구조체 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 고투명도, 고유연성 특성을 갖는 그래핀 구조체 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 다결정 그래핀보다 향상된 특성을 갖는 그래핀 구조체 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 베이스 그래핀층의 결함에 선택적으로 링킹 물질이 제공된 그래핀 구조체 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상기 기술적 과제를 해결하기 위해, 본 발명은 그래핀 구조체를 제공한다.
일 실시 예에 따르면, 상기 그래핀 구조체는, 결함(defect)를 갖는 베이스 그래핀층(base graphene layer), 및 상기 베이스 그래핀층의 상기 결함에 제공되는 링킹 물질(linking material)을 포함할 수 있다.
일 실시 예에 따르면, 상기 링킹 물질은, 상기 결함에 인접한 상기 베이스 그래핀층의 탄소와 결합될 수 있다.
일 실시 예에 따르면, 상기 링킹 물질은, 상기 베이스 그래핀층의 상기 결함에 선택적으로(selectively) 제공될 수 있다.
일 실시 예에 따르면, 상기 베이스 그래핀층의 상기 결함은 결정립계(grain boundary), 점 결함(point defect), 선 결함(line defect), 또는 sp3 혼성화 형태의 결함(sp3 hybridization type defect) 중에서 적어도 어느 하나를 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 그래핀층은 다결정(polycrystalline)일 수 있다.
일 실시 예에 따르면, 상기 결함에 인접한 상기 베이스 그래핀층의 탄소는 댕글링 본드(dangling bond)를 갖고, 상기 링킹 물질이 상기 댕글링 본드를 페시베이션(passivation)할 수 있다.
일 실시 예에 따르면, 상기 그래핀 구조체는, 상기 베이스 그래핀층으로 구성되고 제1 두께를 갖는 제1 부분, 및 상기 링킹 물질로 구성되고, 상기 제1 두께보다 두꺼운 제2 두께를 갖는 제2 부분을 포함할 수 있다.
일 실시 예에 따르면, 상기 결함에 인접한 상기 베이스 그래핀층의 탄소들은, 상기 링킹 물질에 의해 서로 연결되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 그래핀 구조체는, 다결정 2차원 그래핀층보다 높은 이동도, 높은 열전도도, 및 낮은 기체투과도를 가질 수 있다.
일 실시 예에 따르면, 상기 그래핀 구조체는, 다결정 2차원 그래핀층보다 높은 강도를 가질 수 있다.
일 실시 예에 따르면, 상기 그래핀 구조체의 홀 및 전자의 이동도가, 다결정 2차원 그래핀층의 홀(hole) 및 전자의 이동도보다 더 균일(homogeneous)할 수 있다.
일 실시 예에 따르면, 상기 베이스 그래핀층은 복수의 상기 결함을 포함하고, 복수의 상기 링킹 물질이 상기 복수의 결함에 제공되고, 상기 복수의 링킹 물질은 서로 동일한 물질로 형성될 수 있다.
상기 기술적 과제를 해결하기 위해, 본 발명은 그래핀 구조체의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 그래핀 구조체의 제조 방법은, 베이스 기판(base substrate)을 준비하는 단계, 상기 베이스 기판 상에, 결함을 갖는 2차원 베이스 그래핀층(base graphene layer)을 형성하는 단계, 및 상기 베이스 그래핀층 상에 소스(source)를 제공하여, 상기 베이스 그래핀층의 상기 결함에 링킹 물질(linking material)을 제공하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 링킹 물질을 제공하는 단계는, 원자층 증착법으로 수행될 수 있다.
일 실시 예에 따르면, 상기 원자층 증착법의 공정 온도에 따라서, 상기 그래핀 구조체의 면 저항 및 이동도가 조절될 수 있다.
일 실시 예에 따르면, 상기 원자층 증착법의 공정 온도는, 180℃ 이하일 수 있다.
일 실시 예에 따르면, 상기 베이스 그래핀층 상에 소스를 제공하는 단계는 복수회 수행되고, 상기 베이스 그래핀층 상에 소스를 제공하는 단계가 수행되는 횟수에 따라서, 상기 그래핀 구조체의 저항이 조절될 수 있다.
일 실시 예에 따르면, 상기 링킹 물질은, 상기 베이스 그래핀층의 상기 결함에 선택적으로 제공될 수 있다.
일 실시 예에 따르면, 상기 그래핀 구조체의 제조 방법은, 상기 베이스 기판 상에 전구체를 제공하는 단계가 수행되기 전, 상기 베이스 그래핀층을 다른 기판 상에 전사(transfer)하는 단계를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 그래핀 구조체의 제조 방법은, 상기 베이스 그래핀층의 상기 결함에 상기 링킹 물질을 제공한 후, 상기 베이스 그래핀층 및 상기 링킹 물질을 다른 기판으로 전사(transfer)하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 그래핀 구조체는, 결함을 갖는 베이스 그래핀층, 및 상기 베이스 그래핀층이 상기 결함에 제공되는 링킹 물질을 포함한다. 상기 결함에 제공되는 링킹 물질에 의해, 높은 전도성, 등 다양한 특성이 향상되고, 다결정 그래핀층보다 향상된 특성을 갖는 고신뢰성의 그래핀 구조체가 제공될 수 있다.
도 1은 본 발명의 실시 예에 따른 그래핀 구조체 및 그 제조 방법을 설명하기 위한 도면이다.
도 2a는 도 1의 X-X'에 대한 단면의 일 실시 예를 도시한 도면이다.
도 2b는 도 1의 X-X'에 대한 단면의 다른 실시 예를 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 그래핀 구조체 및 그 제조 방법을 설명하기 위한 모식도이다.
도 4는 본 발명의 실시 예에 따른 그래핀 구조체의 제조 방법을 설명하기 위한 순서도이다.
도 5a 내지 도 5b는 본 발명의 실시 예에 따른 그래핀 구조체의 제조 방법의 일 변형 예를 설명하기 위한 도면들이다.
도 6a 내지 도 6b는 본 발명의 실시 예에 따른 그래핀 구조체의 제조 방법의 다른 변형 예를 설명하기 위한 도면들이다.
도 7은 본 발명의 실시 예에 따른 그래핀 구조체를 설명하기 위한 SEM 사진이다.
도 8은 본 발명의 실시 예에 따라 원자층 증착 공정 횟수에 따른 그래핀 구조체의 면 저항을 설명하기 위한 그래프이다.
도 9는 본 발명의 실시 예에 따라 원자층 증착 공정 온도에 따른 그래핀 구조체의 면 저항을 설명하기 위한 그래프이다.
도 10은 본 발명의 실시 예에 따른 그래핀 구조체를 이용하여 제조된 트랜지스터의 전류-전압 특성을 설명하기 위한 그래프이다.
도 11은 본 발명의 실시 예에 따른 그래핀 구조체의 투명도를 설명하기 위한 그래프이다.
도 12는 본 발명의 실시 예에 대한 비교 예에 따른 그래핀층의 홀 및 전자의 이동도를 설명하기 위한 것이다.
도 13은 본 발명의 실시 예에 따른 그래핀 구조체의 홀 및 전자의 이동도를 설명하기 위한 것이다.
도 14는 본 발명의 실시 예에 대한 비교 예에 따른 그래핀층의 저항을 측정한 것을 설명하기 위한 것이다.
도 15는 본 발명의 실시 예에 따른 그래핀 구조체의 저항을 측정한 것을 설명하기 위한 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 그래핀 구조체 및 그 제조 방법을 설명하기 위한 도면이고, 도 2a는 도 1의 X-X'에 대한 단면의 일 실시 예를 도시한 도면이고, 도 2b는 도 1의 X-X'에 대한 단면의 다른 실시 예를 도시한 도면이고, 도 3은 본 발명의 실시 예에 따른 그래핀 구조체 및 그 제조 방법을 설명하기 위한 모식도이다.
구체적으로, 도 1의 (a), 도 2a의 (a), 도 2b의 (a), 및 도 3의 (a)는 본 발명의 실시 예에 따른 결함을 갖는 베이스 그래핀층을 도시한 것이고, 도 1의 (b), 도 2a의 (b), 도 2b의 (b), 및 도 3의 (b)는 각각 도 1의 (a), 도 2a의 (a), 도 2b의 (b), 및 도 3의 (a)에 도시된 베이스 그래핀층의 결함에 링킹 물질이 제공된 것을 도시한 것이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시 예에 따른 그래핀 구조체는, 베이스 그래핀층(GR1~GR3, base graphene layer), 및 링킹 물질(LM, linking material)을 포함할 수 있다.
상기 베이스 그래핀층(GR1~GR3)은 2차원(2-dimensional) 그래핀층일 수 있다. 일 실시 예에 따르면, 상기 베이스 그래핀층(GR1~GR3)은 화학 기상 증착법으로 형성될 수 있다. 본 발명의 실시 예에 따른 상기 베이스 그래핀층(GR1~GR3)은 다른 방법으로 형성될 수 있으며, 상기 베이스 그래핀층(GR1~GR3)의 형성 방법이 화학 기상 증착법에 한정되는 것은 아니다.
일 실시 예에 따르면, 상기 베이스 그래핀층(GR1~GR3)은 다결정(polycrystalline) 그래핀층일 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 베이스 그래핀층(GR1~GR3)은 단결정(single crystal) 그래핀층일 수 있다.
상기 베이스 그래핀층(GR1~GR3)은 결함(DF, defect)를 가질 수 있다. 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)은, 상기 베이스 그래핀층(GR1~GR3) 내에 존재하는 공공(vacancy)과 같은 점 결함(point defect)일 수 있으며. 또는, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)은, 상기 베이스 그래핀층(GR1~GR3) 내에 존재하는 선 결함(line defect)일 수 있다.
또는, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)은, 도 2b의 (a)에 도시된 것과 같이, sp3 혼성화 형태의 결함(sp3 hybridization type defect) 일수 있다.
또는, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)은, 제1 결정 방향(first crystal orientation)의 제1 그래핀 결정립(GR1, first graphene grain)과 상기 제1 결정 방향과 다른 제2 결정 방향의 제2 그래핀 결정립(GR2) 사이, 상기 제1 및 제2 결정 방향과 다른 제3 결정 방향의 제3 그래핀 결정립(GR3)과 상기 제1 그래핀 결정립(GR1) 사이, 및 상기 제2 그래핀 결정립(GR2)과 상기 제3 그래핀 결정립(GR3) 사이에 존재하는 결정립계(grain boundary)일 수 있다.
상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 링킹 물질(LM)이 제공될 수 있다. 본 발명의 실시 예에 따르면, 상기 링킹 물질(LM)은, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 선택적으로(selectively) 제공될 수 있다. 다시 말하면, 상기 링킹 물질(LM)은, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 제공되고, 상기 결함(DF)이 존재하는 않는 상기 베이스 그래핀층(GR1~GR3)의 일부분에는 제공되지 않을 수 있다.
상기 베이스 그래핀층(GR1~GR3) 내에 복수의 결함(DF)이 존재하는 경우, 복수의 상기 링킹 물질(LM)은 상기 복수의 결함(DF)에 제공될 수 있다. 일 실시 예에 따르면, 상기 복수의 링킹 물질(LM)은 서로 동일한 물질로 형성될 수 있다. 또는, 다른 실시 예에 따르면, 상기 복수의 링킹 물질(LM)은 서로 다른 물질로 형성될 수 있다.
상기 링킹 물질(LM)은, 상기 결함(DF)에 인접한 상기 베이스 그래핀층(GR1~GR3)의 탄소(상기 결함(DF)을 구성하는 탄소)와 결합될 수 있다. 다시 말하면, 상기 결함(DF)에 인접한 상기 베이스 그래핀층(GR1~GR3)의 탄소는, 댕글링 본드(dangling bond)를 가지고 있으며, 상기 링킹 물질(LM)은, 상기 결함(DF)에 인접한 탄소의 댕글링 본드와 결합될 수 있다. 즉, 상기 링킹 물질(LM)이 상기 베이스 그래핀층(GR1~GR3)의 댕글링 본드를 페시베이션(passivation)할 수 있다. 이에 따라, 상기 링킹 물질(LM)은, 상기 결함(DF)에 인접한 탄소들을 서로 연결시킬 수 있다.
상기 링킹 물질(LM)은, 상기 베이스 그래핀층(GR1~GR3)의 댕글링 본드와 결합이 용이한 물질로 형성될 수 있다. 일 실시 예에 따르면, 상기 링킹 물질(LM)은 상기 베이스 그래핀층(GR1~GR3)의 구조와 유사한 헥사고날 시스템(hexagonal system)을 갖는 물질로 형성될 수 있다. 예를 들어, 상기 링킹 물질(LM)은 hexagonal wurtzite structure를 갖는 ZnO로 형성될 수 있다. 이에 따라, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 제공된 상기 링킹 물질(LM)을 포함하는 그래핀 구조체의 특성이 향상될 수 있다.
또는, 다른 예를 들어, 상기 링킹 물질(LM)은, ZnO, Al-ZnO, Al2O3, TiO2, Al2O3-TiO2 nanolaminate, ZnO-TiO2 nanolaminate, NiS, TiS, Sb2S3, Zn-HQ, Zn-4MP, Zn-BDT, Al-HQ, Al-4MP, Al-BDT, Ti-HQ, Ti-4MP, 또는 Ti-BDT 중에서 적어도 어느 하나를 포함할 수 있다. 다른 예를 들어, 상기 링킹 물질(LM)은 유기물로 형성될 수도 있다.
상기 링킹 물질(LM)의 두께는, 상기 베이스 그래핀층(GR1~GR3)의 두께보다 두꺼울 수 있다. 예를 들어, 상기 베이스 그래핀층(GR1~GR3)의 두께가 약 1nm인 경우, 상기 링킹 물질(LM)의 두께는 약 3nm일 수 있다. 이로 인해, 본 발명의 실시 예에 따른 그래핀 구조체는, 상기 베이스 그래핀층(GR1~GR3)으로 구성되고 제1 두께를 갖는 제1 부분, 및 상기 링킹 물질(LM)로 구성되고 상기 제1 두께보다 두꺼운 제2 두께를 갖는 제2 부분을 포함할 수 있다.
상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 제공된 상기 링킹 물질(LM)을 포함하는 그래핀 구조체의 홀 및 전자의 이동도(mobility)는, 다결정 2차원 그래핀층의 홀 및 전자의 이동도보다 높을 수 있다. 다시 말하면, 상기 링킹 물질(LM)이 형성되지 않은 상기 베이스 그래핀층(GR1~GR3)의 홀 및 전자의 이동도보다, 상기 링킹 물질(LM)이 형성된 상기 베이스 그래핀층(GR1~GR3)의 홀 및 전자의 이동도가 높을 수 있다.
상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 제공된 상기 링킹 물질(LM)을 포함하는 그래핀 구조체의 홀(hole) 및 전자의 이동도가, 다결정 2차원 그래핀층의 홀 및 전자의 이동도보다 더 균일(homogeneous)할 수 있다. 다시 말하면, 상기 링킹 물질(LM)이 형성되지 않은 상기 베이스 그래핀층(GR1~GR3)의 홀 및 전자의 이동도보다, 상기 링킹 물질(LM)이 형성된 상기 베이스 그래핀층(GR1~GR3)의 홀 및 전자의 이동도가 더 균일할 수 있다.
상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 제공된 상기 링킹 물질(LM)을 포함하는 상기 그래핀 구조체의 강도(hardness)가 다결정 2차원 그래핀층의 강도보다 높을 수 있다. 다시 말하면, 상기 링킹 물질(LM)이 형성되지 않은 상기 베이스 그래핀층(GR1~GR3)의 강도보다, 상기 링킹 물질(LM)이 형성된 상기 베이스 그래핀층(GR1~GR3)의 강도가 높을 수 있다.
상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 제공된 상기 링킹 물질(LM)을 포함하는 상기 그래핀 구조체의 열전도도(thermal conductivity)가 다결정 2차원 그래핀층의 열전도도보다 높을 수 있다. 다시 말하면, 상기 링킹 물질(LM)이 형성되지 않은 상기 베이스 그래핀층(GR1~GR3)의 열전도도보다, 상기 링킹 물질(LM)이 형성된 상기 베이스 그래핀층(GR1~GR3)의 열전도도가 높을 수 있다.
상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 제공된 상기 링킹 물질(LM)을 포함하는 상기 그래핀 구조체의 기체투과도(vapor transmission rate)가 다결정 2차원 그래핀층의 기체투과도보다 낮을 수 있다. 다시 말하면, 상기 링킹 물질(LM)이 형성되지 않은 상기 베이스 그래핀층(GR1~GR3)의 기체투과도보다, 상기 링킹 물질(LM)이 형성된 상기 베이스 그래핀층(GR1~GR3)의 기체투과도가 낮을 수 있다.
상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 상기 링킹 물질(LM)이 제공되더라도, 상기 그래핀 구조체의 광투과도(optical transmittance)가 감소되지 않을 수 있다. 다시 말하면, 상기 링킹 물질(LM)이 형성되지 않은 상기 베이스 그래핀층(GR1~GR3)의 광투과도와, 상기 링킹 물질(LM)이 형성된 상기 베이스 그래핀층(GR1~GR3)의 광투과도가 실질적으로(substantially) 같을 수 있다.
상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 상기 링킹 물질(LM)이 제공되더라도, 상기 그래핀 구조체의 유연성(flexibility)이 감소되지 않을 수 있다. 또는, 이와는 달리, 상기 베이스 그래핀층(GR1~GR3)이 상기 결함(DF)에 제공된 상기 링킹 물질(LM)을 포함하는 상기 그래핀 구조체의 유연성이 다결정 2차원 그래핀층의 유연성보다 높을 수 있다. 다시 말하면, 상기 링킹 물질(LM)이 형성되지 않은 상기 베이스 그래핀층(GR1~GR3)의 유연성이, 상기 링킹 물질(LM)이 형성된 상기 베이스 그래핀층(GR1~GR3)의 유연성과 같거나 또는 그 보다 높을 수 있다.
상술된 전자 및 홀의 이동도, 전자 및 홀의 이동도의 균일성, 및 강도, 열전도도, 기체투과도, 광투과도, 및 유연성 외에, 상기 링킹 물질(LM)의 특성에 따라서, 상기 링킹 물질(LM)이 형성된 상기 베이스 그래핀층(GR1~GR3)의 다른 특성이, 상기 링킹 물질(LM)이 형성되지 않은 상기 베이스 그래핀층(GR1~GR3)의 것 보다 향상될 수 있다.
본 발명의 실시 예에 따른 그래핀 구조체는, 상기 베이스 그래핀층(GR1~GR3), 및 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 제공된 상기 링킹 물질(LM)을 포함할 수 있다. 이로 인해, 높은 전도성을 갖는 고신뢰성의 그래핀 구조체가 제공될 수 있다.
만약, 다결정으로 형성된 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 상기 링킹 물질(LM)이 제공되지 않는 경우, 상기 베이스 그래핀(GR1~GR3) 내에 존재하는 결정립계(grain boundary)를 포함한 상기 결함(DF)에 의해, 상기 베이스 그래핀(GR1~GR3)의 전기적/기계적/화학적 특성이 저하될 수 있다.
하지만, 상술된 바와 같이, 본 발명의 실시 예에 따르면, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 상기 링킹 물질(LM)에 제공되어, 다결정 그래핀보다 향상된 특성을 갖는 그래핀 구조체가 제공될 수 있다.
이하, 본 발명의 실시 예에 따른 그래핀 구조체의 제조 방법이 보다 상세하게 설명된다.
도 4는 본 발명의 실시 예에 따른 그래핀 구조체의 제조 방법을 설명하기 위한 순서도이다.
도 1 및 도 4를 참조하면, 베이스 기판(100)이 준비된다(S110). 예를 들어, 상기 베이스 기판(100)은, 금속 기판, 반도체 기판, 또는 플라스틱 기판 중 어느 하나일 수 있다. 상기 베이스 기판(100)은 유연할 수 있다.
상기 베이스 기판(100) 상에 베이스 그래핀층(GR1~GR3)이 형성될 수 있다(S120). 상기 베이스 그래핀층(GR1~GR3)은, 도 1 내지 도 3을 참조하여 설명된 것과 같이, 상기 베이스 기판(100)의 상부면 상에 2차원으로 형성되고, 상기 결함(DF)을 가질 수 있다. 일 실시 예에 따르면, 상기 베이스 그래핀층(GR1~GR3)은 화학 기상 증착법으로 형성될 수 있다.
상기 베이스 그래핀층(GR1~GR3) 상에 소스를 제공하여, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 상기 링킹 물질(LM)이 제공될 수 있다(S130). 상기 링킹 물질(LM)을 상기 결함(DF)에 선택적으로 제공하기 위해, 사용되는 상기 소스의 종류에 따라서, 상기 링킹 물질(LM)을 형성하기 위한 공정 온도 및/또는 압력이 조절될 수 있다.
상기 링킹 물질(LM)을 형성하기 위해, 상기 베이스 그래핀층(GR1~GR3) 상에 소스를 제공하는 단계는 복수회 수행될 수 있다. 일 실시 예에 따르면, 상기 베이스 그래핀층(GR1~GR3) 상에 소스를 제공하는 단계가 수행되는 횟수에 따라서, 상기 링킹 물질(LM)이 형성된 상기 베이스 그래핀층(GR1~GR3)의 저항이 감소될 수 있다. 일 실시 예에 따르면, 상기 링킹 물질(LM)을 형성하기 위해, 상기 베이스 그래핀층(GR1~GR3) 상에 소스를 복수회 제공하는 단계는, 동일한 소스를 이용하여 수행될 수 있다.
일 실시 예에 따르면, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 상기 링킹 물질(LM)을 제공하는 단계는, 원자층 증착법으로 수행될 수 있다. 예를 들어, diethylzinc(DEZ)와 deionized water(H2O)를 이용하여, 원자층 증착법으로, 상기 링킹 물질(LM)이 형성될 수 있다. 이 경우, diethylzinc(DEZ)와 deionized water(H2O)를 공급하는 단계는, diethylzinc(DEZ)를 제공하는 단계, 퍼지 가스(purge gas)를 이용하여 퍼지하는 단계, H2O를 제공하는 단계, 및 퍼지 가스를 이용하여 퍼지하는 단계를 단위 공정으로 하여, 상기 단위 공정이 복수회 수행될 수 있다.
상술된 바와 같이 상기 링킹 물질(LM)이 원자층 증착법을 이용한 아연 산화물로 형성되되, 180℃를 넘는 공정 온도에서 형성되는 경우, 아연 산화물로 형성된 상기 링킹 물질(LM) 내의 산소 결핍(oxygen vacancy)가 감소되어, 미드갭 스테이트 결함(midgap state defect)가 감소될 수 있다. 이로 인해, 상기 링킹 물질(LM)의 캐리어 농도가 감소하여, 상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 상기 링킹 물질(LM)이 제공된 그래핀 구조체의 면 저항이 증가될 수 있다. 이에 따라, 본 발명의 실시 예에 따르면, 상기 링킹 물질(LM)은 180℃ 이하의 공정 온도에서 원자층 증착법으로 형성될 수 있고, 다시 말하면, 상기 링킹 물질(LM)의 형성 온도를 조절하여, 상기 링킹 물질(LM)의 캐리어 농도가 조절될 수 있고, 결론적으로, 상기 그래핀 구조체의 저항 값이 조절될 수 있다.
상기 베이스 그래핀층(GR1~GR3)의 상기 결함(DF)에 인접한 탄소는 댕글링 본드를 가지고, 상기 댕글링 본드가 결합 사이트(site)를 제공할 수 있다. 이에 따라, 상기 링킹 물질(LM)을 형성하기 위해 제공되는 소스가, 상기 결합 사이트를 제공하는 탄소와 선택적으로 반응하여, 상기 베이스 그래핀층(GR1~GR3)의 상기 결합(DF)에 선택적으로(selectively) 상기 링킹 물질(LM)이 제공될 수 있다.
상기 링킹 물질(LM)을 형성하기 전, 또는 상기 링킹 물질(LM)이 형성된 후, 상기 베이스 그래핀층(GR1~GR3)은, 다른 기판으로 전사(transfer)될 수 있다 이하, 이를 도 5a 내지 도 5b, 및 도 6a 내지 도 6b를 참조하여 설명한다.
도 5a 내지 도 5b는 본 발명의 실시 예에 따른 그래핀 구조체의 제조 방법의 일 변형 예를 설명하기 위한 도면들이다.
도 5a를 참조하면, 베이스 기판(100) 상에 베이스 그래핀층(110)이 형성된다. 상기 베이스 그래핀층(110)은, 도 1을 참조하여 설명된 것과 같이, 결함(defect)을 가질 수 있다.
도 5b를 참조하면, 도 1 내지 도 4를 참조하여 설명된 링킹 물질이 형성되기 전, 상기 베이스 기판(100) 상의 상기 베이스 그래핀층(110)이 다른 기판(102)으로 전사될 수 있다. 상기 베이스 그래핀층(110)을 상기 다른 기판(102)으로 전사하는 단계는, 상기 베이스 그래핀층(110) 상에 희생막(예를 들어, PMMA)를 형성하는 단계, 상기 베이스 기판(100)을 상기 베이스 그래핀층(110)으로부터 제거하는 단계, 상기 베이스 그래핀층(110) 및 상기 희생막을 상기 다른 기판(102) 상에 배치시키는 단계, 및 상기 희생막을 제거하는 단계를 포함할 수 있다. 예를 들어, 상기 희생막이 PMMA인 경우, 상기 희생막은 아세톤을 이용하여 제거될 수 있다.
상기 베이스 그래핀층(110)이 상기 다른 기판(102)으로 전사된 후, 도 4를 참조하여 설명된 방법으로, 상기 베이스 그래핀층(110)에 소스(130)를 제공하여, 상기 베이스 그래핀층(110)의 상기 결함에 링킹 물질이 제공된 그래핀 구조체(112)가 형성될 수 있다.
도 6a 내지 도 6b는 본 발명의 실시 예에 따른 그래핀 구조체의 제조 방법의 다른 변형 예를 설명하기 위한 도면들이다.
도 6a를 참조하면, 도 5a를 참조하여 설명된 것과 같이, 베이스 기판(100) 상에 베이스 그래핀층(110)이 형성된다. 상기 베이스 기판(100) 상의 상기 베이스 그래핀층(110)에, 도 4를 참조하여 설명된 방법으로, 소스(130)를 제공하여, 상기 베이스 그래핀층(110)의 상기 결함에 링킹 물질이 제공된 그래핀 구조체(112)가 형성될 수 있다.
도 6b를 참조하면, 상기 링킹 물질을 형성한 후, 상기 그래핀 구조체(112)가 다른 기판(102)으로 전사(transfer)될 수 있다. 상기 그래핀 구조체(112)는, 도 5b를 참조하여 설명된 베이스 그래핀층(110)을 전사하는 방법과 동일한 방법으로, 상기 다른 기판(102)으로 전사될 수 있다.
이하, 본 발명의 실시 예에 따른 그래핀 구조체의 특성 테스트 결과가 설명된다.
도 7은 본 발명의 실시 예에 따른 그래핀 구조체를 설명하기 위한 SEM 사진이다.
도 7을 참조하면, 구리 박막 상에 화학 기상 증착법(CVD)으로 다결정 그래핀층을 형성하였다. 상기 그래핀층을 형성한 후, 원자층 증착법(ALD)으로, diethylzinc(DEZ)와 deionized water(H2O)를 소스로 이용하여, 상기 그래핀층의 결함에 ZnO의 링킹 물질을 형성하였다.
구체적으로, diethylzinc(DEZ)와 deionized water(H2O)는 25℃에서 증발시켜 상기 그래핀층으로 제공하였다. 그리고, 상기 그래핀층의 상기 결함에 선택적으로(selectively) ZnO을 제공하기 위해, 250mTorr 이하에서, diethylzinc(DEZ)에 5초 동안 노출시키는 단계, Ar 가스를 이용하여 60초 동안 퍼지(purge)하는 단계, H2O에 5초 동안 노출시키는 단계, 및 Ar 가스를 이용하여 90초 동안 퍼지하는 단계를 단위 공정으로 하여, 상기 단위 공정을 10회, 20회 및 30회 수행하였다. 상기 단위 공정이 진행됨에 따라, 상기 그래핀층의 상기 결함에 선택적으로 ZnO가 형성되는 것을 확인할 수 있다.
도 8은 본 발명의 실시 예에 따라 원자층 증착 공정 횟수에 따른 그래핀 구조체의 면 저항을 설명하기 위한 그래프이다.
도 8을 참조하면, SiO2 및 PET 상에, 도 7을 참조하여 설명된 방법으로, 본 발명의 실시 예에 따른 그래핀 구조체를 형성하고, DEZ 및 H2O를 이용한 원자층 증착법으로 링킹 물질인 ZnO를 형성하되, 원자층 증착 공정 횟수에 따른 면 저항을 측정하였다.
도 8에서 알 수 있듯이, 링킹 물질인 ZnO를 형성하기 위한 원자층 증착 공정을 반복하여 수행함에 따라, 그래핀 구조체의 면 저항이 점차적으로 감소되는 것을 확인할 수 있다. 원자층 증착 공정의 반복 수행 횟수가 증가함에 따라, 면 저항의 감소량이 점차적으로 감소하고, 원자층 증착 공정의 반복 수행 횟수가 25회 이상이 되는 경우, 면 저항의 감소량이 실질적으로 0이 되어 포화되는 것을 확인할 수 있다. 즉, 상기 그래핀층의 결함에 ZnO를 제공하기 위해 원자층 증착 공정을 반복하여 수행하는 것이, 면 저항을 감소시키는 효과적인 방법임을 확인할 수 있다.
도 9는 본 발명의 실시 예에 따라 원자층 증착 공정 온도에 따른 그래핀 구조체의 면 저항을 설명하기 위한 그래프이다.
도 9를 참조하면, 실리콘 기판 상에, 도 7을 참조하여 설명된 방법으로, 본 발명의 실시 예에 따른 그래핀 구조체를 형성하고, DEZ 및 H2O를 이용한 원자층 증착법으로 링킹 물질인 ZnO를 형성하되, 원자층 증착 공정 온도에 따른 면 저항을 측정하였다.
도 9에서 알 수 있듯이, 링킹 물질인 ZnO를 형성하기 위한 원자층 증착 공정 온도에 따라 그래핀 구조체의 면 저항 및 이동도가 조절되는 것을 확인할 수 있다. 특히, 원자층 증착 공정 온도가 180℃이하인 범위에서, 원자층 증착 공정 온도가 증가할수록 면 저항이 감소되고, 이동도가 증가하는 것을 확인할 수 있다. 반면, 원자층 증착 공정 온도가 180℃ 초과하는 범위에서, 원자층 증착 공정 온도가 증가할수록 면 저항이 증가하고, 이동도가 감소되는 것을 확인할 수 있다. 다시 말하면, 원자층 증착 공정 온도를 조절하여 그래핀 구조체의 면 저항 및/또는 이동도를 조절할 수 있고, 구체적으로, 원자층 증착 공정 온도를 180℃ 이하에서 수행하는 것이, 그래핀 구조체의 면 저항을 감소시키고 이동도를 증가시키는 효율적인 방법임을 확인할 수 있다.
도 10은 본 발명의 실시 예에 따른 그래핀 구조체를 이용하여 제조된 트랜지스터의 전류-전압 특성을 설명하기 위한 그래프이다.
도 10을 참조하면, 본 발명의 실시 예에 따라, 링킹 물질인 ZnO를 포함하는 그래핀 구조체로 형성된 활성층(active layer), Al2O3로 형성된 게이트 절연막, Au로 형성된 소스, 드레인, 및 게이트 전극을 갖는 트랜지스터를 제조하였다. 본 발명의 실시 예에 대한 비교 예에 따라 링킹 물질인 ZnO가 없는 화학 기상 증착법으로 제조된 다결정 그래핀층을 사용한 활성층, Al2O3로 형성된 게이트 절연막, Au로 형성된 소스, 드레인, 및 게이트 전극을 갖는 트랜지스터를 제조하였다.
비교 예에 따른 트랜지스터의 경우, 활성층으로 사용된 상기 그래핀층 내에 존재하는 결정립계(grain boundary) 등의 결함으로 인하여, 전류-전압 특성이 낮은 것을 확인할 수 있다. 반면, 실시 예에 따라, 링킹 물질인 ZnO가 그래핀층의 결함에 제공된 그래핀 구조체를 활성층으로 사용한 트랜지스터의 경우, 비교 예에 따른 트랜지스터와 비교하여, 높은 이동도를 가지고, 향상된 전류-전압 특성을 갖는 것을 확인할 수 있다. 즉, 본 발명의 실시 예에 따라 그래핀층의 결함에 링킹 물질을 선택적으로 제공하여 제조된 그래핀 구조체가 트랜지스터와 같은, 다양한 전자 소자에 유용하게 활용될 수 있음을 확인할 수 있다.
도 11은 본 발명의 실시 예에 따른 그래핀 구조체의 투명도를 설명하기 위한 그래프이다.
도 11을 참조하면, 본 발명의 실시 예에 따라, 링킹 물질인 ZnO를 포함하는 그래핀 구조체와, 본 발명의 실시 예에 대한 비교 예에 따라 링킹 물질인 ZnO가 없는 화학 기상 증착법으로 제조된 그래핀층의 투명도를, 파장에 따라 측정하였다. 도 11에서 알 수 있듯이, 그래핀층의 결함에 선택적으로 ZnO를 제공하더라도, 파장에 따른 투명도에 큰 변화가 없는 것을 확인할 수 있다. 즉, 본 발명의 실시 예에 따라, 그래핀층의 결함에 링킹 물질을 선택적으로 제공하여 제조된 그래핀 구조체가 투명한 전자 소자에 유용하게 활용될 수 있음을 알 수 있다.
도 12는 본 발명의 실시 예에 대한 비교 예에 따른 그래핀층의 홀 및 전자의 이동도를 설명하기 위한 것이고, 도 13은 본 발명의 실시 예에 따른 그래핀 구조체의 홀 및 전자의 이동도를 설명하기 위한 것이다.
도 12 및 도 13을 참조하면, 본 발명의 실시 예에 대한 비교 예에 따라 링킹 물질인 ZnO가 없는 화학 기상 증착법으로 제조된 그래핀층의 홀 및 전자의 이동도는 약 3000~7000cm2V-1S-1 범위에서 넓게 분포되어 있는 것을 확인할 수 있다. 반면, 본 발명의 실시 예에 따라 링킹 물질인 ZnO를 포함하는 그래핀 구조체의 홀 및 전자의 이동도는, 비교 예에 따른 그래핀층의 홀 및 전자이 이동도보다 현저하게 높은, 약 25,000 cm2V-1S-1 및 약 26,800 cm2V-1S-1 값을 가지는 것을 확인할 수 있다. 또한, 본 발명의 실시 예에 따른 그래핀 구조체의 홀 및 전자의 이동도는, 비교 예에 따른 그래핀층의 홀 및 전자의 이동도와 비교하여, 현저하게 균일한(homogeneous) 값을 갖는 것을 확인할 수 있다. 즉, 본 발명의 실시 예에 따라 그래핀층의 결함에 링킹 물질을 제공하는 것이, 소자의 신뢰성을 향상시키는 효과적인 방법임을 알 수 있다.
도 14는 본 발명의 실시 예에 대한 비교 예에 따른 그래핀층의 저항을 측정한 것을 설명하기 위한 것이고, 도 15는 본 발명의 실시 예에 따른 그래핀 구조체의 저항을 측정한 것을 설명하기 위한 것이다.
도 14 및 도 15를 참조하면, 본 발명의 실시 예에 대한 비교 예에 따라 링킹 물질인 ZnO가 없는 화학 기상 증착법으로 제조된 그래핀층의 경우, 결정립 내부(intra grain) 저항은 일정한 값을 갖는 것으로 측정되었으나, 서로 다른 결정립들 사이(inter grain)의 저항은 결정립계(grain boundary)에 의해 현저하게 높은 값(실질적으로 무한대의 값)을 갖는 것으로 측정되었다.
반면, 본 발명의 실시 예에 따라, 링킹 물질인 ZnO를 포함하는 그래핀 구조체의 경우, 결정립 내부(intra grain) 저항이, 비교 예에 따른 그래핀층보다 낮은 것으로 측정되었다. 특히, 본 발명의 실시 예에 따른 그래핀 구조체에서, 서로 다른 결정립들 사이(inter grain)의 저항이, 결정립 내부 저항보다는 높은 값을 갖지만, 비교 예에 따른 그래핀층과 비교하여, 현저하게 낮은 값을 갖는 것으로 측정되었다. 즉, 본 발명의 실시 예에 따라, 그래핀층의 결정립계(grain boundary)에 링킹 물질을 제공함으로써, 결정립계 사이의 저항을 현저하게 감소시킬 수 있음 확인할 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
GR1, GR2, GR3: 제1 내지 제3 결정립
DF: 결함
LM: 링킹 물질
100: 베이스 기판
102: 다른 기판
110: 베이스 그래핀층
112: 그래핀 구조체
130: 소스

Claims (20)

  1. 결함(defect)를 갖는 베이스 그래핀층(base graphene layer); 및
    상기 베이스 그래핀층의 상기 결함에 제공되는 링킹 물질(linking material)을 포함하는 그래핀 구조체.
  2. 제1 항에 있어서,
    상기 링킹 물질은, 상기 결함에 인접한 상기 베이스 그래핀층의 탄소와 결합되는 것을 포함하는 그래핀 구조체.
  3. 제1 항에 있어서,
    상기 링킹 물질은, 상기 베이스 그래핀층의 상기 결함에 선택적으로(selectively) 제공되는 것을 포함하는 그래핀 구조체.
  4. 제1 항에 있어서,
    상기 베이스 그래핀층의 상기 결함은 결정립계(grain boundary), 점 결함(point defect), 선 결함(line defect), 또는 sp3 혼성화 형태의 결함(sp3 hybridization type defect) 중에서 적어도 어느 하나를 포함하는 그래핀 구조체.
  5. 제1 항에 있어서,
    상기 베이스 그래핀층은 다결정(polycrystalline)인 것을 포함하는 그래핀 구조체.
  6. 제1 항에 있어서,
    상기 결함에 인접한 상기 베이스 그래핀층의 탄소는 댕글링 본드(dangling bond)를 갖고,
    상기 링킹 물질이 상기 댕글링 본드를 페시베이션(passivation)하는 것을 포함하는 그래핀 구조체.
  7. 제1 항에 있어서,
    상기 베이스 그래핀층으로 구성되고 제1 두께를 갖는 제1 부분; 및
    상기 링킹 물질로 구성되고, 상기 제1 두께보다 두꺼운 제2 두께를 갖는 제2 부분을 포함하는 그래핀 구조체.
  8. 제1 항에 있어서,
    상기 결함에 인접한 상기 베이스 그래핀층의 탄소들은, 상기 링킹 물질에 의해 서로 연결되는 것을 포함하는 그래핀 구조체.
  9. 제1 항에 있어서,
    다결정 2차원 그래핀층보다 높은 이동도, 높은 열전도도, 및 낮은 기체투과도를 갖는 그래핀 구조체.
  10. 제1 항에 있어서,
    다결정 2차원 그래핀층보다 높은 강도를 갖는 그래핀 구조체.
  11. 제1 항에 있어서,
    홀 및 전자의 이동도가, 다결정 2차원 그래핀층의 홀(hole) 및 전자의 이동도보다 더 균일(homogeneous) 것을 포함하는 그래핀 구조체.
  12. 제1 항에 있어서,
    상기 베이스 그래핀층은 복수의 상기 결함을 포함하고,
    복수의 상기 링킹 물질이 상기 복수의 결함에 제공되고,
    상기 복수의 링킹 물질은 서로 동일한 물질로 형성된 것을 포함하는 그래핀 구조체.
  13. 베이스 기판(base substrate)을 준비하는 단계;
    상기 베이스 기판 상에, 결함을 갖는 2차원 베이스 그래핀층(base graphene layer)을 형성하는 단계; 및
    상기 베이스 그래핀층 상에 소스(source)를 제공하여, 상기 베이스 그래핀층의 상기 결함에 링킹 물질(linking material)을 제공하는 단계를 포함하는 그래핀 구조체의 제조 방법.
  14. 제13 항에 있어서,
    상기 링킹 물질을 제공하는 단계는, 원자층 증착법으로 수행되는 것을 포함하는 그래핀 구조체의 제조 방법.
  15. 제14 항에 있어서,
    상기 원자층 증착법의 공정 온도에 따라서, 면 저항 및 이동도를 조절하는 것을 포함하는 그래핀 구조체의 제조 방법.
  16. 제14 항에 있어서,
    상기 원자층 증착법의 공정 온도는, 180℃ 이하인 것을 포함하는 그래핀 구조체의 제조 방법.
  17. 제13 항에 있어서,
    상기 베이스 그래핀층 상에 소스를 제공하는 단계는 복수회 수행되고,
    상기 베이스 그래핀층 상에 소스를 제공하는 단계가 수행되는 횟수에 따라서, 저항이 조절되는 것을 포함하는 그래핀 구조체의 제조 방법.
  18. 제13 항에 있어서,
    상기 링킹 물질은, 상기 베이스 그래핀층의 상기 결함에 선택적으로 제공되는 것을 포함하는 그래핀 구조체의 제조 방법.
  19. 제13 항에 있어서,
    상기 베이스 기판 상에 전구체를 제공하는 단계가 수행되기 전, 상기 베이스 그래핀층을 다른 기판 상에 전사(transfer)하는 단계를 더 포함하는 그래핀 구조체의 제조 방법.
  20. 제13 항에 있어서,
    상기 베이스 그래핀층의 상기 결함에 상기 링킹 물질을 제공한 후, 상기 베이스 그래핀층 및 상기 링킹 물질을 다른 기판으로 전사(transfer)하는 단계를 더 포함하는 그래핀 구조체의 제조 방법.
KR1020150081426A 2014-06-10 2015-06-09 그래핀 구조체 및 그 제조 방법 KR101777913B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140070293 2014-06-10
KR20140070293 2014-06-10

Publications (2)

Publication Number Publication Date
KR20150142619A true KR20150142619A (ko) 2015-12-22
KR101777913B1 KR101777913B1 (ko) 2017-09-13

Family

ID=54833830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150081426A KR101777913B1 (ko) 2014-06-10 2015-06-09 그래핀 구조체 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10354935B2 (ko)
KR (1) KR101777913B1 (ko)
CN (1) CN106660801B (ko)
WO (1) WO2015190807A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183941A1 (ko) * 2016-04-21 2017-10-26 한양대학교 산학협력단 Euv 펠리클 구조체, 및 그 제조 방법
WO2017217634A1 (ko) * 2016-06-17 2017-12-21 전자부품연구원 그래핀 복합전극 및 이의 제조방법
WO2017217635A1 (ko) * 2016-06-17 2017-12-21 전자부품연구원 고품질 그래핀 복합전극을 이용한 유연전기변색소자 및 이의 제조방법
KR20170142368A (ko) * 2016-06-17 2017-12-28 전자부품연구원 그래핀 성장 금속촉매층을 이용하여 버스전극을 구성한 투명기판 기반 전자소자용 전극 및 그의 제조방법
KR20180103505A (ko) * 2017-03-10 2018-09-19 삼성전자주식회사 포토마스크용 펠리클과 이를 포함하는 레티클 및 리소그래피용 노광 장치
KR20190097410A (ko) * 2018-02-12 2019-08-21 한국과학기술연구원 청색계열 발광이 가능한 산화아연 그래핀 복합 양자점 및 그 제조방법 그리고 이를 이용한 발광다이오드
KR20220020060A (ko) * 2020-08-11 2022-02-18 연세대학교 산학협력단 스트레인이 가해진 2차원 물질 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3013119A1 (en) * 2014-10-24 2016-04-27 Centre National De La Recherche Scientifique Transparent heating device with graphene film
US20200144293A1 (en) * 2017-09-12 2020-05-07 Intel Corporation Ferroelectric field effect transistors (fefets) having ambipolar channels
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
US11235977B2 (en) 2017-12-21 2022-02-01 Rutgers, The State University Of New Jersey Flame-synthesis of monolayer and nano-defective graphene
GB201809206D0 (en) * 2018-06-05 2018-07-25 Pontificia Univ Catolica Madre Y Maestra Autopista Duarte Km 1 1/2 Sp3-bonded carbon materials, methods of manufacturing and uses thereof
US11217531B2 (en) 2018-07-24 2022-01-04 Samsung Electronics Co., Ltd. Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
KR102532605B1 (ko) 2018-07-24 2023-05-15 삼성전자주식회사 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
KR20200011821A (ko) * 2018-07-25 2020-02-04 삼성전자주식회사 탄소물 직접 성장방법
KR20200126721A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 그래핀 구조체 및 그래핀 구조체의 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130089041A (ko) 2012-02-01 2013-08-09 서울대학교산학협력단 성장 방향이 제어된 그래핀의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306099B2 (en) * 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
US20120021224A1 (en) * 2010-07-23 2012-01-26 Clean Energy Labs, Llc Graphene/graphene oxide platelet composite membranes and methods and devices thereof
FR2964329B1 (fr) * 2010-09-03 2012-09-28 Alfa Laval Moatti Filtre a decolmatage automatique
WO2012170099A2 (en) * 2011-03-22 2012-12-13 Massachusetts Institute Of Technology Direct synthesis of patterned graphene by deposition
US8518491B2 (en) * 2011-07-14 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Preparation of epitaxial graphene surfaces for atomic layer deposition of dielectrics
WO2013039506A1 (en) 2011-09-16 2013-03-21 Empire Technology Development Llc Graphene defect alteration
RU2578676C2 (ru) 2011-09-30 2016-03-27 Интел Корпорейшн Способ повышения удельной энергии и достижимой выходной мощности устройства накопления энергии
US9394177B2 (en) * 2011-10-27 2016-07-19 Wisconsin Alumni Research Foundation Nanostructured graphene with atomically-smooth edges
FR2982853B1 (fr) * 2011-11-22 2018-01-12 Ecole Polytechnique Procede de fabrication de film de graphene
US8889997B2 (en) * 2012-05-01 2014-11-18 Tyco Electronics Corporation Methods for improving corrosion resistance and applications in electrical connectors
KR101560029B1 (ko) 2012-05-07 2015-10-26 성균관대학교산학협력단 그래핀의 직접 전사 방법
KR101946007B1 (ko) 2012-06-20 2019-02-08 삼성전자주식회사 그래핀 및 그래핀 바운더리 분석 장치 및 분석 방법
KR101422486B1 (ko) 2012-09-19 2014-07-28 한국과학기술원 그래핀을 포함하는 산화아연 나노구조물
US20160284811A1 (en) * 2013-11-04 2016-09-29 Massachusetts Institute Of Technology Electronics including graphene-based hybrid structures
WO2015126139A1 (en) * 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130089041A (ko) 2012-02-01 2013-08-09 서울대학교산학협력단 성장 방향이 제어된 그래핀의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183941A1 (ko) * 2016-04-21 2017-10-26 한양대학교 산학협력단 Euv 펠리클 구조체, 및 그 제조 방법
WO2017217634A1 (ko) * 2016-06-17 2017-12-21 전자부품연구원 그래핀 복합전극 및 이의 제조방법
WO2017217635A1 (ko) * 2016-06-17 2017-12-21 전자부품연구원 고품질 그래핀 복합전극을 이용한 유연전기변색소자 및 이의 제조방법
KR20170142368A (ko) * 2016-06-17 2017-12-28 전자부품연구원 그래핀 성장 금속촉매층을 이용하여 버스전극을 구성한 투명기판 기반 전자소자용 전극 및 그의 제조방법
KR20180103505A (ko) * 2017-03-10 2018-09-19 삼성전자주식회사 포토마스크용 펠리클과 이를 포함하는 레티클 및 리소그래피용 노광 장치
KR20190097410A (ko) * 2018-02-12 2019-08-21 한국과학기술연구원 청색계열 발광이 가능한 산화아연 그래핀 복합 양자점 및 그 제조방법 그리고 이를 이용한 발광다이오드
KR20220020060A (ko) * 2020-08-11 2022-02-18 연세대학교 산학협력단 스트레인이 가해진 2차원 물질 제조 방법

Also Published As

Publication number Publication date
WO2015190807A1 (ko) 2015-12-17
CN106660801B (zh) 2019-06-04
KR101777913B1 (ko) 2017-09-13
CN106660801A (zh) 2017-05-10
US20170125320A1 (en) 2017-05-04
US10354935B2 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
KR101777913B1 (ko) 그래핀 구조체 및 그 제조 방법
US7629629B2 (en) Semiconductor nanowire and semiconductor device including the nanowire
US8916412B2 (en) High efficiency cadmium telluride solar cell and method of fabrication
US9337275B2 (en) Electrical contact for graphene part
EP3141523B1 (en) Method of forming a nanostructure comprising nanowires and semiconductor device including the nanostructure
TWI577029B (zh) 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法
KR20120079310A (ko) 나노로드형 반도체 발광소자 및 그 제조방법
TW200826293A (en) Read-only memory and method for manufacturing the same
KR20090066245A (ko) 투명전도막 및 이의 제조방법
CN105304651B (zh) 阵列基板、显示器及阵列基板的制备方法
TWI441354B (zh) 發光二極體晶粒及其製造方法
US8362479B2 (en) Semiconductor material
KR20140090333A (ko) 무촉매 그래핀 제조 방법 및 이를 이용한 반도체 발광소자 제조 방법
JP2012136759A (ja) Ｉｔｏ膜およびその製造方法、半導体発光素子およびその製造方法
CN110112098A (zh) 金属互连结构的形成方法
KR102035899B1 (ko) Igo 박막의 제조 방법, 및 igo 박막 트랜지스터
TWI447960B (zh) 發光二極體晶粒及其製造方法
KR20170000231A (ko) 유연 발광 소자 및 그 제조 방법
KR101361440B1 (ko) 금속박막을 확산소스로 이용하는 투명 박막트랜지스터 및 그 제조방법
US11615959B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2005116725A (ja) 半導体装置及びその製造方法
KR20190063045A (ko) 그래핀과 나노와이어를 이용한 투명전극 및 그의 제조방법
CN109119485B (zh) 基于纳米带的晶体管及其制备方法
KR102045027B1 (ko) 산화물 박막 트랜지스터 제조 방법 및 이를 이용해서 제조되는 산화물 박막 트랜지스터
JP2013102093A (ja) 半導体素子の製造方法及び半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant