CN110112098A - 金属互连结构的形成方法 - Google Patents

金属互连结构的形成方法 Download PDF

Info

Publication number
CN110112098A
CN110112098A CN201910431041.9A CN201910431041A CN110112098A CN 110112098 A CN110112098 A CN 110112098A CN 201910431041 A CN201910431041 A CN 201910431041A CN 110112098 A CN110112098 A CN 110112098A
Authority
CN
China
Prior art keywords
metal
valley
layer
film
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910431041.9A
Other languages
English (en)
Inventor
吴明
林宗贤
吴孝哲
吴龙江
赵培培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910431041.9A priority Critical patent/CN110112098A/zh
Publication of CN110112098A publication Critical patent/CN110112098A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属互连结构的形成方法，所述方法包括：提供半导体衬底，所述半导体衬底的表面具有金属互连介质层；对所述金属互连介质层进行刻蚀，以形成金属沟槽；在所述金属沟槽内形成Mn薄膜，所述Mn薄膜覆盖所述金属沟槽的侧壁和底部表面；在所述金属沟槽内填充金属材料，以形成金属互连线，所述金属材料的扩散系数大于Mn的扩散系数。本发明方案可以采用更少的Mn薄膜即可形成扩散阻挡层，从而降低了金属互连结构中的电阻率，尤其降低了金属互连线中的电阻率。

Description

金属互连结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种金属互连结构的形成方法。
背景技术
在现有的半导体制造技术中，为了更好的适应器件尺寸按比例缩小的要求，金属互连结构的线宽不断减小，导致容易发生电迁移的问题，进而影响半导体器件的品质及寿命。
以所述金属互连结构采用金属铜为例，由于铜互连结构的线宽减小，微小空穴的尺寸与铜互连结构的线宽的比值明显增大，并且导致铜互连结构失效的空洞的临界尺寸减小，因此容易发生电迁移的问题；此外，由于铜互连结构的线宽较小，晶粒的尺寸也往往较小，导致晶界的面积增大，因此在电迁移应力的作用下，沿晶界的电迁移现象更为明显，也就更容易发生电迁移的问题。
在现有的一种改进技术中，为了改善电迁移，在金属沟槽内先形成TaN薄膜和/或Ta薄膜，然后在TaN薄膜和/或Ta薄膜的表面形成金属互连线，以采用所述TaN薄膜和/或Ta薄膜阻挡铜金属向金属沟槽的侧壁扩散，降低金属铜的电迁移问题，然而，电迁移问题依然存在。
在上述改进技术的基础上，进一步研发出在铜靶材中掺杂防扩散金属，例如锰(Mn)金属，通过形成扩散阻挡层以阻挡铜金属扩散的方法。具体地，Mn可以穿过铜金属层、TaN薄膜和/或Ta薄膜，到达金属沟槽的侧壁，也即金属互连介质层的界面，由于金属互连介质层通常为含氧介质层(例如SiO2)，则Mn、Ta可以与介质层中的氧发生反应，形成扩散阻挡层TaxMnyOz，可以更有效地阻挡铜金属向金属沟槽的侧壁扩散，降低金属铜的电迁移问题。
然而在现有技术中，为了使得更多的Mn可以穿过铜金属层、TaN薄膜和/或Ta薄膜到达金属互连介质层的界面，需要提高铜靶材中掺杂的Mn的含量，导致半导体器件的运算速度下降；且在退火工艺中，也需要较长的退火时间，以及较高的退火温度，导致增加生产成本。
发明内容
本发明解决的技术问题是提供一种金属互连结构及其形成方法，可以采用更少的Mn薄膜即可形成扩散阻挡层，从而降低了金属互连结构中的电阻率，尤其降低了金属互连线中的电阻率。
为解决上述技术问题，本发明实施例提供一种金属互连结构的形成方法，包括：提供半导体衬底，所述半导体衬底的表面具有金属互连介质层；对所述金属互连介质层进行刻蚀，以形成金属沟槽；在所述金属沟槽内形成Mn薄膜，所述Mn薄膜覆盖所述金属沟槽的侧壁和底部表面；在所述金属沟槽内填充金属材料，以形成金属互连线，所述金属材料的扩散系数大于Mn的扩散系数。
可选的，在所述金属沟槽内形成Mn薄膜包括：采用化学气相沉积工艺在所述金属沟槽内形成Mn(TMHD)2材料；在预设温度下，所述Mn(TMHD)2材料分解形成所述Mn薄膜。
可选的，所述预设温度为300℃至600℃。
可选的，在所述金属沟槽内填充金属材料之前，所述的金属互连结构的形成方法还包括：在所述金属沟槽内未被填充的部分形成Ta元素层，所述Ta元素层覆盖所述Mn薄膜。
可选的，所述Ta元素层选自：TaN层以及Ta层的堆叠层、TaN材料以及Ta材料的混合层、TaN层以及Ta层。
可选的，所述的金属互连结构的形成方法还包括：采用反溅射工艺，对所述金属沟槽底部的Mn薄膜以及所述Ta元素层进行轰击，以暴露出所述金属沟槽的底部表面；在所述金属沟槽内形成Ta薄膜，所述Ta薄膜覆盖所述金属沟槽的底部表面和侧壁。
可选的，在所述金属沟槽内未被填充的部分形成Ta元素层之后，所述的金属互连结构的形成方法还包括：采用退火工艺，对所述Mn薄膜以及所述Ta元素层进行退火处理。
可选的，所述退火工艺的工艺参数选自以下一项或多项：退火气氛为还原气体气氛或惰性气体气氛；退火时长为10分钟至30分钟；退火温度为150℃至400℃。
可选的，在所述金属沟槽内填充金属材料，以形成金属互连线包括：在所述金属沟槽内沉积所述金属互连线的种子层；基于所述种子层，填充所述金属材料；对所述金属材料进行平坦化，以形成金属互连线。
可选的，对所述金属互连介质层进行刻蚀，以形成金属沟槽包括：在所述金属互连介质层的表面形成硬掩膜层；对所述硬掩膜层以及所述金属互连介质层进行刻蚀，以形成金属沟槽。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供半导体衬底，所述半导体衬底的表面具有金属互连介质层；对所述金属互连介质层进行刻蚀，以形成金属沟槽；在所述金属沟槽内形成Mn薄膜，所述Mn薄膜覆盖所述金属沟槽的侧壁和底部表面；在所述金属沟槽内填充金属材料，以形成金属互连线，所述金属材料的扩散系数大于Mn的扩散系数。采用上述方案，通过在所述金属沟槽内形成覆盖侧壁的Mn薄膜，且Mn薄膜的一部分和金属互连介质层中的氧发生反应形成扩散阻挡层，相比于现有技术中设置金属互连线包含有防扩散金属，可以使得Mn薄膜中的防扩散金属与金属互连介质层的距离更近，并且在到达金属互连介质层的界面的过程中需要经由的材料更少更薄，从而采用更少的Mn薄膜即可形成扩散阻挡层，从而降低了金属互连结构中的电阻率，尤其降低了金属互连线中的电阻率；进一步地，由于防扩散金属与金属互连介质层的距离更近，因此采用较低的退火温度以及较短的退火时长即可形成所述扩散阻挡层，甚至可以复用后续工艺中的高温工艺，去除本步骤中的退火工艺，也可以促使所述扩散阻挡层的形成，从而更有效地降低生产成本。
进一步，在本发明实施例中，可以是采用化学气相沉积工艺在所述金属沟槽内形成Mn(TMHD)2材料以作为前驱体(Precursor)，进而在预设温度下，所述Mn(TMHD)2材料分解形成所述Mn薄膜的，相比于现有技术中，基于Mn金属靶材，采用物理气相沉积工艺形成所述Mn薄膜，采用本发明实施例的方案，形成的Mn薄膜可以具有更好的台阶覆盖性，且更有助于避免在沉积过程中在沟槽顶部发生过早收口(Merge)的问题。
进一步，还可以在所述金属沟槽内未被填充的部分形成Ta元素层，所述Ta元素层覆盖所述Mn薄膜，在本发明实施例中，通过形成Ta元素层，可以利用Ta元素层阻挡金属互连线中的金属向金属沟槽的侧壁扩散，例如更有效地阻挡Cu金属向金属沟槽的侧壁扩散。
进一步，采用反溅射工艺，对所述金属沟槽底部的Mn薄膜以及所述Ta元素层进行轰击，以暴露出所述金属沟槽的底部表面，可以避免由于Ta元素层以及Mn薄膜覆盖在金属沟槽的底部，导致金属互连线的电阻增大，影响器件的运算效率，进而在所述金属沟槽内形成Ta薄膜，所述Ta薄膜覆盖所述金属沟槽的底部表面和侧壁，可以利用新形成的Ta薄膜，更有效地阻挡金属互连线中的金属向金属互连介质层扩散，从而进一步降低金属的电迁移问题。
附图说明
图1是本发明实施例中一种金属互连结构的形成方法的流程图；
图2至图9是本发明实施例中一种金属互连结构的形成方法中各步骤对应的器件剖面结构示意图。
具体实施方式
在现有技术中，在金属沟槽内先形成TaN薄膜和/或Ta薄膜，然后在铜靶材中掺杂防扩散金属，从而在TaN薄膜和/或Ta薄膜的表面形成金属互连线时，Mn、Ta可以与介质层中的氧发生反应，形成扩散阻挡层TaxMnyOz，从而阻挡铜金属向金属沟槽的侧壁扩散，降低金属铜的电迁移问题。
本发明的发明人经过研究发现，在现有技术中，Mn需要穿过铜金属层、TaN薄膜和/或Ta薄膜到达金属互连介质层的界面，由于存在阻挡层TaN薄膜和/或Ta薄膜，为了使得更多的Mn可以穿过，需要提高铜靶材中掺杂的Mn的含量，由于Mn的电阻率较大，容易提高金属互连线的薄层电阻Rs，导致半导体器件的运算速度下降；进一步地，在现有技术中，会添加退火工艺以促使更多Mn扩散，也需要较长的退火时间，以及较高的退火温度，导致增加生产成本。
在本发明实施例中，提供半导体衬底，所述半导体衬底的表面具有金属互连介质层；对所述金属互连介质层进行刻蚀，以形成金属沟槽；在所述金属沟槽内形成Mn薄膜，所述Mn薄膜覆盖所述金属沟槽的侧壁和底部表面；在所述金属沟槽内填充金属材料，以形成金属互连线，所述金属材料的扩散系数大于Mn的扩散系数。采用上述方案，通过在所述金属沟槽内形成覆盖侧壁的Mn薄膜，且Mn薄膜的一部分和金属互连介质层中的氧发生反应形成扩散阻挡层，相比于现有技术中设置金属互连线包含有防扩散金属，可以使得Mn薄膜中的防扩散金属与金属互连介质层的距离更近，并且在到达金属互连介质层的界面的过程中需要经由的材料更少更薄，从而采用更少的Mn薄膜即可形成扩散阻挡层，从而降低了金属互连结构中的电阻率，尤其降低了金属互连线中的电阻率；进一步地，由于防扩散金属与金属互连介质层的距离更近，因此采用较低的退火温度以及较短的退火时长即可形成所述扩散阻挡层，甚至可以复用后续工艺中的高温工艺，去除本步骤中的退火工艺，也可以促使所述扩散阻挡层的形成，从而更有效地降低生产成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图1，图1是本发明实施例中一种金属互连结构的形成方法的流程图。所述金属互连结构的形成方法可以包括步骤S11至步骤S14：
步骤S11：提供半导体衬底，所述半导体衬底的表面具有金属互连介质层；
步骤S12：对所述金属互连介质层进行刻蚀，以形成金属沟槽；
步骤S13：在所述金属沟槽内形成Mn薄膜，所述Mn薄膜覆盖所述金属沟槽的侧壁；
步骤S14：在所述金属沟槽内填充金属材料，以形成金属互连线，所述金属材料的扩散系数大于Mn的扩散系数。
下面结合图2至图9对上述各个步骤进行说明。
图2至图9是本发明实施例中一种金属互连结构的形成方法中各步骤对应的器件剖面结构示意图。
参照图2，提供半导体衬底100，所述半导体衬底100的表面具有金属互连介质层110。
其中，所述金属互连介质层110可以为底层金属(Metal 1)互连介质层，还可以为中层金属互连介质层或顶层金属(Top metal)互连介质层，当所述金属互连介质层110为中层金属互连介质层或顶层金属互连介质层时，所述半导体衬底100的表面还可以存在有前一层金属互连介质层111以及前一层金属互连线121。
在本发明实施例的一种具体实施方式中，可以在所述金属互连介质层110的表面形成硬掩膜层(Hard Mask)161，以在后续形成金属互连线的工艺中对所述金属互连介质层110进行保护。
具体地，所述硬掩膜层161的材料可以为氮化硅，例如可以为Si3N4。
在具体实施中，所述半导体衬底100可以为硅衬底，或者所述半导体衬底100的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的应用于图像传感器的材料，所述半导体衬底100还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。优选地，所述半导体衬底100可以为轻掺杂的半导体衬底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体衬底100进行离子注入，实现深阱掺杂(Deep Well Implant)。
所述金属互连介质层110可以为氧化硅层、氮化硅层，还可以为氧化硅与氮化硅的叠层。其中，所述氧化硅例如可以为SiO2，所述氮化硅例如可以为Si3N4。
参照图3，在所述硬掩膜层161的表面形成图案化的掩膜层162，以所述图案化的掩膜层162为掩膜，对所述硬掩膜层161以及金属互连介质层110进行刻蚀，以形成金属沟槽171。
具体地，所述金属沟槽171的底部可以暴露出所述前一层金属互连线121的顶部表面，以在后续形成金属互连线后，可以与前一层金属互连线121实现互连。
参照图4，在所述金属沟槽171内形成Mn薄膜140，所述Mn薄膜140覆盖所述金属沟槽171的侧壁和底部表面。
具体地，Mn薄膜140以及后续形成的Ta元素层可以与金属互连介质层110中的氧发生反应，形成扩散阻挡层TaxMnyOz，可以更有效地阻挡金属互连线内的金属向金属沟槽171的侧壁扩散。
进一步地，在所述金属沟槽内形成Mn薄膜140的步骤可以包括：采用化学气相沉积工艺在所述金属沟槽内形成Mn(TMHD)2材料；在预设温度下，所述Mn(TMHD)2材料分解形成所述Mn薄膜。
具体的，反应化学式可以示意如下：
其中，T用于表示预设温度，byproducts用于表示副产物。
在本发明实施例中，可以是采用化学气相沉积工艺在所述金属沟槽内形成Mn(TMHD)2材料以作为前驱体，进而在预设温度下，所述Mn(TMHD)2材料分解形成所述Mn薄膜的，相比于现有技术中，基于Mn金属靶材，采用物理气相沉积工艺形成所述Mn薄膜，采用本发明实施例的方案，形成的Mn薄膜可以具有更好的台阶覆盖性，且更有助于避免在沉积过程中在沟槽顶部发生过早收口的问题。
作为一个非限制性的例子，所述预设温度可以为300℃至600℃。
具体而言，所述预设温度不应当过低，否则所述Mn(TMHD)2材料分解形成所述Mn薄膜的分解程度过低，导致形成的Mn薄膜的效果较差；所述预设温度不应当过高，否则会对所述半导体衬底内已形成的半导体器件产生影响。
优选地，所述预设温度可以为400℃至450℃，例如为420℃。
参照图5，在所述金属沟槽171内未被填充的部分形成Ta元素层130，所述Ta元素层130覆盖所述Mn薄膜140。
进一步地，所述Ta元素层130可以选自：TaN层以及Ta层的堆叠层、TaN材料以及Ta材料的混合层、TaN层以及Ta层。
具体地，Mn薄膜140以及Ta元素层130可以与金属互连介质层110中的氧发生反应，形成扩散阻挡层TaxMnyOz，可以更有效地阻挡金属互连线内的金属向金属沟槽171的侧壁扩散。
在本发明实施例中，通过形成Ta元素层130，可以利用Ta元素层130阻挡金属互连线中的金属向金属沟槽171的侧壁扩散，例如更有效地阻挡Cu金属向金属沟槽171的侧壁扩散。
进一步地，在所述金属沟槽171内未被填充的部分形成Ta元素层130之后，所述形成方法还可以包括：采用退火工艺，对所述Mn薄膜140以及所述Ta元素层130进行退火处理。
更进一步地，所述退火工艺的工艺参数可以选自以下一项或多项：退火气氛为还原气体气氛或惰性气体气氛；退火时长为10分钟至30分钟；退火温度为150℃至400℃。
其中，所述还原气体气氛中的还原气体可以包括：5％H2以及95％He的混合气体。
所述退火时长可以为10分钟至30分钟，优选地，可以采用20分钟。
退火温度为150℃至400℃，优选地，可以采用250℃至300℃。
在本发明实施例中，通过在还原气体气氛或惰性气体气氛下进行退火，有助于促使Mn和Ta以及金属互连介质层110中的氧发生反应，形成更厚的扩散阻挡层，更好地满足阻挡金属互连线内的金属扩散的需求。具体地，所述防扩散金属为Mn，形成的扩散阻挡层可以为TaxMnyOz。
参照图6，采用反溅射工艺，对所述金属沟槽171底部的Mn薄膜140以及所述Ta元素层130进行轰击，以暴露出所述金属沟槽171的底部表面。
在本发明实施例中，通过采用反溅射工艺，对所述金属沟槽171底部的Mn薄膜140以及所述Ta元素层130进行轰击，以暴露出所述金属沟槽171的底部表面，可以避免由于Ta元素层130以及Mn薄膜140覆盖在金属沟槽的底部，导致金属互连线的电阻增大，影响器件的运算效率。
进一步地，针对在Ta元素层130沉积过程中，在金属沟槽171顶部发生的过早收口的问题，采用反溅射工艺，可以有效地对其进行改善。
需要指出的是，可以在暴露出所述金属沟槽171的底部表面之后，进行前述采用退火工艺对所述Mn薄膜140以及Ta元素层130进行退火处理的步骤，以促使Mn和Ta以及金属互连介质层110中的氧发生反应，形成更厚的扩散阻挡层。
参照图7，在所述金属沟槽171内形成Ta薄膜132，所述Ta薄膜132覆盖所述金属沟槽171的底部表面和侧壁，也即覆盖所述Ta元素层130。
在本发明实施例中，通过在所述金属沟槽171内形成Ta薄膜132，所述Ta薄膜132覆盖所述金属沟槽171的底部表面和侧壁，可以利用新形成的Ta薄膜132，更有效地阻挡金属互连线中的金属向金属互连介质层110扩散，从而进一步降低金属的电迁移问题。
需要指出的是，可以在形成Ta薄膜132之后，进行前述采用退火工艺对所述Mn薄膜140以及Ta元素层130进行退火处理的步骤，以促使Mn和Ta以及金属互连介质层110中的氧发生反应，形成更厚的扩散阻挡层。
参照图8，在所述金属沟槽171内沉积金属互连线的种子层(Seed Layer)，基于所述种子层，填充所述金属材料125。
进一步地，所述金属材料的扩散系数可以大于Mn的扩散系数，例如可以设置所述金属材料为Cu。
具体地，可以先在所述金属沟槽171内沉积铜互连线的铜种子层，然后采用电化学沉积(Electro-chemistry Deposition)工艺在所述金属沟槽171内填充铜金属材料125。
参照图9，对所述金属材料125进行平坦化，以形成金属互连线122。
在本发明实施例中，通过平坦化工艺，可以形成金属互连线122镶嵌在金属互连介质层110内，具有平整表面的金属互连结构，为后续工艺做准备。
需要指出的是，可以在形成金属互连线122之后，进行前述采用退火工艺对所述Mn薄膜140以及Ta元素层130进行退火处理的步骤，以促使Mn和Ta以及金属互连介质层110中的氧发生反应，形成更厚的扩散阻挡层。
在本发明实施例中，通过在所述金属沟槽171内形成覆盖侧壁的Mn薄膜140，且Mn薄膜140的一部分和金属互连介质层110中的氧发生反应形成扩散阻挡层，相比于现有技术中设置金属互连线包含有防扩散金属，可以使得Mn薄膜140中的防扩散金属与金属互连介质层110的距离更近，并且在到达金属互连介质层110的界面的过程中需要经由的材料更少更薄，从而采用更少的Mn薄膜140即可形成扩散阻挡层，从而降低了金属互连结构中的电阻率，尤其降低了金属互连线中的电阻率；进一步地，由于防扩散金属与金属互连介质层110的距离更近，因此采用较低的退火温度以及较短的退火时长即可形成所述扩散阻挡层，甚至可以复用后续工艺中的高温工艺，去除本步骤中的退火工艺，也可以促使所述扩散阻挡层的形成，从而更有效地降低生产成本。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种金属互连结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底的表面具有金属互连介质层；
对所述金属互连介质层进行刻蚀，以形成金属沟槽；
在所述金属沟槽内形成Mn薄膜，所述Mn薄膜覆盖所述金属沟槽的侧壁和底部表面；
在所述金属沟槽内填充金属材料，以形成金属互连线，所述金属材料的扩散系数大于Mn的扩散系数。
2.根据权利要求1所述的金属互连结构的形成方法，其特征在于，在所述金属沟槽内形成Mn薄膜包括：
采用化学气相沉积工艺在所述金属沟槽内形成Mn(TMHD)2材料；
在预设温度下，所述Mn(TMHD)2材料分解形成所述Mn薄膜。
3.根据权利要求2所述的金属互连结构的形成方法，其特征在于，所述预设温度为300℃至600℃。
4.根据权利要求1所述的金属互连结构的形成方法，其特征在于，在所述金属沟槽内填充金属材料之前，还包括：
在所述金属沟槽内未被填充的部分形成Ta元素层，所述Ta元素层覆盖所述Mn薄膜。
5.根据权利要求4所述的金属互连结构的形成方法，其特征在于，所述Ta元素层选自：TaN层以及Ta层的堆叠层、TaN材料以及Ta材料的混合层、TaN层以及Ta层。
6.根据权利要求4所述的金属互连结构的形成方法，其特征在于，还包括：
采用反溅射工艺，对所述金属沟槽底部的Mn薄膜以及所述Ta元素层进行轰击，以暴露出所述金属沟槽的底部表面；
在所述金属沟槽内形成Ta薄膜，所述Ta薄膜覆盖所述金属沟槽的底部表面和侧壁。
7.根据权利要求4所述的金属互连结构的形成方法，其特征在于，在所述金属沟槽内未被填充的部分形成Ta元素层之后，还包括：
采用退火工艺，对所述Mn薄膜以及所述Ta元素层进行退火处理。
8.根据权利要求7所述的金属互连结构的形成方法，其特征在于，所述退火工艺的工艺参数选自以下一项或多项：
退火气氛为还原气体气氛或惰性气体气氛；
退火时长为10分钟至30分钟；
退火温度为150℃至400℃。
9.根据权利要求1所述的金属互连结构的形成方法，其特征在于，在所述金属沟槽内填充金属材料，以形成金属互连线包括：
在所述金属沟槽内沉积所述金属互连线的种子层；
基于所述种子层，填充所述金属材料；
对所述金属材料进行平坦化，以形成金属互连线。
10.根据权利要求1所述的金属互连结构的形成方法，其特征在于，对所述金属互连介质层进行刻蚀，以形成金属沟槽包括：
在所述金属互连介质层的表面形成硬掩膜层；
对所述硬掩膜层以及所述金属互连介质层进行刻蚀，以形成金属沟槽。
CN201910431041.9A 2019-05-22 2019-05-22 金属互连结构的形成方法 Pending CN110112098A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910431041.9A CN110112098A (zh) 2019-05-22 2019-05-22 金属互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910431041.9A CN110112098A (zh) 2019-05-22 2019-05-22 金属互连结构的形成方法

Publications (1)

Publication Number Publication Date
CN110112098A true CN110112098A (zh) 2019-08-09

Family

ID=67491799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910431041.9A Pending CN110112098A (zh) 2019-05-22 2019-05-22 金属互连结构的形成方法

Country Status (1)

Country Link
CN (1) CN110112098A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786525A (zh) * 2019-11-07 2021-05-11 长鑫存储技术有限公司 半导体器件及其形成方法
CN113539941A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212909A (ja) * 2012-06-18 2012-11-01 Fujitsu Semiconductor Ltd 半導体装置の製造方法および半導体装置
CN103249863A (zh) * 2010-11-03 2013-08-14 乔治洛德方法研究和开发液化空气有限公司 用于沉积含锰膜的二-吡咯-2-醛亚胺化锰前体
TW201430919A (zh) * 2012-09-24 2014-08-01 Tokyo Electron Ltd 矽酸錳膜之形成方法、處理系統、半導體元件之製造方法及半導體元件
CN109545740A (zh) * 2018-11-27 2019-03-29 德淮半导体有限公司 金属互连结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249863A (zh) * 2010-11-03 2013-08-14 乔治洛德方法研究和开发液化空气有限公司 用于沉积含锰膜的二-吡咯-2-醛亚胺化锰前体
JP2012212909A (ja) * 2012-06-18 2012-11-01 Fujitsu Semiconductor Ltd 半導体装置の製造方法および半導体装置
TW201430919A (zh) * 2012-09-24 2014-08-01 Tokyo Electron Ltd 矽酸錳膜之形成方法、處理系統、半導體元件之製造方法及半導體元件
CN109545740A (zh) * 2018-11-27 2019-03-29 德淮半导体有限公司 金属互连结构及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786525A (zh) * 2019-11-07 2021-05-11 长鑫存储技术有限公司 半导体器件及其形成方法
CN112786525B (zh) * 2019-11-07 2023-07-07 长鑫存储技术有限公司 半导体器件及其形成方法
CN113539941A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US10043885B2 (en) Bi-layer metal deposition in silicide formation
US10354916B2 (en) Methods for wordline separation in 3D-NAND devices
TW201820540A (zh) 鰭狀場效電晶體的形成方法
US20150041918A1 (en) Self-Aligned Dual-Metal Silicide and Germanide Formation
US7365010B2 (en) Semiconductor device having carbon-containing metal silicide layer and method of fabricating the same
TWI431723B (zh) 經接觸窗形成於源極／汲極上之自我對準矽化物
JP2007214481A (ja) 半導体装置
JPWO2005112089A1 (ja) 半導体装置及びその製造方法
TW202011518A (zh) 半導體裝置的形成方法
TW202008433A (zh) 半導體裝置的形成方法
CN110112098A (zh) 金属互连结构的形成方法
TWI737171B (zh) 形成單晶六方氮化硼層以及電晶體的方法
JP2004134687A (ja) 半導体装置及びその製造方法
CN109545740A (zh) 金属互连结构及其形成方法
TW200941553A (en) Methods for forming silicide conductors using substrate masking
JP6376736B2 (ja) 半導体デバイスおよびその製造方法
US11757020B2 (en) Semiconductor device and method
US7371333B2 (en) Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines
KR101093123B1 (ko) 집접 회로 기술에 있어서의 극도로 균일한 실리사이드
JP3457532B2 (ja) 半導体装置の製造方法
US20220359729A1 (en) Semiconductor Device and Method
WO2008072573A1 (ja) 半導体装置の製造方法および半導体装置
CN112750780A (zh) 半导体装置的形成方法
TW202240701A (zh) 半導體裝置的形成方法
KR100732764B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190809