TW201430919A - 矽酸錳膜之形成方法、處理系統、半導體元件之製造方法及半導體元件 - Google Patents

矽酸錳膜之形成方法、處理系統、半導體元件之製造方法及半導體元件 Download PDF

Info

Publication number
TW201430919A
TW201430919A TW102134290A TW102134290A TW201430919A TW 201430919 A TW201430919 A TW 201430919A TW 102134290 A TW102134290 A TW 102134290A TW 102134290 A TW102134290 A TW 102134290A TW 201430919 A TW201430919 A TW 201430919A
Authority
TW
Taiwan
Prior art keywords
manganese
film
forming
annealing
environment
Prior art date
Application number
TW102134290A
Other languages
English (en)
Inventor
Kenji Matsumoto
Tatsufumi Hamada
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201430919A publication Critical patent/TW201430919A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicates, Zeolites, And Molecular Sieves (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

[課題]提供一種即使所沈積之錳的狀態(價數)取得任何值，亦可良好地進行矽酸化之矽酸錳膜之形成方法。[解決手段]包含：使用錳化合物氣體並在包含矽之底層上形成錳金屬膜的工程；形成前述錳金屬膜後，以氧化環境進行退火的工程；及以前述氧化環境進行退火後，以還原環境進行退火並形成矽酸錳膜的工程。

Description

矽酸錳膜之形成方法、處理系統、半導體元件之製造方法及半導體元件
該發明，係關於矽酸錳膜之形成方法、處理系統、半導體元件之製造方法及半導體元件。
以半導體元件之極微細銅配線形成為目標，並提出形成由矽酸錳膜所構成的阻隔膜(專利文獻1)。在專利文獻1中，在形成於基板之含矽氧化物膜上，使用錳前驅物沈積錳金屬，而形成錳金屬膜。且，在添加有微量氧氣的環境中，以溫度300~400℃的條件對形成有錳金屬膜之基板進行退火5分鐘。藉此，錳金屬係與底層之含矽氧化物膜的矽及氧氣產生反應並被矽酸化，且形成矽酸錳膜。
另外，在專利文獻1中，於錳金屬膜上形成銅膜後，進行上述退火。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特許4236201號說明書
但是，即使在含矽氧化物膜上沈積錳金屬，僅進行退火亦無法良好地進行矽酸化，且有時會產生無法形成所期望膜厚之矽酸錳(MnSiO3、或Mn2SiO4)膜的情況。
例如，若考慮錳金屬與底層之矽氧化膜(SiO2)產生反應的反應式， 則形成Mn+SiO2→MnSiO2，與化學安定的MnSiO3相比，氧原子缺了一個。亦即，使錳金屬與底層產生反應且使進行矽酸化時，“氧化物物種”不足。
另一方面，對錳金屬進行氧化而形成錳氧化物(MnOx)時，由於錳可取得複數價數，因此，錳的氧化物有涉及到MnO(2價)、Mn3O4(2價與3價)、Mn2O3(3價)、MnO2(4價)之可能性。考慮適用於半導體元件本身或半導體元件中的構造體，在使錳氧化時，這將形成為MnO、Mn3O4、Mn2O3、MnO2之任一，或形成為複數個混合物，或因半導體元件之圖案的位置不同而有所不同等，其不確定因素多。
該發明係有鑑於上述情況進行之發明者，其課題在於提供即使所沈積之錳的狀態(價數)取得任何 值，亦可使良好地進行矽酸化之矽酸錳膜之形成方法、能夠實施該形成方法之處理系統、利用該形成方法之半導體元件的製造方法及以該製造方法製造的半導體元件。
本發明者們係為了解決上述課題，首先，針對錳及錳氧化物，就熱力學觀點研究與底層之含矽氧化物膜的反應。其結果，發現到能夠將反應分為如下述之情況。
(1)Mn金屬(0價)係以氧化環境進行退火，藉此，進行氧化或矽酸化(矽酸錳的Mn為2價)。
(2)氧化錳(MnOx)中的MnO(2價)，係不管什麼環境下(即使為惰性環境)皆透過退火來進行矽酸化。
(3)氧化錳(MnOx)中Mn3O4、Mn2O3、MnO2(3價、4價)，係藉由進行還原環境退火來進行矽酸化。
亦即，藉由錳之狀態(價數)所產生矽酸化的環境係不同的。
根據該結果，進一步所檢討的結果，發現到形成錳膜後，若以氧化環境進行退火且以還原環境進行退火，更能夠進行矽酸化。
該發明，係根據該見解所完成者。
亦即，該發明之第1態樣，係提供一種含錳膜之形成方法，使錳金屬進行矽酸化且形成矽酸錳膜之矽酸錳膜的形成方法，其特徵係包含以下工程： 使用錳化合物氣體，在包含矽之底層上形成錳金屬膜的工程；形成前述錳金屬膜後，以氧化環境進行退火的工程；以前述氧化環境進行退火後，以還原環境進行退火並形成矽酸錳膜的工程。
該發明的第2態樣，係提供一種處理系統，使錳金屬矽酸化而形成矽酸錳膜之處理系統，其特徵係具備： 除氣(degas)處理部，對具有包含矽之底層的被處理基板進行除氣處理；錳金屬成膜部，對前述已進行除氣處理之前述被處理基板，形成錳金屬膜；氧化環境退火部，對己形成有前述錳金屬膜之前述被處理基板，以氧化環境進行退火；及還原環境退火部，對以前述氧化環境進行退火之前述被處理基板，以還原環境進行退火。
該發明的第3態樣，係提供一種處理系統，使錳金屬矽酸化而形成矽酸錳膜之處理系統，其特徵係具備： 除氣處理部，對具有包含矽之底層的被處理基板進行除氣處理；錳金屬成膜部，對前述已進行除氣處理之前述被處理基板，形成錳金屬膜；搬出部，將形成有前述錳金屬膜之前述被處理基板搬出至包含水份的環境中；及還原環境退火部，對已被搬出至包含前述水份之環境中的基板，以還原環境進行退火。
該發明之第4態樣，係提供一種半導體元件之製造方法，係製造包含由矽酸錳膜所構成之構造體的半 導體元件，其特徵係，依照上述第1態樣之矽酸錳膜之形成方法，形成由前述矽酸錳膜所構成的構造。
該發明之第5態樣，係提供一種半導體元件，包含由矽酸錳膜所構成之構造體之半導體元件，其特徵係，包含由依照上述第4態樣之半導體元件之製造方法而形成之矽酸錳膜所構成的構造。
根據該發明，能夠提供即使所沈積之錳的狀態(價數)取得任何值，亦可藉由使良好地進行矽酸化之矽酸錳膜之形成方法、能夠實施該形成方法之處理系統、利用該形成方法之半導體元件的製造方法及以該製造方法製造的半導體元件。
1‧‧‧矽基板
2、7‧‧‧含矽氧化物膜
3、8‧‧‧溝
4‧‧‧阻隔膜
5‧‧‧第1層銅配線
6‧‧‧蓋阻障膜
9‧‧‧通孔
10‧‧‧錳金屬膜
11‧‧‧錳氧化物膜
12‧‧‧矽酸錳膜
13‧‧‧第2層銅配線
21a‧‧‧除氣處理部
21b‧‧‧錳金屬成膜部
21c‧‧‧氧化環境退火部
21d‧‧‧還原環境退火部
[圖1]表示該發明之一實施形態之矽酸錳膜之形成方法之一例的流程圖。
[圖2]圖(A)~圖(F)係表示將一實施形態之矽酸錳膜的形成方法應用於半導體元件之製造時之一例的剖面圖。
[圖3]在每還原環境退火溫度中，分離並表示Si2p之XPS波形的圖。
[圖4]表示矽酸形成之溫度相依性的圖。
[圖5]表示可實施該發明之一實施形態之矽酸錳膜之形成方法之處理系統之第1系統構成例的圖。
[圖6]表示可實施該發明之一實施形態之矽酸錳膜之形成方法之處理系統之第2系統構成例的圖。
以下，參閱添加圖式說明該發明的實施形態。在該說明中，涵蓋參閱之所有圖面，對於相同部份標示相同的參考符號。
<矽酸錳膜之形成方法的一實施形態>
圖1係表示該發明之一實施形態之矽酸錳膜之形成方法之一例的流程圖，圖2A~圖2F係表示將一實施形態之矽酸錳膜的形成方法應用於半導體元件之製造時之一例的剖面圖。在圖2A~圖2F中，表示將一實施形態之矽酸錳膜之形成方法應用於防止形成於半導體元件中之銅配線與層間絕緣膜之間之銅擴散之阻隔膜形成的例子。
在一實施形態中，對如圖2A所示之半導體元件之製造中的構造體，形成矽酸錳膜。又，在實施形態的說明中，省略電晶體周圍亦即FEOL(Front End Of Line)的工程。
(構造體)
說明圖2A所示之構造體。在半導體基板例如矽基板 1上，形成作為第1層層間絕緣膜的含矽氧化物膜2。在含矽氧化物膜2的表面形成溝3，在溝3內經由防止銅擴散的阻隔膜4形成第1層銅配線5。在含矽氧化物膜2及第1層銅配線5上，形成防止銅擴散的蓋阻障膜6。在蓋阻障膜6上，形成作為第2層層間絕緣膜的含矽氧化物膜7。在含矽氧化物膜7的表面形成有溝8及從溝8到達第1層銅配線5之通孔9。在本例中，含矽氧化物膜7係形成為成膜有錳金屬膜的底層。
在上述構造體中，含矽氧化物膜2及7的一例係例如為矽氧化膜(SiO2)。作為SiO2，係例如能夠以藉由使用TEOS作為原料氣體之CVD法而成膜者作為一例，但原料氣體不限於TEOS。又，亦可為對矽進行熱氧化之熱氧化SiO2。
且，含矽氧化物膜2及7並不限於SiO2，即使SiOC、SiOCH等，介電係數與SiO2相比為低之含矽氧化物膜(Low-k膜)，若含有矽與氧氣者即可。且，在含有上述矽與氧氣的Low-k膜係亦可為具有“孔”之多孔Low-k膜。
(工程1：除氣處理工程)
接下來，進行作為圖1之工程1的除氣處理工程。在該工程中，如圖2B所示，對具有圖2A所示之構造體的矽基板1進行加熱處理，並對吸附於含矽氧化物膜7之表面的剩餘水份等進行除氣。
另外，工程1係因應所需來進行即可，加熱溫度或加熱處理時間亦可適當進行變更。但，吸附於形成為底層之含矽氧化物膜7之表面的剩餘水份等，係如本實施形態，在沈積錳金屬前事先進行除氣為較佳。這是因為當除氣不夠充份時，氧化錳膜會形成超過所需之厚度，或因晶圓的種類而導致沈積膜厚或膜的組成產生變化等，且恐怕會造成再生性下降。
(工程2：錳金屬沈積處理工程)
接下來，進行作為圖1之工程2的錳金屬沈積處理工程。在該工程中，如圖2C所示，在含矽氧化物膜7上形成錳金屬膜10。此時，在露出溝8及通孔9之側面之含矽氧化物膜7的表面上，亦形成有錳金屬膜10。但，在第1層銅配線5的表面，並不形成錳金屬膜10。這是因為錳會擴散至第1層銅配線5的內部。
錳金屬膜10，係能夠藉由使用錳化合物氣體之熱分解反應的CVD法或使用錳化合物氣體與還原性反應氣體的CVD法或ALD法來進行成膜。能夠以下述者為例來作為錳化合物。
．環戊二烯基(cyclopentadienyl)系錳化合物
．羰基(carbonyl)系錳化合物
．β-二酮(β-diketone)系錳化合物
．脒(amidinate)系錳化合物
．醯胺胺基烷(amidoaminoalkane)系錳化合物
藉由選擇該些錳化合物族中之任一或複數個化合物氣體，能夠形成錳金屬膜10。
能夠以一般式Mn(RC5H4)2所表示之雙(烷基環戊二烯基(alkylcyclopentadienyl))錳作為上述環戊二烯基系錳化合物的例子。
又，能夠以下述者來作為上述羰基系錳化合物的例子。
．十羰基二錳(decacarbonyldimanganese)(Mn2(CO)10)
．甲基環戊二烯三羰基錳(methylcyclopentadienyl manganese tricarbonyl)((CH3C5H4)Mn(CO)3)
．環戊二烯三羰基錳(cyclopentadienyl manganese tricarbonyl)((C5H5)Mn(CO)3)
．五羰基甲基錳(pentacarbonyl methyl manganese)((CH3)Mn(CO)5)
．3-(t-BuAllyl)Mn(CO)4
又，能夠以下述來作為上述β-二酮系錳化合物的例子。
．雙(二新戊醯甲烷)錳(bis(dipivaloylmethanato)manganese)(Mn(C11H19O2)2)
．三(二新戊醯甲烷)錳(tris(dipivaloylmethanato)manganese)(Mn(C11H19O2)3)
．雙(戊二酮)錳(bis(pentanedione)manganese)(Mn(C5H7O2)2)
．三(戊二酮)錳(tris(pentanedione)manganese)(Mn(C5H7O2)3)
．三(六氟乙醯丙酮)錳(tris(hexafluoroacetylacetonate)manganese)(Mn(C5HF6O2)3)
又，能夠以美國公報US2009/0263965A1號揭示之一般式Mn(R1N-CR3-NR2)2所表示之雙(N,N'-二烷基乙醯脒(dialkylacetamidinate))錳為例，作為上述脒系錳化合物。
又，能夠以國際公開第2012/060428號揭示之一般式Mn(R1N-Z-NR2 2)2所表示之雙(N,N'-1-烷醯胺(alkylamide)-2-二烷基氨基烷(dialkylaminoalkane))錳為例，作為上述醯胺胺基烷系錳化合物。在此，上述一般式中的“R，R1，R2，R3”係以-CnH2n+1(n係0以上的整數)所記述的烷基，“Z”係以-CnH2n-(n係0以上的整數)所記述的伸烷基。
又，以
．在使用醯胺胺基烷系錳化合物的情況下係250~300℃
．在使用脒系錳化合物的情況下係350~400℃
．在使用(EtCp)2Mn的情況下係400~450℃
．在使用MeCpMn(CO)3的情況下係450~500℃
作為使用該些錳化合物時之錳金屬膜之成膜溫度的例子。總而言之，若溫度為前驅物之熱分解溫度以上，則能夠形成錳金屬的膜。但是，若使用電漿CVD法，則亦可 能以更低溫或未滿熱分解溫度來進行成膜。
在上述錳化合物氣體中，可較低溫進行成膜的醯胺胺基烷系錳化合物為最佳。
能夠適當地使用氫(H2)氣或一氧化碳(CO)氣體、甲醛(HCHO)等的醛類(R-CHO)氣體、甲酸(HCOOH)等的羧酸(R-COOH)氣體，來作為用於錳化合物還原之上述還原性反應氣體。在此，上述R係以-CnH2n+1(n係0以上的整數)所記述的烷基。
另外，除了上述之CVD法及ALD法，亦能夠使用PVD法、PECVD法、PEALD法等來作為錳金屬的成膜手法。
(工程3：氧化環境退火處理工程)
接下來，進行作為圖1之工程3的氧化環境退火處理工程。在該工程中，如圖2D所示，藉由以氧化環境進行退火，將錳金屬膜10暫時設為錳氧化物(MnOx)膜11。在工程3所形成之錳氧化物中，亦可包含MnO、Mn3O4、Mn2O3、MnO2之任一。MnO、Mn3O4、Mn2O3、MnO2係亦可為任一個單質，或亦可為MnO、Mn3O4、Mn2O3、MnO2的混合物。又，亦可藉由工程3，包含於含矽氧化物膜7之矽及氧氣與錳金屬膜10將產生反應並部份被矽酸化。
又，如圖2D所示，在混合有露出錳金屬膜10之位置A與露出第1層銅配線5之位置B的構造時， 不會氧化第1層銅配線5，而是想選擇性的對錳金屬膜10進行氧化。這是因為藉由例如銅改變成氧化銅，來抑制使用銅之構造體的電阻值上升。與錳比較，銅的氧化傾向弱且為難以氧化的物質。但，若氧分壓較高，則銅亦開始氧化。在此，為了選擇性地僅使錳氧化，因此，工程3之氧分壓係最好保持於10ppb~1vol%左右的極低氧分壓。
能夠使用包含於作為錳金屬膜10之底層之含矽氧化物膜7的氧氣或吸附於含矽氧化物膜7之表面的氧氣，來作為用於形成該氧化環境的氧氣。又，能夠使用包含於含矽氧化物膜7的水份或吸附於含矽氧化物膜7的水份，或矽醇基中的氧氣。
又，從外部在處理室內微量進行控制的同時，亦能夠藉由供給例如O2氣體、H2O氣體、CO2氣體、O3氣體、NO2、乾空氣(20%O2+80%N2)作為含氧氣體，形成該氧化環境。
工程3之退火溫度的例子為室溫(例如25℃)~500℃的範圍。
(工程4：還原環境退火處理工程)
接下來，進行作為圖1之工程4的還原環境退火處理工程。在該工程中，如圖2E所示，藉由以還原環境進行退火，將錳氧化物膜11設為矽酸錳膜12。還原環境退火前的錳氧化物膜11係亦如工程3中所述，亦可包含MnO、Mn3O4、Mn2O3、MnO2之任一或亦可為單質，或亦 可為任一混合物。且，亦可包含矽酸錳。
能夠以包含氫之還原氣體作為還原環境的例子。能夠以混合氣體(3%H2+97%N2)、甲醛(HCHO)等的醛類(R-CHO)氣體、甲酸(HCOOH)等的羧酸(R-COOH)氣體，作為包含氫之還原氣體的例子。在此，上述“R”係以-CnH2n+1(n係0以上的整數)所記述的烷基。
又，還原氣體係亦有不包含氫的情況。能夠以一氧化碳(CO)作為不包含氫之還原氣體的例子。
工程4之退火溫度的例子係在100~600℃之範圍，且最好是300℃。
藉由該工程4，例如包含於底層之含矽氧化物膜7的矽氧化物成份與錳氧化物產生反應且被矽酸化，矽酸錳膜12係被形成於含矽氧化物膜7上。
然後，例如如圖2F所示，藉由導電性金屬膜例如銅來埋入溝8及通孔9的內部，並形成第2層銅配線13。藉此，在第2層銅配線13與含矽氧化物膜7之間，形成有藉由矽酸錳膜12所構成的阻隔膜。在此，在第2層銅配線13與矽酸錳膜12之間，亦可設為挾住釕或鈷等的金屬膜作為黏著層。又，亦可以將釕或鈷設為配線材料來代替銅。又，該些事項係亦與第1層銅配線5相同。
(評估結果及一實施形態的效果)
圖3係使用X射線光電子光譜(XPS)，在每個還原 環境退火溫度中分離並表示相當於Si2p之結合能區域之XPS波形的圖。
如圖3所示，進行退火時，在形成於底層之含矽氧化物膜(使用TEOS之SiO2)上的錳氧化物膜(在該評估時，使用ALD法將Mn2O3成膜於SiO2上)中，會出現矽酸之波峰。亦即，藉由進行退火，含矽氧化物膜與其上之錳氧化物膜會產生反應並進行矽酸化。且，可知藉由提高退火溫度，矽酸化將更加進展。
接下來，研究在進行退火時，添加與未添加還原氣體情況下之矽酸形成的溫度相依性。圖4係表示矽酸形成之溫度相依性的圖。另外，圖4係使用XPS法來分離在Si2p區域所獲得的波形，並從被認為是矽酸錳的波峰推算原子%而進行繪製阿瑞尼氏圖者。
如圖4所示，可觀察到在退火時不添加還原氣體的情況下，亦藉由將退火的溫度提高至130℃、300℃、400℃，而對含矽氧化物膜(在此係使用TEOS的SiO2)上的錳氧化物膜(在此係Mn2O3)進行矽酸化之傾向。但，該進行係緩慢的。這是能夠推測為根據後述之機制來考慮時，混在Mn2O3中的MnO成份係藉由退火來進行矽酸化反應者。
對此，在進行退火時已添加還原氣體(在此係氫氣)的情況下，將退火的溫度提高至200℃、300℃時，則含矽氧化物膜(使用TEOS之SiO2)與其上之錳氧化物膜(Mn2O3)會產生反應，且與未添加前述還原氣體 的情況相同，緩慢的進行矽酸化(在圖4中，圖表之傾斜幾乎相同)。但是，該進行在300℃與400℃之間急劇產生變化。亦即，對於含矽氧化物膜上的錳氧化物，使用氫作為還原氣體並進行還原環境退火，若將該退火溫度設為300℃與400℃之間例如350℃以上，則可說是與未添加還原氣體進行退火的情況相比，該矽酸化的進展增加。如此，退火時添加還原氣體的情況下，退火溫度上升且矽酸化急劇進行，但從實際上的觀點來看，退火的溫度上限係600℃以下為較佳。
根據該一實施形態之矽酸錳膜的形成方法，在作為底層之含矽氧化物膜7上形成錳金屬膜10，然後，藉由進行氧化環境退火，將錳金屬膜10設為錳氧化物膜11，且進一步藉由進行還原環境退火，使包含於底層之含矽氧化物膜7的矽氧化物成份與錳氧化物膜11產生反應並促進矽酸化，並設為矽酸錳膜12。
如此，即使錳氧化物膜11係包含MnO、Mn3O4、Mn2O3、MnO2之任一來作為錳氧化物，亦可藉由進行還原環境退火(工程4)，對MnSiO3及/或Mn2SiO4良好的進行矽酸化。
又，錳氧化物膜11係在進行還原環境退火之前所進行之氧化環境退火(工程3)時，亦可至少部份地包含MnSiO3及/或Mn2SiO4，根據進一步進行還原環境退火的一實施形態，更能夠推進矽酸化，且能夠增加MnSiO3及/或Mn2SiO4成份的比例。
參閱表1，具體的說明該機制。
對於在工程2所沈積的錳金屬，進行工程3的氧化環境退火時，如表1之Case1~5所示，形成MnO、Mn3O4、Mn2O3、MnO2、矽酸錳(MnSiO3或Mn2SiO4)之任一或該些的混合狀態。關於該些Case1~5，進行工程4的還原環境退火時，作為Case1之2價的MnO係不管在什麼環境下皆可進行矽酸化而形成矽酸錳，Case2~4之Mn3O4、Mn2O3、MnO2其價數大於2價，因此，藉由還原環境退火形成為2價的矽酸錳。又，如Case5，在工程3所形成的Mn矽酸係即使在工程4之還原環境退火，亦維持原樣。如此，即使對錳金屬膜進行氧化環境退火並形成有各種錳氧化物，亦能夠藉由接下來的還原環境退火確實地對錳氧化物進行矽酸化。
另外，矽酸化反應係依存於形成於含矽氧化物膜上之錳金屬膜的厚度。理論上，從厚度1nm的錳金屬形成4.6nm的矽酸錳。形成於錳金屬膜與含矽氧化物膜的邊界面之矽酸錳的膜厚通常是2.5nm左右，即使以較佳的條件形成厚度亦只有5nm左右，因此，若錳金屬的厚度為0.5nm左右，則可大致100%進行矽酸化，若條件齊備的話，則錳金屬的厚度至1nm左右就可大致100%進行矽酸化。由於矽酸錳具有擴散障壁性，因此，矽酸錳的膜厚變厚時，則Mn與SiO2無法相遇，矽酸形成反應將停止(將該現象稱為自限制(self-limit))。因此，錳金屬膜的膜厚，係以連續膜進行換算而設為相當於1~1.5nm以下為較佳。
且，根據一實施形態之矽酸錳膜的形成方 法，能夠獲得如以下之額外的效果。
(1)矽酸錳係非晶質，無結晶粒界。因此，能夠將抑制擴散至半導體元件中之導電性金屬之層間絕緣膜例如擴散至銅之層間絕緣膜的障壁性改善至比具有結晶粒界之阻隔膜更佳(高)。
(2)在錳氧化物與含矽氧化物產生反應並形成有矽酸錳的過程中，錳氧化物的沈積會減少。亦即，隨著矽酸化的進行，彷彿形成錳氧化物侵蝕含矽氧化物的形式。因此，與形成時相比，在矽酸化時形成較低之錳氧化物的高度，且能夠逼近於“無厚度阻障膜(Zero-thickness barrier)”。因此，接下來所進行矽酸化時之溝8及通孔9的剖面面積，係比形成錳氧化物時更增大。溝8及通孔9之剖面面積增加的結果，能夠達到被埋入至溝8及通孔9之導電性金屬配線低電阻化。
(3)在錳氧化物中，如同MnO、Mn3O4、Mn2O3、MnO2，具有複數個狀態且有密度或體積產生變化的可能性，一旦，形成矽酸錳(MnSiO3、Mn2SiO4)，則其狀態係與錳氧化物相比，更加安定。因此，例如半導體元件製造後隨時間退化的情況會減少。
<形成矽酸錳膜的處理系統>
接下來，說明可實施該發明之一實施形態之矽酸錳膜之形成方法之處理系統的例子。
(第1系統構成例)
圖5係表示可實施該發明之一實施形態之矽酸錳膜之形成方法之處理系統之第1系統構成例的圖。
如圖5所示，第1處理系統101係具備：處理部102，對晶圓W執行處理；搬入搬出部103，將晶圓W搬入搬出至該處理部102；控制部104，控制處理系統101。本例之處理系統101，係叢集工具型(多腔室型)的半導體製造裝置。
在該發明之一實施形態之矽酸錳膜的形成方法中，係包含有如圖1所示之4個主要的工程1~工程4。在此，在第1處理系統101中，例如在一個搬送室22的周圍配置各自進行上述4個主要工程之4個處理部21a~21d。具體而言，處理部102係具備構成為執行處理之處理模組的處理部(PM；處理模組)21a~21d。該些處理部21a~21d，係各自具備構成為可將內部減壓至預定真空度的處理室，在該處理室中，各別進行上述工程1~工程4。
處理部21a係進行工程1的除氣處理部，對包含矽之底層例如具有含矽氧化物的被處理基板，進行除氣處理。處理部21b係進行工程2的錳金屬成膜部，對已進行除氣處理之被處理基板的含矽氧化物上，形成錳金屬膜。處理部21c係進行工程3的氧化環境退火部，對形成有錳金屬膜的被處理基板，以氧化環境進行退火。處理部21d係進行工程4的還原環境退火部，對以氧化環境進行 退火之被處理基板，以還原環境進行退火。該些處理部21a~21d，係經由閘閥Ga~Gd，與一個搬送室(TM；傳送模組)22連接。
搬入搬出部103係具備搬入搬出室(LM；載入模組)31。搬入搬出室31，係構成為可將內部調節成大氣壓或大略為大氣壓例如對外部的大氣壓稍微調節成正壓力。搬入搬出室31的平面形狀，係在本例中從平面觀看，具有長邊與該長邊正交之短邊的矩形。矩形的長邊係鄰接於處理部102。搬入搬出室31，係具備安裝有收容晶圓W之被處理基板用載體C之裝載埠(LP)。在本例中，在與搬入搬出室31之處理部102相對的長邊，設有3個裝載埠32a、32b及32c。在本例中，雖將裝載埠的個數設為3個，但並不限於該些，個數可為任意。在裝載埠32a~32c中，各別設有未圖示之檔門，收容晶圓W或空的載體C被安裝於裝該些載埠32a~32c時，則未圖示之檔門降下並防止外部氣體的侵入，並同時連通載體C的內部與搬入搬出室31的內部。
在處理部102與搬入搬出部103之間設有裝載鎖定室(LLM；裝載鎖定模組)，在本例中設有2個裝載鎖定室26a及26b。裝載鎖定室26a及26b，係各自構成為可將內部切換成預定真空度及大氣壓或大略為大氣壓。裝載鎖定室26a及26b，係各自經由閘閥G3、G4，與設有搬入搬出室31之裝載埠32a~32c之一邊對向的一邊連接，經由閘閥G5、G6，與連接有搬送室22之處理室 21a~21d之四個邊之外之邊的二個邊連接。裝載鎖定室26a及26b，係藉由打開對應之閘閥G3或G4，與搬入搬出室31連通，並藉由關閉對應之閘閥G3或G4，從搬入搬出室31進行遮斷。又，藉由打開對應之閘閥G5或G6，與搬送室22連通，並藉由關閉對應之閘閥G5或G6，從搬送室22進行遮斷。
搬入搬出室31的內部設有搬入搬出機構35。搬入搬出機構35係對被處理基板用載體C進行晶圓W的搬入搬出。並且，對裝載鎖定室26a及26b進行晶圓W的搬入搬出。搬入搬出機構35係具有例如2個多關節臂36a及36b，構成為可沿著搬入搬出室31之縱長方向延伸的導軌37上行走。在多關節臂36a及36b的前端，安裝有手部38a及38b。晶圓W係被載置於手部38a及38b，並進行上述之晶圓W的搬入搬出。
搬送室22係構成為可進行真空保持的構成，例如真空容器。在該搬送室22的內部，係對處理室21a~21d和裝載鎖定室26a及26b彼此間，設有搬送晶圓W的搬送機構24，並在遮斷大氣的狀態下搬送晶圓W。搬送機構24係配置於搬送室22的大致中央。搬送機構24係具有例如複數根可旋轉及伸縮的傳送臂。在本例中，具有例如2個傳送臂24a及24b。在傳送臂24a及24b的前端，安裝有夾具25a及25b。晶圓W係被保持於夾具25a及25b，如上述，對處理室21a~21d及裝載鎖定室26a、26b彼此間，進行晶圓W的搬送。
控制部104係包含程序控制器41、使用者介面部42及記憶部43而被構成。程序控制器41係由微處理器(電腦)所構成。使用者介面部42係包含操作人員為了管理處理系統101，而進行指令之輸入操作等的鍵盤或對處理系統101之運轉狀況進行可視化而顯示的顯示器等。記憶部43係儲存有用於因應用於在程序控制器41之控制下實現在處理系統101所執行之處理的控制程式、各種資料及處理條件，而使處理被執行於處理系統101的處理程式。處理程式係記憶於記憶部43中的記憶媒體。記憶媒體係電腦可讀取者，例如亦可為硬碟，或亦可為CD-ROM、DVD、快閃記憶體等之可攜性者。又，從其他裝置，亦可經由例如專用線路適當地傳送處理程式。任意的處理程式係來自使用者介面部42的指示，從記憶部43呼叫出，藉由在程序控制器41執行，在程序控制器41的控制下，上述一實施形態之矽酸錳膜的形成方法，係被實施於形成有矽酸錳膜的被處理基板。
上述一實施形態之矽酸錳膜的形成方法，係能夠藉由如圖5所示的處理系統來實施。
(第2系統構成例)
圖6係表示可實施該發明之一實施形態之矽酸錳膜之形成方法之處理系統之第2系統構成例的圖。
如圖6所示，第2處理系統201與第1處理系統101不同的地方，係將除氣處理部、錳金屬成膜部及 氧化環境退火部構成為1個處理模組。因此，第2處理系統201係具備：處理部21e，構成為進行除氣處理、錳金屬成膜及氧化環境退火的處理模組；處理部21d，構成為進行還原環境退火的處理模組。關於其他方面，係與第1處理系統101大致相同。
作為處理部21e之具體的構成，係對作為圖5所示之錳金屬成膜部的處理部21b，附加供給氧化環境氣體的氣體供給管線即可。且，關於除氣處理，係使用具備於處理部21e的加熱裝置，藉由加熱被處理基板來進行。進行除氣處理後，對被處理基板進行錳金屬膜10的成膜，錳金屬膜10的成膜結束後，對處理室的內部供給氧化環境氣體，並將錳金屬膜10設為錳氧化物膜11。
上述一實施形態之矽酸錳膜的形成方法，係亦能夠藉由如圖6所示的處理系統來實施。
以上，雖已按照一實施形態說明該發明，但該發明並不限定於上述一實施形態者，在不脫離發明之主要內容的範圍下，可進行適當的變形。又，該發明的實施形態，其上述一實施形態亦並非唯一的實施形態。
例如，在上述一實施形態中，關於工程3的氧化環境退火工程係形成錳金屬膜後，亦可置換成曝露於包含水份之環境中的工程。該情況下，錳金屬膜10係被包含於環境中的水份氧化，形成為錳氧化物膜11。此時，當然亦可合併使用加熱的方式。然後，藉由進行工程4的還原環境退火，能夠得到與上述一實施形態相同的優 點。
又，在置換成曝露於包含水份之環境中的工程時，從處理系統起將變得不需氧氣環境退火部。因此，結束進行工程2之錳金屬膜成膜部的處理後，例如將被處理基板取出至處理系統的外部，而在處理系統的外部且包含水份的環境中，曝露於預定濕度的環境後，將被處理基板搬送至還原環境退火部即可。在該情況下，還原環境退火部係能夠與處理系統獨立設置，因此，還原環境退火部係亦可設為使用豎爐之分批式。
又，在上述一實施形態中，進行工程4的還原環境退火後，進行導電性金屬膜的成膜例如銅的成膜。但是，亦可在進行工程2之錳金屬膜的沈積處理後，在氧化環境退火及還原環境退火前進行導電性金屬膜的成膜例如銅的成膜。這是因為具備有上述實施形態之氧化環境退火及還原環境退火，係與記載於例如專利文獻1之添加有少量氧氣之環境中的退火相同，且即使在錳金屬膜上形成銅膜後進行亦有效的緣故。
且，被處理基板並不限於半導體晶圓，亦可為被利用於太陽能電池或FPD之製造的玻璃基板。
又，不限於矽酸錳，對能夠形成矽酸之元素(例如，舉出Mg、Al、Ca、Ti、V、Fe、Co、Ni、Sr、Y、Zr、Ba、Hf、Ta)當然亦適用該發明。

Claims (25)

  1. 一種矽酸錳膜之形成方法，係使錳金屬矽酸化而形成矽酸錳膜，其特徵係包含以下工程：使用錳化合物氣體，於包含矽之底層上形成錳金屬膜的工程；形成前述錳金屬膜後，以氧化環境進行退火的工程；以前述氧化環境進行退火後，以還原環境進行退火並形成矽酸錳膜的工程。
  2. 如申請專利範圍第1項之矽酸錳膜之形成方法，其中，前述錳化合物氣體係由環戊二烯基(cyclopentadienyl)系錳化合物氣體羰基(carbonyl)系錳化合物氣體β-二酮(β-diketone)系錳化合物氣體脒(amidinate)系錳化合物氣體醯胺胺基烷(amidoaminoalkane)系錳化合物氣體之任一或複數個所選擇。
  3. 如申請專利範圍第2項之矽酸錳膜之形成方法，其中，前述環戊二烯基系錳化合物氣體，係以一般式Mn(RC5H4)2所表示的錳化合物氣體。
  4. 如申請專利範圍第2項之矽酸錳膜之形成方法，其中，前述羰基系錳化合物氣體，係 Mn2(CO)10(CH3C5H4)Mn(CO)3(C5H5)Mn(CO)3(CH3)Mn(CO)5 3-(t-BuAllyl)Mn(CO)4之任一。
  5. 如申請專利範圍第2項之矽酸錳膜之形成方法，其中，前述β-二酮系錳化合物氣體，係Mn(C11H19O2)2 Mn(C11H19O2)3 Mn(C5H7O2)2 Mn(C5H7O2)3 Mn(C5HF6O2)3之任一。
  6. 如申請專利範圍第2項之矽酸錳膜之形成方法，其中，前述脒系錳化合物氣體，係以一般式Mn(R1N-CR3-NR2)2所表示的錳化合物氣體。
  7. 如申請專利範圍第2項之矽酸錳膜之形成方法，其中，前述醯胺胺基烷系錳化合物氣體，係以一般式Mn(R1N-Z-NR2 2)2所表示的錳化合物氣體。
  8. 如申請專利範圍第1~7項中任一項之矽酸錳膜之 形成方法，其中，在包含前述矽之底層上形成前述錳金屬膜之前，進行加熱之除氣處理。
  9. 如申請專利範圍第1~7項中任一項之矽酸錳膜之形成方法，其中，在前述底層之表面的一部份具有包含銅的構造體，且前述錳金屬膜形成於包含前述銅之構造體上以外的底層上時，將前述氧化環境的氧分壓保持為10ppb以上1vol%以下的範圍。
  10. 如申請專利範圍第1~7項中任一項之矽酸錳膜之形成方法，其中，形成前述錳金屬膜後，將以前述氧化環境進行退火的工程置換成曝露於包含水份之環境中的工程。
  11. 如申請專利範圍第1~7項中任一項之矽酸錳膜之形成方法，其中，將以前述還原環境進行退火時的退火溫度設為100℃以上600℃以下的範圍。
  12. 如申請專利範圍第1~7項中任一項之矽酸錳膜之形成方法，其中，前述還原環境係包含氫或一氧化碳。
  13. 如申請專利範圍第12項之矽酸錳膜之形成方法，其中，將以前述還原環境進行退火時的退火溫度設為300℃ 以上600℃以下的範圍。
  14. 如申請專利範圍第1~7項中任一項之矽酸錳膜之形成方法，其中，在以前述還原環境進行退火並形成矽酸錳膜的工程後，或形成前述錳金屬膜的工程與以前述氧化環境進行退火的工程之間，更包含形成導電性金屬膜的工程。
  15. 一種處理系統，係使錳金屬矽酸化而形成矽酸錳膜的處理系統，其特徵係具備：除氣處理部，對具有包含矽之底層的被處理基板，進行除氣處理；錳金屬成膜部，對前述已進行除氣處理之前述被處理基板，形成錳金屬膜；氧化環境退火部，對形成有前述錳金屬膜之前述被處理基板，以氧化環境進行退火；及還原環境退火部，對以前述氧化環境進行退火之前述被處理基板，以還原環境進行退火。
  16. 如申請專利範圍第15項之處理系統，其中，前述除氣處理部、前述錳金屬成膜部及前述氧化環境退火部，係構成為1個處理模組。
  17. 一種處理系統，係使錳金屬矽酸化並形成矽酸錳膜的處理系統，其特徵係具備：除氣處理部，對具有包含矽之底層的被處理基板，進行除氣處理；錳金屬成膜部，對前述已進行除氣處理之前述被處理 基板，形成錳金屬膜；搬出部，將形成有前述錳金屬膜之前述被處理基板搬出至包含水份的環境中；及還原環境退火部，對被搬出至包含前述水份之環境中的基板，以還原環境進行退火。
  18. 如申請專利範圍第17項之處理系統，其中，前述除氣處理部及前述錳金屬成膜部，係構成為1個處理模組。
  19. 如申請專利範圍第17或18項之處理系統，其中，前述還原環境退火部係分批式。
  20. 一種半導體元件之製造方法，係製造包含由矽酸錳膜所構成之構造體的半導體元件，其特徵係，依照如申請專利範圍第1~14項中任一項之矽酸錳膜之形成方法，形成由前述矽酸錳膜所構成的構造。
  21. 如申請專利範圍第20項之半導體元件之製造方法，其中，由前述矽酸錳膜所構成的構造體，係形成於導電性金屬配線與層間絕緣膜之間的金屬擴散障壁膜。
  22. 如申請專利範圍第21項之半導體元件之製造方法，其中，構成前述導電性金屬配線之導電性金屬，係包含從由銅、釕、鈷所構成之族選擇之一個以上的元素。
  23. 一種半導體元件，係包含由矽酸錳膜所構成之構 造體的半導體元件，其特徵係，包含由依照如申請專利範圍第20項之半導體元件之製造方法而形成之矽酸錳膜所構成的構造體。
  24. 如申請專利範圍第23項之半導體元件，其中，由前述矽酸錳膜所構成的構造體，係形成於導電性金屬配線與層間絕緣膜之間的金屬擴散障壁膜。
  25. 如申請專利範圍第24項之半導體元件，其中，構成前述導電性金屬配線之導電性金屬，係包含從由銅、釕、鈷所構成之族選擇之一個以上的元素。
TW102134290A 2012-09-24 2013-09-24 矽酸錳膜之形成方法、處理系統、半導體元件之製造方法及半導體元件 TW201430919A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012209593A JP2014062312A (ja) 2012-09-24 2012-09-24 マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス

Publications (1)

Publication Number Publication Date
TW201430919A true TW201430919A (zh) 2014-08-01

Family

ID=50338072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134290A TW201430919A (zh) 2012-09-24 2013-09-24 矽酸錳膜之形成方法、處理系統、半導體元件之製造方法及半導體元件

Country Status (4)

Country Link
US (1) US20140084466A1 (zh)
JP (1) JP2014062312A (zh)
KR (1) KR20140040000A (zh)
TW (1) TW201430919A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112098A (zh) * 2019-05-22 2019-08-09 德淮半导体有限公司 金属互连结构的形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US9373542B2 (en) * 2013-11-15 2016-06-21 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with improved contact structures
US9997457B2 (en) * 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US10446496B2 (en) 2016-02-17 2019-10-15 International Business Machines Corporation Self-forming barrier for cobalt interconnects
US10079208B2 (en) * 2016-07-28 2018-09-18 Globalfoundries Inc. IC structure with interface liner and methods of forming same
US10204829B1 (en) * 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
KR20210090639A (ko) * 2018-11-13 2021-07-20 코닝 인코포레이티드 유리 비아를 갖는 3d 인터포저-구리와 유리 표면 사이의 접착을 증가시키는 방법 및 이로부터의 물품
WO2020171940A1 (en) 2019-02-21 2020-08-27 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
US10818589B2 (en) 2019-03-13 2020-10-27 International Business Machines Corporation Metal interconnect structures with self-forming sidewall barrier layer
CN113088902B (zh) * 2021-04-12 2022-07-05 贵州大学 一种在原料氧化情况下制备单一相高锰硅薄膜的工艺方法
CN114477786B (zh) * 2022-02-23 2023-05-23 江苏铁锚玻璃股份有限公司 透明导电玻璃及其表面电阻升高方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528374B2 (en) * 2001-02-05 2003-03-04 International Business Machines Corporation Method for forming dielectric stack without interfacial layer
KR101530502B1 (ko) * 2002-11-15 2015-06-19 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 금속 아미디네이트를 이용한 원자층 증착법
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
US7884475B2 (en) * 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
JP5343369B2 (ja) * 2008-03-03 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5608350B2 (ja) * 2009-09-29 2014-10-15 東京エレクトロン株式会社 選択的なシリサイドの形成方法及び半導体装置
WO2013075209A1 (en) * 2011-11-24 2013-05-30 University Of Manitoba Oxidation of metallic films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112098A (zh) * 2019-05-22 2019-08-09 德淮半导体有限公司 金属互连结构的形成方法

Also Published As

Publication number Publication date
KR20140040000A (ko) 2014-04-02
JP2014062312A (ja) 2014-04-10
US20140084466A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
TW201430919A (zh) 矽酸錳膜之形成方法、處理系統、半導體元件之製造方法及半導體元件
US9136132B2 (en) Manganese metal film forming method, processing system, electronic device manufacturing method and electronic device
TWI595108B (zh) Method for forming manganese-containing film, processing system, manufacturing method of electronic component and electronic component
JP5530118B2 (ja) 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
TWI469218B (zh) Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing device and memory medium
US20150126027A1 (en) Method for manufacturing semiconductor device
JP5429078B2 (ja) 成膜方法及び処理システム
US20140363971A1 (en) Manganese oxide film forming method
KR20150005533A (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치
KR101770314B1 (ko) 유전막 형성 방법, 이를 이용한 반도체 소자의 제조 방법
JP5296714B2 (ja) アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法
US20120219724A1 (en) Method for forming metal oxide film, method for forming manganese oxide film, and computer-readable storage medium
CN101689490A (zh) 成膜方法和处理系统
WO2013125449A1 (ja) 半導体装置の製造方法、記憶媒体及び半導体装置
JP5466890B2 (ja) 基板処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
JP6176776B2 (ja) 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム
TW202315118A (zh) 經摻雜之含鉭阻障膜