JP5343369B2 - 半導体装置の製造方法、半導体製造装置及び記憶媒体 - Google Patents

半導体装置の製造方法、半導体製造装置及び記憶媒体 Download PDF

Info

Publication number
JP5343369B2
JP5343369B2 JP2008052411A JP2008052411A JP5343369B2 JP 5343369 B2 JP5343369 B2 JP 5343369B2 JP 2008052411 A JP2008052411 A JP 2008052411A JP 2008052411 A JP2008052411 A JP 2008052411A JP 5343369 B2 JP5343369 B2 JP 5343369B2
Authority
JP
Japan
Prior art keywords
manganese
barrier layer
forming
module
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008052411A
Other languages
English (en)
Other versions
JP2009212232A (ja
Inventor
浩 佐藤
仁 伊藤
賢治 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008052411A priority Critical patent/JP5343369B2/ja
Priority to CN200980101621.6A priority patent/CN101911266B/zh
Priority to KR1020107018727A priority patent/KR101171587B1/ko
Priority to PCT/JP2009/053032 priority patent/WO2009110330A1/ja
Priority to US12/920,701 priority patent/US8349725B2/en
Priority to TW098106685A priority patent/TWI431694B/zh
Publication of JP2009212232A publication Critical patent/JP2009212232A/ja
Application granted granted Critical
Publication of JP5343369B2 publication Critical patent/JP5343369B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、層間絶縁膜に形成された凹部の内面にバリア層を形成し、このバリア層の上から銅を主成分とする導電路を形成するための半導体装置の製造方法、半導体製造装置及び記憶媒体に関する。
半導体装置の多層配線構造は、層間絶縁膜中に金属配線を埋め込むことにより形成されるが、この金属配線の材料としてはエレクトロマイレーションが小さくまた低抵抗であることなどから、Ｃｕ（銅）が使用され、その形成プロセスとしてはダマシン工程が一般的である。特に、層間絶縁膜に接続孔と配線溝を形成しておき、Ｃｕの埋め込みを同時に行うデュアルダマシン法は、工程数が少なく有効な手法である。
このデュアルダマシン工程では、基板の層間絶縁膜に層内に引き回される配線を埋め込むためのトレンチと上下の配線を接続する接続配線を埋め込むためのビアホールと形成し、これら凹部にＣＶＤ法や電解メッキ法などによりＣｕが埋め込まれる。また凹部に銅を埋め込む前に、Ｃｕの埋め込みを良好に行うために凹部内面に沿って電極となるＣｕシード層を形成する場合がある。また、Ｃｕは層間絶縁膜中に拡散しやすいことから、凹部に例えばＴａ／ＴａＮの積層体からなるバリア層を形成すことが必要であり、従って、層間絶縁膜表面及びその凹部内面には例えばスパッタ法によりバリア層が形成され、また更にその上にＣｕシード層とが形成される場合がある。
また近年では、バリア層を形成する手法として、ＳｉＯ２膜や低誘電率膜であるＳｉＯＣＨ膜等からなる層間絶縁膜に形成された凹部に、ＣｕＭｎ合金からなるシード層をスパッタにより形成し、ＣｕＭｎ合金中のＭｎ原子と層間絶縁膜中の酸素（Ｏ）原子とを反応させて、層間絶縁膜の表面に酸化マンガンからなるバリア層を自己形成する手法が有望視されている（例えば特許文献１）。
この手法は、Ｔａ／ＴａＮの積層体からなるバリア層を形成する手法に比べて、層間絶縁膜とＣｕ配線との間に介在するバリア層を薄層化させることができるといった点で優れているが、スッパタ法によりＣｕＭｎ合金シード層を形成する手法は微細な凹部の内面に対する被覆性が悪く、結果としてＭｎの被覆性が悪くなるため、層間絶縁膜内にＣｕが拡散し、層間絶縁膜の絶縁性が低下してしまうといった問題がある。
そこで本発明者らは、前記凹部内におけるバリア層の被覆性の向上を図るために、マンガンの有機化合物を含むガスを供給して、層間絶縁膜に形成された凹部内に直接マンガンの化合物からなるバリア層を形成する手法を開発した。具体的にはマンガンの有機化合物の蒸気と層間絶縁膜に含まれる成分の一部である酸素または炭素あるいはシリコンと反応させて前記凹部内にマンガンの化合物からなるバリア層を形成し、あるいはマンガンの有機化合物の蒸気と酸素ガスとを反応させて前記凹部内に酸化マンガンからなるバリア層を形成している。しかしこの手法には次のような問題がある。この手法によりバリア層を形成し、そしてその上にＣｕシード層を形成した後、前記凹部内にＣｕ配線を形成すると、バリア層とＣｕシードを介して形成されたＣｕ配線との密着性が悪いため前記凹部内に形成したＣｕ配線が剥がれて配線に欠陥が生じ、配線の断切れを起こすという問題がある。またバリア層の上に直接Ｃｕ配線を形成した場合においても前記バリア層はＣｕ配線との密着性が悪く上述と同様な問題が生じる。
またバリア層を形成するにあたって、層間絶縁膜に含まれる成分の一部あるいは酸素ガスと反応しなかった余剰なマンガンがバリア層の表面もしくは層中に取り込まれ、この余剰なマンガンがＣｕ配線内に拡散し、ＭｎはＣｕに比べて電気伝導率が極めて低いためＣｕ配線の電気的抵抗が上昇してしまうといった問題もある。
特開２００７−２２１１０３
本発明はこのような事情に鑑みてなされたものであり、その目的は、層間絶縁膜に形成された凹部の内面にマンガンの化合物からなるバリア層を形成し、このバリア層の上から銅を主成分とする導電路を形成するにあたって、バリア層と導電路との密着性の向上を図り、また導電路の電気的抵抗の上昇を抑えることができる技術を提供することにある。
本発明の半導体装置の製造方法は、基板表面に形成された層間絶縁膜に、下層側導電路に電気的に接続される銅を主成分とする上層側導電路を埋め込むための凹部を形成する工程と、
マンガンの有機化合物を含むガスを供給して、層間絶縁膜の露出面を覆うように、前記層間絶縁膜への銅の拡散を抑えるためのマンガンの化合物からなるバリア層を形成する工程と、
前記バリア層を形成した後、バリア層を構成するマンガンの化合物中のマンガンの比率を高めるために当該バリア層に有機酸を供給する工程と、
有機酸供給工程の後、前記バリア層の表面に銅を主成分とするシード層を形成する工程と、
シード層形成工程の後、バリア層の表面もしくは層中のマンガンをシード層の表面に析出させるために前記基板を加熱処理する工程と、
加熱によりシード層の表面に析出したマンガンを除去するために当該シード層に洗浄液を供給する工程と、
洗浄液供給工程の後、銅を主成分とする上層側導電路を前記凹部内に形成する工程と、を含むことを特徴とする。
また本発明の半導体装置の製造方法は、基板表面に形成された層間絶縁膜に、下層側導電路に電気的に接続される銅を主成分とする上層側導電路を埋め込むための凹部を形成する工程と、
マンガンの有機化合物を含むガスを供給して、層間絶縁膜の露出面を覆うように、前記層間絶縁膜への銅の拡散を抑えるためのマンガンの化合物からなるバリア層を形成する工程と、
前記バリア層を形成した後、バリア層を構成するマンガンの化合物中のマンガンの比率を高めるために当該バリア層に有機酸を供給する工程と、
有機酸供給工程の後、銅を主成分とする上層側導電路を前記凹部内に形成する工程と、
上層側導電路形成工程の後、バリア層の表面もしくは層中のマンガンを上層側導電路の表面に析出させるために前記基板を加熱処理する工程と、
加熱処理工程の後、上層側導電路の表面に析出したマンガンを除去する工程と、を含むことを特徴とする。
また上述した半導体装置の製造方法は、上層側導電路の表面に析出したマンガンを除去した後、マンガンの有機化合物の蒸気と、マンガンの酸化物を形成するための酸素を含むガスと、を反応させて当該上層側導電路の上にマンガンの酸化物からなるバリア層を形成する工程と、をさらに含む構成であってもよいし、また前記バリア層を形成する前に、前記凹部の底部に露出した下層側導電路の表面の銅の酸化物を除去する工程と、をさらに含む構成であってもよい。
また前記酸化物を除去する工程は、前記凹部に対して有機酸を供給する工程であることが好ましい。この有機酸としては例えばカルボン酸であることが好ましい。また前記層間絶縁膜への銅の拡散を抑えるためのマンガン化合物としては例えばマンガン酸化物が挙げられる。
また本発明は、基板表面の層間絶縁膜に形成され、銅を主成分とする下層側導電路が底部に露出した凹部内に上層側導電路を形成するための半導体製造装置において、
基板が搬入される真空雰囲気の搬送室と、この搬送室内に設けられた基板搬送手段と、を有する真空搬送室モジュールと、
この真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、マンガンの有機化合物を含むガスを供給して、前記層間絶縁膜の露出面を覆うように、前記層間絶縁膜への銅の拡散を抑えるためのマンガンの化合物からなるバリア層を形成する手段と、を備えたバリア層形成モジュールと、
前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層を構成するマンガンの化合物中のマンガンの比率を高めるために当該バリア層に有機酸を供給する手段と、を備えた有機酸供給モジュールと、
前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層の表面に銅を主成分とするシード層を形成するシード層形成手段と、を備えたシード層形成モジュールと、
前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層の表面もしくは層中のマンガンをシード層の表面に析出させるために前記基板を加熱する加熱手段と、を備えた加熱モジュールと、
前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、加熱により前記シード層の表面に析出したマンガンを除去するために当該シード層に洗浄液を供給する手段と、を備えた洗浄液供給モジュールと、
前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、銅を主成分とする上層側導電路を前記凹部内に形成する手段と、を備えた導電路形成モジュールと、が設けられ、
前記真空搬送室モジュールに搬入された基板をバリア層形成モジュール、有機酸供給モジュール、シード層形成モジュール、加熱モジュール、洗浄液供給モジュール及び導電路形成モジュールにこの順で搬送するように前記基板搬送手段を制御する制御手段と、を備えたことを特徴とする。
さらに本発明は、基板表面の層間絶縁膜に形成され、銅を主成分とする下層側導電路が底部に露出した凹部内に上層側導電路を形成するための半導体製造装置において、
基板が搬入される真空雰囲気の搬送室と、この搬送室内に設けられた基板搬送手段と、を有する真空搬送室モジュールと、
この真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、マンガンの有機化合物を含むガスを供給して、前記層間絶縁膜の露出面を覆うように、前記層間絶縁膜への銅の拡散を抑えるためのマンガンの化合物からなるバリア層を形成する手段と、を備えたバリア層形成モジュールと、
前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層を構成するマンガンの化合物中のマンガンの比率を高めるために当該バリア層に有機酸を供給する手段と、を備えた有機酸供給モジュールと、
前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、銅を主成分とする上層側導電路を前記凹部内に形成する手段と、を備えた導電路形成モジュールと、
前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層の表面もしくは層中のマンガンを前記上層側導電路の表面に析出させるために前記基板を加熱する加熱手段と、を備えた加熱モジュールと、が設けられ、
前記真空搬送室モジュールに搬入された基板をバリア層形成モジュール、有機酸供給モジュール、導電路形成モジュール及び加熱モジュールにこの順で搬送するように前記基板搬送手段を制御する制御手段と、を備えたことを特徴とする。
また上述した半導体製造装置において、前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記凹部の底部に露出した下層側導電路の表面の銅の酸化物を除去する手段と、を備えた銅の酸化物除去モジュールがさらに設けられ、
前記制御手段は、真空搬送室モジュールに搬入された基板を前記銅の酸化物除去モジュールに搬入し、次いで前記バリア層形成モジュールに搬送するように前記基板搬送手段を制御する構成であってもよい。
前記銅の酸化物を除去する手段は、前記基板に対して有機酸を供給する手段であることが好ましい。この有機酸としては例えばカルボン酸であることが好ましい。また前記層間絶縁膜への銅の拡散を抑えるためのマンガン化合物としては例えばマンガン酸化物が挙げられる。
また本発明は、基板に対して処理を行う半導体製造装置に用いられ、コンピュータ上で動作するコンピュータを格納した記憶媒体であって、
前記コンピュータプログラムは、上述した半導体装置の製造方法を実施するようにステップ群が組まれていることを特徴とする。
本発明によれば、マンガンの化合物からなるバリア層を形成した後、基板に有機酸を供給してバリア層を構成するマンガンの化合物の一部を還元してマンガンの化合物における化学量論的な組成比の不均衡を発生させて、マンガンの化合物中のマンガンの比率を高めることで、バリア層と銅を主成分とするシード層を介して形成された銅を主成分とする上層側導電路との間において高い密着性を得ている。これにより上層側導電路が剥がれて当該導電路に欠陥が生じるといったおそれがない。
また有機酸を供給することによりマンガンの濃度が高くなり、またバリア層を形成するときに当該バリア層の形成に用いられなかった余剰なマンガンが残存するので、その結果バリア層の表面もしくは層中のマンガンの濃度は高くなるが、バリア層の表面もしくは層中のマンガンはシード層を形成した後、加熱処理を行うことで前記シード層の表面に析出され、そして前記凹部内に上層側導電路を形成する前に洗浄処理を行うことで除去されるので、上層側導電路の電気抵抗が上昇するといったおそれがない。
（第１の実施の形態）
本発明の半導体装置に係る製造方法の実施形態を図１〜図４を参照しながら説明する。図１（ａ）には、基板である半導体ウエハ（以下、ウエハという。）上に形成された下層側の回路層１０が示されており、この回路層１０は、低誘電率膜であるＳｉＣＯＨ膜からなる層間絶縁膜１１に、バリア層１２を介して銅を主成分とする下層側導電路である銅配線１３を埋め込んで構成されている。なお、図１中の１４は、層間絶縁膜１１に凹部を形成するときのＳｉＣＮ膜からなるハードマスクである。また前記層間絶縁膜１１の上には、例えばＳｉＣあるいはＳｉＣＮからなるエッチングストップ層１５を介して、ＳｉＣＯＨ膜からなる層間絶縁膜２０が積層されている。なお、エッチングストップ層１５は下層側の銅配線１３のトレンチ部分の上面におけるバリア層の機能を備えている。この層間絶縁膜２０の上には、この層間絶縁膜２０に対して後述の凹部２１を形成するためにＳｉＣＮ膜からなるハードマスク２２と例えば有機物であるフォトレジストマスク等からなる犠牲層２３とがこの順に積層されている。このウエハに対して以下のようにして銅を主成分とする上層側導電路である銅配線３２を形成する。
先ず、図１（ｂ）に示すように、ハードマスク２２及び犠牲層２３を利用して、横幅が例えば７０ｎｍであるトレンチ２１ａと口径が例えば５０ｎｍであるビアホール２１ｂとからなる凹部２１をエッチングにより形成する。このエッチングは、処理ガス例えばＣＦ系のガス及びＯ２ガス等をプラズマ化して行われる。このエッチングにより下層側の回路層１０の銅配線１３の表面が露出する。次いで、Ｏ２ガス等のプラズマをウエハに供給してアッシング処理等を行うことによって犠牲層２３を除去する。これらプラズマ処理に用いられるガスにはＯ２ガスが含まれているので、銅配線１３の露出面にこのエッチングガスのプラズマが接触すると、当該露出面が酸化されて銅酸化物１３ａが生成する。その後、上記のエッチング処理やアッシング処理により凹部２１内に付着した残渣を除去するために、例えばアルゴン（Ａｒ）ガスのプラズマを用いたドライクリーニングを行う。また、このウエハの側面や裏面には同様に残渣が付着しているので、例えばこのウエハを一度エッチング装置から大気雰囲気に搬出し、例えば沸酸（ＨＦ）溶液に浸漬してウエット洗浄を行う。この時ウエハが大気搬送されるので、銅配線１３の表面の酸化が一層進行する。
そしてウエハを真空処理装置内に搬入し、図１（ｃ）に示すように所定の温度に加熱されたウエハに対して例えば有機酸であるカルボン酸例えば蟻酸（ＨＣＯＯＨ）の蒸気と希釈ガスとの混合ガスを供給して、銅酸化物１３ａの除去処理を行う。この処理により銅酸化物１３ａが下記の（１）式に示す反応式に従って還元されることにより、あるいは蟻酸の物理的なエッチング作用により、前記凹部２１の底部には金属銅が生成する。
Ｃｕ２Ｏ＋ＨＣＯＯＨ→２Ｃｕ＋Ｈ２Ｏ＋ＣＯ２‥‥（１）
なお、銅酸化物１３ａの除去処理は、例えば水素ガスをプラズマ化したプラズマを供給して銅酸化物１３ａを還元することにより行うようにしてもよい。
次に図２（ａ）に示すように、凹部２１の内面全体にマンガンの酸化物からなるバリア層３０を形成する。このバリア層３０の形成は次のようにして行われる。後述するマンガンの有機化合物の蒸気、キャリアガスである水素（Ｈ２）ガス及びマンガンの酸化物を形成するための酸素を含むガス例えば酸素（Ｏ２）ガスを所定の流量で供給し、ウエハ温度が例えば１００〜２００℃、処理雰囲気の圧力が例えば１３．３〜１３３Ｐａ（０．１〜１ｔｏｒｒ）の条件の下で処理容器に供給する。そして処理容器内において熱により蒸気中のＭｎ原子と酸素ガス中のＯ原子とが反応して前記エッチングストップ層１５の端面を含む凹部２１の内面全体にマンガンの酸化物が成膜される。このマンガンの酸化物からなるバリア層３０の厚さは例えば２．０ｎｍである。また前記凹部２１の深部にはＭｎ原子及びＯ原子が入り込みにくいことから、このマンガンの酸化物の膜厚は前記凹部２１の開口部付近に形成されるマンガンの酸化物に比べて極薄である。つまりこのマンガンの酸化物の膜厚は後述する上層側の銅配線３２と下層側の銅配線１３との間の電気的接続に影響を与えない程度の厚さとして形成することが可能である。
続いて図２（ｂ）に示すように所定の温度に加熱されたウエハに対して有機酸であるカルボン酸例えば蟻酸（ＨＣＯＯＨ）の蒸気と希釈ガスとの混合ガスを供給する。ここでマンガンの酸化物に蟻酸を供給した場合のギブスの自由エネルギーと反応温度との関係を示したデータについて図５に示しておく。バリア層３０を構成するマンガンの酸化物は、酸化マンガン（ＭｎＯ）であるため４００℃の温度では図５から分かるようにΔＧは僅かに正であることから、ＭｎＯがＭｎまで還元されないが、一部が還元されてＭｎＯの化学量論からの不均衡が発生し、バリア層３０を構成するマンガンの酸化物中のマンガンの比率が高まることになる。そしてバリア層３０を蟻酸処理することによりマンガンの濃度が高くなり、またバリア層３０を形成するときに酸素ガスと反応しなかった余剰なマンガンが残存するので、その結果当該バリア層３０の表面もしくは層中のマンガンの濃度が高くなる。
続いて図２（ｃ）に示すようにバリア層３０の表面に銅を主成分とするシード層３１をスパッタ法により形成する。なお、この例ではシード層３１、下層側の銅配線１３及び後述する上層側の銅配線３２は、銅で構成されているが、これに限られず例えば比抵抗率の上昇が少ないＣｕＡｇ合金等を用いてもよい。
しかる後、図３（ａ）に示すように酸素を供給しながら所定の温度で加熱処理であるアニールを行う。このアニールによってバリア層３０の表面あるいは層中のマンガンはシード層３１の表面側へと移動し、シード層３１の表面に析出する。この析出したマンガンは供給した酸素により酸化され、図３（ｂ）に示すようにシード層３１の表面にＭｎＯ層１１０が形成される。続いて図３（ｃ）に示すようにウエハに対して洗浄液例えば硫酸を供給して、ＭｎＯ膜１１０の除去処理を行う。この洗浄液としては硫酸に限られず、フッ酸、硫酸と過酸化水素との混合液、フッ酸と過酸化水素との混合液を用いてもよい。ウエハの洗浄後、例えば図４（ａ）に示すように前記シード層３１の上に銅を主成分とする上層側導電路である銅配線３２を例えば電解メッキにより前記凹部２１内に埋め込むように形成する。
その後、図４（ｂ）に示すように凹部２１からはみ出した銅配線３２をＣＭＰにより除去する。この際、バリア層３０は絶縁性があるので層間絶縁膜２０に介在していても誘電率の上昇という問題に対して影響がないのでそのまま残しておくことができるが、除去してもよい。しかる後、図４（ｃ）に示すように既述と同じ温度及び圧力条件で、マンガンの有機化合物の蒸気、キャリアガスである水素ガス及びマンガンの酸化物を形成するための酸素を含むガス例えば酸素ガスを所定の流量で供給し、前記銅配線３２及び層間絶縁膜２０の上にマンガンの酸化物からなるバリア層（キャップ層）１０１を形成し、上層側の回路層２を形成する。
上述の実施形態によれば、マンガンの酸化物からなるバリア層３０を形成した後、ウエハに有機酸を供給してバリア層３０を構成するマンガンの酸化物の一部を還元してマンガンの酸化物における化学量論的な組成比の不均衡を発生させて、マンガンの酸化物中のマンガンの比率を高めることで、バリア層３０と銅シード層３１を介して形成された銅配線３２との間において高い密着性を得ている。これにより銅配線３２が剥がれて当該配線３２に欠陥が生じるといったおそれがない。
また有機酸を供給することによりマンガンの濃度が高くなり、またバリア層３０を形成するときに酸素ガスと反応しなかった余剰なマンガンが残存するので、その結果バリア層３０の表面もしくは層中のマンガンの濃度は高くなるが、このバリア層３０の表面もしくは層中のマンガンは銅シード層３１を形成した後、加熱処理を行うことで前記シード層３１の表面に析出され、そして前記凹部２１内に銅配線３２を形成する前に洗浄処理を行うことで除去されるので、銅配線３２の電気的抵抗が上昇するといったおそれがない。
また上述の実施形態では、凹部２１内に上層側の銅配線３２を形成する前に、バリア層３０の表面もしくは層中のマンガンを当該層３０の系外に除去しているので、上層側の銅配線３２中にマンガンが残ってしまうといったおそれがないかあるいはマンガンの含有量を少なく抑えられる。
また上述の実施形態によれば、マンガンの有機化合物の蒸気と、マンガンの酸化物を形成するための酸素を含むガスと、を反応させて前記層間絶縁膜２０の上面及び前記凹部２１の内面全体を覆うようにマンガンの酸化物からなるバリア層３０が形成されるので、前記凹部２１内のバリア層３０の被覆性が向上し、上層側の銅配線３２から層間絶縁膜２０への銅の拡散に対して高いバリア性が得られる。
またバリア層としてＴａ／ＴａＮの積層体を用いた場合には、この積層体は導電体であるため、層間絶縁膜２０の上に形成されたバリア層３０をＣＭＰ処理によって除去する必要があるが、マンガンの酸化物からなるバリア層３０は絶縁体であるため、層間絶縁膜２０の上に形成されたバリア層３０をＣＭＰ処理によって除去する必要がなく、プロセスの簡略化及びコストの削減を図ることができる。
また上述の実施形態では、マンガンの有機化合物の蒸気と、酸素ガスと、を反応させて前記層間絶縁膜２０の上面及び前記凹部２１の内面全体を覆うようにＭｎＯからなるバリア層３０を形成しているが、これに限られず、マンガンを含み、酸素を含まない前駆体（プリカーサ）である有機金属化合物例えば（ＥｔＣｐ）２Ｍｎ（ビスエチルシクロペンタジエニルマンガン）の蒸気を供給し、層間絶縁膜２０及びエッチングストップ層１５に含まれる成分の一部である酸素または炭素あるいはシリコンと反応させて、例えば酸化マンガン（ＭｎＯｘ（ｘ：任意の正数））又は炭化マンガン（ＭｎＣｘ（ｘ：任意の正数））又は酸化炭化マンガン（ＭｎＣｘＯｙ（ｘ、ｙ：任意の正数））又は酸化珪化マンガン（ＭｎＳｉｘＯｙ（ｘ、ｙ：任意の正数））又は炭化珪化マンガン（ＭｎＳｉｘＣｙ（ｘ、ｙ：任意の正数））又は酸化炭化珪化マンガン（ＭｎＳｉｘＣｙＯｚ（ｘ、ｙ、ｚ：任意の正数））からなるバリア層を形成し、このバリア層に対して既述と同様にして有機酸を供給して当該バリア層を構成する、これらマンガンの化合物の一部を還元してマンガンの化合物における化学量論的な組成比の不均衡を発生させて、これらマンガンの化合物中のマンガンの比率を高めて、バリア層と銅シード層３１を介して形成された銅配線３２との密着性を高めてもよい。
（第２の実施の形態）
本発明の半導体装置に係る製造方法の他の実施形態について説明する。この実施形態は、凹部２１内に銅を埋め込む手法としてＣＶＤ法を用いている。この実施形態において下層側の回路層１０の上に上層側の回路層２を形成するプロセスを述べると、第１の実施形態と同様のプロセスを経て前記バリア層３０を形成したウエハは、図６（ａ）に示すように既述と同様にしてバリア層３０に対して蟻酸処理（マンガンの酸化物中のＭｎに比率増大処理）が行われる。しかる後、図６（ｂ）に示すように前記バリア層３０の上に上層側の銅配線３２がＣＶＤ法により前記凹部２１内に埋め込まれる。そして図６（ｃ）に示すように既述と同様にしてアニール処理が行われる。このアニールによってバリア層３０の表面あるいは層中のマンガンは上層側の銅配線３２の表面側へと移動し、当該銅配線３２の表面に析出する。この析出したマンガンは供給した酸素により酸化され、図７（ａ）に示すように上層側の銅配線３２の表面にＭｎＯ層１００が形成される。
その後、図７（ｂ）に示すように凹部２１からはみ出した銅配線３２がＣＭＰにより除去される。これにより銅配線３２の表面に形成されたＭｎＯ層１００も除去されることになる。その後、図７（ｃ）に示すように既述と同様にして前記銅配線３２及び層間絶縁膜２０の上にバリア層（キャップ層）１０１が形成される。
この実施形態によれば、凹部２１内に銅を埋め込むにあたってＣＶＤ法で行っているので、バリア層３０の上にシード層３１を形成せずに、直接上層側の銅配線３２を形成することができ、プロセスの簡略化及びコストの削減を図ることができる。
（装置構成）
上述した第２の実施形態を実施する半導体製造装置を図８に示す。図８に示すように半導体製造装置４０は、マルチチャンバシステムをなし、図８中手前側から順に、大気雰囲気である第１の搬送室４１、真空雰囲気と大気雰囲気とを切り替えてウエハを待機させるための例えば左右に並ぶロードロック室４２ａ，４２ｂ及び真空搬送室モジュールである第２の搬送室４３がゲートＧを介して気密に接続されている。この第２の搬送室４３内は、既述の銅配線１３が酸化しないように、例えば真空雰囲気となるように設定されている。前記第１の搬送室４１の正面には、複数枚例えば２５枚のウエハが収納された密閉型のキャリアＣが載置されるロードポート４４が横方向に例えば３カ所に設けられている。また前記第１の搬送室４１の正面壁には、前記ロードポート４４に載置されたキャリアＣが接続されて、当該キャリアＣの蓋と一緒に開閉されるゲートドアＧＴが設けられている。また前記第１の搬送室４１の側面にはウエハの向きや偏心の調整を行うアライメント室４５が設けられている。そして前記第２の搬送室４３にはゲートＧを介して有機酸供給モジュールを兼務する銅の酸化物除去モジュールである蟻酸処理モジュール５ａ，５ｂ、バリア層形成モジュールである酸化マンガンＣＶＤモジュール６ａ，６ｂ、導電路形成モジュールであるＣｕ−ＣＶＤモジュール７及び加熱モジュールであるアニールモジュール８が夫々気密に接続されている。
また前記第１の搬送室４１及び第２の搬送室４３には、夫々第１の搬送手段４６及び第２の搬送手段４７ａ，４７ｂが設けられている。前記第１の搬送手段４６は、キャリアＣとロードロック室４２ａ，４２ｂとの間及び第１の搬送室４１とアライメント室４５との間でウエハの受け渡しを行うための搬送アームである。前記第２の搬送手段４７ａ，４７ｂは、ロードロック室４２ａ，４２ｂと蟻酸処理モジュール５ａ，５ｂと酸化マンガンＣＶＤモジュール６ａ，６ｂとＣｕ−ＣＶＤモジュール７とアニールモジュール８との間でウエハの受け渡しを行うための搬送アームである。
続いて半導体製造装置４０に含まれる蟻酸処理モジュール５（５ａ，５ｂ）の構成について図９を用いて説明する。図９中の５１は真空チャンバをなす処理容器であり、この処理容器５１の底部にはウエハを載置する載置台５２が設けられている。この載置台５２の表面には、静電チャック５５が設けられており、図示しない電源部からチャック電圧が印加されるようになっている。
また前記載置台５２の内部にはヒータ５６が設けられており、ウエハを所定の温度に加熱できるようになっている。また前記載置台５２にはウエハを昇降させて第２の搬送手段４７ａ，４７ｂと受け渡しを行うための昇降ピン５７が設けられており、当該昇降ピン５７は支持部材５８を介して駆動部５９により昇降するようになっている。
また前記処理容器５１の上部には載置台５２に対向するようにガスシャワーヘッド６０が設けられており、このガスシャワーヘッド６０における下面には、多数のガス供給孔６１が形成されている。また前記ガスシャワーヘッド６０には、既述の銅酸化物１３ａを除去するため、及び既述のバリア層３０を構成するマンガンの酸化物中のマンガンの比率を高めるための有機酸であるカルボン酸例えば蟻酸の蒸気を供給するための第１のガス供給路６２と、希釈ガスを供給するための第２のガス供給路６３とが接続されており、これらガス供給路６２、６３から夫々送られてきた有機酸の蒸気及び希釈ガスが混合されてガス供給孔６１から処理容器５１内に供給される。
前記第１のガス供給路６２はバルブＶ１、気体流量調整部であるマスフローコントローラＭ１及びバルブＶ２を介して原料供給源６４に接続されている。この原料供給源６４はステンレス製の貯留容器６５と、その内部に有機酸が貯留されている。また前記第２のガス供給路６３はバルブＶ３、マスフローコントローラＭ２及びバルブＶ４を介して希釈ガス例えばアルゴン（Ａｒ）ガスを供給するための希釈ガス供給源６６に接続されている。
また前記処理容器５１の底面には排気管６７Ａの一端側が接続され、この排気管６７Ａの他端側には真空排気手段である真空ポンプ６７Ｂが接続されている。そして図示しない圧力調整機構により蟻酸処理中に処理容器５１内の圧力を所定の圧力に維持することができるようになっている。
続いて図１０を参照しながら酸化マンガンＣＶＤモジュール６（６ａ，６ｂ）について説明する。図１０中の８０は真空チャンバをなす処理容器であり、この処理容器８０内にはウエハを水平に載置するための載置部８１が設けられている。前記載置台８１内にはウエハの温調手段となるヒータ８１ｃが設けられている。また前記載置部８１には昇降機構８１ａにより昇降自在な３本の昇降ピン８１ｂ（便宜上２本のみ図示）が設けられており、この昇降ピン８１ｂを介して第２の搬送手段４７ａ，４７ｂと載置部８１との間でウエハの受け渡しが行われる。前記処理容器８０の底部には排気管８２の一端側が接続され、この排気管８２の他端側には真空ポンプ８３が接続されている。また前記処理容器８０の側壁には、ゲートバルブＧにより開閉される搬送口８４が形成されている。
さらに前記処理容器８０の天井部には載置台８１に対向するガスシャワーヘッド８５が設けられている。前記ガスシャワーヘッド８５は、互いに区画されたガス室８６Ａ,８６Ｂを備え、ガス室８６Ａ,８６Ｂに供給されたガスは夫々ガス供給孔８７Ａ,８７Ｂから処理容器８０内に供給される。
前記ガスシャワーヘッド８５にはマンガンの酸化物を形成するための酸素を含むガス例えば酸素（Ｏ２）ガスをガス室８６Ａに導入するための酸素ガス供給配管系８８Ａが接続されている。前記酸素ガス供給配管系８８Ａは酸素ガス供給路８９Ａを備え、この酸素ガス供給路８９Ａの上流側には酸素ガス供給源９７が接続されている。なお、図１０中の９６は後述する制御部７５からの制御信号を受けて、前記酸素ガスの流量を調整し、ガス室８６Ａへの酸素ガスの給断を制御する流量調整部である。
また前記ガスシャワーヘッド８５にはマンガンの有機化合物の蒸気をガス室８６Ｂに導入するためのＭｎ原料ガス供給配管系８８Ｂが接続されている。前記Ｍｎ原料ガス供給配管系８８Ｂは原料ガス供給路８９Ｂを備え、この原料ガス供給路８９Ｂの上流側には原料貯留部９０が接続されている。前記原料貯留部９０にはマンガンの有機化合物例えば（ＥｔＣｐ）２Ｍｎ（ビスエチルシクロペンタジエニルマンガン）が液体の状態で貯留されている。また前記原料貯留部９０には加圧部９１が接続されており、この加圧部９１から供給されたＨｅやＡｒガス等によって原料貯留部９０内を加圧することにより（ＥｔＣｐ）２Ｍｎをガスシャワーヘッド８５に向けて押し出すことができるようになっている。
また原料ガス供給路８９Ｂには液体マスフローコントローラやバルブを含む流量調整部９２及び（ＥｔＣｐ）２Ｍｎを気化するためのベーパライザ９３が上流側からこの順に介設されている。前記ベーパライザ９３はキャリアガス供給源９４から供給されたキャリアガスであるＨ２ガスと接触混合させて（ＥｔＣｐ）２Ｍｎを気化させ、ガス室８６Ｂに供給する役割を果たす。なお、図１０中の９５は後述する制御部７５からの制御信号を受けて、前記キャリアガスの流量を調整し、ガス室８６Ｂへのマンガンの有機化合物の蒸気の給断を制御する流量調整部である。
また前記Ｃｕ−ＣＶＤ装置７は、図１０に示すＣＶＤ装置において、原料貯留部９０に銅の有機化合物例えばＣｕ（ｈｆａｃ）（ｔｍｖｓ）が貯留されている他は同じ構成にある。また前記アニールモジュール８は、処理容器とこの処理容器の内部にウエハを載置する載置台と、当該載置台に埋設された加熱手段であるヒータと、酸素ガスを供給するガス供給手段とで構成されている。
また既述の図８に示すように、この半導体製造装置４０には例えばコンピュータからなる制御部７５が設けられている。この制御部７５はプログラム、メモリ、ＣＰＵからなるデータ処理部等を備えており、前記プログラムには制御部７５から半導体製造装置の各部に制御信号を送り、既述の各ステップを進行させるように命令（各ステップ）が組み込まれている。また例えばメモリには処理圧力、処理温度、処理時間、ガス流量または電力値等の処理パラメータの値が書き込まれる領域を備えており、ＣＰＵがプログラムの各命令を実行する際、これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号がこの半導体製造装置の各部位に送られることになる。このプログラム（処理パラメータの入力操作や表示に関するプログラムも含む）は、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）等の記憶部７５Ａに格納されて制御部７５にインストールされる。
続いて上述の半導体製造装置４０において下層側の回路層１０の上に上層側の回路層２を形成するまでのウエハの流れについて説明する。先ず、図示しない搬送手段によりキャリアＣが半導体製造装置４０に搬送され、ロードポート４４に載置され、第１の搬送室４１に接続される。次いでゲートドアＧＴ及びキャリアＣの蓋が同時に開かれて、キャリアＣ内のウエハは第１の搬送手段４６によって第１の搬送室４１内に搬入される。次いでアライメント室４５に搬送されて、ウエハの向きや偏心の調整が行われた後、ロードロック室４２ａ（または４２ｂ）に搬送される。このロードロック室４２ａ（または４２ｂ）内の圧力が調整された後、ウエハは第２の搬送手段４７ａ（または４７ｂ）によってロードロック室４２ａ（または４２ｂ）から第２の搬送室４３を介して蟻酸処理モジュール５ａ（または５ｂ）に搬送される。そして真空ポンプ６７Ｂにより処理容器５１内が真空引きされて所定の圧力に設定されると共に、載置台５２のヒータ５６によりウエハが所定の温度に加熱される。またバルブＶ１及びＶ２を開くことにより処理容器５１内と貯留容器６５内とが連通し、貯留容器６５内の蟻酸の蒸気が第１のガス供給路６２を介してマスフローコントローラＭ１により流量が調整された状態でガスシャワーヘッド６０内に入る。一方、バルブＶ３及びＶ４を開くことにより希釈ガス供給源６６から希釈ガスであるＡｒガスが第２のガス供給路６３を介してマスフローコントローラＭ２により流量が調整された状態でガスシャワーヘッド６０内に入り、ここで蟻酸の蒸気とＡｒガスとが混合されて、ガスシャワーヘッド６０のガス供給孔６１からウエハに供給され、上述した銅酸化物１３ａの除去処理が行われる。
除去処理を終えた後、ウエハは第２の搬送室４３を介して酸化マンガンＣＶＤモジュール６ａ（または６ｂ）の処理容器８０内に搬入される。そして真空ポンプ８３により処理容器８０内が真空引きされて所定の圧力に設定されると共に、載置台８１のヒータ８１ｃによりウエハが所定の温度に加熱される。また流量が調整された（ＥｔＣｐ）２Ｍｎと流量が調整されたキャリアガスであるＨ２ガスとをベーパライザ９３で混合し、この混合ガスが原料ガス供給路８９Ｂを介してガスシャワーヘッド８５のガス供給孔８７Ｂからウエハに供給すると共に、流量が調整されたＯ２ガスが原料ガス供給路８９Ａを介してガスシャワーヘッド８５のガス供給孔８７Ａからウエハに供給することで、上述したバリア層３０が形成される。なお、既述のようにＭｎＯｘ（ｘ：任意の正数）又はＭｎＣｘ（ｘ：任意の正数）又はＭｎＣｘＯｙ（ｘ、ｙ：任意の正数））又はＭｎＳｉｘＯｙ（ｘ、ｙ：任意の正数）又はＭｎＳｉｘＣｙ（ｘ、ｙ：任意の正数）又はＭｎＳｉｘＣｙＯｚ（ｘ、ｙ、ｚ：任意の正数））からなるバリア層を形成する場合には、Ｏ２ガスはウエハに供給せずに（ＥｔＣｐ）２ＭｎとキャリアガスであるＨ２ガスとの混合ガスのみがウエハに供給されることになる。
前記バリア層３０の形成が終了した後、ウエハは第２の搬送室４３を介して蟻酸処理モジュール５ｂ（または５ａ）に搬送される。そして既述と同様にして蟻酸の蒸気とＡｒガスとの混合ガスがガスシャワーヘッド６０のガス供給孔６１からウエハに供給され、上述したバリア層３０を構成するマンガンの酸化物中のマンガンの比率を高める処理が行われる。しかる後、ウエハは第２の搬送室４３を介してＣｕ−ＣＶＤモジュール７に搬送される。そして真空ポンプ８３により処理容器８０内が真空引きされて所定の圧力に設定されると共に、載置台８１のヒータ８１ｃによりウエハが所定の温度に加熱される。また流量が調整された銅の有機化合物と流量が調整されたキャリアガスであるＨ２ガスとをベーパライザ９３で混合し、この混合ガスが原料ガス供給路８９Ｂを介してガスシャワーヘッド８５のガス供給孔８７Ｂからウエハに供給することで、Ｃｕからなる上層側の配線層３２が形成される。
前記銅配線３２の形成が終了した後、第２の搬送室４３を介してアニールモジュール８に搬送され、既述のアニール処理が行われる。しかる後、ウエハは第２の搬送室４３を介してロードロック室４２ａ（または４２ｂ）に受け渡される。このロードロック室４２ａ（または４２ｂ）内の圧力が大気圧に戻された後、ウエハは第１の搬送手段４６によって第１の搬送室４１を介してキャリアＣに戻される。各ウエハがキャリアＣに戻されると、キャリアＣは図示しない搬送手段によりＣＭＰ装置に搬送される。そしてキャリアＣから各ウエハが取り出され、そこでＣＭＰ処理を受ける。しかる後、再び図示しない搬送手段によりキャリアＣを半導体製造装置４０に搬送し、酸化マンガンＣＶＤモジュール６ａ（または６ｂ）にて前記銅配線３２及び層間絶縁膜２０の上にバリア層（キャップ層）１０１が形成され、上層側の回路層２が形成される。
上述した半導体製造装置４０の他の例として、図８に示す半導体製造装置４０においてＣｕ−ＣＶＤモジュール７が設けられず、シード層形成モジュールであるＣｕ−ＰＶＤモジュール９と洗浄液供給モジュール２００とがあってもよい。この形態における半導体製造装置４０を図１１に示しておく。この場合、第１の実施形態で述べたようにシード層３１に対してアニール処理を行った後、洗浄液供給モジュール２００にてＭｎＯ膜１１０の除去処理が行われる。そして、半導体製造装置４０の外で例えば電解メッキが行われ、その後ＣＭＰ装置で処理される。即ちウエハの流れは、蟻酸処理モジュール５（銅酸化物除去）→酸化マンガンＣＶＤモジュール６→蟻酸処理モジュール５（マンガンの酸化物中のＭｎの比率増大処理）→Ｃｕ−ＰＶＤモジュール９→アニールモジュール８→洗浄液供給モジュール２００→電解メッキ装置→ＣＭＰ装置となる。
また上述した半導体製造装置４０の他の例として、図８に示す半導体製造装置４０においてシード層形成モジュールであるＣｕ−ＰＶＤモジュール９と洗浄液供給モジュール２００とがあってもよい。この形態における半導体製造装置４０を図１２に示しておく。この場合、シード層３１に対してアニール処理を行った後、洗浄液供給モジュール２００にてＭｎＯ膜１１０の除去処理が行われ、その後Ｃｕ−ＣＶＤモジュールにて銅の埋め込みが行われる。即ちウエハの流れは、蟻酸処理モジュール５（銅酸化物除去）→酸化マンガンＣＶＤモジュール６→蟻酸処理モジュール５（マンガンの酸化物中のＭｎの比率増大処理）→Ｃｕ−ＰＶＤモジュール９→アニールモジュール８→洗浄液供給モジュール２００→Ｃｕ−ＣＶＤモジュール６→ＣＭＰ装置となる。
また上述の実施形態ではバリア層３０をウエハにマンガンの有機化合物の蒸気及び酸素ガスを供給しつつウエハを加熱するいわゆる熱ＣＶＤ法により形成しているが、プラズマＣＶＤ法や光ＣＶＤ法による形成を行ってもよい。またこられのＣＶＤ法の変形でウエハにマンガンの有機化合物の蒸気及び酸素ガスを断続的に供給するＡＬＤ（Atomic Layer Deposition）法によって、極薄の層を積層させてバリア層３０を形成してもよい。さらに前記凹部２１に銅を埋め込むにあたっては電解メッキ法のほかに無電解メッキ法を用いてもよい。
本発明の半導体装置の製造手順を示した工程図である。 本発明の半導体装置の製造手順を示した工程図である。 本発明の半導体装置の製造手順を示した工程図である。 本発明の半導体装置の製造手順を示した工程図である。 マンガンの酸化物に蟻酸を供給した場合のギブスの自由エネルギーと反応温度との関係を示した説明図である。 本発明の半導体装置の他の製造手順を示した工程図である。 本発明の半導体装置の他の製造手順を示した工程図である。 本発明の実施形態に係る半導体製造装置を示した平面図である。 前記半導体製造装置に含まれる蟻酸処理モジュールの縦断側面図である。 前記半導体製造装置に含まれる酸化マンガンＣＶＤモジュールの縦断側面図である。 本発明の実施形態の他の半導体製造装置を示した平面図である。 本発明の実施形態の他の半導体製造装置を示した平面図である。
符号の説明
１０ 下層側の回路層
１１ 層間絶縁膜
１２ バリア層
１３ 下層側の銅配線
１３ａ 銅酸化物
１４ ハードマスク
１５ エッチングストップ層
２ 上層側の回路層
２０ 層間絶縁膜
２１ 凹部
２２ ハードマスク
２３ 犠牲層
３０ バリア層
３１ シード層
３２ 上層側の銅配線
４０ 半導体製造装置
５ 蟻酸処理モジュール
６ 酸化マンガンＣＶＤモジュール
７ Ｃｕ−ＣＶＤモジュール
８ アニールモジュール
９ Ｃｕ−ＰＶＤモジュール

Claims (15)

  1. 基板表面に形成された層間絶縁膜に、下層側導電路に電気的に接続される銅を主成分とする上層側導電路を埋め込むための凹部を形成する工程と、
    マンガンの有機化合物を含むガスを供給して、層間絶縁膜の露出面を覆うように、前記層間絶縁膜への銅の拡散を抑えるためのマンガンの化合物からなるバリア層を形成する工程と、
    前記バリア層を形成した後、バリア層を構成するマンガンの化合物中のマンガンの比率を高めるために当該バリア層に有機酸を供給する工程と、
    有機酸供給工程の後、前記バリア層の表面に銅を主成分とするシード層を形成する工程と、
    シード層形成工程の後、バリア層の表面もしくは層中のマンガンをシード層の表面に析出させるために前記基板を加熱処理する工程と、
    加熱によりシード層の表面に析出したマンガンを除去するために当該シード層に洗浄液を供給する工程と、
    洗浄液供給工程の後、銅を主成分とする上層側導電路を前記凹部内に形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記凹部内に上層側導電路を形成した後、マンガンの有機化合物の蒸気と、マンガンの酸化物を形成するための酸素を含むガスと、を反応させて前記上層側導電路の上にマンガンの酸化物からなるバリア層を形成する工程と、をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 基板表面に形成された層間絶縁膜に、下層側導電路に電気的に接続される銅を主成分とする上層側導電路を埋め込むための凹部を形成する工程と、
    マンガンの有機化合物を含むガスを供給して、層間絶縁膜の露出面を覆うように、前記層間絶縁膜への銅の拡散を抑えるためのマンガンの化合物からなるバリア層を形成する工程と、
    前記バリア層を形成した後、バリア層を構成するマンガンの化合物中のマンガンの比率を高めるために当該バリア層に有機酸を供給する工程と、
    有機酸供給工程の後、銅を主成分とする上層側導電路を前記凹部内に形成する工程と、
    上層側導電路形成工程の後、バリア層の表面もしくは層中のマンガンを上層側導電路の表面に析出させるために前記基板を加熱処理する工程と、
    加熱処理工程の後、上層側導電路の表面に析出したマンガンを除去する工程と、を含むことを特徴とする半導体装置の製造方法。
  4. 上層側導電路の表面に析出したマンガンを除去した後、マンガンの有機化合物の蒸気と、マンガンの酸化物を形成するための酸素を含むガスと、を反応させて当該上層側導電路の上にマンガンの酸化物からなるバリア層を形成する工程と、をさらに含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記バリア層を形成する前に、前記凹部の底部に露出した下層側導電路の表面の銅の酸化物を除去する工程と、をさらに含むことを特徴とする請求項１ないし３のいずれか一つに記載の半導体装置の製造方法。
  6. 前記酸化物を除去する工程は、前記凹部に対して有機酸を供給する工程であることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記有機酸はカルボン酸であることを特徴とする請求項１または３に記載の半導体装置の製造方法。
  8. 前記マンガン化合物はマンガン酸化物であることを特徴とする請求項１または３に記載の半導体装置の製造方法。
  9. 基板に対して処理を行う半導体製造装置に用いられ、コンピュータ上で動作するコンピュータを格納した記憶媒体であって、
    前記コンピュータプログラムは、請求項１ないし８のいずれか一つに記載の半導体装置の製造方法を実施するようにステップ群が組まれていることを特徴とする記憶媒体。
  10. 基板表面の層間絶縁膜に形成され、銅を主成分とする下層側導電路が底部に露出した凹部内に上層側導電路を形成するための半導体製造装置において、
    基板が搬入される真空雰囲気の搬送室と、この搬送室内に設けられた基板搬送手段と、を有する真空搬送室モジュールと、
    この真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、マンガンの有機化合物を含むガスを供給して、前記層間絶縁膜の露出面を覆うように、前記層間絶縁膜への銅の拡散を抑えるためのマンガンの化合物からなるバリア層を形成する手段と、を備えたバリア層形成モジュールと、
    前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層を構成するマンガンの化合物中のマンガンの比率を高めるために当該バリア層に有機酸を供給する手段と、を備えた有機酸供給モジュールと、
    前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層の表面に銅を主成分とするシード層を形成するシード層形成手段と、を備えたシード層形成モジュールと、
    前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層の表面もしくは層中のマンガンをシード層の表面に析出させるために前記基板を加熱する加熱手段と、を備えた加熱モジュールと、
    前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、加熱により前記シード層の表面に析出したマンガンを除去するために当該シード層に洗浄液を供給する手段と、を備えた洗浄液供給モジュールと、
    前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、銅を主成分とする上層側導電路を前記凹部内に形成する手段と、を備えた導電路形成モジュールと、が設けられ、
    前記真空搬送室モジュールに搬入された基板をバリア層形成モジュール、有機酸供給モジュール、シード層形成モジュール、加熱モジュール、洗浄液供給モジュール及び導電路形成モジュールにこの順で搬送するように前記基板搬送手段を制御する制御手段と、を備えたことを特徴とする半導体製造装置。
  11. 基板表面の層間絶縁膜に形成され、銅を主成分とする下層側導電路が底部に露出した凹部内に上層側導電路を形成するための半導体製造装置において、
    基板が搬入される真空雰囲気の搬送室と、この搬送室内に設けられた基板搬送手段と、を有する真空搬送室モジュールと、
    この真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、マンガンの有機化合物を含むガスを供給して、前記層間絶縁膜の露出面を覆うように、前記層間絶縁膜への銅の拡散を抑えるためのマンガンの化合物からなるバリア層を形成する手段と、を備えたバリア層形成モジュールと、
    前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層を構成するマンガンの化合物中のマンガンの比率を高めるために当該バリア層に有機酸を供給する手段と、を備えた有機酸供給モジュールと、
    前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、銅を主成分とする上層側導電路を前記凹部内に形成する手段と、を備えた導電路形成モジュールと、
    前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記バリア層の表面もしくは層中のマンガンを前記上層側導電路の表面に析出させるために前記基板を加熱する加熱手段と、を備えた加熱モジュールと、が設けられ、
    前記真空搬送室モジュールに搬入された基板をバリア層形成モジュール、有機酸供給モジュール、導電路形成モジュール及び加熱モジュールにこの順で搬送するように前記基板搬送手段を制御する制御手段と、を備えたことを特徴とする半導体製造装置。
  12. 前記真空搬送室モジュールに気密に接続され、その内部に基板が載置される処理容器と、前記凹部の底部に露出した下層側導電路の表面の銅の酸化物を除去する手段と、を備えた銅の酸化物除去モジュールがさらに設けられ、
    前記制御手段は、真空搬送室モジュールに搬入された基板を前記銅の酸化物除去モジュールに搬入し、次いで前記バリア層形成モジュールに搬送するように前記基板搬送手段を制御することを特徴とする請求項１０または１１に記載の半導体製造装置。
  13. 前記銅の酸化物を除去する手段は、前記基板に対して有機酸を供給する手段であることを特徴とする請求項１２に記載の半導体製造装置。
  14. 前記有機酸はカルボン酸であることを特徴とする請求項１０、１１及び１３のいずれか一項に記載の半導体製造装置。
  15. 前記マンガン化合物はマンガン酸化物であることを特徴とする請求項１０または１１に記載の半導体製造装置。
JP2008052411A 2008-03-03 2008-03-03 半導体装置の製造方法、半導体製造装置及び記憶媒体 Expired - Fee Related JP5343369B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008052411A JP5343369B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法、半導体製造装置及び記憶媒体
CN200980101621.6A CN101911266B (zh) 2008-03-03 2009-02-20 半导体装置的制造方法、半导体制造装置及存储介质
KR1020107018727A KR101171587B1 (ko) 2008-03-03 2009-02-20 반도체 장치의 제조 방법 및 기억 매체
PCT/JP2009/053032 WO2009110330A1 (ja) 2008-03-03 2009-02-20 半導体装置の製造方法、半導体製造装置及び記憶媒体
US12/920,701 US8349725B2 (en) 2008-03-03 2009-02-20 Method of manufacturing semiconductor device, semiconductor manufacturing apparatus, and storage medium
TW098106685A TWI431694B (zh) 2008-03-03 2009-03-02 A semiconductor device manufacturing method, a semiconductor manufacturing apparatus, and a memory medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008052411A JP5343369B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法、半導体製造装置及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2009212232A JP2009212232A (ja) 2009-09-17
JP5343369B2 true JP5343369B2 (ja) 2013-11-13

Family

ID=41055891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008052411A Expired - Fee Related JP5343369B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法、半導体製造装置及び記憶媒体

Country Status (6)

Country Link
US (1) US8349725B2 (ja)
JP (1) JP5343369B2 (ja)
KR (1) KR101171587B1 (ja)
CN (1) CN101911266B (ja)
TW (1) TWI431694B (ja)
WO (1) WO2009110330A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5366235B2 (ja) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
JP5653018B2 (ja) * 2009-09-24 2015-01-14 東京エレクトロン株式会社 酸化マンガン膜の成膜方法
US20120161319A1 (en) * 2010-12-23 2012-06-28 Stmicroelectronics Pte Ltd. Ball grid array method and structure
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8736055B2 (en) * 2012-03-01 2014-05-27 Lam Research Corporation Methods and layers for metallization
US8859322B2 (en) * 2012-03-19 2014-10-14 Rec Solar Pte. Ltd. Cell and module processing of semiconductor wafers for back-contacted solar photovoltaic module
KR101495288B1 (ko) * 2012-06-04 2015-02-24 피에스케이 주식회사 기판 처리 장치 및 방법
WO2013191065A1 (ja) * 2012-06-18 2013-12-27 東京エレクトロン株式会社 マンガン含有膜の形成方法
JPWO2014013941A1 (ja) * 2012-07-18 2016-06-30 東京エレクトロン株式会社 半導体装置の製造方法
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
US20140061915A1 (en) * 2012-08-30 2014-03-06 International Business Machines Corporation Prevention of thru-substrate via pistoning using highly doped copper alloy seed layer
JP2014062312A (ja) * 2012-09-24 2014-04-10 Tokyo Electron Ltd マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス
US9240374B2 (en) * 2013-12-30 2016-01-19 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming thereof
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US10741442B2 (en) * 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
JP7241594B2 (ja) * 2019-04-22 2023-03-17 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20210033581A (ko) * 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TW202132605A (zh) 2020-01-10 2021-09-01 美商應用材料股份有限公司 催化劑增強之無縫釕間隙填充

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298028A (ja) 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
JP3734447B2 (ja) 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2006156486A (ja) * 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
JP4236201B2 (ja) 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
JP5441345B2 (ja) * 2008-03-27 2014-03-12 富士フイルム株式会社 研磨液、及び研磨方法

Also Published As

Publication number Publication date
WO2009110330A1 (ja) 2009-09-11
CN101911266B (zh) 2012-03-07
KR20100109966A (ko) 2010-10-11
KR101171587B1 (ko) 2012-08-07
JP2009212232A (ja) 2009-09-17
TWI431694B (zh) 2014-03-21
CN101911266A (zh) 2010-12-08
US8349725B2 (en) 2013-01-08
TW200952081A (en) 2009-12-16
US20110237066A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5343369B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5196467B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR101188531B1 (ko) 반도체 제조 장치, 반도체 장치의 제조 방법, 기억 매체 및 컴퓨터 프로그램
KR101214704B1 (ko) 성막 방법 및 처리 시스템
JP5076452B2 (ja) 半導体装置の製造方法
JP5429078B2 (ja) 成膜方法及び処理システム
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
JP2008300568A (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP6030439B2 (ja) マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
JP5119618B2 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
KR101757037B1 (ko) 구리 배선을 가진 기판을 구비하는 반도체 장치의 제조 방법
JP2023502512A (ja) 金属相互接続構造におけるドーピングプロセス
JP2014175355A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5343369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees