KR101171587B1 - 반도체 장치의 제조 방법 및 기억 매체 - Google Patents

반도체 장치의 제조 방법 및 기억 매체 Download PDF

Info

Publication number
KR101171587B1
KR101171587B1 KR1020107018727A KR20107018727A KR101171587B1 KR 101171587 B1 KR101171587 B1 KR 101171587B1 KR 1020107018727 A KR1020107018727 A KR 1020107018727A KR 20107018727 A KR20107018727 A KR 20107018727A KR 101171587 B1 KR101171587 B1 KR 101171587B1
Authority
KR
South Korea
Prior art keywords
manganese
barrier layer
forming
conductive path
copper
Prior art date
Application number
KR1020107018727A
Other languages
English (en)
Other versions
KR20100109966A (ko
Inventor
히로시 사토
히토시 이토
겐지 마츠모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100109966A publication Critical patent/KR20100109966A/ko
Application granted granted Critical
Publication of KR101171587B1 publication Critical patent/KR101171587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 기판 표면에 형성된 층간 절연막에, 하층측 도전로에 전기적으로 접속되는 구리를 주성분으로 하는 상층측 도전로를 매립하기 위한 오목부를 형성하는 공정과, 망간의 유기 화합물을 함유하는 가스를 공급하여, 층간 절연막의 노출면을 덮도록, 상기 층간 절연막으로의 구리의 확산을 억제하기 위한 망간의 화합물로 이루어진 배리어층을 형성하는 공정과, 상기 배리어층을 형성한 후, 배리어층을 구성하는 망간의 화합물 중의 망간의 비율을 높이기 위해 그 배리어층에 유기산을 공급하는 공정과, 유기산 공급 공정후, 상기 배리어층의 표면에 구리를 주성분으로 하는 시드층을 형성하는 공정과, 시드층 형성 공정후, 배리어층의 표면 또는 층 속의 망간을 시드층의 표면에 석출시키기 위해 상기 기판을 가열 처리하는 공정과, 가열에 의해 시드층의 표면에 석출된 망간을 제거하기 위해 그 시드층에 세정액을 공급하는 공정과, 세정액 공급 공정후, 구리를 주성분으로 하는 상층측 도전로를 상기 오목부 내에 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.

Description

반도체 장치의 제조 방법 및 기억 매체{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND STORAGE MEDIUM}
본 발명은, 층간 절연막에 형성된 오목부의 내면에 배리어층을 형성하고, 이 배리어층 상으로부터 구리를 주성분으로 하는 도전로를 형성하기 위한 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체에 관한 것이다.
반도체 장치의 다층 배선 구조는, 층간 절연막 중에 금속 배선을 매립함으로써 형성되지만, 이 금속 배선의 재료로는 일렉트로마이그레이션이 작고 저저항이라는 점 등 때문에, Cu(구리)가 사용되고, 그 형성 프로세스로는 다마신 공정이 일반적이다. 특히, 층간 절연막에 접속 구멍과 배선 홈을 형성해 두고, Cu의 매립을 동시에 행하는 듀얼 다마신법은, 공정수가 적어 유효한 방법이다.
이 듀얼 다마신 공정에서는, 기판의 층간 절연막에 층 내에 배선을 매립하기 위한 트렌치와 상하의 배선을 접속하는 접속 배선을 매립하기 위한 비아 홀을 형성하고, 이들 오목부에 CVD법이나 전해 도금법 등에 의해 Cu가 매립된다. 또한, 오목부에 구리를 매립하기 전에, Cu를 양호하게 매립하기 위해 오목부 내면을 따라서 전극이 되는 Cu 시드층을 형성하는 경우가 있다. 또한, Cu는 층간 절연막 중에 확산되기 쉬우므로, 오목부에 예를 들어 Ta/TaN의 적층체로 이루어진 배리어층을 형성해야 하며, 따라서 층간 절연막 표면 및 그 오목부 내면에는, 예컨대 스퍼터링법에 의해 배리어층이 형성되고, 또 그 위에 Cu 시드층이 더 형성되는 경우가 있다.
또한, 최근에는, 배리어층을 형성하는 방법으로서, SiO2막이나 저유전율막인 SiOCH막 등으로 이루어진 층간 절연막에 형성된 오목부에, CuMn 합금으로 이루어진 시드층을 스퍼터링에 의해 형성하고, CuMn 합금 중의 Mn 원자와 층간 절연막 중의 산소(O) 원자를 반응시켜, 층간 절연막의 표면에 산화망간으로 이루어진 배리어층을 자체 형성하는 방법이 유망시되고 있다(예를 들어, 일본 특허 공개 제2007-221103호).
이 방법은, Ta/TaN의 적층체로 이루어진 배리어층을 형성하는 방법에 비해, 층간 절연막과 Cu 배선 사이에 개재되는 배리어층을 박층화시킬 수 있다는 점에서 우수하지만, 스퍼터링법에 의해 CuMn 합금 시드층을 형성하는 방법은 미세한 오목부의 내면에 대한 피복성이 나빠, 결과적으로 Mn의 피복성이 나빠지기 때문에, 층간 절연막 내에 Cu가 확산되어, 층간 절연막의 절연성이 저하된다는 문제가 있다.
따라서, 본 발명자들은, 상기 오목부 내에서의 배리어층의 피복성의 향상을 도모하기 위해, 망간의 유기 화합물을 함유하는 가스를 공급하여, 층간 절연막에 형성된 오목부 내에 직접 망간의 화합물로 이루어진 배리어층을 형성하는 방법을 개발했다. 구체적으로는 망간의 유기 화합물의 증기와 층간 절연막에 포함되는 성분의 일부인 산소 또는 탄소 혹은 실리콘과 반응시켜 상기 오목부 내에 망간의 화합물로 이루어진 배리어층을 형성하거나, 혹은 망간의 유기 화합물의 증기와 산소 가스를 반응시켜 상기 오목부 내에 산화망간으로 이루어진 배리어층을 형성한다. 그러나, 이 방법에는 다음과 같은 문제가 있다. 이 방법에 의해 배리어층을 형성하고, 그리고 그 위에 Cu 시드층을 형성한 후, 상기 오목부 내에 Cu 배선을 형성하면, 배리어층과 Cu 시드를 사이에 두고 형성된 Cu 배선과의 밀착성이 나쁘기 때문에 상기 오목부 내에 형성한 Cu 배선이 박리되어 배선에 결함이 생기고, 배선이 끊어진다는 문제가 있다. 또한, 배리어층 상에 직접 Cu 배선을 형성한 경우에도 상기 배리어층은 Cu 배선과의 밀착성이 나빠 전술한 것과 동일한 문제가 생긴다.
또한, 배리어층을 형성하는 데에 있어서, 층간 절연막에 포함되는 성분의 일부 또는 산소 가스와 반응하지 않은 잉여의 망간이 배리어층의 표면 또는 층 속으로 유입되어, 이 잉여 망간이 Cu 배선 내에 확산되고, Mn은 Cu에 비해 전기 전도율이 매우 낮기 때문에 Cu 배선의 전기적 저항이 상승한다는 문제도 있다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 그 목적은, 층간 절연막에 형성된 오목부의 내면에 망간의 화합물로 이루어진 배리어층을 형성하고, 이 배리어층의 위에서 구리를 주성분으로 하는 도전로를 형성하는 데에 있어서, 배리어층과 도전로의 밀착성 향상을 도모하고, 또한 도전로의 전기적 저항의 상승을 억제할 수 있는 기술을 제공하는 것에 있다.
본 발명의 반도체 장치의 제조 방법은, 기판 표면에 형성된 층간 절연막에, 하층측 도전로에 전기적으로 접속되는 구리를 주성분으로 하는 상층측 도전로를 매립하기 위한 오목부를 형성하는 공정과,
망간의 유기 화합물을 함유하는 가스를 공급하여, 층간 절연막의 노출면을 덮도록, 상기 층간 절연막으로의 구리의 확산을 억제하기 위한 망간의 화합물로 이루어진 배리어층을 형성하는 공정과,
상기 배리어층을 형성한 후, 배리어층을 구성하는 망간의 화합물 중의 망간의 비율을 높이기 위해 그 배리어층에 유기산을 공급하는 공정과,
유기산 공급 공정후, 상기 배리어층의 표면에 구리를 주성분으로 하는 시드층을 형성하는 공정과,
시드층 형성 공정후, 배리어층의 표면 또는 층 속의 망간을 시드층의 표면에 석출시키기 위해 상기 기판을 가열 처리하는 공정과,
가열에 의해 시드층의 표면에 석출된 망간을 제거하기 위해 그 시드층에 세정액을 공급하는 공정과,
세정액 공급 공정후, 구리를 주성분으로 하는 상층측 도전로를 상기 오목부 내에 형성하는 공정
을 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체 장치의 제조 방법은, 기판 표면에 형성된 층간 절연막에, 하층측 도전로에 전기적으로 접속되는 구리를 주성분으로 하는 상층측 도전로를 매립하기 위한 오목부를 형성하는 공정과,
망간의 유기 화합물을 함유하는 가스를 공급하여, 층간 절연막의 노출면을 덮도록, 상기 층간 절연막으로의 구리의 확산을 억제하기 위한 망간의 화합물로 이루어진 배리어층을 형성하는 공정과,
상기 배리어층을 형성한 후, 배리어층을 구성하는 망간의 화합물 중의 망간의 비율을 높이기 위해 그 배리어층에 유기산을 공급하는 공정과,
유기산 공급 공정후, 구리를 주성분으로 하는 상층측 도전로를 상기 오목부 내에 형성하는 공정과,
상층측 도전로 형성 공정후, 배리어층의 표면 또는 층 속의 망간을 상층측 도전로의 표면에 석출시키기 위해 상기 기판을 가열 처리하는 공정과,
가열 처리 공정후, 상층측 도전로의 표면에 석출된 망간을 제거하는 공정
을 포함하는 것을 특징으로 한다.
또한, 전술한 반도체 장치의 제조 방법은, 상층측 도전로의 표면에 석출된 망간을 제거한 후, 망간의 유기 화합물의 증기와, 망간의 산화물을 형성하기 위한 산소를 함유하는 가스를 반응시켜 그 상층측 도전로 상에 망간의 산화물로 이루어진 배리어층을 형성하는 공정을 더 포함하는 구성이어도 되고, 또한 상기 배리어층을 형성하기 전에, 상기 오목부의 바닥부에 노출된 하층측 도전로 표면의 구리의 산화물을 제거하는 공정을 더 포함하는 구성이어도 된다.
또한, 상기 산화물을 제거하는 공정은, 상기 오목부에 대하여 유기산을 공급하는 공정인 것이 바람직하다. 이 유기산으로서는 예를 들어 카르복실산인 것이 바람직하다. 또한, 상기 층간 절연막으로의 구리의 확산을 억제하기 위한 망간 화합물로서는 예를 들어 망간 산화물을 들 수 있다.
또한, 본 발명은, 기판 표면의 층간 절연막에 형성되며, 구리를 주성분으로 하는 하층측 도전로가 바닥부에 노출된 오목부 내에 상층측 도전로를 형성하기 위한 반도체 제조 장치에 있어서,
기판이 반입되는 진공 분위기의 반송실과, 이 반송실 내에 마련된 기판 반송 수단을 갖는 진공 반송실 모듈과,
이 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 망간의 유기 화합물을 함유하는 가스를 공급하여, 상기 층간 절연막의 노출면을 덮도록, 상기 층간 절연막으로의 구리의 확산을 억제하기 위한 망간의 화합물로 이루어진 배리어층을 형성하는 수단을 구비하는 배리어층 형성 모듈과,
상기 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 상기 배리어층을 구성하는 망간의 화합물 중의 망간의 비율을 높이기 위해 그 배리어층에 유기산을 공급하는 수단을 구비하는 유기산 공급 모듈과,
상기 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 상기 배리어층의 표면에 구리를 주성분으로 하는 시드층을 형성하는 시드층 형성 수단을 구비하는 시드층 형성 모듈과,
상기 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 상기 배리어층의 표면 또는 층 속의 망간을 시드층의 표면에 석출시키기 위해 상기 기판을 가열하는 가열 수단을 구비하는 가열 모듈과,
상기 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 가열에 의해 상기 시드층의 표면에 석출된 망간을 제거하기 위해 그 시드층에 세정액을 공급하는 수단을 구비하는 세정액 공급 모듈과,
상기 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 구리를 주성분으로 하는 상층측 도전로를 상기 오목부 내에 형성하는 수단을 구비하는 도전로 형성 모듈
이 마련되고, 상기 진공 반송실 모듈에 반입된 기판을 배리어층 형성 모듈, 유기산 공급 모듈, 시드층 형성 모듈, 가열 모듈, 세정액 공급 모듈 및 도전로 형성 모듈에 이 순서대로 반송하도록 상기 기판 반송 수단을 제어하는 제어 수단을 포함하는 것을 특징으로 한다.
또한, 본 발명은, 기판 표면의 층간 절연막에 형성되며, 구리를 주성분으로 하는 하층측 도전로가 바닥부에 노출된 오목부 내에 상층측 도전로를 형성하기 위한 반도체 제조 장치에 있어서,
기판이 반입되는 진공 분위기의 반송실과, 이 반송실 내에 마련된 기판 반송 수단을 갖는 진공 반송실 모듈과,
이 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 망간의 유기 화합물을 함유하는 가스를 공급하여, 상기 층간 절연막의 노출면을 덮도록, 상기 층간 절연막으로의 구리의 확산을 억제하기 위한 망간의 화합물로 이루어진 배리어층을 형성하는 수단을 구비하는 배리어층 형성 모듈과,
상기 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 상기 배리어층을 구성하는 망간의 화합물 중의 망간의 비율을 높이기 위해 그 배리어층에 유기산을 공급하는 수단을 구비하는 유기산 공급 모듈과,
상기 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 구리를 주성분으로 하는 상층측 도전로를 상기 오목부 내에 형성하는 수단을 구비하는 도전로 형성 모듈과,
상기 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 상기 배리어층의 표면 또는 층 속의 망간을 상기 상층측 도전로의 표면에 석출시키기 위해 상기 기판을 가열하는 가열 수단을 구비하는 가열 모듈
이 마련되고, 상기 진공 반송실 모듈에 반입된 기판을 배리어층 형성 모듈, 유기산 공급 모듈, 도전로 형성 모듈 및 가열 모듈에 이 순서대로 반송하도록 상기 기판 반송 수단을 제어하는 제어 수단을 포함하는 것을 특징으로 한다.
또한, 전술한 반도체 제조 장치에 있어서, 상기 진공 반송실 모듈에 기밀하게 접속되며, 그 내부에 기판이 배치되는 처리 용기와, 상기 오목부의 바닥부에 노출된 하층측 도전로 표면의 구리의 산화물을 제거하는 수단을 구비하는 구리의 산화물 제거 모듈이 더 마련되고,
상기 제어 수단은, 진공 반송실 모듈에 반입된 기판을 상기 구리의 산화물 제거 모듈에 반입하고, 이어서 상기 배리어층 형성 모듈에 반송하도록 상기 기판 반송 수단을 제어하는 구성이어도 된다.
상기 구리의 산화물을 제거하는 수단은, 상기 기판에 대하여 유기산을 공급하는 수단인 것이 바람직하다. 이 유기산으로서는 예를 들어 카르복실산인 것이 바람직하다. 또한, 상기 층간 절연막으로의 구리의 확산을 억제하기 위한 망간 화합물로서는 예를 들어 망간 산화물을 들 수 있다.
또한, 본 발명은, 기판에 대하여 처리를 행하는 반도체 제조 장치에 이용되며, 컴퓨터 상에서 동작하는 컴퓨터 프로그램을 저장한 기억 매체로서,
상기 컴퓨터 프로그램은, 전술한 반도체 장치의 제조 방법을 실시하도록 단계군이 짜여져 있는 것을 특징으로 한다.
본 발명에 의하면, 망간의 화합물로 이루어진 배리어층을 형성한 후, 기판에 유기산을 공급하여 배리어층을 구성하는 망간의 화합물의 일부를 환원하여 망간의 화합물에 있어서 화학양론적인 조성비의 불균형을 발생시켜, 망간의 화합물 중의 망간의 비율을 높임으로써, 배리어층과 구리를 주성분으로 하는 시드층을 사이에 두고 형성된 구리를 주성분으로 하는 상층측 도전로와의 사이에서 높은 밀착성을 얻고 있다. 이로써, 상층측 도전로가 박리되어 그 도전로에 결함이 발생하는 등의 우려가 없다.
또한, 유기산을 공급함으로써 망간의 농도가 높아지고, 또한 배리어층을 형성할 때에 그 배리어층의 형성에 이용되지 않은 잉여의 망간이 잔존하기 때문에, 그 결과 배리어층의 표면 또는 층 속의 망간의 농도는 높아지지만, 배리어층의 표면 또는 층 속의 망간은 시드층을 형성한 후 가열 처리를 함으로써 상기 시드층의 표면에 석출되고, 그리고 상기 오목부 내에 상층측 도전로를 형성하기 전에 세정 처리를 함으로써 제거되기 때문에, 상층측 도전로의 전기 저항이 상승하는 등의 우려가 없다.
도 1은 본 발명의 반도체 장치의 제조 절차를 나타낸 공정도이다.
도 2는 본 발명의 반도체 장치의 제조 절차를 나타낸 공정도이다.
도 3은 본 발명의 반도체 장치의 제조 절차를 나타낸 공정도이다.
도 4는 본 발명의 반도체 장치의 제조 절차를 나타낸 공정도이다.
도 5는 망간의 산화물에 포름산을 공급한 경우의 기브스의 자유에너지와 반응 온도의 관계를 나타낸 설명도이다.
도 6은 본 발명의 반도체 장치의 다른 제조 절차를 나타낸 공정도이다.
도 7은 본 발명의 반도체 장치의 다른 제조 절차를 나타낸 공정도이다.
도 8은 본 발명의 실시형태에 따른 반도체 제조 장치를 나타낸 평면도이다.
도 9는 상기 반도체 제조 장치에 포함되는 포름산 처리 모듈의 종단 측면도이다.
도 10은 상기 반도체 제조 장치에 포함되는 산화망간 CVD 모듈의 종단 측면도이다.
도 11은 본 발명의 실시형태의 다른 반도체 제조 장치를 나타낸 평면도이다.
도 12는 본 발명의 실시형태의 다른 반도체 제조 장치를 나타낸 평면도이다.
(제1 실시형태)
본 발명의 반도체 장치에 따른 제조 방법의 실시형태를 도 1～도 4를 참조하면서 설명한다. 도 1의 (a)에는, 기판인 반도체 웨이퍼(이하, 웨이퍼라고 함) 상에 형성된 하층측의 회로층(10)이 도시되어 있고, 이 회로층(10)은, 저유전율막인 SiCOH막으로 이루어진 층간 절연막(11)에, 배리어층(12)을 사이에 두고 구리를 주성분으로 하는 하층측 도전로인 구리 배선(13)을 매립하여 구성되어 있다. 도 1 중의 14는, 층간 절연막(11)에 오목부를 형성할 때에 형성하는, SiCN막으로 이루어진 하드 마스크이다. 또한, 상기 층간 절연막(11)의 상에는, 예를 들어 SiC 또는 SiCN으로 이루어진 에칭 스톱층(15)을 사이에 두고, SiCOH막으로 이루어진 층간 절연막(20)이 적층되어 있다. 에칭 스톱층(15)은 하층측의 구리 배선(13)의 트렌치 부분의 상면에 있어서 배리어층의 기능을 갖고 있다. 이 층간 절연막(20) 상에는, 이 층간 절연막(20)에 대하여 후술하는 오목부(21)를 형성하기 위해 SiCN막으로 이루어진 하드 마스크(22)와, 예를 들어 유기물인 포토레지스트 마스크 등으로 이루어진 희생층(23)이, 이 순서대로 적층되어 있다. 이 웨이퍼에 대하여 이하와 같이 하여 구리를 주성분으로 하는 상층측 도전로인 구리 배선(32)을 형성한다.
우선, 도 1의 (b)에 나타낸 바와 같이, 하드 마스크(22) 및 희생층(23)을 이용하여, 가로폭이 예를 들어 70 nm인 트렌치(21a)와 구경이 예를 들어 50 nm인 비아 홀(21b)로 이루어진 오목부(21)를 에칭에 의해 형성한다. 이 에칭은, 처리 가스, 예를 들어 CF계의 가스 및 O2 가스 등을 플라즈마화하여 행해진다. 이 에칭에 의해 하층측의 회로층(10)의 구리 배선(13)의 표면이 노출된다. 이어서, O2 가스 등의 플라즈마를 웨이퍼에 공급하여 애싱 처리 등을 함으로써 희생층(23)을 제거한다. 이들 플라즈마 처리에 이용되는 가스에는 O2 가스가 함유되어 있기 때문에, 구리 배선(13)의 노출면에 이 에칭 가스의 플라즈마가 접촉하면, 그 노출면이 산화되어 구리 산화물(13a)이 생성된다. 그 후, 상기 에칭 처리나 애싱 처리에 의해 오목부(21) 내에 부착된 잔사를 제거하기 위해, 예를 들어 아르곤(Ar) 가스의 플라즈마를 이용한 드라이클리닝을 행한다. 또한, 이 웨이퍼의 측면이나 이면에는 마찬가지로 잔사가 부착되어 있기 때문에, 예를 들어 이 웨이퍼를 한번 에칭 장치로부터 대기(大氣) 분위기에 반출하고, 예를 들어 불산(HF) 용액에 침지하여 웨트 세정을 한다. 이 때 웨이퍼가 대기(大氣) 반송되기 때문에, 구리 배선(13)의 표면의 산화가 한층 더 진행된다.
그리고, 웨이퍼를 진공 처리 장치 내에 반입하고, 도 1의 (c)에 나타낸 바와 같이 소정의 온도로 가열된 웨이퍼에 대하여, 예를 들어 유기산인 카르복실산, 예를 들어 포름산(HCOOH)의 증기와 희석 가스의 혼합 가스를 공급하여 구리 산화물(13a)의 제거 처리를 한다. 이 처리에 의해 구리 산화물(13a)이 하기 (1)식에 나타내는 반응식에 따라서 환원되는 것에 의해, 또는 포름산의 물리적인 에칭 작용에 의해, 상기 오목부(21)의 바닥부에는 금속 구리가 생성된다.
Cu2O+HCOOH→2Cu+H2O+CO2 ‥‥(1)
구리 산화물(13a)의 제거 처리는, 예를 들어 수소 가스를 플라즈마화한 플라즈마를 공급하여 구리 산화물(13a)을 환원함으로써 행하도록 해도 된다.
다음으로, 도 2의 (a)에 나타낸 바와 같이, 오목부(21)의 내면 전체에 망간의 산화물로 이루어진 배리어층(30)을 형성한다. 이 배리어층(30)의 형성은 다음과 같이 하여 행해진다. 후술하는 망간의 유기 화합물의 증기, 캐리어 가스인 수소(H2) 가스 및 망간의 산화물을 형성하기 위한 산소를 함유하는 가스, 예를 들어 산소(O2) 가스를 소정의 유량으로 공급하고, 웨이퍼 온도가 예를 들어 100～200℃, 처리 분위기의 압력이 예를 들어 13.3～133 Pa(0.1～1 torr)인 조건하에 처리 용기에 공급한다. 그리고, 처리 용기 내에서 열에 의해 증기 중의 Mn 원자와 산소 가스 중의 O 원자가 반응하여 상기 에칭 스톱층(15)의 단부면을 포함하는 오목부(21)의 내면 전체에 망간의 산화물이 성막된다. 이 망간의 산화물로 이루어진 배리어층(30)의 두께는 예를 들어 2.0 nm이다. 또한, 상기 오목부(21)의 심부(深部)에는 Mn 원자 및 O 원자가 들어가기 어렵기 때문에, 이 망간의 산화물의 막두께는 상기 오목부(21)의 개구부 부근에 형성되는 망간의 산화물에 비해 매우 얇다. 즉, 이 망간의 산화물의 막두께는 후술하는 상층측의 구리 배선(32)과 하층측의 구리 배선(13) 사이의 전기적 접속에 영향을 미치지 않을 정도의 두께로서 형성하는 것이 가능하다.
이어서 도 2의 (b)에 나타낸 바와 같이 소정의 온도로 가열된 웨이퍼에 대하여 유기산인 카르복실산, 예를 들어 포름산(HCOOH)의 증기와 희석 가스의 혼합 가스를 공급한다. 여기서 망간의 산화물에 포름산을 공급한 경우의 기브스의 자유에너지와 반응 온도의 관계를 나타낸 데이터에 관해 도 5에 나타내어 둔다. 배리어층(30)을 구성하는 망간의 산화물은 산화망간(MnO)이므로, 400℃의 온도에서는 도 5에서 알 수 있듯이 ΔG는 약간 플러스이기 때문에, MnO가 Mn까지 환원되지 않지만, 일부가 환원되어 MnO의 화학양론에서의 불균형이 발생하여, 배리어층(30)을 구성하는 망간의 산화물 중의 망간의 비율이 높아지게 된다. 그리고, 배리어층(30)을 포름산 처리함으로써 망간의 농도가 높아지고, 또한 배리어층(30)을 형성할 때 산소 가스와 반응하지 않은 잉여의 망간이 잔존하기 때문에, 그 결과 그 배리어층(30)의 표면 또는 층 속의 망간의 농도가 높아진다.
이어서 도 2의 (c)에 나타낸 바와 같이, 배리어층(30)의 표면에 구리를 주성분으로 하는 시드층(31)을 스퍼터링법에 의해 형성한다. 이 예에서는 시드층(31), 하층측의 구리 배선(13) 및 후술하는 상층측의 구리 배선(32)은 구리로 구성되어 있지만, 이것에 한정되지 않고, 예를 들어 비저항률의 상승이 적은 CuAg 합금 등을 이용해도 된다.
그 후, 도 3의 (a)에 나타낸 바와 같이 산소를 공급하면서 소정의 온도로 가열 처리인 어닐링을 행한다. 이 어닐링에 의해 배리어층(30)의 표면 또는 층 속의 망간은 시드층(31)의 표면측으로 이동되어, 시드층(31)의 표면에 석출된다. 이 석출된 망간은 공급한 산소에 의해 산화되어, 도 3의 (b)에 나타낸 바와 같이 시드층(31)의 표면에 MnO층(110)이 형성된다. 이어서 도 3의 (c)에 나타낸 바와 같이 웨이퍼에 대하여 세정액, 예를 들어 황산을 공급하여, MnO층(110)의 제거 처리를 한다. 이 세정액으로서는 황산에 한정되지 않고, 플루오르화수소산, 황산과 과산화수소의 혼합액, 플루오르화수소산과 과산화수소의 혼합액을 이용해도 된다. 웨이퍼의 세정후, 예를 들어 도 4의 (a)에 나타낸 바와 같이 상기 시드층(31) 상에 구리를 주성분으로 하는 상층측 도전로인 구리 배선(32)을 예를 들어 전해 도금에 의해 상기 오목부(21) 내에 매립하도록 형성한다.
그 후, 도 4의 (b)에 나타낸 바와 같이 오목부(21)로부터 비어져 나온 구리 배선(32)을 CMP에 의해 제거한다. 이 때, 배리어층(30)은 절연성이 있기 때문에 층간 절연막(20)에 개재시켜도 유전율의 상승이라는 문제에 대하여 영향이 없기 때문에 그대로 남겨둘 수 있지만, 제거해도 된다. 그 후, 도 4의 (c)에 나타낸 바와 같이 전술한 것과 동일한 온도 및 압력 조건으로, 망간의 유기 화합물의 증기, 캐리어 가스인 수소 가스 및 망간의 산화물을 형성하기 위한 산소를 함유하는 가스, 예를 들어 산소 가스를 소정의 유량으로 공급하여, 상기 구리 배선(32) 및 층간 절연막(20) 상에 망간의 산화물로 이루어진 배리어층(캡층; 101)을 형성하고, 상층측의 회로층(2)을 형성한다.
전술한 실시형태에 의하면, 망간의 산화물로 이루어진 배리어층(30)을 형성한 후, 웨이퍼에 유기산을 공급하여 배리어층(30)을 구성하는 망간의 산화물의 일부를 환원하여 망간의 산화물에 있어서 화학양론적인 조성비의 불균형을 발생시켜, 망간의 산화물 중의 망간의 비율을 높임으로써, 배리어층(30)과 구리 시드층(31)을 사이에 두고 형성된 구리 배선(32)과의 사이에서 높은 밀착성을 얻고 있다. 이것에 의해 구리 배선(32)이 박리되어 그 배선(32)에 결함이 생기는 등의 우려가 없다.
또한, 유기산을 공급함으로써 망간의 농도가 높아지고, 또한 배리어층(30)을 형성할 때 산소 가스와 반응하지 않은 잉여의 망간이 잔존하기 때문에, 그 결과 배리어층(30)의 표면 혹은 층 속의 망간의 농도는 높아지지만, 이 배리어층(30)의 표면 혹은 층 속의 망간은 구리 시드층(31)을 형성한 후, 가열 처리를 함으로써 상기 시드층(31)의 표면에 석출되고, 그리고 상기 오목부(21) 내에 구리 배선(32)을 형성하기 전에 세정 처리를 함으로써 제거되기 때문에, 구리 배선(32)의 전기적 저항이 상승하는 등의 우려가 없다.
또한, 전술한 실시형태에서는, 오목부(21) 내에 상층측의 구리 배선(32)을 형성하기 전에, 배리어층(30)의 표면 또는 층 속의 망간을 그 층(30)의 계외로 제거했기 때문에, 상층측의 구리 배선(32) 중에 망간이 남는 등의 우려가 없거나, 또는 망간의 함유량을 적게 억제할 수 있다.
또한, 전술한 실시형태에 의하면, 망간의 유기 화합물의 증기와, 망간의 산화물을 형성하기 위한 산소를 함유하는 가스를 반응시켜, 상기 층간 절연막(20)의 상면 및 상기 오목부(21)의 내면 전체를 덮도록 망간의 산화물로 이루어진 배리어층(30)이 형성되기 때문에, 상기 오목부(21) 내의 배리어층(30)의 피복성이 향상되어, 상층측의 구리 배선(32)으로부터 층간 절연막(20)으로의 구리의 확산에 대하여 높은 배리어성을 얻을 수 있다.
또한, 배리어층으로서 Ta/TaN의 적층체를 이용한 경우에는, 이 적층체는 도전체이므로, 층간 절연막(20) 상에 형성된 배리어층(30)을 CMP 처리에 의해 제거해야 하지만, 망간의 산화물로 이루어진 배리어층(30)은 절연체이므로, 층간 절연막(20) 상에 형성된 배리어층(30)을 CMP 처리에 의해 제거할 필요가 없어, 프로세스의 간략화 및 비용의 삭감을 도모할 수 있다.
또한, 전술한 실시형태에서는, 망간의 유기 화합물의 증기와 산소 가스를 반응시켜 상기 층간 절연막(20)의 상면 및 상기 오목부(21)의 내면 전체를 덮도록 MnO로 이루어진 배리어층(30)을 형성했지만, 이것에 한정되지 않으며, 망간을 함유하고, 산소를 함유하지 않는 전구체(프리커서)인 유기 금속 화합물, 예를 들어(EtCp)2Mn(비스에틸시클로펜타디에닐망간)의 증기를 공급하고, 층간 절연막(20) 및 에칭 스톱층(15)에 포함되는 성분의 일부인 산소 또는 탄소 혹은 실리콘과 반응시켜, 예를 들어 산화망간(MnOx(x : 임의의 정수)) 또는 탄화망간(MnCx(x : 임의의 정수)) 또는 산화탄화망간(MnCxOy(x, y : 임의의 정수)) 또는 산화규화망간(MnSixOy(x, y : 임의의 정수)) 또는 탄화규화망간(MnSixCy(x, y : 임의의 정수)) 또는 산화탄화규화망간(MnSixCyOz(x, y, z : 임의의 정수))으로 이루어진 배리어층을 형성하고, 이 배리어층에 대하여 전술한 것과 동일하게 하여 유기산을 공급하여 그 배리어층을 구성하는, 이들 망간의 화합물의 일부를 환원하여 망간의 화합물에 있어서 화학양론적인 조성비의 불균형을 발생시킴으로써, 이들 망간의 화합물 중의 망간의 비율을 높여, 배리어층과 구리 시드층(31)을 사이에 두고 형성된 구리 배선(32)과의 밀착성을 높여도 된다.
(제2 실시형태)
본 발명의 반도체 장치에 따른 제조 방법의 다른 실시형태에 관해 설명한다. 이 실시형태는, 오목부(21) 내에 구리를 매립하는 방법으로서 CVD법을 이용하고 있다. 이 실시형태에 있어서 하층측의 회로층(10) 상에 상층측의 회로층(2)을 형성하는 프로세스를 설명하면, 제1 실시형태와 동일한 프로세스를 거쳐 상기 배리어층(30)을 형성한 웨이퍼는, 도 6의 (a)에 나타낸 바와 같이 전술한 것과 동일하게 하여 배리어층(30)에 대하여 포름산 처리(망간의 산화물 중의 Mn에 비율 증대 처리)가 행해진다. 그 후, 도 6의 (b)에 나타낸 바와 같이 상기 배리어층(30) 상에 상층측의 구리 배선(32)이 CVD법에 의해 상기 오목부(21) 내에 매립된다. 그리고, 도 6의 (c)에 나타낸 바와 같이 전술한 것과 동일하게 하여 어닐링 처리가 행해진다. 이 어닐링에 의해 배리어층(30)의 표면 또는 층 속의 망간은 상층측의 구리 배선(32)의 표면측으로 이동되어, 그 구리 배선(32)의 표면에 석출된다. 이 석출된 망간은 공급한 산소에 의해 산화되고, 도 7의 (a)에 나타낸 바와 같이 상층측의 구리 배선(32)의 표면에 MnO층(100)이 형성된다.
그 후, 도 7의 (b)에 나타낸 바와 같이 오목부(21)로부터 비어져 나온 구리 배선(32)이 CMP에 의해 제거된다. 이것에 의해 구리 배선(32)의 표면에 형성된 MnO층(100)도 제거되게 된다. 그 후, 도 7의 (c)에 나타낸 바와 같이 전술한 것과 동일하게 하여 상기 구리 배선(32) 및 층간 절연막(20) 상에 배리어층(캡층; 101)이 형성된다.
이 실시형태에 의하면, 오목부(21) 내에 구리를 매립하는 것을 CVD법으로 행하고 있기 때문에, 배리어층(30) 상에 시드층(31)을 형성하지 않고, 직접 상층측의 구리 배선(32)을 형성할 수 있어, 프로세스의 간략화 및 비용의 삭감을 도모할 수 있다.
(장치 구성)
전술한 제2 실시형태를 실시하는 반도체 제조 장치를 도 8에 도시한다. 도 8에 나타낸 바와 같이 반도체 제조 장치(40)는, 멀티 챔버 시스템을 이루며, 도 8 중의 앞쪽으로부터 순서대로, 대기 분위기인 제1 반송실(41), 진공 분위기와 대기 분위기를 전환하여 웨이퍼를 대기시키기 위한, 예를 들어 좌우에 나란히 놓인 로드 록실(42a, 42b) 및 진공 반송실 모듈인 제2 반송실(43)이 게이트(G)를 통해 기밀하게 접속되어 있다. 이 제2 반송실(43) 안은, 전술한 구리 배선(13)이 산화하지 않도록, 예를 들어 진공 분위기가 되도록 설정되어 있다. 상기 제1 반송실(41)의 정면에는 복수장, 예를 들어 25장의 웨이퍼가 수납된 밀폐형의 캐리어(C)가 배치되는 로드 포트(44)가 가로방향으로 예를 들어 3곳에 마련되어 있다. 또한, 상기 제1 반송실(41)의 정면벽에는, 상기 로드 포트(44)에 배치된 캐리어(C)가 접속되고, 그 캐리어(C)의 덮개와 함께 개폐되는 게이트 도어(GT)가 마련되어 있다. 또한, 상기 제1 반송실(41)의 측면에는 웨이퍼의 방향이나 편심을 조정하는 얼라인먼트실(45)이 마련되어 있다. 그리고, 상기 제2 반송실(43)에는, 유기산 공급 모듈을 겸하는 구리의 산화물 제거 모듈인 포름산 처리 모듈(5a, 5b), 배리어층 형성 모듈인 산화망간 CVD 모듈(6a, 6b), 도전로 형성 모듈인 Cu-CVD 모듈(7) 및 가열 모듈인 어닐링 모듈(8)이 게이트(G)를 통해 각각 기밀하게 접속되어 있다.
또한, 상기 제1 반송실(41) 및 제2 반송실(43)에는, 각각 제1 반송 수단(46) 및 제2 반송 수단(47a, 47b)이 마련되어 있다. 상기 제1 반송 수단(46)은, 캐리어(C)와 로드 록실(42a, 42b) 사이 및 제1 반송실(41)과 얼라인먼트실(45) 사이에서 웨이퍼를 전달하기 위한 반송 아암이다. 상기 제2 반송 수단(47a, 47b)은, 로드 록실(42a, 42b)과 포름산 처리 모듈(5a, 5b)과 산화망간 CVD 모듈(6a, 6b)과 Cu-CVD 모듈(7)과 어닐링 모듈(8) 사이에서 웨이퍼를 전달하기 위한 반송 아암이다.
이어서 반도체 제조 장치(40)에 포함되는 포름산 처리 모듈(5; 5a, 5b)의 구성에 관해 도 9를 이용하여 설명한다. 도 9 중의 51은 진공 챔버를 이루는 처리 용기이며, 이 처리 용기(51)의 바닥부에는 웨이퍼를 배치하는 배치대(52)가 마련되어 있다. 이 배치대(52)의 표면에는 정전 척(55)이 마련되어 있고, 도시하지 않은 전원부로부터 척 전압이 인가되도록 되어 있다.
또한, 상기 배치대(52)의 내부에는 히터(56)가 마련되어 있고, 웨이퍼를 소정의 온도로 가열할 수 있게 되어 있다. 또한, 상기 배치대(52)에는, 웨이퍼를 승강시켜 제2 반송 수단(47a, 47b)과 주고 받기 위한 승강 핀(57)이 마련되어 있고, 그 승강 핀(57)은 지지 부재(58)를 통해 구동부(59)에 의해 승강되도록 되어 있다.
또한, 상기 처리 용기(51)의 상부에는 배치대(52)와 마주보도록 가스 샤워 헤드(60)가 마련되어 있고, 이 가스 샤워 헤드(60)에서의 하면에는, 다수의 가스 공급 구멍(61)이 형성되어 있다. 또한, 상기 가스 샤워 헤드(60)에는, 전술한 구리 산화물(13a)을 제거하기 위하고, 전술한 배리어층(30)을 구성하는 망간의 산화물 중의 망간의 비율을 높이기 위한 유기산인 카르복실산, 예를 들어 포름산의 증기를 공급하기 위한 제1 가스 공급로(62)와, 희석 가스를 공급하기 위한 제2 가스 공급로(63)가 접속되어 있고, 이들 가스 공급로(62, 63)로부터 각각 이송된 유기산의 증기 및 희석 가스가 혼합되어 가스 공급 구멍(61)을 통해 처리 용기(51) 내에 공급된다.
상기 제1 가스 공급로(62)는 밸브(V1), 기체 유량 조정부인 매스플로우 컨트롤러(M1) 및 밸브(V2)를 통해 원료 공급원(64)에 접속되어 있다. 이 원료 공급원(64)은 스테인레스제의 저류 용기(65)를 구비하고, 그 내부에 유기산이 저류되어 있다. 또한, 상기 제2 가스 공급로(63)는 밸브(V3), 매스플로우 컨트롤러(M2) 및 밸브(V4)를 통해 희석 가스, 예를 들어 아르곤(Ar) 가스를 공급하기 위한 희석 가스 공급원(66)에 접속되어 있다.
또한, 상기 처리 용기(51)의 바닥면에는 배기관(67A)의 일단측이 접속되고, 이 배기관(67A)의 타단측에는 진공 배기 수단인 진공 펌프(67B)가 접속되어 있다. 그리고, 도시하지 않은 압력 조정 기구에 의해 포름산 처리 중에 처리 용기(51) 내의 압력을 소정의 압력으로 유지할 수 있게 되어 있다.
이어서 도 10을 참조하면서 산화망간 CVD 모듈(6; 6a, 6b)에 관해 설명한다. 도 10 중의 80은 진공 챔버를 이루는 처리 용기이며, 이 처리 용기(80) 내에는 웨이퍼를 수평하게 배치하기 위한 배치대(81)가 마련되어 있다. 상기 배치대(81) 내에는 웨이퍼의 온도 조절 수단이 되는 히터(81c)가 마련되어 있다. 또한, 상기 배치대(81)에는 승강 기구(81a)에 의해 승강 가능한 3개의 승강 핀(81b; 편의상 2개만 도시)이 마련되어 있고, 이 승강 핀(81b)을 통해 제2 반송 수단(47a, 47b)과 배치대(81) 사이에서 웨이퍼가 전달된다. 상기 처리 용기(80)의 바닥부에는 배기관(82)의 일단측이 접속되고, 이 배기관(82)의 타단측에는 진공 펌프(83)가 접속되어 있다. 또한, 상기 처리 용기(80)의 측벽에는, 게이트(G)에 의해 개폐되는 반송구(84)가 형성되어 있다.
또한, 상기 처리 용기(80)의 천정부에는 배치대(81)와 마주보는 가스 샤워 헤드(85)가 마련되어 있다. 상기 가스 샤워 헤드(85)는, 서로 구획된 가스실(86A, 86B)을 포함하며, 가스실(86A, 86B)에 공급된 가스는 각각 가스 공급 구멍(87A, 87B)을 통해 처리 용기(80) 내에 공급된다.
상기 가스 샤워 헤드(85)에는 망간의 산화물을 형성하기 위한 산소를 함유하는 가스, 예를 들어 산소(O2) 가스를 가스실(86A)에 도입하기 위한 산소 가스 공급 배관계(88A)가 접속되어 있다. 상기 산소 가스 공급 배관계(88A)는 산소 가스 공급로(89A)를 포함하며, 이 산소 가스 공급로(89A)의 상류측에는 산소 가스 공급원(97)이 접속되어 있다. 도 10 중의 96은 후술하는 제어부(75)로부터의 제어 신호를 받아, 상기 산소 가스의 유량을 조정하고, 가스실(86A)로의 산소 가스의 공급/차단을 제어하는 유량 조정부이다.
또한, 상기 가스 샤워 헤드(85)에는 망간의 유기 화합물의 증기를 가스실(86B)에 도입하기 위한 Mn 원료 가스 공급 배관계(88B)가 접속되어 있다. 상기 Mn 원료 가스 공급 배관계(88B)는 원료 가스 공급로(89B)를 포함하며, 이 원료 가스 공급로(89B)의 상류측에는 원료 저류부(90)가 접속되어 있다. 상기 원료 저류부(90)에는 망간의 유기 화합물, 예를 들어 (EtCp)2Mn(비스에틸시클로펜타디에닐망간)이 액체 상태로 저류되어 있다. 또한, 상기 원료 저류부(90)에는 가압부(91)가 접속되어 있고, 이 가압부(91)로부터 공급된 He나 Ar 가스 등에 의해 원료 저류부(90) 내를 가압함으로써 (EtCp)2Mn을 가스 샤워 헤드(85)를 향해 압출할 수 있도록 되어 있다.
또한, 원료 가스 공급로(89B)에는, 액체 매스플로우 컨트롤러나 밸브를 포함하는 유량 조정부(92)와, (EtCp)2Mn을 기화하기 위한 베이퍼라이저(93)가 상류측으로부터 이 순서대로 마련되어 있다. 상기 베이퍼라이저(93)는, 캐리어 가스 공급원(94)으로부터 공급된 캐리어 가스인 H2 가스와 접촉 혼합시킴으로써 (EtCp)2Mn을 기화시켜, 가스실(86B)에 공급하는 역할을 한다. 도 10 중의 95는 후술하는 제어부(75)로부터의 제어 신호를 받아, 상기 캐리어 가스의 유량을 조정하고, 가스실(86B)로의 망간의 유기 화합물의 증기의 공급/차단을 제어하는 유량 조정부이다.
또한, 상기 Cu-CVD 장치(7)는, 도 10에 나타내는 CVD 장치에 있어서, 원료 저류부(90)에 구리의 유기 화합물, 예를 들어 Cu(hfac)(tmvs)가 저류되어 있는 것 외에는 동일한 구성이다. 또한, 상기 어닐링 모듈(8)은, 처리 용기와 이 처리 용기의 내부에 웨이퍼를 배치하는 배치대와, 그 배치대에 매설된 가열 수단인 히터와, 산소 가스를 공급하는 가스 공급 수단으로 구성되어 있다.
또한, 전술한 도 8에 나타낸 바와 같이, 이 반도체 제조 장치(40)에는, 예를 들어 컴퓨터로 이루어진 제어부(75)가 마련되어 있다. 이 제어부(75)는 프로그램, 메모리, CPU로 이루어진 데이터 처리부 등을 구비하고 있고, 상기 프로그램에는 제어부(75)로부터 반도체 제조 장치의 각 부분에 제어 신호를 보내어, 전술한 각 단계를 진행시키도록 명령(각 단계)이 짜넣어져 있다. 또한, 예를 들어 메모리에는 처리 압력, 처리 온도, 처리 시간, 가스 유량, 또는 전력값 등의 처리 파라미터의 값이 기록되는 영역이 구비되어 있고, CPU가 프로그램의 각 명령을 실행할 때, 이들 처리 파라미터가 판독되며, 그 파라미터값에 대응한 제어 신호가 이 반도체 제조 장치의 각 부위로 보내어지게 된다. 이 프로그램(처리 파라미터의 입력 조작이나 표시에 관한 프로그램도 포함)은, 컴퓨터 기억 매체, 예를 들어 플렉시블 디스크, 컴팩트 디스크, 하드 디스크, MO(광자기 디스크) 등의 기억부(75A)에 저장되어 제어부(75)에 인스톨된다.
이어서 전술한 반도체 제조 장치(40)에서 하층측의 회로층(10) 상에 상층측의 회로층(2)을 형성하기까지의 웨이퍼의 흐름에 관해 설명한다. 우선, 도시하지 않은 반송 수단에 의해 캐리어(C)가 반도체 제조 장치(40)에 반송되어, 로드 포트(44)에 배치되고, 제1 반송실(41)에 접속된다. 이어서 게이트 도어(GT) 및 캐리어(C)의 덮개가 동시에 열려, 캐리어(C) 내의 웨이퍼는 제1 반송 수단(46)에 의해 제1 반송실(41) 내에 반입된다. 이어서 얼라인먼트실(45)에 반송되어, 웨이퍼의 방향이나 편심이 조정된 후, 로드 록실(42a)(또는 42b)에 반송된다. 이 로드 록실(42a)(또는 42b) 내의 압력이 조정된 후, 웨이퍼는 제2 반송 수단(47a)(또는 47b)에 의해 로드 록실(42a)(또는 42b)로부터 제2 반송실(43)을 거쳐 포름산 처리 모듈(5a)(또는 5b)에 반송된다. 그리고, 진공 펌프(67B)에 의해 처리 용기(51) 내부가 진공 흡인되어 소정의 압력으로 설정되고, 배치대(52)의 히터(56)에 의해 웨이퍼가 소정의 온도로 가열된다. 또한, 밸브(V1 및 V2)를 개방함으로써 처리 용기(51) 내부와 저류 용기(65) 내부가 연통하고, 저류 용기(65) 내의 포름산의 증기가 제1 가스 공급로(62)를 통하여 매스플로우 컨트롤러(M1)에 의해 유량이 조정된 상태로 가스 샤워 헤드(60) 내에 들어간다. 한편, 밸브(V3 및 V4)를 개방함으로써 희석 가스 공급원(66)으로부터 희석 가스인 Ar 가스가 제2 가스 공급로(63)를 통하여 매스플로우 컨트롤러(M2)에 의해 유량이 조정된 상태로 가스 샤워 헤드(60) 내에 들어가고, 여기서 포름산의 증기와 Ar 가스가 혼합되어, 가스 샤워 헤드(60)의 가스 공급 구멍(61)을 통해 웨이퍼에 공급되며, 전술한 구리 산화물(13a)의 제거 처리가 행해진다.
제거 처리를 끝낸 후, 웨이퍼는 제2 반송실(43)을 거쳐 산화망간 CVD 모듈(6a)(또는 6b)의 처리 용기(80) 내에 반입된다. 그리고, 진공 펌프(83)에 의해 처리 용기(80) 내가 진공 흡인되어 소정의 압력으로 설정되고, 배치대(81)의 히터(81c)에 의해 웨이퍼가 소정의 온도로 가열된다. 또한, 유량이 조정된 (EtCp)2Mn과 유량이 조정된 캐리어 가스인 H2 가스를 베이퍼라이저(93)로 혼합하고, 이 혼합 가스가 원료 가스 공급로(89B)를 통해 가스 샤워 헤드(85)의 가스 공급 구멍(87B)을 통해 웨이퍼에 공급되며, 유량이 조정된 O2 가스가 원료 가스 공급로(89A)를 통해 가스 샤워 헤드(85)의 가스 공급 구멍(87A)을 통해 웨이퍼에 공급됨으로써, 전술한 배리어층(30)이 형성된다. 전술한 바와 같이 MnOx(x : 임의의 정수) 또는 MnCx(x : 임의의 정수) 또는 MnCxOy(x, y : 임의의 정수) 또는 MnSixOy(x, y : 임의의 정수) 또는 MnSixCy(x, y : 임의의 정수) 또는 MnSixCyOz(x, y, z : 임의의 정수)으로 이루어진 배리어층을 형성하는 경우에는, O2 가스는 웨이퍼에 공급하지 않고 (EtCp)2Mn과 캐리어 가스인 H2 가스의 혼합 가스만이 웨이퍼에 공급되게 된다.
상기 배리어층(30)의 형성이 종료된 후, 웨이퍼는 제2 반송실(43)을 거쳐 포름산 처리 모듈(5b)(또는 5a)에 반송된다. 그리고, 전술한 것과 동일하게 하여 포름산의 증기와 Ar 가스의 혼합 가스가 가스 샤워 헤드(60)의 가스 공급 구멍(61)을 통해 웨이퍼에 공급되어, 전술한 배리어층(30)을 구성하는 망간의 산화물 중의 망간의 비율을 높이는 처리가 행해진다. 그 후, 웨이퍼는 제2 반송실(43)을 거쳐 Cu-CVD 모듈(7)에 반송된다. 그리고, 진공 펌프(83)에 의해 처리 용기(80) 내부가 진공 흡인되어 소정의 압력으로 설정되고, 배치대(81)의 히터(81c)에 의해 웨이퍼가 소정의 온도로 가열된다. 또한, 유량이 조정된 구리의 유기 화합물과 유량이 조정된 캐리어 가스인 H2 가스를 베이퍼라이저(93)로 혼합하고, 이 혼합 가스가 원료 가스 공급로(89B)를 거쳐 가스 샤워 헤드(85)의 가스 공급 구멍(87B)으로부터 웨이퍼에 공급됨으로써, Cu로 이루어진 상층측의 구리 배선(32)이 형성된다.
상기 구리 배선(32)의 형성이 종료된 후, 제2 반송실(43)을 거쳐 어닐링 모듈(8)에 반송되어, 전술한 어닐링 처리가 행해진다. 그 후, 웨이퍼는 제2 반송실(43)을 거쳐 로드 록실(42a)(또는 42b)에 전달된다. 이 로드 록실(42a)(또는 42b) 내의 압력이 대기압으로 복귀된 후, 웨이퍼는 제1 반송 수단(46)에 의해 제1 반송실(41)을 통해 캐리어(C)로 복귀된다. 각 웨이퍼가 캐리어(C)에 복귀되면, 캐리어(C)는 도시하지 않은 반송 수단에 의해 CMP 장치에 반송된다. 그리고, 캐리어(C)로부터 각 웨이퍼가 취출되고, 거기서 CMP 처리를 받는다. 그 후, 도시하지 않은 반송 수단에 의해 캐리어(C)를 다시 반도체 제조 장치(40)에 반송하고, 산화망간 CVD 모듈(6a)(또는 6b)에서 상기 구리 배선(32) 및 층간 절연막(20) 상에 배리어층(캡층; 101)이 형성되며, 상층측의 회로층(2)이 형성된다.
전술한 반도체 제조 장치(40)의 다른 예로서, 도 8에 도시하는 반도체 제조 장치(40)에서 Cu-CVD 모듈(7)이 마련되지 않고, 시드층 형성 모듈인 Cu-PVD 모듈(9)과 세정액 공급 모듈(200)이 있어도 된다. 이 형태에서의 반도체 제조 장치(40)를 도 11에 도시한다. 이 경우, 제1 실시형태에서 설명한 바와 같이 시드층(31)에 대하여 어닐링 처리를 한 후, 세정액 공급 모듈(200)에서 MnO층(110)의 제거 처리가 행해진다. 그리고, 반도체 제조 장치(40)의 밖에서 예를 들어 전해 도금이 행해지고, 그 후 CMP 장치에서 처리된다. 즉, 웨이퍼의 흐름은, 포름산 처리 모듈(5; 구리 산화물 제거)→산화망간 CVD 모듈(6)→포름산 처리 모듈(5; 망간의 산화물 중의 Mn의 비율 증대 처리)→Cu-PVD 모듈(9)→어닐링 모듈(8)→세정액 공급 모듈(200)→전해 도금 장치→CMP 장치가 된다.
또한, 전술한 반도체 제조 장치(40)의 다른 예로서, 도 8에 나타내는 반도체 제조 장치(40)에서 시드층 형성 모듈인 Cu-PVD 모듈(9)과 세정액 공급 모듈(200)이 있어도 된다. 이 형태에서의 반도체 제조 장치(40)를 도 12에 도시한다. 이 경우, 시드층(31)에 대하여 어닐링 처리를 한 후, 세정액 공급 모듈(200)에서 MnO층(110)의 제거 처리가 행해지고, 그 후 Cu-CVD 모듈에서 구리가 매립된다. 즉, 웨이퍼의 흐름은, 포름산 처리 모듈(5; 구리 산화물 제거)→산화망간 CVD 모듈(6)→포름산 처리 모듈(5; 망간의 산화물 중의 Mn의 비율 증대 처리)→Cu-PVD 모듈(9)→어닐링 모듈(8)→세정액 공급 모듈(200)→Cu-CVD 모듈(7)→CMP 장치가 된다.
또한, 전술한 실시형태에서는 배리어층(30)을 웨이퍼에 망간의 유기 화합물의 증기 및 산소 가스를 공급하면서 웨이퍼를 가열하는 소위 열 CVD법에 의해 형성했지만, 플라즈마 CVD법이나 광 CVD법에 의해 형성해도 된다. 또한, 이러한 CVD법의 변형이며 웨이퍼에 망간의 유기 화합물의 증기 및 산소 가스를 단속적으로 공급하는 ALD(Atomic Layer Deposition)법에 의해, 매우 얇은 층을 적층하여 배리어층(30)을 형성해도 된다. 또한, 상기 오목부(21)에 구리를 매립함에 있어서는 전해 도금법 외에 무전해 도금법을 이용해도 된다.

Claims (15)

  1. 기판 표면에 형성된 층간 절연막에, 하층측 도전로에 전기적으로 접속되는 구리를 주성분으로 하는 상층측 도전로를 매립하기 위한 오목부를 형성하는 공정과,
    망간의 유기 화합물을 함유하는 가스를 공급하여, 층간 절연막의 노출면을 덮도록, 상기 층간 절연막으로의 구리의 확산을 억제하기 위한 망간의 화합물로 이루어진 배리어층을 형성하는 공정과,
    상기 배리어층을 형성한 후, 배리어층을 구성하는 망간의 화합물 중의 망간의 비율을 높이기 위해 그 배리어층에 유기산을 공급하는 공정과,
    유기산 공급 공정후, 상기 배리어층의 표면에 구리를 주성분으로 하는 시드층을 형성하는 공정과,
    시드층 형성 공정후, 배리어층의 표면 또는 층 속의 망간을 시드층의 표면에 석출시키기 위해 상기 기판을 가열 처리하는 공정과,
    가열에 의해 시드층의 표면에 석출된 망간을 제거하기 위해 그 시드층에 세정액을 공급하는 공정과,
    세정액 공급 공정후, 구리를 주성분으로 하는 상층측 도전로를 상기 오목부 내에 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 오목부 내에 상층측 도전로를 형성한 후, 망간의 유기 화합물의 증기와, 망간의 산화물을 형성하기 위한 산소를 함유하는 가스를 반응시켜 상기 상층측 도전로 상에 망간의 산화물로 이루어진 배리어층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 기판 표면에 형성된 층간 절연막에, 하층측 도전로에 전기적으로 접속되는 구리를 주성분으로 하는 상층측 도전로를 매립하기 위한 오목부를 형성하는 공정과,
    망간의 유기 화합물을 함유하는 가스를 공급하여, 층간 절연막의 노출면을 덮도록, 상기 층간 절연막으로의 구리의 확산을 억제하기 위한 망간의 화합물로 이루어진 배리어층을 형성하는 공정과,
    상기 배리어층을 형성한 후, 배리어층을 구성하는 망간의 화합물 중의 망간의 비율을 높이기 위해 그 배리어층에 유기산을 공급하는 공정과,
    유기산 공급 공정후, 구리를 주성분으로 하는 상층측 도전로를 상기 오목부 내에 형성하는 공정과,
    상층측 도전로 형성 공정후, 배리어층의 표면 또는 층 속의 망간을 상층측 도전로의 표면에 석출시키기 위해 상기 기판을 가열 처리하는 공정과,
    가열 처리 공정후, 상층측 도전로의 표면에 석출된 망간을 제거하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상층측 도전로의 표면에 석출된 망간을 제거한 후, 망간의 유기 화합물의 증기와, 망간의 산화물을 형성하기 위한 산소를 함유하는 가스를 반응시켜 그 상층측 도전로 상에 망간의 산화물로 이루어진 배리어층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 배리어층을 형성하기 전에, 상기 오목부의 바닥부에 노출된 하층측 도전로 표면의 구리의 산화물을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 산화물을 제거하는 공정은, 상기 오목부에 대하여 유기산을 공급하는 공정인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항 또는 제3항에 있어서, 상기 유기산은 카르복실산인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항 또는 제3항에 있어서, 상기 망간 화합물은 망간 산화물인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판에 대하여 처리를 하는 반도체 제조 장치에 이용되며, 컴퓨터 상에서 동작하는 컴퓨터 프로그램을 저장한 기억 매체로서,
    상기 컴퓨터 프로그램은, 제1항 내지 제4항 중 어느 한 항에 기재된 반도체 장치의 제조 방법을 실시하도록 단계군이 짜여져 있는 것을 특징으로 하는 기억 매체.
KR1020107018727A 2008-03-03 2009-02-20 반도체 장치의 제조 방법 및 기억 매체 KR101171587B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008052411A JP5343369B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法、半導体製造装置及び記憶媒体
JPJP-P-2008-052411 2008-03-03
PCT/JP2009/053032 WO2009110330A1 (ja) 2008-03-03 2009-02-20 半導体装置の製造方法、半導体製造装置及び記憶媒体

Publications (2)

Publication Number Publication Date
KR20100109966A KR20100109966A (ko) 2010-10-11
KR101171587B1 true KR101171587B1 (ko) 2012-08-07

Family

ID=41055891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107018727A KR101171587B1 (ko) 2008-03-03 2009-02-20 반도체 장치의 제조 방법 및 기억 매체

Country Status (6)

Country Link
US (1) US8349725B2 (ko)
JP (1) JP5343369B2 (ko)
KR (1) KR101171587B1 (ko)
CN (1) CN101911266B (ko)
TW (1) TWI431694B (ko)
WO (1) WO2009110330A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5366235B2 (ja) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
JP5653018B2 (ja) * 2009-09-24 2015-01-14 東京エレクトロン株式会社 酸化マンガン膜の成膜方法
US20120161319A1 (en) * 2010-12-23 2012-06-28 Stmicroelectronics Pte Ltd. Ball grid array method and structure
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8736055B2 (en) * 2012-03-01 2014-05-27 Lam Research Corporation Methods and layers for metallization
US9293635B2 (en) * 2012-03-19 2016-03-22 Rec Solar Pte. Ltd. Back junction back contact solar cell module and method of manufacturing the same
KR101495288B1 (ko) * 2012-06-04 2015-02-24 피에스케이 주식회사 기판 처리 장치 및 방법
JPWO2013191065A1 (ja) * 2012-06-18 2016-05-26 東京エレクトロン株式会社 マンガン含有膜の形成方法
JPWO2014013941A1 (ja) * 2012-07-18 2016-06-30 東京エレクトロン株式会社 半導体装置の製造方法
US8765602B2 (en) 2012-08-30 2014-07-01 International Business Machines Corporation Doping of copper wiring structures in back end of line processing
US20140061915A1 (en) * 2012-08-30 2014-03-06 International Business Machines Corporation Prevention of thru-substrate via pistoning using highly doped copper alloy seed layer
JP2014062312A (ja) * 2012-09-24 2014-04-10 Tokyo Electron Ltd マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス
US9240374B2 (en) * 2013-12-30 2016-01-19 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming thereof
US9613856B1 (en) * 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US10741442B2 (en) * 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
KR20210033581A (ko) * 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
TW202132605A (zh) 2020-01-10 2021-09-01 美商應用材料股份有限公司 催化劑增強之無縫釕間隙填充

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2006156486A (ja) 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
JP2007067107A (ja) 2005-08-30 2007-03-15 Fujitsu Ltd 半導体装置の製造方法
JP2007221103A (ja) 2006-01-20 2007-08-30 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
JP3734447B2 (ja) * 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2009016782A (ja) * 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
JP5441345B2 (ja) * 2008-03-27 2014-03-12 富士フイルム株式会社 研磨液、及び研磨方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2006156486A (ja) 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
JP2007067107A (ja) 2005-08-30 2007-03-15 Fujitsu Ltd 半導体装置の製造方法
JP2007221103A (ja) 2006-01-20 2007-08-30 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20100109966A (ko) 2010-10-11
US20110237066A1 (en) 2011-09-29
WO2009110330A1 (ja) 2009-09-11
CN101911266B (zh) 2012-03-07
JP2009212232A (ja) 2009-09-17
US8349725B2 (en) 2013-01-08
TWI431694B (zh) 2014-03-21
JP5343369B2 (ja) 2013-11-13
CN101911266A (zh) 2010-12-08
TW200952081A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
KR101171587B1 (ko) 반도체 장치의 제조 방법 및 기억 매체
JP5196467B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR101214704B1 (ko) 성막 방법 및 처리 시스템
KR101188531B1 (ko) 반도체 제조 장치, 반도체 장치의 제조 방법, 기억 매체 및 컴퓨터 프로그램
TWI436428B (zh) 釕金屬覆蓋層之形成方法
JP5076452B2 (ja) 半導体装置の製造方法
US20150126027A1 (en) Method for manufacturing semiconductor device
WO2010147140A1 (ja) バリヤ層、成膜方法及び処理システム
JP5429078B2 (ja) 成膜方法及び処理システム
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
US8551879B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2008300568A (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
JP6318744B2 (ja) 半導体装置の製造方法
JP2023502512A (ja) 金属相互接続構造におけるドーピングプロセス
JP2014175355A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee