JP5076482B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5076482B2
JP5076482B2 JP2006340102A JP2006340102A JP5076482B2 JP 5076482 B2 JP5076482 B2 JP 5076482B2 JP 2006340102 A JP2006340102 A JP 2006340102A JP 2006340102 A JP2006340102 A JP 2006340102A JP 5076482 B2 JP5076482 B2 JP 5076482B2
Authority
JP
Japan
Prior art keywords
layer
alloy layer
film
atmosphere
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006340102A
Other languages
English (en)
Other versions
JP2007221103A (ja
Inventor
信幸 大塚
紀嘉 清水
嘉幸 中尾
久弥 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006340102A priority Critical patent/JP5076482B2/ja
Priority to US11/654,688 priority patent/US7935624B2/en
Publication of JP2007221103A publication Critical patent/JP2007221103A/ja
Application granted granted Critical
Publication of JP5076482B2 publication Critical patent/JP5076482B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は一般に半導体装置に係り、特に多層配線構造を有する半導体装置の製造方法に関する。
今日の半導体集積回路装置においては、共通基板上に莫大な数の半導体素子が形成されており、これらを相互接続するために、多層配線構造が使われている。
多層配線構造では、配線層を構成する配線パターンを埋設した層間絶縁膜が積層され、下層の配線層と上層の配線層とが、層間絶縁膜中に形成されたビアコンタクトにより接続される。
特に最近の超微細化・超高速半導体装置では、多層配線構造中における信号遅延の問題を軽減するため、層間絶縁膜として低誘電率膜（いわゆるlow-K膜）が使われると共に、配線パターンとして、低抵抗のＣｕパターンが使われている。
特開平２−６２０３５号公報 特開２００３−２１８１９８号公報 特開２００５−２７７３９０号公報 特開２００１−３２６１９２号公報 特開平１１−５４４５８号公報 特開平５−１０２３１８号公報
このようにＣｕ配線パターンを低誘電率層間絶縁膜中に埋設した多層配線構造においては、Ｃｕ層のドライエッチングによるパターニングが困難であるため、層間絶縁膜中に予め配線溝あるいはビアホールを形成し、これをＣｕ層で充填した後、層間絶縁膜上の余剰なＣｕ層を化学機械研磨（ＣＭＰ）により除去する、いわゆるダマシン法あるいはデュアルダマシン法が使われる。
その際、Ｃｕ配線パターンが層間絶縁膜に直接に接すると、Ｃｕ原子が層間絶縁膜中に拡散し、短絡などの問題を惹起するため、Ｃｕ配線パターンが形成される配線溝あるいはビアホールの側壁面および底面を、ＴａやＷなどの高融点金属、あるいはこれら高融点金属の導電性窒化物よりなる導電性拡散バリア、いわゆるバリアメタル膜により覆い、Ｃｕ層を、かかるバリアメタル膜上に堆積することが一般になされている。
一方、最近の４５ｎｍ世代あるいはそれ以降の超微細化・超高速半導体装置では、微細化に伴い層間絶縁膜中に形成される配線溝あるいはビアホールの大きさが著しく縮小されてきており、従って、このような比抵抗の大きなバリアメタル膜を使って所望の配線抵抗の低減を実現しようとすると、これら微細な配線溝あるいはビアホールに形成されるバリアメタル膜の膜厚を可能な限り減少させる必要がある。一方、バリアメタル膜は、配線溝あるいはビアホールの側壁面および底面を連続的に覆う必要がある。
従来、このように微細化された配線溝あるいはビアホールに非常に薄いバリアメタル膜を連続的に形成する技術として、ＭＯＣＶＤ（有機金属ＣＶＤ）法あるいはＡＬＤ（原子層気相堆積）法の使用が研究されている。
しかしこのようなＭＯＣＶＤ法あるいはＡＬＤ法は有機金属気相原料を使うため、このような方法で形成された高融点金属あるいは高融点金属窒化物よりなるバリアメタル膜では、均一で薄い膜は形成されても、膜質に問題があり、例えばＳｉＯＣＨ膜やＳｉＣ膜などの無機低誘電率膜あるいは有機絶縁膜などの低密度の低誘電率層間絶縁膜においては、バリアメタル膜と層間絶縁膜との間で、密着性に深刻な問題が生じる。
これに対し、特許文献２には、層間絶縁膜中に形成された配線溝あるいはビアホールを、ＣｕＭｎ合金層により直接に覆い、前記ＣｕＭｎ合金層と前記層間絶縁膜との界面に、厚さが２〜３nmで組成がＭｎＳｉxＯyのマンガンシリコン酸化物層を、前記ＣｕＭｎ合金層中のＭｎと前記層間絶縁膜中のＳｉおよび酸素との自己形成反応により、拡散バリア膜として形成する技術が記載されている。
図１（Ａ）〜図２（Ｄ）は、前記特許文献３によるＣｕ配線構造の形成方法を示す。
図１（Ａ）を参照するに、層間絶縁膜１１中にはＴａあるいはＴａＮなどの通常のバリアメタル膜１１Ｂを介してＣｕ配線パターン１１Ａが埋設されており、前記層間絶縁膜１１上にはＳｉＣあるいはＳｉＮエッチングストッパ膜１２を介して層間絶縁膜１３および１５が、間にＳｉＣあるいはＳｉＮエッチングストッパ膜１４を挟んで順次形成されている。また図１（Ａ）の状態では前記層間絶縁膜１５中に配線溝１５Ａが、底部において前記層間絶縁膜１３を露出するように形成されており、また前記層間絶縁膜１３中には、前記Ｃｕ配線パターン１１Ａを露出するビアホール１３Ａが形成されている。
次に図１（Ｂ）の工程において図１（Ａ）の構造上には、Ｃｕ−Ｍｎ合金層１６が、前記配線溝１５Ａの側壁面および底面、および前記ビアホール１３Ａの側壁面および底面を連続して、かつ直接に覆うように、数十ナノメートルの膜厚に、蒸着法あるいはスパッタリングにより形成され、さらに図１（Ｃ）の工程において前記Ｃｕ−Ｍｎ合金層をシード層に電解めっきを行うことにより、前記層間絶縁膜１５上に前記配線溝１５Ａおよびビアホール１３Ａを充填するように、前記Ｃｕ層１７を形成する。
さらに図２（Ｄ）の工程において前記図１（Ｃ）の構造を酸素雰囲気中、例えば４００℃において熱処理することにより、前記Ｃｕ−Ｍｎ合金層１６中のＭｎ原子を、前記配線溝１５Ａおよびビアホール１３Ａの側壁面および底面において露出した層間絶縁膜１３および１５のＳｉおよび酸素原子と反応させ、前記配線溝１５Ａおよびビアホール１３Ａの表面にＭｎＳｉxＯy組成の拡散バリア膜１８Ｍを形成する。
この図２（Ｄ）の工程におけるＭｎＳｉｘＯy拡散バリア膜１８Mの形成反応は、セルフリミット現象で特徴づけられる自己形成ないし自己組織化反応であり、下地膜の性質にもよるが、前記ＭｎＳｉxＯy層の成長は、２〜３ｎｍの膜厚で自発的に停止する。このため、かかる方法によれば、極薄の拡散バリア膜を非常に一様な膜厚で、安定して形成することが可能になる。
なお、エッチングストッパ膜１４はＳｉＣあるいはＳｉＮよりなるが、これらの膜中にも少量の酸素は含まれており、前記極薄ＭｎＳｉｘＯｙ拡散バリア膜１８Ｍの形成は、エッチングストッパ膜１４の露出表面上においても同様に生じる。一方、前記Ｃｕ配線パターン１１Ａは、図１（Ｂ）の工程に先立って逆スパッタリングなどにより、自然酸化膜を除去されており、酸素を含んでいない。このため、前記Ｃｕ配線パターン１１ＡとＣｕ層１７の界面には、前記拡散バリア膜１８Ｍは形成されず、前記Ｃｕ配線パターン１１ＡとＣｕ層１７との間には、直接的で良好なコンタクトが確保される。
図２（Ｄ）の熱処理においては、前記ＭｎＳｉ層１６中に含まれていて上記ＭｎＳｉxＯy層の形成反応に寄与しないＭｎ原子は、前記電解めっき工程により形成されたＣｕ層１７中を拡散し、Ｃｕ層１７の表面に到達すると雰囲気中の酸素と反応して組成がＭｎxＯyで表されるＭｎ酸化物層１８を形成する。これはＭｎの方がＣｕよりも大きなイオン化傾向を有していることによるためである。またこのようなＭｎ原子の拡散に伴い、前記Ｍｎ−Ｃｕ層１６とＣｕ層１７の区別は消失する。
そこで図２（Ｄ）の工程では、前記バリアメタル膜１８Ｍが形成されるばかりでなく、Ｃｕ層１７中のＭｎ原子が前記Ｍｎ酸化物層１８の形でＣｕ層１７の表面に析出し、その結果、前記Ｃｕ層１７中のＭｎ濃度が低下し、前記Ｃｕ層１７の比抵抗が低減される。
さらに図２（Ｅ）の工程において、前記層間絶縁膜１５上の余剰のＣｕ層１７を、前記Ｍｎ酸化物層１８共々ＣＭＰ法により除去することにより、前記ビアホール１３Ａおよび配線溝１５Ａを充填するＣｕパターン１８が、厚さが２〜３nmの一様なＭｎＳｉｘＯｙ拡散バリア膜１８Ｍを伴って形成される。
一方、このように図２（Ｄ）の熱処理工程では、前記Ｃｕ層１７の表面に形成されるＭｎ酸化物層１８が固体であるため、前記Ｍｎ酸化物層１８がある程度の厚さに成長すると、雰囲気中の酸素とＣｕ層１７中のＭｎ原子との反応が阻害され、Ｃｕ層１７からのＭｎ原子の除去が充分に進まない恐れがある。また図２（Ｄ）の熱処理工程では、反応の初期に雰囲気中の酸素がＣｕ層１７中に侵入し、Ｃｕ層１７中のＭｎ原子と反応してＣｕ層１７中に安定な酸化物を形成してしまう恐れもある。
図３は、前記図２（Ｄ）の熱処理工程を、酸素雰囲気中、さまざまなプロセス圧下において実行した場合の、Ｃｕ−Ｍｎ合金層の比抵抗の変化を示している。ただし図３の実験はダマシン法により絶縁膜中にＣｕ−Ｍｎの連続膜を形成し、その比抵抗を測定している。また図３の実験では前記絶縁膜として、ＴＥＯＳ原料を使ったＣＶＤ法により形成したシリコン酸化膜（ＴＯＸ）、多孔質ＭＳＱ（methyl silsesquioxane）膜、ＳｉＮＣ膜およびＳｉＯＣ膜を使った例を示している。
図３を参照するに、このような熱処理を行わなかった場合には、Ｃｕ−Ｍｎ合金層の比抵抗は９〜１０μΩｃｍであるのに対し、熱処理を行った場合には、比抵抗が３〜４μΩｃｍまで低減することがわかる。
その際、プロセス圧を増加させると比抵抗がさらに低減する試料も見られるが、上記３〜４μΩｃｍより低い比抵抗の実現は困難であることがわかる。高純度Ｃｕ膜の比抵抗は１．６７μΩｃｍ程度であるため、図３の結果は、前記熱処理後においてもＣｕ層中に実質的な濃度のＭｎが残留していることを示唆している。また、いずれの試料においてもプロセス圧を２×１０-2Ｐａを超えて増大させると比抵抗は増大に転じており、Ｃｕ原子自体が酸素原子と結合してＣｕ酸化膜が形成され始めていることが示唆される。これは、図１（Ａ）〜図２（Ｅ）の従来の工程では、充分にＣｕ配線パターン１７Ａの比抵抗を低減することができないことを意味する。
一の側面によれば本発明は、絶縁膜中に、内壁面で画成された開口部を形成する工程と、前記開口部内にＣｕ−Ｍｎ合金層を形成する工程と、前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記開口部を充填する工程と、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、を含む半導体装置の製造方法であって、前記バリア層を形成する工程は、前記Ｃｕ層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露しながら実行され、前記雰囲気は、蟻酸（ＨＣＯＯＨ）を含む半導体装置の製造方法を提供する。
他の側面によれば本発明は、絶縁膜中に、内壁面で画成された開口部を形成する工程と、前記開口部内にＣｕ−Ｍｎ合金層を形成する工程と、前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、前記Ｃｕ−Ｍｎ合金層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露する工程と、前記Ｃｕ−Ｍｎ合金層を前記雰囲気に曝露する工程の後、前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記開口部を充填する工程を含み、前記雰囲気は、蟻酸（ＨＣＯＯＨ）を含む半導体装置の製造方法を提供する。
本発明によれば、絶縁膜中に形成された開口部の内壁面に形成されたＣｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との間の自己形成反応により、Ｍｎと酸素を含む非常に薄い拡散バリア膜を形成する際に、前記Ｃｕ−Ｍｎ合金層の表面、あるいは前記Ｃｕ−Ｍｎ合金層上に形成されたＣｕ層の表面を、Ｍｎと反応して気相反応性生物を形成する雰囲気に曝露することにより、余剰のＭｎ原子を効率的に系外に連続的に除去することが可能となり、かかる開口部に形成されるＣｕ配線パターンの比抵抗を効果的に低減することが可能となる。さらに、前記バリア層形成工程の後、前記開口部を充填する際、シードとなるＣｕ層の抵抗低減により、めっき法によりＣｕ充填工程の信頼性を向上させることが可能となる。
［第１の実施形態］
図４（Ａ），（Ｂ）は、本発明の第１の実施形態による、自己形成バリア膜の形成工程を説明する図である。
図４（Ａ）を参照するに、本実施形態では、表面にシリコン酸化膜６２を形成されたシリコン基板６１上に、Ｍｎを５原子％の濃度で含んだＣｕ−Ｍｎ合金層６３を、スパッタリング法により６０ｎｍの膜厚に形成し、次に図４（Ｂ）の工程において、前記図４（Ａ）の構造を熱処理し、前記前記シリコン酸化膜６２とＣｕ−Ｍｎ合金層６３の界面に、先に説明した自己組織化反応により、組成がＭｎＳｉxＯyで表されるバリアメタル膜６３Ｍを２〜３ｎｍの膜厚に形成する。
先に図１（Ａ）〜２（Ｅ）で説明した特許文献３による従来技術では、このような熱処理工程を酸素雰囲気中、４００℃の温度で行っても、前記図３に示したように、残ったＣｕ−Ｍｎ合金層からＭｎを十分に分離・除去することができず、その結果、前記Ｃｕ−Ｍｎ合金層上に形成されたＣｕ層の比抵抗を、３〜４μΩｃｍ程度までしか低減することができなかった。
これに対し本発明の発明者は、本発明の基礎となる実験において、前記図４（Ｂ）の熱処理工程を、蟻酸（ＨＣＯＯＨ）を含む雰囲気中で実行することにより、残留しているＣｕ−Ｍｎ合金層６３から効率的にＭｎを除去し、その比抵抗を大きく低減できることを見出した。
より具体的には本発明の発明者は、前記図４（Ｂ）の工程において熱処理を、流量が３００ＳＣＣＭのＡｒキャリアガスに蟻酸（ＨＣＯＯＨ）を室温におけるバブリングにより１００ＳＣＣＭの流量で添加した雰囲気中、１００Ｐａのプロセス圧下、３５０〜４００℃の温度において３０分間実行したところ、残ったＣｕ−Ｍｎ合金層６３の比抵抗が、約２μΩｃｍまで低減することを見出した。
図５は、前記図４（Ｂ）の熱処理工程をこのようにして蟻酸を含む雰囲気中における熱処理工程により実行したＣｕ−Ｍｎ合金層６３の比抵抗と熱処理温度の関係を、前記熱処理を流量が３００ＳＣＣＭのＡｒキャリアガスに５ＳＣＣＭの流量の酸素ガスを添加して行った場合、および前記Ａｒキャリアガスに何ら添加ガスを加えずに行った場合と比較して示す図である。
図５を参照するに、前記図４（Ｂ）の熱処理工程を３５０℃以上で実行することにより、前記Ｃｕ−Ｍｎ合金層６３の比抵抗は４μΩｃｍ以下に低減され、特に熱処理を４００℃で実行した場合、前記Ｃｕ−Ｍｎ合金層６３の比抵抗はほぼ２μΩｃｍまで減少することがわかる。これは、前記Ｃｕ−Ｍｎ合金層６３中のＭｎが蟻酸との反応により、効率的に系外に除去されていることを示している。また、前記図５は、前記図４（Ｂ）の熱処理工程を、蟻酸を含む雰囲気中で行った結果、Ｃｕ−Ｍｎ合金層６３中のＭｎ濃度が減少し、その結果、前記Ｃｕ−Ｍｎ合金層６３の組成はＣｕに近い組成に変化していることを示している。
これに対し、前記熱処理工程を、Ａｒキャリアガスに酸素添加した雰囲気中で行った場合には、残留するＣｕ−Ｍｎ合金層６３の比抵抗は４００℃の熱処理温度では４μΩｃｍ程度までしか減少せず、さらに熱処理を５００℃で行った場合でも、３μΩｃｍ程度までしか減少しないことがわかる。さらに前記熱処理工程を、酸素添加しないＡｒガス中にて行った場合には、３５０℃の熱処理温度で約１０μΩｃｍの非常に高い比抵抗が得られていることがわかる。
図５の結果はまた、前記図４（Ｂ）の工程における熱処理を、蟻酸添加雰囲気中、４００℃を超えた温度で行うことにより、さらにＣｕ−Ｍｎ合金層６３の比抵抗を低減できる可能性があることを示しているが、このような熱処理を、４００℃を超える温度で行うと、層間絶縁膜として使われる低誘電率膜の耐熱性や、浅い拡散領域における不純物元素の分布プロファイルなどに問題が生じる可能性があり、このため、前記熱処理温度は、４００℃を超えないのが好ましい。
図６は、前記図４（Ｂ）の熱処理工程を、前記蟻酸を含む雰囲気中で行う場合における、プロセス圧と前記Ｃｕ−Ｍｎ合金層４３の比抵抗の関係を示す。
図６を参照するに、前記熱処理工程を、０．２ｋＰａ以上のプロセス圧において実行することにより、前記Ｃｕ−Ｍｎ合金層６３の比抵抗は、３μΩｃｍ以下に急減することがわかる。ただし図６の実験は、熱処理を３５０℃で３０分間、ＨＣＯＯＨを１５０ＳＣＣＭの流量で供給しながら行っている。
図６より、前記図４（Ｂ）の熱処理工程は、０．２ｋＰａ以上のプロセス圧で行うのが好ましいことがわかる。図６の実験は、１ｋＰａのプロセス圧までしか行っていないが、前記プロセス圧を、１ｋＰａを超えて増加させても、同様な好ましい効果が得られるものと考えられる。前記熱処理工程は大気圧で行ってもかまわない。ただし、ＨＣＯＯＨを供給するので、少なくとも排気側を減圧するのが好ましい。

［第２の実施形態］
図７（Ａ）〜（Ｃ）は、本発明の第２の実施形態による自己形成バリア膜の形成工程を説明する図である。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図７（Ａ）を参照するに、前記シリコン基板６１上のシリコン酸化膜６２上には、先の図４（Ａ）の工程と同様にして前記Ｃｕ−Ｍｎ合金層６３が６０ｎｍの厚さに形成されており、図７（Ｂ）の工程において前記Ｃｕ−Ｍｎ合金層６３をシード層に、前記Ｃｕ−Ｍｎ合金層６３上にＣｕ層６４が電解メッキ法により、３００ｎｍの厚さに形成される。
さらに図７（Ｃ）の工程において前記図７（Ｂ）の構造に対して熱処理を行い、前記シリコン酸化膜６２とＣｕ−Ｍｎ合金層６３の界面に、先に説明した自己組織化反応により、膜厚が２〜３ｎｍのＭｎＳｉxＯy組成のバリアメタル膜６３Ｍを形成する。その際本発明によれば、前記図７（Ｃ）の工程では熱処理を、蟻酸を含む雰囲気中で実行し、これにより残留しているＣｕ−Ｍｎ合金層６３からＭｎを、前記Ｃｕ層６４を介して除去し、前記Ｃｕ−Ｍｎ合金層６３の比抵抗を大きく低減させることができる。先の図２（Ｄ）の工程と同様に、このような熱処理を行うことにより、前記Ｃｕ−Ｍｎ合金層６３とＣｕ層６４の区別は消失する。
図８は、図７（Ｃ）の熱処理工程を、前記蟻酸を含む雰囲気中、室温から４００℃の温度範囲で実行した場合の、前記Ｃｕ−Ｍｎ合金層６３、従ってＣｕ層６４の比抵抗と熱処理温度との関係を示す。ただし図８の実験では、前記熱処理を０．１ｋＰａの圧力下、流量が３００ＳＣＣＭのＡｒキャリアガスに蟻酸をバブリングにより５０ＳＣＣＭの流量で添加した雰囲気中で３０分間行っている。
図８を参照するに、かかる熱処理の結果、前記比抵抗は３５０℃の熱処理で約２μΩｃｍまで、また４００℃の熱処理で２μΩｃｍ以下にまで低減しているのがわかる。これは、バルクＣｕの比抵抗の理論値が、先にも説明したように１．６７μΩｃｍであること、および電解メッキ法で形成したＣｕ層の比抵抗が約２Ωｃｍであることを勘案すると、上記のプロセスの結果、Ｃｕ−Ｍｎ合金層６３、従ってＣｕ層６４の比抵抗は、十分に低減されているものと考えることができる。この場合にも前記熱処理の温度は、３００℃以上、４００℃以下、特に３５０℃以上であることが好ましい。

［第３の実施形態］
図９（Ａ）〜１１（Ｉ）は、本発明の第３の実施形態によるＣｕ配線構造を有する半導体装置の製造工程を示す。
図９（Ａ）を参照するに、本実施形態の半導体装置は４５ｎｍ世代の半導体装置であり、図示しない基板上に層間絶縁膜２１が形成されており、前記層間絶縁膜２１中にはＴａあるいはＴａＮなどの通常のバリアメタル膜２１Ｂを介して、幅が例えば６５ｎｍのＣｕ配線パターン２１Ａが埋設されている。
さらに前記層間絶縁膜２１上には、プラズマＣＶＤ法により１０〜５０ｎｍの膜厚に形成されたＳｉＣあるいはＳｉＮよりなるエッチングストッパ膜２２を介して、膜厚が１００〜３００ｎｍの層間絶縁膜２３および２５が、ＴＥＯＳを原料としたプラズマＣＶＤ法により、間にプラズマＣＶＤ法により１０〜１００ｎｍの膜厚に形成されたＳｉＣあるいはＳｉＮエッチングストッパ膜２４を介して、順次形成されている。
次に図９（Ｂ）の工程において、前記層間絶縁膜２５中には前記エッチングストッパ膜２４が露出するように、幅が例えば６５ｎｍの配線溝２５Ａが形成され、図９（Ｃ）の工程において前記配線溝２５Ａ中において、前記露出されたエッチングストッパ膜２４中に、形成したいビアホールに対応して径が６５ｎｍの開口部２４Ａが、その下の層間絶縁膜２３を露出するように形成される。
さらに図１０（Ｄ）の工程において前記エッチングストッパ膜２４Ａをハードマスクに、前記層間絶縁膜２３中に、径が例えば６５ｎｍのビアホール２３Ａが、前記エッチングストッパ膜２２を露出するように形成され、さらに図１０（Ｅ）の工程において、前記配線溝２５Ａ底部に露出しているエッチングストッパ膜２４およびビアホール２３Ａの底部に露出しているエッチングストッパ膜２２が、同時に除去され、前記配線パターン２１Ａが露出される。
次に図１０（Ｆ）の工程において図１０（Ｅ）の構造上に、Ｍｎを０．１〜１０原子％、例えば５原子％の濃度で含んだＣｕ−Ｍｎ合金層１５が、前記配線溝１４Ａの側壁面および底面、および前記ビアホール１２Ａの側壁面および底面を連続して、かつ直接に覆うように、１０〜１５０ｎｍ、例えば５０ｎｍの膜厚で、スパッタリングにより形成される。なお、前記Ｃｕ−Ｍｎ合金層１５は、スパッタリング以外にも、ＣＶＤ法やＡＬＤ（原子層気相堆積）法により形成することができる。
このようにして形成されたＣｕ−Ｍｎ合金層２６は、前記配線溝２５Ａおよびビアホール２３Ａの形状に整合した形状に形成されており、さらに図１１（Ｇ）の工程において前記Ｃｕ−Ｍｎ合金層２６をシード層に電解めっきを行うことにより、前記配線溝２５Ａおよびビアホール２３Ａを充填するように、Ｃｕ層２７が形成される。
さらに図１１（Ｈ）の工程において前記図１１（Ｇ）の構造を、流量が３００ＳＣＣＭのＡｒキャリアガスに蟻酸（ＨＣＯＯＨ）を１００ＳＣＣＭの割合で添加した雰囲気中に、１０〜１０００Ｐａ，例えば１００Ｐａのプロセス圧で保持し、熱処理を、１００℃以上、４００℃を超えない温度、例えば３００℃の温度において、１０〜３６００秒間、例えば３６０秒間実行する。
このような熱処理により、前記Ｃｕ−Ｍｎ合金層２６中のＭｎ原子は、前記配線溝２５Ａおよびビアホール２３Ａの側壁面および底面において露出した層間絶縁膜２３および２５のＳｉおよび酸素原子と反応し、その結果、前記配線溝２５Ａおよびビアホール２３Ａの表面には、ＭｎＳｉxＯy組成の拡散バリア膜２８Ｍが形成される。
図１１（H）の工程では、このような熱処理の間、前記Ｃｕ−Ｍｎ合金層２６から放出されたＭｎ原子は前記Ｃｕ層２７中にも拡散し、その結果、前記Ｃｕ−Ｍｎ合金層２６とＣｕ層２７の区別は消失する。またこのようにＣｕ層２７中に拡散したＭｎ原子は、前記Ｃｕ層２７の表面に到達すると、雰囲気中の蟻酸（ＨＣＯＯＨ）との間で反応
ＨＣＯＯＨ＋Ｍｎ→Ｍｎ（ＨＣＯＯ）2＋Ｈ2 （１）
により、気相反応生成物Ｍｎ（ＨＣＯＯ）2およびＨ2を形成し、その結果、Ｍｎは前記Ｃｕ層２７から系外へと、連続的に除去される。
なお図１１（Ｈ）の工程において、前記蟻酸雰囲気に酸素ガスを添加することも可能である。この場合は、前記Ｃｕ層表面において、Ｍｎ原子と酸素の反応によりマンガン酸化物（ＭｎＯ2）が形成されるが、前記マンガン酸化物はやはり蟻酸との反応
４ＨＣＯＯＨ＋２ＭｎＯ2→Ｍｎ（ＨＣＯＯ）2＋Ｈ2Ｏ＋Ｏ2 （２）
により、気相反応生成物Ｍｎ（ＨＣＯＯ）2、Ｈ2ＯおよびＯ2を形成し、その結果、Ｍｎは前記Ｃｕ層２７から系外へと、連続的に除去される。
なお、図１１（Ｈ）の工程では、蟻酸以外にも、酢酸（ＣＨ3ＣＯＯＨ）など、カルボン酸を含む雰囲気を使うことができ、さらにカルボン酸以外にヘキサフルオロアセチルアセトネートやＨ2Ｏ、ＣＯ2雰囲気を使うことも可能である。
最後に図１１（Ｉ）の工程において、前記層間絶縁膜２５上の余剰のＣｕ層２７が化学機械研磨により除去され、前記層間絶縁膜２５が露出し、前記配線溝２５Ａ中にＣｕ配線パターン２７Ａが埋め込まれた配線構造が得られる。
このようにして得られたＣｕ配線パターン２７Ａの比抵抗を、試験片を作成して測定したところ、１．９μΩｃｍの値が得られた。この比抵抗値は、前記図３の実験で観測された比抵抗値の約半分である。
なお本実施例において前記層間絶縁膜２３，２５は前記ＣＶＤ−ＴＥＯＳ（ＳｉＯ2）膜に限定されるものではなく、無機ＳＯＤ（spin-on-dielectric）膜、有機ＳＯＧ（spin-on-glass）膜やＣＶＤ（chemical vapor deposition）により形成されるＳｉＣ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＳｉＯＦ膜などの低誘電率膜や、これらの多孔質膜であってもよい。特に芳香族ポリエーテル膜のように組成上酸素を含まない低誘電率有機絶縁膜であっても、少量の、しかし前記極薄のＭｎ酸化膜を自己形成するに充分な量の酸素を含んでおれば、本願発明の方法による拡散バリア膜の形成技術を適用することが可能である。前記層間絶縁膜がＳｉを含まない場合には、前記拡散バリア膜１８Ｍは、ＭｎxＯy組成を有する膜となる。
なお、本実施形態においては、図１１（Ｈ）の工程を複数回、繰り返し実行することも可能である。このようにＣｕ層２７をＭｎあるいはＭｎ酸化物と反応して気相反応生成物を生じる雰囲気に、繰り返し曝露することにより、前記Ｃｕ層２７中に含まれるＭｎの濃度をさらに低減することが可能となる。

［第４の実施形態］
次に本発明の第４の実施形態によるＣｕ配線構造の作製工程を、図１２（Ａ）〜（Ｃ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
本実施形態では図１２（Ａ）の工程において、先の実施形態で説明した一連の工程に従って図１０（Ｅ）の構造上に、Ｍｎを０．１〜１０原子％、例えば５原子％の濃度で含むＣｕ−Ｍｎ合金層２６を、例えばスパッタにより、１０〜１５０ｎｍ、例えば５０ｎｍの膜厚に形成することにより、前記図１０（Ｆ）の構造に対応する構造が形成される。
さらに図１２（Ｂ）の工程において、前記Ｃｕ−Ｍｎ合金層２６を、流量が３００ＳＣＣＭのＡｒキャリアガスに蟻酸を５０ＳＣＣＭの流量で添加した雰囲気中、１００Ｐａの圧力下、１００℃以上で３００℃を超えない、例えば２５０℃の温度において保持し、１〜３０分、例えば１分間熱処理を行う。
かかる熱処理の結果、前記Ｃｕ−Ｍｎ合金層２６中のＭｎ原子は、前記配線溝２５Ａおよびビアホール２３Ａの側壁面および底面において露出した層間絶縁膜２３および２５のＳｉおよび酸素原子と反応し、その結果、前記配線溝２５Ａおよびビアホール２３Ａの表面には、ＭｎＳｉxＯy組成の厚さが２〜３ｎｍの極薄拡散バリア膜２８Ｍが、先の実施形態と同様に自己形成反応により、形成される。
その際、本実施形態では図１２（Ｂ）の工程を、ＨＣＯＯＨを含む雰囲気中において実行するため、前記Ｃｕ−Ｍｎ合金層２６中の余剰Ｍｎ原子は、先の反応（１）により、系外に速やかに除去され、前記Ｃｕ−Ｍｎ合金層２６の組成は、純粋なＣｕ層のものに近づく。また前記雰囲気中に酸素ガスを添加していた場合には、前記Ｍｎ原子は、先の反応（２）により除去される。
本実施例ではさらに図１２（Ｃ）の工程において、前記図１２（Ｂ）のＣｕ層２６をシード層として電解めっきを行い、前記図１２（Ｂ）のビアホール２３Ａおよび配線溝２５ＡをＣｕ層２７により充填する。
さらに図１２（Ｃ）の工程の後、前記図１１（Ｉ）の工程と同様な化学機械研磨工程により前記層間絶縁膜２５上の余剰のＣｕ層２７を除去することにより、図１１（Ｉ）と同様なＣｕ配線構造が得られる。
本実施形態では、前記図１２（Ｂ）の工程の段階でＣｕ−Ｍｎ合金層２６中の残留Ｍｎの除去を行っているため、効率のよい除去が可能であり、図１２（Ｃ）の工程におけるＣｕ層２７中のＭｎ濃度を効果的に低減することが可能となる。
なお、本実施形態においても、図１２（Ｂ）の工程を複数回、繰り返し実行することが可能である。このようにバリア２８Ｍ形成後のＣｕ−Ｍｎ合金層２６をＭｎあるいはＭｎ酸化物と反応して気相反応生成物を生じる雰囲気に、繰り返し曝露することにより、前記Ｃｕ−Ｍｎ合金層２６中に含まれるＭｎの濃度をさらに低減することが可能となり、その結果、図１２（Ｃ）の工程におけるＣｕ層２７中に含まれるＭｎの濃度をさらに低減することが可能になる。

［第５の実施形態］
次に本発明の第５の実施形態によるＣｕ配線構造の作製工程を、図１３（Ａ）〜図１４（Ｄ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
本実施形態では図１３（Ａ）の工程において、先の実施形態で説明した一連の工程に従って図１０（Ｅ）の構造上に、Ｍｎを０．１〜１０原子％、例えば５原子％の濃度で含むＣｕ−Ｍｎ合金層２６を、例えばスパッタにより、１０〜１５０ｎｍ、例えば５０ｎｍの膜厚に形成することにより、前記図１０（Ｆ）の構造に対応する構造が形成される。
次に図１３（Ｂ）の工程において、前記図１３（Ａ）の構造をＡｒ雰囲気中、１０〜１０００Ｐａ，例えば１００Ｐａのプロセス圧で保持し、熱処理を、１００℃以上、４００℃を超えない温度、例えば３００℃の温度において、１０〜３６００秒間、例えば３６０秒間実行することにより、前記Ｃｕ−Ｍｎ合金層２６と配線溝２５Ａあるいはビアホール２３Ａの界面に、ＭｎＳｉxＯy組成の拡散バリア膜２８Ｍを、２〜３ｎｍの膜厚に形成する。
さらに図１３（Ｃ）の工程において、図１３（Ｂ）の構造における配線溝２５Ａおよびビアホール２３ＡをＣｕ層２７により充填し、図１４（Ｄ）の工程において、図１３（Ｃ）の構造を、流量が３００ＳＣＣＭのＡｒキャリアガスに蟻酸（ＨＣＯＯＨ）および酸素ガスを、それぞれ１０〜１００ＳＣＣＭおよび１〜１０ＳＣＣＭの割合で添加した雰囲気中に、１０〜１０００Ｐａ，例えば１００Ｐａのプロセス圧で保持し、熱処理を、１００℃以上、４００℃を超えない温度、例えば３００℃の温度において、１０〜３６００秒間、例えば３６０秒間実行する。
図１４（Ｄ）の工程の結果、前記Ｃｕ層２７中に含まれていたＭｎは、前記Ｃｕ層２７の表面に到達するとまもなく、先に反応式（１）および（２）で説明したＨＣＯＯＨあるいはＨＣＯＯＨおよび酸素ガスとの反応により気相反応生成物を形成し、その結果系から速やかに排出される。
本実施形態においても、前記図１４（Ｄ）の工程を繰り返し実行することにより、前記Ｃｕ層２７中に含まれるＭｎの濃度をさらに低減することが可能になる。

［第６の実施形態］
図１５は、本発明の方法により作製されたＣｕ多層配線構造を有する本発明の第６の実施形態による半導体装置４０の構成を示す。
図１５を参照するに、半導体装置４０はシリコン基板４１中に素子分離構造４１Ｂにより画成された素子領域４１Ａ上に形成されており、前記シリコン基板４１上に形成されたゲート絶縁膜４２を介して形成されたゲート電極４３と、前記ゲート電極４３の両側に形成された一対の拡散領域４１ａ，４１ｂとを含む。
前記ゲート電極４３は側壁面が側壁絶縁膜４３ａ，４３ｂにより覆われ、さらに前記シリコン基板４１上には、ＣＶＤ−ＳｉＯ2膜、あるいは組成がＳｉＯＣ，ＳｉＯＣＨで表される低誘電率有機層間絶縁膜４４が、前記ゲート電極４３および側壁絶縁膜４３ａ，４３ｂを覆うように形成される。また前記シリコン基板４１の素子領域４１Ａ中には、前記側壁絶縁膜４３ａ,４３ｂのそれぞれ外側に、ソースおよびドレイン拡散領域４１ｃ，４１ｄが形成されている。
前記層間絶縁膜４４上には同様な低誘電率有機層間絶縁膜４５が形成され、前記層間絶縁膜４５中にはＣｕ配線パターン４５Ａ，４５Ｂが形成される。前記Ｃｕ配線パターン４５Ａ，４５Ｂの各々は前記層間絶縁膜４５中に、先の実施形態のいずれかにより形成された、厚さが２〜３ｎｍで組成がＭｎＳｉxＯyあるいはＭｎxＯyの連続膜よりなる拡散バリア膜４５ａあるいは４５ｂを介して埋設されており、前記層間絶縁膜４４中に形成された、例えばタングステン（Ｗ）よりなるコンタクトプラグ４４Ｐ，４４Ｑを介して前記拡散領域４１ｃ，４１ｄに電気的に接続されている。
前記Ｃｕ配線パターン４５Ａ，４５Ｂは前記層間絶縁膜４５上に形成された別の低誘電率有機層間絶縁膜４６により覆われ、さらに前記層間絶縁膜４６上にはさらに別の低誘電率有機層間絶縁膜４７が形成されている。
図示の例では前記層間絶縁膜４６中にはＣｕ配線パターン４６Ａ〜４６Ｃが、また前記層間絶縁膜４７中にはＣｕ配線パターン４７Ａ，４７Ｂが、それぞれ同様な拡散バリア膜４６ａ〜４６ｃおよび４７ａ，４７ｂを介して埋設されており、前記配線パターン４６Ａ，４６Ｃは配線パターン４５Ａ，４５Ｂにそれぞれビアプラグ４６Ｐ，４６Ｑを介して接続され、また前記配線パターン４７Ａ，４７Ｂは前記配線パターン４６Ａ，４６Ｃにビアプラグ４７Ｐ，４７Ｑを介して接続されている。
図示の例では、前記ビアプラグ４６Ｐおよび４６Ｑは、デュアルダマシン法により、それぞれ前記Ｃｕ配線パターン４６Ａおよび４６Ｂと一体に形成されており、また前記ビアプラグ４７Ｐおよび４７Ｑも、デュアルダマシン法により、それぞれ前記Ｃｕ配線パターン４７Ａおよび４７Ｂと一体に形成されている。
本実施例によれば、各々のＣｕ配線パターンに、シード層の形成と同時に非常に薄い拡散バリア膜を、セルフリミティング効果を特徴とする自己形成ないし自己組織化反応により、連続的に形成することが可能で、配線パターンが微細化された場合でも低い配線抵抗およびコンタクト抵抗を確保できるのみならず、別工程でバリアメタル膜を形成する必要がなくなり、半導体装置の製造工程が簡素化される。ただし、本発明はＴａやＷ等のバリアメタル膜を設ける態様を否定するものではなく、本発明は、Ｔａ層、Ｃｕ−Ｍｎ層、Ｃｕ層を形成して、ハイブリッドバリアメタル膜を形成する場合にも適用可能である。
なお、以上の各実施形態において、前記Ｃｕ−Ｍｎ合金層１６，２６は、ＣｕとＭｎ以外に、一または複数の他の元素を含んでいてもよい。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１） 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
前記開口部中にＣｕ−Ｍｎ合金層を形成する工程と、
前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記開口部を充填する工程と、
前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
を含む半導体装置の製造方法であって、
前記バリア層を形成する工程は、前記Ｃｕ層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露しながら実行されることを特徴とする半導体装置の製造方法。
（付記２） 前記雰囲気は、さらにＭｎを酸化することを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
前記開口部内にＣｕ−Ｍｎ合金層を形成する工程と、
前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記開口部を充填する工程と、
を含むことを特徴とする半導体装置の製造方法であって、
前記Ｃｕ層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露することを特徴とする半導体装置の製造方法。
（付記４） 前記雰囲気は、さらにＭｎを酸化することを特徴とする付記３記載の半導体装置の製造方法。
（付記５） 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
前記開口部内にＣｕ−Ｍｎ合金層を形成する工程と、
前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
前記Ｃｕ−Ｍｎ合金層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露する工程と、
前記Ｃｕ−Ｍｎ合金層を前記雰囲気に曝露する工程の後、前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記開口部を充填する工程を含むことを特徴とする半導体装置の製造方法。
（付記６） バリア層を形成する工程と、前記Ｃｕ−Ｍｎ合金層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露する工程とは、同時に実行されることを特徴とする付記５記載の半導体装置の製造方法。
（付記７） 前記Ｃｕ−Ｍｎ合金層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露する工程は、前記バリア層を形成する工程の後で実行されることを特徴とする付記５記載の半導体装置の製造方法。
（付記８） 前記雰囲気は、さらにＭｎを酸化することを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記雰囲気は、さらにＭｎ酸化物と反応して気相反応生成物を形成することを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置の製造方法。
（付記１０） 前記雰囲気は、蟻酸（ＨＣＯＯＨ）を含むことを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置の製造方法。
（付記１１） 前記雰囲気は、カルボン酸、ヘキサフルオロアセチルアセトネート、Ｈ2Ｏ，ＣＯ2のいずれかを含むことを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置の製造方法。
（付記１２） 前記曝露工程は、１００℃以上で４００℃を超えない加熱下において実行されることを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置の製造方法。
（付記１３） 前記曝露工程は、３５０℃以上で４００℃を超えない加熱下において実行されることを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置の製造方法。
（付記１４） 前記曝露工程は、１〜１０００Ｐａのプロセス圧において実行されることを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置の製造方法。
（付記１５） 前記曝露工程は、２００〜１０００Ｐａのプロセス圧において実行されることを特徴とする付記１〜１４のうち、いずれか一項記載の半導体装置の製造方法。
（Ａ）〜（Ｃ）は、本発明の関連技術によるＣｕ配線構造の形成工程を示す図（その１）である。 （Ｄ）〜（Ｅ）は、本発明の関連技術によるＣｕ配線構造の形成工程を示す図（その２）である。 本発明の関連技術の課題を説明する図である。 （Ａ），（Ｂ）は、本発明の第１の実施形態による自己形成バリア膜の形成工程を示す図である。 図４（Ａ），（Ｂ）の工程で得られた構造における熱処理温度とＣｕ層の比抵抗の関係を示す図である。 図４（Ａ），（Ｂ）の工程で得られた構造におけるプロセス圧とＣｕ層の比抵抗の関係を示す図である。 （Ａ）〜（Ｃ）は、本発明の第２の実施形態による自己形成バリア膜の形成工程を示す図である。 図４（Ａ）〜（Ｃ）の工程で得られた構造における熱処理温度とＣｕ層の比抵抗の関係を示す図である。 （Ａ）〜（Ｃ）は、本発明の第３の実施形態による半導体装置の製造工程を示す図（その１）である。 （Ｄ）〜（Ｆ）は、本発明の第３の実施形態による半導体装置の製造工程を示す図（その２）である。 （Ｇ）〜（Ｈ）は、本発明の第３の実施形態による半導体装置の製造工程を示す図（その３）である。 （Ａ）〜（Ｃ）は、本発明の第４の実施形態による半導体装置の製造工程を示す図である。 （Ａ）〜（Ｃ）は、本発明の第５の実施形態による半導体装置の製造工程を示す図（その１）である。 （Ｄ）は、本発明の第５の実施形態による半導体装置の製造工程を示す図（その２）である。 本発明の第６の実施形態による半導体装置の構成を示す図である。
符号の説明
１１，１３，１５、２１，２３，２５ 層間絶縁膜
１２，１４，２２，２４ エッチングストッパ膜
１３Ａ，２３Ａ ビアホール
１５Ａ，２５Ａ 配線溝
１６，２６ Ｃｕ−Ｍｎ合金膜
１７，２７ Ｃｕ層
１８Ｍ，２８Ｍ 拡散バリア膜
１８，２８ 酸化マンガン膜
４０ 半導体装置
４１ シリコン基板
４１Ａ 素子領域
４１Ｂ 素子分離領域
４１ａ，４１ｂ，４１ｃ，４１ｄ 拡散領域
４２ ゲート絶縁膜
４３ ゲート電極
４３ａ,４３ｂ 側壁絶縁膜
４４〜４７ 層間絶縁膜
４４Ｐ，４４Ｑ，４６Ｐ，４６Ｗ，４７Ｐ，４７Ｑ コンタクトプラグ
４５Ａ，４５Ｂ，４６Ａ〜４６Ｃ，４７Ａ，４７Ｂ Ｃｕ配線パターン
４５ａ，４５ｂ，４６ａ〜４６ｃ，４７ａ，４７ｂ 拡散バリア膜
６１ シリコン基板
６２ シリコン酸化膜
６３ Ｃｕ−Ｍｎ合金層
６３Ｍ 自己形成バリア膜
６４ Ｃｕ層

Claims (7)

  1. 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
    前記開口部中にＣｕ−Ｍｎ合金層を形成する工程と、
    前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記開口部を充填する工程と、
    前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
    を含む半導体装置の製造方法であって、
    前記バリア層を形成する工程は、前記Ｃｕ層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露しながら実行され、
    前記雰囲気は、蟻酸（ＨＣＯＯＨ）を含むことを特徴とする半導体装置の製造方法。
  2. 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
    前記開口部内にＣｕ−Ｍｎ合金層を形成する工程と、
    前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
    前記Ｃｕ−Ｍｎ合金層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露する工程と、
    前記Ｃｕ−Ｍｎ合金層を前記雰囲気に曝露する工程の後、前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記開口部を充填する工程を含み、
    前記雰囲気は、蟻酸（ＨＣＯＯＨ）を含む半導体装置の製造方法。
  3. バリア層を形成する工程と、前記Ｃｕ−Ｍｎ合金層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露する工程とは、同時に実行されることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記Ｃｕ−Ｍｎ合金層を、Ｍｎと反応して気相反応生成物を形成する雰囲気に曝露する工程は、前記バリア層を形成する工程の後で実行されることを特徴とする請求項２記載の半導体装置の製造方法。
  5. 前記雰囲気は、さらにＭｎを酸化し、さらにＭｎ酸化物と反応して気相反応生成物を形成することを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法。
  6. 前記曝露工程は、３５０℃以上で４００℃を超えない加熱下において実行されることを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法。
  7. 前記曝露工程は、２００〜１０００Ｐａのプロセス圧において実行されることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置の製造方法。
JP2006340102A 2006-01-20 2006-12-18 半導体装置の製造方法 Expired - Fee Related JP5076482B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006340102A JP5076482B2 (ja) 2006-01-20 2006-12-18 半導体装置の製造方法
US11/654,688 US7935624B2 (en) 2006-01-20 2007-01-18 Fabrication method of semiconductor device having a barrier layer containing Mn

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006013155 2006-01-20
JP2006013155 2006-01-20
JP2006340102A JP5076482B2 (ja) 2006-01-20 2006-12-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007221103A JP2007221103A (ja) 2007-08-30
JP5076482B2 true JP5076482B2 (ja) 2012-11-21

Family

ID=38286089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006340102A Expired - Fee Related JP5076482B2 (ja) 2006-01-20 2006-12-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7935624B2 (ja)
JP (1) JP5076482B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091645A (ja) 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP5010265B2 (ja) * 2006-12-18 2012-08-29 株式会社東芝 半導体装置の製造方法
JP2008218659A (ja) * 2007-03-02 2008-09-18 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及びプログラム
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
WO2009001780A1 (ja) * 2007-06-22 2008-12-31 Rohm Co., Ltd. 半導体装置およびその製造方法
KR20090038624A (ko) * 2007-10-16 2009-04-21 주식회사 동부하이텍 배리어 금속막 형성 방법
JP5264187B2 (ja) * 2008-01-08 2013-08-14 パナソニック株式会社 半導体装置及びその製造方法
JP5366235B2 (ja) 2008-01-28 2013-12-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5343369B2 (ja) 2008-03-03 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5441345B2 (ja) * 2008-03-27 2014-03-12 富士フイルム株式会社 研磨液、及び研磨方法
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010171063A (ja) * 2009-01-20 2010-08-05 Kobe Steel Ltd 半導体配線の製造方法
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing
US8749028B2 (en) 2009-07-01 2014-06-10 Hitachi, Ltd. Semiconductor device with silicon through electrode and moisture barrier
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
JP2014062312A (ja) * 2012-09-24 2014-04-10 Tokyo Electron Ltd マンガンシリケート膜の形成方法、処理システム、半導体デバイスの製造方法および半導体デバイス
US9184093B2 (en) 2013-03-15 2015-11-10 Applied Materials, Inc. Integrated cluster to enable next generation interconnect
US9997457B2 (en) 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
KR102190654B1 (ko) * 2014-04-07 2020-12-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6181006B2 (ja) * 2014-07-09 2017-08-16 東京エレクトロン株式会社 めっき前処理方法、めっき処理システムおよび記憶媒体
FR3055166B1 (fr) * 2016-08-18 2020-12-25 Commissariat Energie Atomique Procede de connection intercomposants a densite optimisee
US10256191B2 (en) 2017-01-23 2019-04-09 International Business Machines Corporation Hybrid dielectric scheme for varying liner thickness and manganese concentration

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262035A (ja) 1988-08-29 1990-03-01 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US5130274A (en) 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP3907151B2 (ja) * 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
JP2001326192A (ja) 2000-05-16 2001-11-22 Applied Materials Inc 成膜方法及び装置
JP3734447B2 (ja) 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4503356B2 (ja) * 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP2007149813A (ja) * 2005-11-25 2007-06-14 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070173055A1 (en) 2007-07-26
JP2007221103A (ja) 2007-08-30
US7935624B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
JP5076482B2 (ja) 半導体装置の製造方法
JP5076452B2 (ja) 半導体装置の製造方法
US8975749B2 (en) Method of making a semiconductor device including barrier layers for copper interconnect
US7718524B2 (en) Method of manufacturing semiconductor device
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US9159610B2 (en) Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same
JP5343417B2 (ja) 半導体装置およびその製造方法
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
JP3827056B2 (ja) 層間絶縁膜の形成方法及び半導体装置
JP2009141315A (ja) 半導体装置およびその製造方法
CN107680932B (zh) 互连结构及其制造方法
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2004014901A (ja) 半導体装置とその製造方法
US10930520B2 (en) Self-formed liner for interconnect structures
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP2010153582A (ja) 半導体装置の製造方法
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
JP2008205177A (ja) 半導体装置及びその製造方法
JP2009094274A (ja) 半導体装置の製造方法
JP5428151B2 (ja) 半導体装置の製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
US7407882B1 (en) Semiconductor component having a contact structure and method of manufacture
JP2010073736A (ja) 半導体装置の製造方法
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees