JP2009141315A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009141315A JP2009141315A JP2008163798A JP2008163798A JP2009141315A JP 2009141315 A JP2009141315 A JP 2009141315A JP 2008163798 A JP2008163798 A JP 2008163798A JP 2008163798 A JP2008163798 A JP 2008163798A JP 2009141315 A JP2009141315 A JP 2009141315A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- atomic
- semiconductor device
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】半導体装置は、半導体基板と、前記半導体基板上方に形成された酸素を含む絶縁膜と、前記絶縁膜に形成された凹部と、前記凹部の内壁に形成された銅を含む第1の膜と、前記第1の膜上方であって、前記凹部に埋め込まれた銅を含む第2の膜と、前記第1の膜と前記第2の膜の間にマンガンを含む酸化層と、を有する。さらに、前記構造に対し、電解メッキ法で銅配線を形成し、引き続き80℃〜120℃の温度で短時間の熱処理を行う。
【選択図】図11
Description
このような多層配線構造では、下層の配線層と上層の配線層とが、層間絶縁膜中に形成されたビアコンタクトにより接続される。
このためこのような多孔質低誘電率膜上に形成されたバリアメタル膜は、多孔質誘電体膜中に吸着された水分の影響を受けて酸化しやすく、拡散バリアとしての性能、およびCu配線層あるいはビアプラグに対する密着性が劣化しやすい。
その際、本発明では、前記金属膜の膜厚を最適化することにより、高濃度のMnを含む金属膜を使いながら、熱処理後においては前記金属膜中のMnを実質的に全て前記金属膜から排除することが可能となり、高いバリア膜としての性能を確保しつつ、前記凹部を充填するCu層の抵抗率を低減することが可能になる。
本発明の発明者は、本発明の基礎となる研究において、先に図1Bで説明した試料をシリコン基板11上に、様々なパターン幅Wで形成し、熱処理した場合の配線抵抗の変化を調べた。
この研究により図2に示すように、配線パターン幅Wが減少するにつれて、配線抵抗の上昇率も低減する、興味深い関係が成立することを見いだした。ただし図2の関係は、前記図1Bの試料を、窒素雰囲気中、400℃で30分間熱処理した場合についてのものである。
ただし図3中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図3では、図面が複雑になるのを避けるため、先に図1Bに示した部分のうち、配線パターン16Bとバリアメタル膜16Bの一部のみを図示している。
また前記Cu−Mn合金層16Mの、平坦面上における膜厚を15.489nm以下に設定しておけば、いずれのMn濃度であっても、熱処理により実質的に全ての膜中のMn原子をTaバリアメタル膜16Bに移動させることができることを意味している。この15.489nmの厚さは、先に図4の関係から推測された、約15.5nmのCu−Mn合金層16Mの臨界膜厚に一致している。
この図に示すように、前記図6のような臨界的なMn消費量の存在は、前記バリアメタル膜16BとしてTa膜を使った場合のみならず、Ti膜を使った場合にも観察されている。
図中に示すようにMn消費量の差は、横軸切片近傍の矢印で表される実験誤差の範囲内であり非常に近い。これは、層間絶縁膜から発生せしめる酸素量が、層間絶縁膜上に成膜したバリアメタル種に因らないことに起因する。よって上記の結論は、Taバリア膜に限定されるものではないことが判った。
ただし図11中、先に説明した部分には同一の参照符号を付し、説明を省略する。
[第1の実施形態]
図17A〜図17Pは、本発明の第1の実施形態による、デュアルダマシン法を使った多層配線構造の形成工程を示す図である。
さらに前記絶縁膜22上には前記配線溝22Tの側壁面および底面を覆って、TaやTi、あるいはZr,Ruなどの高融点金属元素を少なくとも一つ含むバリアメタル膜22Bが、スパッタ法あるいはALD(atomic layer deposition)法などにより、前記配線溝22Tの断面形状に整合した形状で、1〜15nmの膜厚に形成される。なお前記バリアメタル膜22Bは、金属膜には限定されず、TaNやTiNなど、Ta,Ti,Zr,Ruから選択される一又は複数の金属元素を含む金属膜の他に、導電性金属窒化膜であってもよい。
かかる層間絶縁膜24,26としては、先に説明したTEOSを原料としたプラズマCVD法により形成されるシリコン酸化膜でも、またプラズマCVD法や塗布法により形成される、比誘電率が3以下の有機あるいは無機絶縁膜であってもよい。例えば前記層間絶縁膜24,26として、登録商標名SiLKの有機ポリマ膜を使ったような場合でも、これらの膜にはエッチングによるダメージなどにより実質的な量の酸素(水分)が含まれている。
その結果、図17Pに示すように、前記Cu配線パターン26Cは、当初のCu−Mn合金層26Mが存在していた領域26c1に形成されたCu層と、当初のCu層26C1,26C2が存在していた領域26c2に形成されたCu層とより構成される。
前記層間絶縁膜52上には、SiNあるいはSiCよりなるエッチングストッパ膜53を介して、多孔質膜を含む無機あるいは有機絶縁膜よりなる層間絶縁膜54が形成されている。
このため、前記キャップ膜63の形成の際に、前記Mn原子は実質的に全て、前記隣接するバリアメタル膜に移動し、当初のCu−Mn合金層の表面に相当する部分にのみ、Mn酸化物の薄い層46Ox1〜46Ox2,50Ox1〜50Ox3,54Ox1〜54Ox2,58Ox1〜58Ox3が、図16中に破線で示すように残留する特徴的な断面構造が得られる。
[第2の実施形態]
図19A〜図19Pは、本発明の第1の実施形態による、デュアルダマシン法を使った多層配線構造の形成工程を示す図である。
さらに前記絶縁膜82上には前記配線溝82Tの側壁面および底面を覆って、TaやTi、あるいはZr,Ruなどの高融点金属元素を少なくとも一つ含むバリアメタル膜82Bが、スパッタ法あるいはALD(atomic layer deposition)法などにより、前記配線溝82Tの断面形状に整合した形状で、1〜15nmの膜厚に形成される。なお前記バリアメタル膜82Bは、金属膜には限定されず、TaNやTiNなど、Ta,Ti,Zr,Ruから選択される一又は複数の金属元素を含む金属膜の他に、導電性金属窒化膜であってもよい。
その結果、前記Cu配線パターン82Cは、当初のCu−Mn合金層82Mが存在していた領域82c1と、当初のCu層82C1,82C2が存在していた領域82c2とより構成される。
また前記Cu−Mn合金層82B中のMn濃度が30原子%を超える場合には、前記Cu−Mn合金層82Mは、前記側壁面における膜厚が、先の図10Bの関係で規定される膜厚以下となるように、例えば1nm以上、4.5nm以下の範囲の膜厚に形成される。
(付記1)
半導体基板と、
前記半導体基板上方に形成された酸素を含む絶縁膜と、
前記絶縁膜に形成された凹部と、
前記凹部の内壁に形成された銅を含む第1の膜と、
前記第1の膜上方であって、前記凹部に埋め込まれた銅を含む第2の膜と、
前記第1の膜と前記第2の膜の間にマンガンを含む酸化層を有する半導体装置。
(付記2)
前記絶縁膜と前記第1の膜の間に拡散防止膜を有する付記1記載の半導体装置。
(付記3)
前記拡散防止膜が、Ta,Ti,Zr,Ruから選択される少なくとも一の元素を含むことを特徴とする付記2記載の半導体装置。
(付記4)
前記拡散防止膜が、マンガンを含むことを特徴とする付記2または3記載の半導体装置。
(付記5)
前記第1の膜の膜厚が1nm〜15nmの範囲であることを特徴とする付記1または2記載の半導体装置。
(付記6)
半導体基板上に少なくともゲート電極とソース・ドレイン領域を有するトランジスタを形成する工程と、
前記半導体基板上方に酸素を含む絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内壁に銅とマンガンを含む金属膜を所定の膜厚に成膜する工程と、
前記金属膜上方であって、前記凹部を埋める銅を含む膜を形成する工程と、
前記銅を含む膜の形成後に熱処理をする工程と、を有することを特徴とする半導体装置
の製造方法。
(付記7)
前記絶縁膜と前記金属膜の間に拡散防止膜を形成する工程を含む付記6記載の半導体装置の製造方法。
(付記8)
前記金属膜のMn濃度が、0.2原子%〜30原子%であり、かつ、膜厚が1nm〜15nmの範囲であることを特徴とする付記6または7記載の半導体装置の製造方法。
(付記9)
前記金属膜のMn濃度が、0.2原子%〜100原子%、かつ、膜厚が1nm〜4.5nmであることを特徴とする付記6または7記載の半導体装置の製造方法。
(付記10)
前記拡散防止膜が、Ta、Ti、Zr、Ruから選択された少なくとも一元素を含む高融点金属膜であることを特徴とする付記6乃至9のうち、いずれか一項記載の半導体装置の製造方法。
(付記11)
前記金属膜を成膜後、エッチングにより所定の膜厚にする工程を含むことを特徴とする付記6記載の半導体装置の製造方法。
(付記12)
前記金属膜を成膜後、エッチングにより凹部側壁内面を所定の膜厚にする工程を含む付記6記載の半導体装置の製造方法。
(付記13)
前記金属膜上に銅を含むシード膜を形成することを特徴とする付記6乃至13のうち、いずれか一項記載の半導体装置の製造方法。
(付記14)
前記金属膜はスパッタリング法により成膜することを特徴とする付記6乃至13のうち、いずれか一項記載の半導体装置の製造方法。
(付記15)
前記凹部を埋める銅を含む膜の形成工程は、前記凹部を埋めて前記銅を含む膜を電解メッキ法により形成する工程と、前記銅を含む膜の電解メッキ法による形成後に熱処理を、80〜120℃の温度で実行する工程とを特徴とする、請求項5〜9のうち、いずれか一項記載の半導体装置の製造方法。
(付記16)
半導体基板上にゲート電極とソース・ドレイン領域を有するトランジスタを形成する工程と、
前記半導体基板上方に酸素を含む絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内壁に銅とマンガンを含む金属膜を成膜する工程と、
前記金属膜上方であって、前記凹部を埋める銅を含む膜を形成する工程と、
前記銅を含む膜の形成後に熱処理を行う工程と、
を有し、
前記金属膜の膜厚を、
前記金属膜中における原子%で表したMn濃度xが、0原子%<x<30原子%の場合には、15nm以下に設定し、また
前記Mn濃度xが30原子%≦x≦100原子%の場合には、式y=465[原子%・nm]/xで与えられる膜厚y[nm]以下に設定することを特徴とする半導体装置の製造方法。
(付記17)
前記凹部を埋める銅を含む膜の形成工程は、前記凹部を埋めて前記銅を含む膜を電解メッキ法により形成する工程と、前記銅を含む膜の電解メッキ法による形成後に熱処理を、80〜120℃の温度で実行する工程とを特徴とする、請求項5〜9のうち、いずれか一項記載の半導体装置の製造方法。
(付記18)
前記熱処理工程は、60〜250秒実行されることを特徴とする付記15または17記載の半導体装置の製造方法。
12,14,16,22,24,26、82,84,86 層間絶縁膜
12B,16B,26B,82B,86B バリアメタル膜
12C,16C,22C,82C Cu配線パターン
12T、16T,22T,26T,82T,86T 配線溝
13,15,23,25、83,85 エッチングストッパ膜
14V,24V,84V ビアホール
16c1,16c,22c1,22c2,26c1,26c2,82c1,82c2 Cu領域
12M,16M,22M,26M,82M,86M Cu−Mn合金層
12Ox,16Ox,22Ox,26Ox,82Ox,86Ox 酸化物層
16V,26V Cuビアプラグ
26C1 Cuシード層
26C2 Cu電解メッキ層
26c1,26c2 Cu領域
27,87 キャップ層
40 半導体装置
41A 素子領域
41I 素子分離構造
41a,41b,41c 拡散領域
42A,42B,42C ゲート絶縁膜
43A,43B,43C ゲート電極
44,44A,44B,44C 絶縁膜
44V1〜44V2,48V1〜48V3,56V1〜56V2,60V ビアホール
45,47,49,51,53,57,59,61 エッチングストッパ膜
46,48,50,52,54,56,58,60 層間絶縁膜
46C1〜46C2,50C1〜50C3,54C1〜54C2,58C1〜58C3
Cu配線パターン
46T1〜46T2,50T1〜50T3,54T1〜54T2,58T1〜58T3,62T 配線溝
46V1〜46V2 タングステンプラグ
48V1〜48V3,54V1〜54V2,58V1〜58V3,62V Cuビアプラグ
46B1〜46B2,50B1〜50B3,54B1〜54B2,58B1〜58B3,62B バリアメタル膜
63 キャップ層
Claims (11)
- 半導体基板と、
前記半導体基板上方に形成された酸素を含む絶縁膜と、
前記絶縁膜に形成された凹部と、
前記凹部の内壁に形成された銅を含む第1の膜と、
前記第1の膜上方であって、前記凹部に埋め込まれた銅を含む第2の膜と、
前記第1の膜と前記第2の膜の間にマンガンを含む酸化層を有する半導体装置。 - 前記絶縁膜と前記第1の膜の間に拡散防止膜を有する請求項1記載の半導体装置。
- 前記拡散防止膜が、マンガンを含むことを特徴とする請求項1記載の半導体装置。
- 前記第1の膜の膜厚が1nm〜15nmの範囲であることを特徴とする請求項1記載の半導体装置。
- 半導体基板上に少なくともゲート電極とソース・ドレイン領域を有するトランジスタを形成する工程と、
前記半導体基板上方に酸素を含む絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内壁に銅とマンガンを含む金属膜を所定の膜厚に成膜する工程と、
前記金属膜上方であって、前記凹部を埋める銅を含む膜を形成する工程と、
前記銅を含む膜の形成後に熱処理をする工程と、を有することを特徴とする半導体装置
の製造方法。 - 前記絶縁膜と前記金属膜の間に拡散防止膜を形成する工程を含む請求項5記載の半導体装置の製造方法。
- 前記金属膜のMn濃度が、0.2原子%〜30原子%であり、かつ、膜厚が1nm〜15nmの範囲であることを特徴とする請求項5または6記載の半導体装置の製造方法。
- 前記金属膜のMn濃度が、0.2原子%〜100原子%、かつ、膜厚が1nm〜4.5nmであることを特徴とする請求項5または6記載の半導体装置の製造方法。
- 前記金属膜のMn濃度が、0.2原子%〜30原子%、かつ、前記金属膜を任意の膜厚を成膜後、エッチングにより15nm以下の膜厚にする工程を含むことを特徴とする請求項5記載の半導体装置の製造方法。
- 前記凹部を埋める銅を含む膜の形成工程は、前記凹部を埋めて前記銅を含む膜を電解メッキ法により形成する工程と、前記銅を含む膜の電解メッキ法による形成後に熱処理を、80〜120℃の温度で実行する工程とを特徴とする、請求項5〜9のうち、いずれか一項記載の半導体装置の製造方法。
- 半導体基板上にゲート電極とソース・ドレイン領域を有するトランジスタを形成する工程と、
前記半導体基板上方に酸素を含む絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内壁に銅とマンガンを含む金属膜を成膜する工程と、
前記金属膜上方であって、前記凹部を埋める銅を含む膜を形成する工程と、
前記銅を含む膜の形成後に熱処理を行う工程と、
を有し、
前記金属膜の膜厚を、
前記金属膜中における原子%で表したMn濃度xが、0原子%<x<30原子%の場合には、15nm以下に設定し、また
前記Mn濃度xが30原子%≦x≦100原子%の場合には、式y=465[原子%・nm]/xで与えられる膜厚y[nm]以下に設定することを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008163798A JP5309722B2 (ja) | 2007-11-14 | 2008-06-23 | 半導体装置およびその製造方法 |
TW097141351A TWI371844B (en) | 2007-11-14 | 2008-10-28 | Semiconductor device and method for manufacturing the same |
US12/267,970 US8168532B2 (en) | 2007-11-14 | 2008-11-10 | Method of manufacturing a multilayer interconnection structure in a semiconductor device |
KR1020080111995A KR101144219B1 (ko) | 2007-11-14 | 2008-11-12 | 반도체 장치 및 그 제조 방법 |
CN 200810176660 CN101436579B (zh) | 2007-11-14 | 2008-11-14 | 半导体器件及其制造方法 |
US13/434,360 US9559058B2 (en) | 2007-11-14 | 2012-03-29 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295778 | 2007-11-14 | ||
JP2007295778 | 2007-11-14 | ||
JP2008163798A JP5309722B2 (ja) | 2007-11-14 | 2008-06-23 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009141315A true JP2009141315A (ja) | 2009-06-25 |
JP5309722B2 JP5309722B2 (ja) | 2013-10-09 |
Family
ID=40710924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008163798A Expired - Fee Related JP5309722B2 (ja) | 2007-11-14 | 2008-06-23 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5309722B2 (ja) |
CN (1) | CN101436579B (ja) |
TW (1) | TWI371844B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011086825A (ja) * | 2009-10-16 | 2011-04-28 | Ulvac Japan Ltd | 銅薄膜形成方法及び銅薄膜付き基板 |
WO2013125449A1 (ja) * | 2012-02-22 | 2013-08-29 | 東京エレクトロン株式会社 | 半導体装置の製造方法、記憶媒体及び半導体装置 |
CN105385995A (zh) * | 2014-08-27 | 2016-03-09 | 日立金属株式会社 | 溅射靶材 |
CN107393834A (zh) * | 2016-05-12 | 2017-11-24 | 三星电子株式会社 | 内插器、半导体封装和制造内插器的方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI482712B (zh) * | 2009-07-27 | 2015-05-01 | Memjet Technology Ltd | 用於背側電連接之列印頭積體電路 |
CN103700619B (zh) * | 2013-12-17 | 2016-05-18 | 上海交通大学 | 铜互连电镀填充方法 |
CN113363152A (zh) * | 2020-03-06 | 2021-09-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
US11581258B2 (en) * | 2021-01-13 | 2023-02-14 | Nanya Technology Corporation | Semiconductor device structure with manganese-containing interconnect structure and method for forming the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080234A (ja) * | 2004-09-08 | 2006-03-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2006137237A1 (ja) * | 2005-06-22 | 2006-12-28 | Nec Corporation | 半導体装置及びその製造方法 |
JP2007109687A (ja) * | 2005-10-11 | 2007-04-26 | Sony Corp | 半導体装置の製造方法 |
-
2008
- 2008-06-23 JP JP2008163798A patent/JP5309722B2/ja not_active Expired - Fee Related
- 2008-10-28 TW TW097141351A patent/TWI371844B/zh not_active IP Right Cessation
- 2008-11-14 CN CN 200810176660 patent/CN101436579B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080234A (ja) * | 2004-09-08 | 2006-03-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2006137237A1 (ja) * | 2005-06-22 | 2006-12-28 | Nec Corporation | 半導体装置及びその製造方法 |
JP2007109687A (ja) * | 2005-10-11 | 2007-04-26 | Sony Corp | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011086825A (ja) * | 2009-10-16 | 2011-04-28 | Ulvac Japan Ltd | 銅薄膜形成方法及び銅薄膜付き基板 |
WO2013125449A1 (ja) * | 2012-02-22 | 2013-08-29 | 東京エレクトロン株式会社 | 半導体装置の製造方法、記憶媒体及び半導体装置 |
CN105385995A (zh) * | 2014-08-27 | 2016-03-09 | 日立金属株式会社 | 溅射靶材 |
CN107393834A (zh) * | 2016-05-12 | 2017-11-24 | 三星电子株式会社 | 内插器、半导体封装和制造内插器的方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI371844B (en) | 2012-09-01 |
CN101436579A (zh) | 2009-05-20 |
JP5309722B2 (ja) | 2013-10-09 |
CN101436579B (zh) | 2013-03-27 |
TW200929496A (en) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101144219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5309722B2 (ja) | 半導体装置およびその製造方法 | |
JP5343417B2 (ja) | 半導体装置およびその製造方法 | |
JP2007251164A (ja) | 相互接続構造体、半導体構造体および相互接続構造体の形成方法(相互接続用途のための耐酸化性シード層の形成) | |
US9875966B1 (en) | Method and structure of forming low resistance interconnects | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI423412B (zh) | 半導體裝置 | |
US10541199B2 (en) | BEOL integration with advanced interconnects | |
US11164778B2 (en) | Barrier-free vertical interconnect structure | |
JP5481989B2 (ja) | 半導体装置の製造方法 | |
US20190139821A1 (en) | Advanced beol interconnect architecture | |
US10665541B2 (en) | Biconvex low resistance metal wire | |
US20190237340A1 (en) | Self-formed liner for interconnect structures | |
US9859219B1 (en) | Copper wiring structures with copper titanium encapsulation | |
JP2008205177A (ja) | 半導体装置及びその製造方法 | |
US11004736B2 (en) | Integrated circuit having a single damascene wiring network | |
US10546815B2 (en) | Low resistance interconnect structure with partial seed enhancement liner | |
JP4173393B2 (ja) | 半導体装置の製造方法 | |
JPWO2002037558A1 (ja) | 半導体装置及びその製造方法 | |
JP2009094274A (ja) | 半導体装置の製造方法 | |
CN109216265B (zh) | 一种形成金属扩散阻挡层的方法 | |
JP2009170665A (ja) | 半導体装置および半導体装置の製造方法 | |
US8008708B2 (en) | Metal line of semiconductor device having a diffusion barrier and method for forming the same | |
JP2015133382A (ja) | 半導体装置の製造方法 | |
WO2018035120A1 (en) | Method of metal filling recessed features in a substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5309722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |