JP2003195356A - 液晶装置及び電子機器並びに投射型表示装置 - Google Patents
液晶装置及び電子機器並びに投射型表示装置Info
- Publication number
- JP2003195356A JP2003195356A JP2002323932A JP2002323932A JP2003195356A JP 2003195356 A JP2003195356 A JP 2003195356A JP 2002323932 A JP2002323932 A JP 2002323932A JP 2002323932 A JP2002323932 A JP 2002323932A JP 2003195356 A JP2003195356 A JP 2003195356A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- light
- crystal device
- substrate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス駆動方式の液晶装置に
おいて、プリチャージ回路、サンプリング回路等が有す
るＴＦＴの下側からの戻り光等に対する遮光性能を高
め、優れたスイッチング特性により高品質の画像表示を
行う。 【解決手段】 液晶装置（２００）は、一対の基板間に
挟持された液晶層（５０）と、基板にマトリクス状に設
けられた画素電極（１１）と、これをスイッチング制御
するＴＦＴ（３０）とを備える。このＴＦＴや、プリチ
ャージ回路（２０１）及びサンプリング回路（３０１）
のＴＦＴの下側には、遮光層が設けられている。
おいて、プリチャージ回路、サンプリング回路等が有す
るＴＦＴの下側からの戻り光等に対する遮光性能を高
め、優れたスイッチング特性により高品質の画像表示を
行う。 【解決手段】 液晶装置（２００）は、一対の基板間に
挟持された液晶層（５０）と、基板にマトリクス状に設
けられた画素電極（１１）と、これをスイッチング制御
するＴＦＴ（３０）とを備える。このＴＦＴや、プリチ
ャージ回路（２０１）及びサンプリング回路（３０１）
のＴＦＴの下側には、遮光層が設けられている。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下適宜、ＴＦＴと称す）駆動によるアクティブマト
リクス駆動方式の液晶装置及びこれを用いた電子機器の
技術分野に属し、特に、液晶プロジェクタ等に用いられ
る、ＴＦＴの下側に遮光層を設けた形式の液晶装置及び
これを用いた電子機器の技術分野に属する。
（以下適宜、ＴＦＴと称す）駆動によるアクティブマト
リクス駆動方式の液晶装置及びこれを用いた電子機器の
技術分野に属し、特に、液晶プロジェクタ等に用いられ
る、ＴＦＴの下側に遮光層を設けた形式の液晶装置及び
これを用いた電子機器の技術分野に属する。
【０００２】
【従来の技術】従来、この種の液晶装置が液晶プロジェ
クタ等にライトバルブとして用いられる場合には一般
に、液晶層を挟んでＴＦＴアレイ基板に対向配置される
対向基板の側から投射光が入射される。ここで、投射光
がＴＦＴのアモルファスシリコン膜やポリシリコン膜か
ら構成されたチャネル形成用の領域に入射すると、この
領域において光電変換効果により光電流が発生してしま
いＴＦＴのトランジスタ特性が劣化する。このため、対
向基板には、各ＴＦＴに夫々対向する位置に、Ｃｒ（ク
ロム）などの金属材料や樹脂ブラックなどから遮光層が
形成されるのが一般的である。
クタ等にライトバルブとして用いられる場合には一般
に、液晶層を挟んでＴＦＴアレイ基板に対向配置される
対向基板の側から投射光が入射される。ここで、投射光
がＴＦＴのアモルファスシリコン膜やポリシリコン膜か
ら構成されたチャネル形成用の領域に入射すると、この
領域において光電変換効果により光電流が発生してしま
いＴＦＴのトランジスタ特性が劣化する。このため、対
向基板には、各ＴＦＴに夫々対向する位置に、Ｃｒ（ク
ロム）などの金属材料や樹脂ブラックなどから遮光層が
形成されるのが一般的である。
【０００３】更に、この種の液晶装置においては、特に
トップゲート構造（即ち、ＴＦＴアレイ基板上において
ゲート電極がチャネルの上側に設けられた構造）を採る
正スタガ型又はコプラナー型のアモルファスシリコン又
はポリシリコンＴＦＴを用いる場合には、投射光の一部
が液晶プロジェクタ内の投射光学系により戻り光とし
て、ＴＦＴアレイ基板の側からＴＦＴのチャネルに入射
するのを防ぐ必要がある。同様に、投射光が通過する際
のＴＦＴアレイ基板の表面からの反射光や、更にカラー
用に複数の液晶装置を組み合わせて使用する場合の他の
液晶装置から出射した後に投射光学系を突き抜けてくる
投射光の一部が、戻り光としてＴＦＴアレイ基板の側か
らＴＦＴのチャネル領域に入射するのを防ぐ必要もあ
る。このために、特開平９−１２７４９７号公報、特公
平３−５２６１１号公報、特開平３−１２５１２３号公
報、特開平８−１７１１０１号公報等では、石英基板等
からなるＴＦＴアレイ基板上においてＴＦＴに対向する
位置（即ち、ＴＦＴの下側）にも、例えば不透明な高融
点金属から遮光層を形成した液晶装置を提案している。
トップゲート構造（即ち、ＴＦＴアレイ基板上において
ゲート電極がチャネルの上側に設けられた構造）を採る
正スタガ型又はコプラナー型のアモルファスシリコン又
はポリシリコンＴＦＴを用いる場合には、投射光の一部
が液晶プロジェクタ内の投射光学系により戻り光とし
て、ＴＦＴアレイ基板の側からＴＦＴのチャネルに入射
するのを防ぐ必要がある。同様に、投射光が通過する際
のＴＦＴアレイ基板の表面からの反射光や、更にカラー
用に複数の液晶装置を組み合わせて使用する場合の他の
液晶装置から出射した後に投射光学系を突き抜けてくる
投射光の一部が、戻り光としてＴＦＴアレイ基板の側か
らＴＦＴのチャネル領域に入射するのを防ぐ必要もあ
る。このために、特開平９−１２７４９７号公報、特公
平３−５２６１１号公報、特開平３−１２５１２３号公
報、特開平８−１７１１０１号公報等では、石英基板等
からなるＴＦＴアレイ基板上においてＴＦＴに対向する
位置（即ち、ＴＦＴの下側）にも、例えば不透明な高融
点金属から遮光層を形成した液晶装置を提案している。
【０００４】他方で、この種の液晶装置においては、走
査線駆動回路、データ線駆動回路、プリチャージ回路、
サンプリング回路、検査回路などのＴＦＴを構成要素と
する各種の周辺回路が、このようなＴＦＴアレイ基板の
上に設けられる場合がある。
査線駆動回路、データ線駆動回路、プリチャージ回路、
サンプリング回路、検査回路などのＴＦＴを構成要素と
する各種の周辺回路が、このようなＴＦＴアレイ基板の
上に設けられる場合がある。
【０００５】これらの周辺回路のうち、プリチャージ回
路は、コントラスト比の向上、データ線の電位レベルの
安定、表示画面上のラインむらの低減等を目的として、
データ線に対し、データ線駆動回路から供給される画像
信号に先行するタイミングで、プリチャージ信号（画像
補助信号）を供給することにより、画像信号をデータ線
に書き込む際の負荷を軽減する回路である。特に液晶を
交流駆動するために通常行われるデータ線の電圧極性を
所定周期で反転して駆動する所謂１Ｈ反転駆動方式にお
いては、プリチャージ信号をデータ線に予め書き込んで
おけば、画像信号をデータ線に書き込む際に必要な電気
量を顕著に少なくできる。例えば、特開平７−２９５５
２０号公報に、このようなプリチャージ回路の一例が開
示されている。
路は、コントラスト比の向上、データ線の電位レベルの
安定、表示画面上のラインむらの低減等を目的として、
データ線に対し、データ線駆動回路から供給される画像
信号に先行するタイミングで、プリチャージ信号（画像
補助信号）を供給することにより、画像信号をデータ線
に書き込む際の負荷を軽減する回路である。特に液晶を
交流駆動するために通常行われるデータ線の電圧極性を
所定周期で反転して駆動する所謂１Ｈ反転駆動方式にお
いては、プリチャージ信号をデータ線に予め書き込んで
おけば、画像信号をデータ線に書き込む際に必要な電気
量を顕著に少なくできる。例えば、特開平７−２９５５
２０号公報に、このようなプリチャージ回路の一例が開
示されている。
【０００６】サンプリング回路は、高周波数の画像信号
を各データ線に所定のタイミングで安定的に走査信号と
同期して供給するために、画像信号をサンプリングする
回路である。また、検査回路は、製造途中や出荷時の液
晶装置の品質、欠陥等を検査するための回路である。そ
の外にも、液晶表示における画質の向上、消費電力の低
減、コストの低減等の観点から、ＴＦＴ等を用いた各種
の周辺回路をＴＦＴアレイ基板上に設けることも可能で
ある。
を各データ線に所定のタイミングで安定的に走査信号と
同期して供給するために、画像信号をサンプリングする
回路である。また、検査回路は、製造途中や出荷時の液
晶装置の品質、欠陥等を検査するための回路である。そ
の外にも、液晶表示における画質の向上、消費電力の低
減、コストの低減等の観点から、ＴＦＴ等を用いた各種
の周辺回路をＴＦＴアレイ基板上に設けることも可能で
ある。
【０００７】ところで、この種の液晶装置内に封止され
た液晶に直流電圧を印加すると、液晶の劣化を招くこと
が知られている。このため一般には、液晶を直流駆動す
ることは行われておらず、各画素に対する画像信号を例
えば１フィールド毎などの所定周期で電圧極性反転する
ことにより、液晶を交流駆動するようにしている。しか
るに前述の周辺回路を、液晶に面する基板部分に設ける
と、周辺回路における直流電圧成分が大なり小なり液晶
に印加されてしまい、上記直流駆動した場合と同様に液
晶の劣化を招いてしまう。従って、これらの周辺回路を
液晶に面する基板部分に設けることは一般的ではない。
また、周辺回路を液晶に面する基板部分に設けること
は、有効表示面積を相対的に減じてしまう観点からも一
般的ではない。このため、これらの周辺回路は、プラス
チック等からなる遮光性のケースの内部に納められるＴ
ＦＴアレイ基板の周辺部分に設けられている。従って、
これらの周辺回路を構成するＴＦＴに対しては、前述の
画素電極を駆動するＴＦＴのように、投射光に対する遮
光層を対向基板側に設けたり、戻り光に対する遮光層を
ＴＦＴアレイ基板側に設けることはない。
た液晶に直流電圧を印加すると、液晶の劣化を招くこと
が知られている。このため一般には、液晶を直流駆動す
ることは行われておらず、各画素に対する画像信号を例
えば１フィールド毎などの所定周期で電圧極性反転する
ことにより、液晶を交流駆動するようにしている。しか
るに前述の周辺回路を、液晶に面する基板部分に設ける
と、周辺回路における直流電圧成分が大なり小なり液晶
に印加されてしまい、上記直流駆動した場合と同様に液
晶の劣化を招いてしまう。従って、これらの周辺回路を
液晶に面する基板部分に設けることは一般的ではない。
また、周辺回路を液晶に面する基板部分に設けること
は、有効表示面積を相対的に減じてしまう観点からも一
般的ではない。このため、これらの周辺回路は、プラス
チック等からなる遮光性のケースの内部に納められるＴ
ＦＴアレイ基板の周辺部分に設けられている。従って、
これらの周辺回路を構成するＴＦＴに対しては、前述の
画素電極を駆動するＴＦＴのように、投射光に対する遮
光層を対向基板側に設けたり、戻り光に対する遮光層を
ＴＦＴアレイ基板側に設けることはない。
【０００８】
【発明が解決しようとする課題】液晶装置においては、
周辺回路を加えた液晶モジュールのサイズが同じであれ
ば、マトリクス状に配置された複数の画素電極により規
定される画面表示領域、即ち液晶装置上で実際に液晶の
配向状態の変化により画像が表示される領域は、大きい
程よいという一般的な要請がある。
周辺回路を加えた液晶モジュールのサイズが同じであれ
ば、マトリクス状に配置された複数の画素電極により規
定される画面表示領域、即ち液晶装置上で実際に液晶の
配向状態の変化により画像が表示される領域は、大きい
程よいという一般的な要請がある。
【０００９】しかしながら、前述の周辺回路を遮光性の
ケースに納められた基板の周辺部分に設ける構成では、
必然的にこのケース部分の幅が増してしまい、上記一般
的な要請に答えることが出来ない。逆に、これらの周辺
回路を無理に、狭く細長い周辺部分に設けると、特定の
仕様に沿うようにこれら周辺回路を設計することが困難
になるという問題点がある。
ケースに納められた基板の周辺部分に設ける構成では、
必然的にこのケース部分の幅が増してしまい、上記一般
的な要請に答えることが出来ない。逆に、これらの周辺
回路を無理に、狭く細長い周辺部分に設けると、特定の
仕様に沿うようにこれら周辺回路を設計することが困難
になるという問題点がある。
【００１０】また、画面表示領域にある液晶に面する基
板部分に周辺回路を設けたのでは、周辺回路を構成する
ＴＦＴに対向基板側から投射光が入射したり、ＴＦＴア
レイ基板側から戻り光が入射してしまう。このため、光
電流が発生してＴＦＴのトランジスタ特性が劣化してし
まうという問題点がある。これに加えて、画面表示領域
にある液晶に面する基板部分に周辺回路を設けたので
は、有効表示面積の減少を招くと共に、直流電圧が周辺
回路から液晶に印加されるのを防ぐための特殊構成が必
要となるという問題点もある。
板部分に周辺回路を設けたのでは、周辺回路を構成する
ＴＦＴに対向基板側から投射光が入射したり、ＴＦＴア
レイ基板側から戻り光が入射してしまう。このため、光
電流が発生してＴＦＴのトランジスタ特性が劣化してし
まうという問題点がある。これに加えて、画面表示領域
にある液晶に面する基板部分に周辺回路を設けたので
は、有効表示面積の減少を招くと共に、直流電圧が周辺
回路から液晶に印加されるのを防ぐための特殊構成が必
要となるという問題点もある。
【００１１】本発明は上述した問題点に鑑みなされたも
のであり、プリチャージ回路、サンプリング回路、検査
回路等の周辺回路が有するＴＦＴ等のスイッチング素子
の下側からの戻り光等の光に対する遮光性能が高く、優
れたスイッチング特性により高品質の画像表示が可能な
液晶装置及び当該液晶装置を備えた電子機器を提供する
ことを課題とする。
のであり、プリチャージ回路、サンプリング回路、検査
回路等の周辺回路が有するＴＦＴ等のスイッチング素子
の下側からの戻り光等の光に対する遮光性能が高く、優
れたスイッチング特性により高品質の画像表示が可能な
液晶装置及び当該液晶装置を備えた電子機器を提供する
ことを課題とする。
【００１２】
【課題を解決するための手段】請求項１に記載の液晶装
置は上記課題を解決するために、一対の第１及び第２基
板との間に液晶が挟持されてなり、前記第１基板上に
は、複数の走査線と、前記複数の走査線に交差する複数
のデータ線と、前記複数の走査線とデータ線に接続され
た複数の第１スイッチング素子と、前記複数の第１スイ
ッチング素子に接続された複数の画素電極とを有し、複
数の第２スイッチング素子により画像信号をサンプリン
グして前記複数のデータ線に供給するサンプリング回路
と、複数の第３スイッチング素子により前記複数のデー
タ線に所定電圧レベルのプリチャージ信号を前記画像信
号に先行して夫々供給するプリチャージ回路とのうち少
なくとも一方の回路が前記第１基板に配置されており、
前記第１スイッチング素子並びに前記少なくとも一方の
回路が有する前記第２及び第３スイッチング素子のうち
の少なくとも一方の素子に夫々対向する位置において、
前記第１基板と前記第１スイッチング素子及び該一方の
素子との間に夫々設けられた遮光層を更に備えたことを
特徴とする。
置は上記課題を解決するために、一対の第１及び第２基
板との間に液晶が挟持されてなり、前記第１基板上に
は、複数の走査線と、前記複数の走査線に交差する複数
のデータ線と、前記複数の走査線とデータ線に接続され
た複数の第１スイッチング素子と、前記複数の第１スイ
ッチング素子に接続された複数の画素電極とを有し、複
数の第２スイッチング素子により画像信号をサンプリン
グして前記複数のデータ線に供給するサンプリング回路
と、複数の第３スイッチング素子により前記複数のデー
タ線に所定電圧レベルのプリチャージ信号を前記画像信
号に先行して夫々供給するプリチャージ回路とのうち少
なくとも一方の回路が前記第１基板に配置されており、
前記第１スイッチング素子並びに前記少なくとも一方の
回路が有する前記第２及び第３スイッチング素子のうち
の少なくとも一方の素子に夫々対向する位置において、
前記第１基板と前記第１スイッチング素子及び該一方の
素子との間に夫々設けられた遮光層を更に備えたことを
特徴とする。
【００１３】請求項１に記載の液晶装置によれば、サン
プリング回路は、例えばＴＦＴ等からなる複数の第２ス
イッチング素子により画像信号をサンプリングして複数
のデータ線に供給する。プリチャージ回路は、例えばＴ
ＦＴ等からなる複数の第３スイッチング素子により複数
のデータ線に所定電圧レベルのプリチャージ信号を画像
信号に先行して夫々供給する。これらのサンプリング回
路とプリチャージ回路とのうち少なくとも一方の回路
は、第１基板に設けられている。ここで、第１スイッチ
ング素子並びに該少なくとも一方の回路が有する第２及
び第３スイッチング素子のうちの少なくとも一方の素子
に夫々対向する位置には、遮光層が、第１基板と第１ス
イッチング素子及び該一方の素子との間に夫々設けられ
ている。従って、仮に第１基板の側から戻り光等が入射
しても、例えばＴＦＴ等からなる第１、第２及び第３ス
イッチング素子に入射する以前に、これらに対向する位
置に夫々形成された遮光層により、この戻り光等は遮光
される。このため、例えばＴＦＴ等からなる第１、第２
及び第３スイッチング素子において光電変換効果により
光電流が発生してスイッチング特性が劣化する事態は未
然に防止される。更にこのように、サンプリング回路や
プリチャージ回路についての遮光が施されているため、
これらの回路を従来のように遮光性のケースに入れられ
た第１基板の周辺部分に配置する必要性はなくなる。例
えば、これらの回路を第２基板に形成された遮光性の周
辺見切りに対向する第１基板部分に配置することもでき
る。
プリング回路は、例えばＴＦＴ等からなる複数の第２ス
イッチング素子により画像信号をサンプリングして複数
のデータ線に供給する。プリチャージ回路は、例えばＴ
ＦＴ等からなる複数の第３スイッチング素子により複数
のデータ線に所定電圧レベルのプリチャージ信号を画像
信号に先行して夫々供給する。これらのサンプリング回
路とプリチャージ回路とのうち少なくとも一方の回路
は、第１基板に設けられている。ここで、第１スイッチ
ング素子並びに該少なくとも一方の回路が有する第２及
び第３スイッチング素子のうちの少なくとも一方の素子
に夫々対向する位置には、遮光層が、第１基板と第１ス
イッチング素子及び該一方の素子との間に夫々設けられ
ている。従って、仮に第１基板の側から戻り光等が入射
しても、例えばＴＦＴ等からなる第１、第２及び第３ス
イッチング素子に入射する以前に、これらに対向する位
置に夫々形成された遮光層により、この戻り光等は遮光
される。このため、例えばＴＦＴ等からなる第１、第２
及び第３スイッチング素子において光電変換効果により
光電流が発生してスイッチング特性が劣化する事態は未
然に防止される。更にこのように、サンプリング回路や
プリチャージ回路についての遮光が施されているため、
これらの回路を従来のように遮光性のケースに入れられ
た第１基板の周辺部分に配置する必要性はなくなる。例
えば、これらの回路を第２基板に形成された遮光性の周
辺見切りに対向する第１基板部分に配置することもでき
る。
【００１４】請求項２に記載の液晶装置は上記課題を解
決するために請求項１に記載の液晶装置において、前記
第１、第２及び第３スイッチング素子のうち少なくとも
一つは、薄膜トランジスタからなり、前記遮光層上に絶
縁膜を介して形成された該薄膜トランジスタを構成する
半導体層を含むことを特徴とする。
決するために請求項１に記載の液晶装置において、前記
第１、第２及び第３スイッチング素子のうち少なくとも
一つは、薄膜トランジスタからなり、前記遮光層上に絶
縁膜を介して形成された該薄膜トランジスタを構成する
半導体層を含むことを特徴とする。
【００１５】請求項２に記載の液晶装置によれば、第
１、第２及び第３スイッチング素子のうち少なくとも一
つは、遮光層上に絶縁膜を介して形成された薄膜トラン
ジスタ（ＴＦＴ）を構成する半導体層を含むが、仮に第
１基板の側から戻り光等が入射しても、該半導体層に入
射する以前に、これに対向する位置に形成された遮光層
により、この戻り光等は遮光される。このため、該半導
体層において光電変換効果により光電流が発生して、Ｔ
ＦＴのトランジスタ特性が劣化する事態は未然に防止さ
れる。
１、第２及び第３スイッチング素子のうち少なくとも一
つは、遮光層上に絶縁膜を介して形成された薄膜トラン
ジスタ（ＴＦＴ）を構成する半導体層を含むが、仮に第
１基板の側から戻り光等が入射しても、該半導体層に入
射する以前に、これに対向する位置に形成された遮光層
により、この戻り光等は遮光される。このため、該半導
体層において光電変換効果により光電流が発生して、Ｔ
ＦＴのトランジスタ特性が劣化する事態は未然に防止さ
れる。
【００１６】請求項３に記載の液晶装置は上記課題を解
決するために請求項１又は２に記載の液晶装置におい
て、前記第１、第２及び第３スイッチング素子のうち少
なくとも一つは、ＬＤＤ構造の薄膜トランジスタからな
り、前記遮光層は少なくとも該薄膜トランジスタのチャ
ネル領域及びＬＤＤ領域に対向する位置に設けられてい
ることを特徴とする。
決するために請求項１又は２に記載の液晶装置におい
て、前記第１、第２及び第３スイッチング素子のうち少
なくとも一つは、ＬＤＤ構造の薄膜トランジスタからな
り、前記遮光層は少なくとも該薄膜トランジスタのチャ
ネル領域及びＬＤＤ領域に対向する位置に設けられてい
ることを特徴とする。
【００１７】請求項３に記載の液晶装置によれば、第
１、第２及び第３スイッチング素子のうち少なくとも一
つは、ＬＤＤ構造のＴＦＴからなるが、遮光層は少なく
とも該ＴＦＴのチャネル領域及びＬＤＤ領域に対向する
位置に設けられているので、仮に第１基板の側から戻り
光等が入射しても、該チャネル領域及びＬＤＤ領域に入
射する以前に、これらに対向する位置に形成された遮光
層により、この戻り光等は遮光される。このため、該チ
ャネル領域及びＬＤＤ領域において光電変換効果により
光電流が発生して、ＴＦＴのトランジスタ特性が劣化す
る事態は未然に防止される。
１、第２及び第３スイッチング素子のうち少なくとも一
つは、ＬＤＤ構造のＴＦＴからなるが、遮光層は少なく
とも該ＴＦＴのチャネル領域及びＬＤＤ領域に対向する
位置に設けられているので、仮に第１基板の側から戻り
光等が入射しても、該チャネル領域及びＬＤＤ領域に入
射する以前に、これらに対向する位置に形成された遮光
層により、この戻り光等は遮光される。このため、該チ
ャネル領域及びＬＤＤ領域において光電変換効果により
光電流が発生して、ＴＦＴのトランジスタ特性が劣化す
る事態は未然に防止される。
【００１８】請求項４に記載の液晶装置は上記課題を解
決するために請求項１から３のいずれか一項に記載の液
晶装置において、前記遮光層は全域に渡って同一の薄膜
形成工程により同一材料から形成されていることを特徴
とする。
決するために請求項１から３のいずれか一項に記載の液
晶装置において、前記遮光層は全域に渡って同一の薄膜
形成工程により同一材料から形成されていることを特徴
とする。
【００１９】請求項４に記載の液晶装置によれば、遮光
層は各種のスイッチング素子に対して設けられている
が、遮光層はその全域に渡って同一の薄膜形成工程によ
り同一材料から形成されている。即ちこの場合、当該液
晶装置の製造工程においては、各種のスイッチング素子
に対する遮光層を同一の工程により形成することが可能
となる。
層は各種のスイッチング素子に対して設けられている
が、遮光層はその全域に渡って同一の薄膜形成工程によ
り同一材料から形成されている。即ちこの場合、当該液
晶装置の製造工程においては、各種のスイッチング素子
に対する遮光層を同一の工程により形成することが可能
となる。
【００２０】請求項５に記載の液晶装置は上記課題を解
決するために請求項１から４のいずれか一項に記載の液
晶装置において、前記遮光層は、定電位源に接続されて
いることを特徴とする。
決するために請求項１から４のいずれか一項に記載の液
晶装置において、前記遮光層は、定電位源に接続されて
いることを特徴とする。
【００２１】請求項５に記載の液晶装置によれば、遮光
層は定電位源に接続されているので、遮光層は定電位と
される。従って、遮光層に対向配置されるＴＦＴ等のス
イッチング素子に対し遮光層の電位変動が悪影響を及ぼ
すことはない。
層は定電位源に接続されているので、遮光層は定電位と
される。従って、遮光層に対向配置されるＴＦＴ等のス
イッチング素子に対し遮光層の電位変動が悪影響を及ぼ
すことはない。
【００２２】請求項６に記載の液晶装置は上記課題を解
決するために請求項５に記載の液晶装置において、前記
定電位源の定電位は、接地電位に等しいことを特徴とす
る。
決するために請求項５に記載の液晶装置において、前記
定電位源の定電位は、接地電位に等しいことを特徴とす
る。
【００２３】請求項６に記載の液晶装置によれば、遮光
層は接地電位とされるので、遮光層に対向配置されるＴ
ＦＴ等のスイッチング素子に対し遮光層の電位変動が悪
影響を及ぼすことはない。
層は接地電位とされるので、遮光層に対向配置されるＴ
ＦＴ等のスイッチング素子に対し遮光層の電位変動が悪
影響を及ぼすことはない。
【００２４】請求項７に記載の液晶装置は上記課題を解
決するために請求項５に記載の液晶装置において、前記
第２基板の前記液晶に対面する側に設けられた対向電極
を更に備えており、前記定電位源の定電位は、前記対向
電極の電位に等しいことを特徴とする。
決するために請求項５に記載の液晶装置において、前記
第２基板の前記液晶に対面する側に設けられた対向電極
を更に備えており、前記定電位源の定電位は、前記対向
電極の電位に等しいことを特徴とする。
【００２５】請求項７に記載の液晶装置によれば、遮光
層は対向電極の電位とされるので、遮光層に対向配置さ
れるＴＦＴ等のスイッチング素子に対し遮光層の電位変
動が悪影響を及ぼすことはない。
層は対向電極の電位とされるので、遮光層に対向配置さ
れるＴＦＴ等のスイッチング素子に対し遮光層の電位変
動が悪影響を及ぼすことはない。
【００２６】請求項８に記載の液晶装置は上記課題を解
決するために請求項１から７のいずれか一項に記載の液
晶装置において、前記第１、第２及び第３スイッチング
素子のうち少なくとも一つは、Ｎチャネル型、Ｐチャネ
ル型及び相補型のうちのいずれか一つの型の薄膜トラン
ジスタからなることを特徴とする。
決するために請求項１から７のいずれか一項に記載の液
晶装置において、前記第１、第２及び第３スイッチング
素子のうち少なくとも一つは、Ｎチャネル型、Ｐチャネ
ル型及び相補型のうちのいずれか一つの型の薄膜トラン
ジスタからなることを特徴とする。
【００２７】請求項８に記載の液晶装置によれば、第
１、第２及び第３スイッチング素子のうち少なくとも一
つは、 Ｎチャネル型、Ｐチャネル型及び相補型のうち
のいずれか一つの型のＴＦＴからなるが、遮光層は少な
くとも該ＴＦＴに対向する位置に設けられているので、
仮に第１基板の側から戻り光等が入射しても、該ＴＦＴ
に入射する以前に、これに対向する位置に形成された遮
光層により、この戻り光等は遮光される。このため、該
ＴＦＴにおいて光電変換効果により光電流が発生して、
ＴＦＴのトランジスタ特性が劣化する事態は未然に防止
される。
１、第２及び第３スイッチング素子のうち少なくとも一
つは、 Ｎチャネル型、Ｐチャネル型及び相補型のうち
のいずれか一つの型のＴＦＴからなるが、遮光層は少な
くとも該ＴＦＴに対向する位置に設けられているので、
仮に第１基板の側から戻り光等が入射しても、該ＴＦＴ
に入射する以前に、これに対向する位置に形成された遮
光層により、この戻り光等は遮光される。このため、該
ＴＦＴにおいて光電変換効果により光電流が発生して、
ＴＦＴのトランジスタ特性が劣化する事態は未然に防止
される。
【００２８】請求項９に記載の液晶装置は上記課題を解
決するために請求項１から８のいずれか一項に記載の液
晶装置において、前記第１及び第２基板に平行な平面上
で前記複数の画素電極により規定される画面表示領域の
周囲において前記第１及び第２基板を貼り合わせて前記
液晶を包囲するシール部材と、前記平面上で前記シール
部材と前記画面表示領域との間において前記画面表示領
域の輪郭に沿って前記第２基板に形成された遮光性の周
辺見切りとを更に備えており、前記少なくとも一方の回
路は、前記周辺見切りに対向する位置に設けられたこと
を特徴とする。
決するために請求項１から８のいずれか一項に記載の液
晶装置において、前記第１及び第２基板に平行な平面上
で前記複数の画素電極により規定される画面表示領域の
周囲において前記第１及び第２基板を貼り合わせて前記
液晶を包囲するシール部材と、前記平面上で前記シール
部材と前記画面表示領域との間において前記画面表示領
域の輪郭に沿って前記第２基板に形成された遮光性の周
辺見切りとを更に備えており、前記少なくとも一方の回
路は、前記周辺見切りに対向する位置に設けられたこと
を特徴とする。
【００２９】請求項９に記載の液晶装置によれば、遮光
性の周辺見切りは、液晶を包囲するシール部材と画面表
示領域との間において画面表示領域の輪郭に沿って第２
基板に形成されている。ここで、サンプリング回路及び
プリチャージ回路のうち少なくとも一方の回路は、周辺
見切りに対向する位置に設けられているので、周辺見切
りという言わばデッドスペースの有効利用を図ることが
できる。この場合特に、周辺見切りは遮光性であるの
で、投射光等が第２基板の側から入射しても、これらの
サンプリング回路やプリチャージ回路が有するスイッチ
ング素子に入射する以前に、周辺見切りにより、この投
射光等は遮光される。従って、投射光等に起因して、ス
イッチング素子において光電変換効果により光電流が発
生してスイッチング特性が劣化する不都合はない。この
ように周辺見切りに対向する位置にサンプリング回路や
プリチャージ回路を配置すると、第２基板側からの光に
対する遮光を施す必要がないので大変有利である。
性の周辺見切りは、液晶を包囲するシール部材と画面表
示領域との間において画面表示領域の輪郭に沿って第２
基板に形成されている。ここで、サンプリング回路及び
プリチャージ回路のうち少なくとも一方の回路は、周辺
見切りに対向する位置に設けられているので、周辺見切
りという言わばデッドスペースの有効利用を図ることが
できる。この場合特に、周辺見切りは遮光性であるの
で、投射光等が第２基板の側から入射しても、これらの
サンプリング回路やプリチャージ回路が有するスイッチ
ング素子に入射する以前に、周辺見切りにより、この投
射光等は遮光される。従って、投射光等に起因して、ス
イッチング素子において光電変換効果により光電流が発
生してスイッチング特性が劣化する不都合はない。この
ように周辺見切りに対向する位置にサンプリング回路や
プリチャージ回路を配置すると、第２基板側からの光に
対する遮光を施す必要がないので大変有利である。
【００３０】請求項１０に記載の液晶装置は上記課題を
解決するために請求項１から９のいずれか一項に記載の
液晶装置において、前記プリチャージ回路が設けられて
おり、前記複数のデータ線は、前記データ線の一方側か
ら前記画像信号が供給されると共に、他方側から前記プ
リチャージ信号が供給されることを特徴とする。
解決するために請求項１から９のいずれか一項に記載の
液晶装置において、前記プリチャージ回路が設けられて
おり、前記複数のデータ線は、前記データ線の一方側か
ら前記画像信号が供給されると共に、他方側から前記プ
リチャージ信号が供給されることを特徴とする。
【００３１】請求項１０に記載の液晶装置によれば、複
数のデータ線は、前記データ線の一方側から画像信号が
供給され、前記データ線の他方側からプリチャージ信号
が供給される。従って、プリチャージ回路を、画像信号
を供給するためのデータ線駆動回路、サンプリング回路
等と画面表示領域を挟んで反対の側に設けることができ
る。
数のデータ線は、前記データ線の一方側から画像信号が
供給され、前記データ線の他方側からプリチャージ信号
が供給される。従って、プリチャージ回路を、画像信号
を供給するためのデータ線駆動回路、サンプリング回路
等と画面表示領域を挟んで反対の側に設けることができ
る。
【００３２】請求項１１に記載の液晶装置は上記課題を
解決するために請求項１から１０のいずれか一項に記載
の液晶装置において、当該液晶装置に対し所定の検査を
行うための第４スイッチング素子を含む検査回路が前記
第１基板に更に設けられており、前記遮光層は、前記第
４スイッチング素子に対向する位置において前記第１基
板と前記第４スイッチング素子との間に更に設けられた
ことを特徴とする。
解決するために請求項１から１０のいずれか一項に記載
の液晶装置において、当該液晶装置に対し所定の検査を
行うための第４スイッチング素子を含む検査回路が前記
第１基板に更に設けられており、前記遮光層は、前記第
４スイッチング素子に対向する位置において前記第１基
板と前記第４スイッチング素子との間に更に設けられた
ことを特徴とする。
【００３３】請求項１１に記載の液晶装置によれば、検
査回路が有する第４スイッチング素子に対向する位置に
は、遮光層が、第１基板と該第４スイッチング素子との
間に設けられている。従って、仮に第１基板の側から戻
り光等が入射しても、例えばＴＦＴ等からなる第４スイ
ッチング素子に入射する以前に、これに対向する位置に
夫々形成された遮光層により、この戻り光等は遮光され
る。このため、例えばＴＦＴ等からなる第４スイッチン
グ素子において光電変換効果により光電流が発生し、ス
イッチング特性が劣化する事態は未然に防止される。更
にこのように、検査回路についての遮光が施されている
ため、例えば第２基板に形成された遮光性の周辺見切り
に対向する第１基板部分に配置することもできる。
査回路が有する第４スイッチング素子に対向する位置に
は、遮光層が、第１基板と該第４スイッチング素子との
間に設けられている。従って、仮に第１基板の側から戻
り光等が入射しても、例えばＴＦＴ等からなる第４スイ
ッチング素子に入射する以前に、これに対向する位置に
夫々形成された遮光層により、この戻り光等は遮光され
る。このため、例えばＴＦＴ等からなる第４スイッチン
グ素子において光電変換効果により光電流が発生し、ス
イッチング特性が劣化する事態は未然に防止される。更
にこのように、検査回路についての遮光が施されている
ため、例えば第２基板に形成された遮光性の周辺見切り
に対向する第１基板部分に配置することもできる。
【００３４】請求項１２に記載の液晶装置は上記課題を
解決するために請求項１に記載の液晶装置において、前
記少なくとも一方の回路に代えて、当該液晶装置を動作
させるための電圧保持用の第５スイッチング素子を含む
周辺回路が前記第１基板に設けられており、前記遮光層
は、前記第５スイッチング素子に対向する位置において
前記第１基板と前記第５スイッチング素子との間に設け
られたことを特徴とする。
解決するために請求項１に記載の液晶装置において、前
記少なくとも一方の回路に代えて、当該液晶装置を動作
させるための電圧保持用の第５スイッチング素子を含む
周辺回路が前記第１基板に設けられており、前記遮光層
は、前記第５スイッチング素子に対向する位置において
前記第１基板と前記第５スイッチング素子との間に設け
られたことを特徴とする。
【００３５】請求項１２に記載の液晶装置によれば、周
辺回路が有する第５スイッチング素子に対向する位置に
は、遮光層が、第１基板と該第５スイッチング素子との
間に設けられている。従って、仮に第１基板の側から戻
り光等が入射しても、例えばＴＦＴ等からなる第５スイ
ッチング素子に入射する以前に、これに対向する位置に
夫々形成された遮光層により、この戻り光等は遮光され
る。このため、例えばＴＦＴ等からなる第５スイッチン
グ素子において光電変換効果により光電流が発生してス
イッチング特性が劣化して保持電圧が変化してしまう事
態は未然に防止される。更にこのように、周辺回路につ
いての遮光が施されているため、例えば第２基板に形成
された遮光性の周辺見切りに対向する第１基板部分に配
置することもできる。
辺回路が有する第５スイッチング素子に対向する位置に
は、遮光層が、第１基板と該第５スイッチング素子との
間に設けられている。従って、仮に第１基板の側から戻
り光等が入射しても、例えばＴＦＴ等からなる第５スイ
ッチング素子に入射する以前に、これに対向する位置に
夫々形成された遮光層により、この戻り光等は遮光され
る。このため、例えばＴＦＴ等からなる第５スイッチン
グ素子において光電変換効果により光電流が発生してス
イッチング特性が劣化して保持電圧が変化してしまう事
態は未然に防止される。更にこのように、周辺回路につ
いての遮光が施されているため、例えば第２基板に形成
された遮光性の周辺見切りに対向する第１基板部分に配
置することもできる。
【００３６】請求項１３に記載の電子機器は上記課題を
解決するために請求項１から１２に記載の液晶装置を備
えたことを特徴とする。
解決するために請求項１から１２に記載の液晶装置を備
えたことを特徴とする。
【００３７】請求項１３に記載の電子機器によれば、電
子機器は、上述した本願発明の液晶装置を備えており、
戻り光等に対する遮光性能が高く優れたスイッチング特
性を持つスイッチング素子により各種の動作が行われる
ので、高品位の画像表示が可能となる。
子機器は、上述した本願発明の液晶装置を備えており、
戻り光等に対する遮光性能が高く優れたスイッチング特
性を持つスイッチング素子により各種の動作が行われる
ので、高品位の画像表示が可能となる。
【００３８】請求項１４に記載の投射型表示装置は、光
源と、該光源から出射される光が入射されて画像情報に
対応した変調を施す液晶ライトバルブと、前記液晶ライ
トバルブにより変調された光を投射する投射手段とを有
する投射型表示装置において、前記液晶ライトバルブ
は、光の入射側に配置された第１基板及び出射側に配置
された第２基板との間に液晶が挟持された液晶装置と、
前記第１基板の外側に配置された第１偏光手段と、前記
第２基板の外側に配置された第２偏光手段とからなり、
前記第２基板上には、複数の走査線と、前記複数の走査
線に交差する複数のデータ線と、前記複数の走査線とデ
ータ線に接続された複数の第１薄膜トランジスタと、前
記複数の第１薄膜トランジスタに接続された複数の画素
電極とを有し、前記第２基板と前記第１薄膜トランジス
タとの間には前記第１薄膜トランジスタの少なくともチ
ャネル領域に対応して遮光層が配置されてなり、前記第
２偏光手段と前記液晶装置との間には空間が形成されて
なることを特徴とする。
源と、該光源から出射される光が入射されて画像情報に
対応した変調を施す液晶ライトバルブと、前記液晶ライ
トバルブにより変調された光を投射する投射手段とを有
する投射型表示装置において、前記液晶ライトバルブ
は、光の入射側に配置された第１基板及び出射側に配置
された第２基板との間に液晶が挟持された液晶装置と、
前記第１基板の外側に配置された第１偏光手段と、前記
第２基板の外側に配置された第２偏光手段とからなり、
前記第２基板上には、複数の走査線と、前記複数の走査
線に交差する複数のデータ線と、前記複数の走査線とデ
ータ線に接続された複数の第１薄膜トランジスタと、前
記複数の第１薄膜トランジスタに接続された複数の画素
電極とを有し、前記第２基板と前記第１薄膜トランジス
タとの間には前記第１薄膜トランジスタの少なくともチ
ャネル領域に対応して遮光層が配置されてなり、前記第
２偏光手段と前記液晶装置との間には空間が形成されて
なることを特徴とする。
【００３９】請求項１４に記載の投射型表示装置によれ
ば、第２基板と第１薄膜トランジスタとの間に遮光層を
形成することにより、戻り光によるリーク電流を防ぐこ
とができる。また戻り光による液晶ライトバルブへの影
響を防ぐことができるため、従来のように反射防止膜付
き偏光手段を液晶装置に貼り付けなくても良い。従って
第２偏光手段を液晶装置に貼り付けることなく、離間形
成が可能であるため、液晶ライトバルブの温度上昇を防
止することができる。
ば、第２基板と第１薄膜トランジスタとの間に遮光層を
形成することにより、戻り光によるリーク電流を防ぐこ
とができる。また戻り光による液晶ライトバルブへの影
響を防ぐことができるため、従来のように反射防止膜付
き偏光手段を液晶装置に貼り付けなくても良い。従って
第２偏光手段を液晶装置に貼り付けることなく、離間形
成が可能であるため、液晶ライトバルブの温度上昇を防
止することができる。
【００４０】請求項１５に記載の投射型表示装置は、光
源と、該光源から出射される光束を少なくとも２色の色
光束に分離する色分離手段と、前記色分離手段によって
分離された各色の光束に対して画像情報に対応した変調
を施す液晶ライトバルブと、前記液晶ライトバルブによ
り変調された光を合成する合成手段と、前記合成手段か
ら出射された合成光束を投射する投射手段とを有する投
射型表示装置において、前記液晶ライトバルブは、光の
入射側に配置された第１基板及び光の出射側に配置され
た第２基板との間に液晶が挟持されてなる液晶装置と、
前記第１基板の外側に配置された第１偏光手段と、前記
第２基板の外側に配置された第２偏光手段とを有し、前
記第２基板上には、複数の走査線と、前記複数の走査線
に交差する複数のデータ線と、前記複数の走査線とデー
タ線に接続された複数の第１薄膜トランジスタと、前記
複数の第１薄膜トランジスタに接続された複数の画素電
極とを有し、前記第２基板と前記第１薄膜トランジスタ
との間には前記第１薄膜トランジスタの少なくともチャ
ネル領域に対応して遮光層が配置されてなり、前記第２
偏光手段は、前記合成手段に貼りつけられていることを
特徴とする。
源と、該光源から出射される光束を少なくとも２色の色
光束に分離する色分離手段と、前記色分離手段によって
分離された各色の光束に対して画像情報に対応した変調
を施す液晶ライトバルブと、前記液晶ライトバルブによ
り変調された光を合成する合成手段と、前記合成手段か
ら出射された合成光束を投射する投射手段とを有する投
射型表示装置において、前記液晶ライトバルブは、光の
入射側に配置された第１基板及び光の出射側に配置され
た第２基板との間に液晶が挟持されてなる液晶装置と、
前記第１基板の外側に配置された第１偏光手段と、前記
第２基板の外側に配置された第２偏光手段とを有し、前
記第２基板上には、複数の走査線と、前記複数の走査線
に交差する複数のデータ線と、前記複数の走査線とデー
タ線に接続された複数の第１薄膜トランジスタと、前記
複数の第１薄膜トランジスタに接続された複数の画素電
極とを有し、前記第２基板と前記第１薄膜トランジスタ
との間には前記第１薄膜トランジスタの少なくともチャ
ネル領域に対応して遮光層が配置されてなり、前記第２
偏光手段は、前記合成手段に貼りつけられていることを
特徴とする。
【００４１】請求項１５に記載の投射型表示装置によれ
ば、第２偏光手段が合成手段に貼り付けられているた
め、液晶装置と第２偏光手段との間には空間が形成され
る。従って、液晶装置の温度上昇を避けることができ、
液晶ライトバルブの誤動作を防ぐことができる。
ば、第２偏光手段が合成手段に貼り付けられているた
め、液晶装置と第２偏光手段との間には空間が形成され
る。従って、液晶装置の温度上昇を避けることができ、
液晶ライトバルブの誤動作を防ぐことができる。
【００４２】請求項１６に記載の投射型表示装置は、請
求項１５に記載の投射型表示装置において、前記合成手
段がプリズムユニットからなることを特徴とする。
求項１５に記載の投射型表示装置において、前記合成手
段がプリズムユニットからなることを特徴とする。
【００４３】請求項１６に記載の投射型表示装置によれ
ば、前記合成手段がプリズムユニットからなり、第２偏
光手段はプリズムユニットに貼り付けられている。プリ
ズムユニットは熱容量が大きいため、第２偏光手段の熱
容量をプリズムユニットで吸収することができ、液晶ラ
イトバルブの温度上昇を防ぐために効果的である。
ば、前記合成手段がプリズムユニットからなり、第２偏
光手段はプリズムユニットに貼り付けられている。プリ
ズムユニットは熱容量が大きいため、第２偏光手段の熱
容量をプリズムユニットで吸収することができ、液晶ラ
イトバルブの温度上昇を防ぐために効果的である。
【００４４】請求項１７に記載の投射型表示装置は、請
求項１５又は請求項１６に記載の投射型表示装置におい
て、前記液晶装置と、前記第２偏光手段との間に冷風を
送る冷却手段を更に備えたことを特徴とする。
求項１５又は請求項１６に記載の投射型表示装置におい
て、前記液晶装置と、前記第２偏光手段との間に冷風を
送る冷却手段を更に備えたことを特徴とする。
【００４５】請求項１７に記載の投射型表示装置によれ
ば、例えば合成手段の上側あるいは下側の一方に冷却手
段を設け、冷却手段から液晶装置と偏光手段との間に冷
風を送ることにより、液晶ライトバルブの温度上昇をさ
らに防ぐことができ、液晶ライトバルブの誤動作を防ぐ
ことができる。
ば、例えば合成手段の上側あるいは下側の一方に冷却手
段を設け、冷却手段から液晶装置と偏光手段との間に冷
風を送ることにより、液晶ライトバルブの温度上昇をさ
らに防ぐことができ、液晶ライトバルブの誤動作を防ぐ
ことができる。
【００４６】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。
に説明する実施の形態から明らかにする。
【００４７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００４８】（液晶装置の構成）液晶装置の実施の形態
の構成について図１から図５に基づいて説明する。
の構成について図１から図５に基づいて説明する。
【００４９】先ず、液晶装置の全体構成について、図１
から図３を参照して説明する。図１は、液晶装置の実施
の形態におけるＴＦＴアレイ基板上に設けられた各種配
線、周辺回路等の構成を示すブロック図であり、図２
は、ＴＦＴアレイ基板をその上に形成された各構成要素
と共に対向基板の側から見た平面図であり、図３は、対
向基板を含めて示す図２のＨ−Ｈ’断面図である。
から図３を参照して説明する。図１は、液晶装置の実施
の形態におけるＴＦＴアレイ基板上に設けられた各種配
線、周辺回路等の構成を示すブロック図であり、図２
は、ＴＦＴアレイ基板をその上に形成された各構成要素
と共に対向基板の側から見た平面図であり、図３は、対
向基板を含めて示す図２のＨ−Ｈ’断面図である。
【００５０】図１において、液晶装置２００は、例えば
石英基板、ハードガラス、シリコン基板等からなるＴＦ
Ｔアレイ基板１を備えている。ＴＦＴアレイ基板１上に
は、マトリクス状に設けられた複数の画素電極１１と、
Ｘ方向に複数配列されており夫々がＹ方向に沿って伸び
るデータ線３５と、Ｙ方向に複数配列されており夫々が
Ｘ方向に沿って伸びる走査線３１と、各データ線３５と
画素電極１１との間に夫々介在すると共に該間における
導通状態及び非導通状態を、走査線３１を介して夫々供
給される走査信号に応じて夫々制御するスイッチング素
子の一例としての複数のＴＦＴ３０とが形成されてい
る。またＴＦＴアレイ基板１上には、後述の蓄積容量
（図６参照）のための配線である容量線３１’（第２蓄
積容量電極）が、走査線３１と平行に形成されている。
石英基板、ハードガラス、シリコン基板等からなるＴＦ
Ｔアレイ基板１を備えている。ＴＦＴアレイ基板１上に
は、マトリクス状に設けられた複数の画素電極１１と、
Ｘ方向に複数配列されており夫々がＹ方向に沿って伸び
るデータ線３５と、Ｙ方向に複数配列されており夫々が
Ｘ方向に沿って伸びる走査線３１と、各データ線３５と
画素電極１１との間に夫々介在すると共に該間における
導通状態及び非導通状態を、走査線３１を介して夫々供
給される走査信号に応じて夫々制御するスイッチング素
子の一例としての複数のＴＦＴ３０とが形成されてい
る。またＴＦＴアレイ基板１上には、後述の蓄積容量
（図６参照）のための配線である容量線３１’（第２蓄
積容量電極）が、走査線３１と平行に形成されている。
【００５１】ＴＦＴアレイ基板１上には更に、複数のデ
ータ線３５に所定電圧レベルのプリチャージ信号を画像
信号に先行して夫々供給するプリチャージ回路２０１
と、画像信号をサンプリングして複数のデータ線３５に
夫々供給するサンプリング回路３０１と、データ線駆動
回路１０１と、走査線駆動回路１０４とが形成されてい
る。
ータ線３５に所定電圧レベルのプリチャージ信号を画像
信号に先行して夫々供給するプリチャージ回路２０１
と、画像信号をサンプリングして複数のデータ線３５に
夫々供給するサンプリング回路３０１と、データ線駆動
回路１０１と、走査線駆動回路１０４とが形成されてい
る。
【００５２】走査線駆動回路１０４は、外部制御回路か
ら供給される電源、基準クロック等に基づいて、所定タ
イミングで走査線３１に走査信号をパルス的に線順次で
印加する。
ら供給される電源、基準クロック等に基づいて、所定タ
イミングで走査線３１に走査信号をパルス的に線順次で
印加する。
【００５３】データ線駆動回路１０１は、外部制御回路
から供給される電源、基準クロック信号等に基づいて、
走査線駆動回路１０４が走査信号を印加するタイミング
に合わせて、たとえば６つの画像信号線３０４夫々につ
いて、データ線３５毎にサンプリング回路駆動信号をサ
ンプリング回路３０１にサンプリング回路駆動信号線３
０６を介して所定タイミングで順次供給する。
から供給される電源、基準クロック信号等に基づいて、
走査線駆動回路１０４が走査信号を印加するタイミング
に合わせて、たとえば６つの画像信号線３０４夫々につ
いて、データ線３５毎にサンプリング回路駆動信号をサ
ンプリング回路３０１にサンプリング回路駆動信号線３
０６を介して所定タイミングで順次供給する。
【００５４】プリチャージ回路２０１は、ＴＦＴ２０２
を各データ線３５毎に備えており、プリチャージ信号線
２０４がＴＦＴ２０２のソース電極に接続されており、
プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲ
ート電極に接続されている。そして、プリチャージ信号
線２０４を介して、外部電源からプリチャージ信号（Ｎ
ＲＳ）を書き込むために必要な所定電圧の電源が供給さ
れ、プリチャージ回路駆動信号線２０６を介して、各デ
ータ線３５について画像信号（ＶＩＤ１〜ＶＩＤ６）に
先行するタイミングでプリチャージ信号を書き込むよう
に、外部制御回路からプリチャージ回路駆動信号（ＮＲ
Ｇ）が供給される。プリチャージ回路２０１は、好まし
くは中間階調レベルの画素データに相当するプリチャー
ジ信号（画像補助信号）を供給する。
を各データ線３５毎に備えており、プリチャージ信号線
２０４がＴＦＴ２０２のソース電極に接続されており、
プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲ
ート電極に接続されている。そして、プリチャージ信号
線２０４を介して、外部電源からプリチャージ信号（Ｎ
ＲＳ）を書き込むために必要な所定電圧の電源が供給さ
れ、プリチャージ回路駆動信号線２０６を介して、各デ
ータ線３５について画像信号（ＶＩＤ１〜ＶＩＤ６）に
先行するタイミングでプリチャージ信号を書き込むよう
に、外部制御回路からプリチャージ回路駆動信号（ＮＲ
Ｇ）が供給される。プリチャージ回路２０１は、好まし
くは中間階調レベルの画素データに相当するプリチャー
ジ信号（画像補助信号）を供給する。
【００５５】サンプリング回路３０１は、ＴＦＴ３０２
を各データ線３５毎に備えており、画像信号線３０４が
ＴＦＴ３０２のソース電極に接続されており、サンプリ
ング回路駆動信号線３０６がＴＦＴ３０２のゲート電極
に接続されている。そして、画像信号線３０４を介し
て、６つのパラレルな画像信号（ＶＩＤ１〜ＶＩＤ６）
が入力されると、これらの画像信号（ＶＩＤ１〜ＶＩＤ
６）をサンプリングする。また、サンプリング回路駆動
信号線３０６を介して、データ線駆動回路１０１からサ
ンプリング回路駆動信号が入力されると、６つの画像信
号線３０４夫々についてサンプリングされた画像信号
を、データ線３に順次印加する。即ち、データ線駆動回
路１０１とサンプリング回路３０１とは、画像信号線３
０４から入力された６相展開されたパラレルな画像信号
（ＶＩＤ１〜ＶＩＤ６）をデータ線３５に供給するよう
に構成されている。本実施の形態ではデータ線３５を１
本毎に順次選択していく方式を述べたが、例えば、隣接
する６つのデータ線３５に接続されるサンプリング回路
３０１を同時に選択し、６つのデータ線３５からなるグ
ループ毎に順次転送していく方式でもよい。データ線３
５の選択は、相隣接する２、３、…、５本或いは７本以
上を同時に選択してもよい。また、データ線３５に供給
される画像信号の相展開数は６相のみならず、サンプリ
ング回路３０１を構成するＴＦＴ３０２の書き込み特性
が良ければ、５相以下でもよいし、画像信号のドット周
波数が高ければ、７相以上に増やしてもよい。この際、
少なくとも画像信号の相展開数だけ画像画像入力信号線
が必要なことは言うまでもない。
を各データ線３５毎に備えており、画像信号線３０４が
ＴＦＴ３０２のソース電極に接続されており、サンプリ
ング回路駆動信号線３０６がＴＦＴ３０２のゲート電極
に接続されている。そして、画像信号線３０４を介し
て、６つのパラレルな画像信号（ＶＩＤ１〜ＶＩＤ６）
が入力されると、これらの画像信号（ＶＩＤ１〜ＶＩＤ
６）をサンプリングする。また、サンプリング回路駆動
信号線３０６を介して、データ線駆動回路１０１からサ
ンプリング回路駆動信号が入力されると、６つの画像信
号線３０４夫々についてサンプリングされた画像信号
を、データ線３に順次印加する。即ち、データ線駆動回
路１０１とサンプリング回路３０１とは、画像信号線３
０４から入力された６相展開されたパラレルな画像信号
（ＶＩＤ１〜ＶＩＤ６）をデータ線３５に供給するよう
に構成されている。本実施の形態ではデータ線３５を１
本毎に順次選択していく方式を述べたが、例えば、隣接
する６つのデータ線３５に接続されるサンプリング回路
３０１を同時に選択し、６つのデータ線３５からなるグ
ループ毎に順次転送していく方式でもよい。データ線３
５の選択は、相隣接する２、３、…、５本或いは７本以
上を同時に選択してもよい。また、データ線３５に供給
される画像信号の相展開数は６相のみならず、サンプリ
ング回路３０１を構成するＴＦＴ３０２の書き込み特性
が良ければ、５相以下でもよいし、画像信号のドット周
波数が高ければ、７相以上に増やしてもよい。この際、
少なくとも画像信号の相展開数だけ画像画像入力信号線
が必要なことは言うまでもない。
【００５６】本実施の形態では特に、各画素に設けられ
たＴＦＴ３０、プリチャージ回路２０１が有するＴＦＴ
２０２及びサンプリング回路３０１が有するＴＦＴ３０
２の下側には夫々遮光層３（後述する）が設けられてい
る。従って、仮にＴＦＴアレイ基板１の側から戻り光等
が入射しても、ＴＦＴ３０、２０２及び３０２に入射す
る以前に、これらに対向する位置に夫々形成された遮光
層３により、この戻り光等は遮光される。このため、Ｔ
ＦＴ３０、２０２及び３０２において光電変換効果によ
り光電流が発生してトランジスタ特性が劣化する事態は
未然に防止され、フリッカーやクロストーク等の画質品
位を著しく損なう不良は発生しない。尚、遮光層３の具
体的な層構成については後述する。
たＴＦＴ３０、プリチャージ回路２０１が有するＴＦＴ
２０２及びサンプリング回路３０１が有するＴＦＴ３０
２の下側には夫々遮光層３（後述する）が設けられてい
る。従って、仮にＴＦＴアレイ基板１の側から戻り光等
が入射しても、ＴＦＴ３０、２０２及び３０２に入射す
る以前に、これらに対向する位置に夫々形成された遮光
層３により、この戻り光等は遮光される。このため、Ｔ
ＦＴ３０、２０２及び３０２において光電変換効果によ
り光電流が発生してトランジスタ特性が劣化する事態は
未然に防止され、フリッカーやクロストーク等の画質品
位を著しく損なう不良は発生しない。尚、遮光層３の具
体的な層構成については後述する。
【００５７】また、本実施の形態ではＴＦＴ３０、２０
２及び３０２の少なくともチャネル領域下に形成された
遮光層３は、接地電位のような定電位線と電気的に接続
するようにする。これは、ＴＦＴ３０、２０２及び３０
２の各端子間に不安定な電位差が生じることにより起こ
るトランジスタ特性の変化を防ぐためである。定電位線
としては、例えば、データ線駆動回路１０１や走査線駆
動回路１０４等に供給される正電位或いは負電位の電源
や、対向基板２に対向電極電位を供給する配線と電気的
に接続してもよい。図１に示すように、走査線駆動回路
１０４の負電位の電源等から延設された定電位線５０１
は、画面表示領域の周辺で遮光層３に電気的に接続され
ている。また、画素の蓄積容量を形成するための容量線
３１’へ供給する定電位線５０１と共用してもよい。こ
のような構成を採れば、引き回し配線が１本で済むた
め、周辺回路を作り込むスペースが広がったり、液晶装
置を小型化する際に有利である。また、専用の外部入力
端子を必要としないので、スペースに余裕ができ、実装
部材のコストダウンが図れる。但し、専用の外部入力端
子と配線を設けて、定電位を供給してもよいことは言う
までもない。
２及び３０２の少なくともチャネル領域下に形成された
遮光層３は、接地電位のような定電位線と電気的に接続
するようにする。これは、ＴＦＴ３０、２０２及び３０
２の各端子間に不安定な電位差が生じることにより起こ
るトランジスタ特性の変化を防ぐためである。定電位線
としては、例えば、データ線駆動回路１０１や走査線駆
動回路１０４等に供給される正電位或いは負電位の電源
や、対向基板２に対向電極電位を供給する配線と電気的
に接続してもよい。図１に示すように、走査線駆動回路
１０４の負電位の電源等から延設された定電位線５０１
は、画面表示領域の周辺で遮光層３に電気的に接続され
ている。また、画素の蓄積容量を形成するための容量線
３１’へ供給する定電位線５０１と共用してもよい。こ
のような構成を採れば、引き回し配線が１本で済むた
め、周辺回路を作り込むスペースが広がったり、液晶装
置を小型化する際に有利である。また、専用の外部入力
端子を必要としないので、スペースに余裕ができ、実装
部材のコストダウンが図れる。但し、専用の外部入力端
子と配線を設けて、定電位を供給してもよいことは言う
までもない。
【００５８】更にこのように、プリチャージ回路２０１
やサンプリング回路３０１について、ＴＦＴアレイ基板
１の側からの戻り光に対して遮光が施されているため、
これらの回路を従来のように遮光性のケースに入れられ
たＴＦＴアレイ基板１の周辺部分に配置する必要性はな
くなる。そこで、本実施の形態では図１中斜線領域で示
すように且つ図２及び図３に示すように、プリチャージ
回路２０１及びサンプリング回路３０１は、対向基板２
に形成された遮光性の周辺見切り５３に対向する位置に
おいてＴＦＴアレイ基板１上に設けられている。他方、
データ線駆動回路１０１及び走査線駆動回路１０４は、
液晶層５０に面しないＴＦＴアレイ基板１の狭く細長い
周辺部分上に設けられている。
やサンプリング回路３０１について、ＴＦＴアレイ基板
１の側からの戻り光に対して遮光が施されているため、
これらの回路を従来のように遮光性のケースに入れられ
たＴＦＴアレイ基板１の周辺部分に配置する必要性はな
くなる。そこで、本実施の形態では図１中斜線領域で示
すように且つ図２及び図３に示すように、プリチャージ
回路２０１及びサンプリング回路３０１は、対向基板２
に形成された遮光性の周辺見切り５３に対向する位置に
おいてＴＦＴアレイ基板１上に設けられている。他方、
データ線駆動回路１０１及び走査線駆動回路１０４は、
液晶層５０に面しないＴＦＴアレイ基板１の狭く細長い
周辺部分上に設けられている。
【００５９】図２及び図３において、ＴＦＴアレイ基板
１の上には、複数の画素電極１１により規定される画面
表示領域（即ち、実際に液晶層５０の配向状態変化によ
り画像が表示される液晶装置の領域）の周囲において両
基板を貼り合わせて液晶層５０を包囲するシール部材の
一例としての光硬化性樹脂からなるシール材５２が、画
面表示領域に沿って設けられている。そして、対向基板
２上における画面表示領域とシール材５２との間には、
遮光性の周辺見切り５３が設けられている。
１の上には、複数の画素電極１１により規定される画面
表示領域（即ち、実際に液晶層５０の配向状態変化によ
り画像が表示される液晶装置の領域）の周囲において両
基板を貼り合わせて液晶層５０を包囲するシール部材の
一例としての光硬化性樹脂からなるシール材５２が、画
面表示領域に沿って設けられている。そして、対向基板
２上における画面表示領域とシール材５２との間には、
遮光性の周辺見切り５３が設けられている。
【００６０】周辺見切り５３は、後に画面表示領域に対
応して開口部が設けられた遮光性のケースにＴＦＴアレ
イ基板１が入れられた場合に、当該画面表示領域が製造
誤差等により当該ケースの開口の縁に隠れてしまわない
ように、即ち、例えばＴＦＴアレイ基板１のケースに対
する数百μｍ程度のずれを許容するように、画面表示領
域の周囲に５００μｍ以上の幅を持つ帯状の遮光性材料
から形成されたものである。このような遮光性の周辺見
切り５３は、例えば、Ｃｒ（クロム）、Ｎｉ（ニッケ
ル）、Ａｌ（アルミニウム）などの金属材料を用いたス
パッタリング、フォトリソグラフィ及びエッチングによ
り対向基板２に形成される。或いは、カーボンやＴｉ
（チタン）をフォトレジストに分散した樹脂ブラックな
どの材料から形成される。
応して開口部が設けられた遮光性のケースにＴＦＴアレ
イ基板１が入れられた場合に、当該画面表示領域が製造
誤差等により当該ケースの開口の縁に隠れてしまわない
ように、即ち、例えばＴＦＴアレイ基板１のケースに対
する数百μｍ程度のずれを許容するように、画面表示領
域の周囲に５００μｍ以上の幅を持つ帯状の遮光性材料
から形成されたものである。このような遮光性の周辺見
切り５３は、例えば、Ｃｒ（クロム）、Ｎｉ（ニッケ
ル）、Ａｌ（アルミニウム）などの金属材料を用いたス
パッタリング、フォトリソグラフィ及びエッチングによ
り対向基板２に形成される。或いは、カーボンやＴｉ
（チタン）をフォトレジストに分散した樹脂ブラックな
どの材料から形成される。
【００６１】シール材５２の外側の領域には、画面表示
領域の下辺に沿ってデータ線駆動回路１０１及び実装端
子１０２が設けられており、画面表示領域の左右の２辺
に沿って走査線駆動回路１０４が設けられている。更に
画面表示領域の上辺には、画面表示領域の両側に設けら
れた走査線駆動回路１０４間をつなぐための複数の配線
１０５が設けられている。また、対向基板２のコーナー
部の少なくとも一箇所において、ＴＦＴアレイ基板１と
対向基板２との間で電気的導通をとるための導通材から
なる銀点１０６が設けられている。そして、シール材５
２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２
によりＴＦＴアレイ基板１に固着されている。
領域の下辺に沿ってデータ線駆動回路１０１及び実装端
子１０２が設けられており、画面表示領域の左右の２辺
に沿って走査線駆動回路１０４が設けられている。更に
画面表示領域の上辺には、画面表示領域の両側に設けら
れた走査線駆動回路１０４間をつなぐための複数の配線
１０５が設けられている。また、対向基板２のコーナー
部の少なくとも一箇所において、ＴＦＴアレイ基板１と
対向基板２との間で電気的導通をとるための導通材から
なる銀点１０６が設けられている。そして、シール材５
２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２
によりＴＦＴアレイ基板１に固着されている。
【００６２】プリチャージ回路２０１及びサンプリング
回路３０１は、基本的に交流駆動の回路である。このた
め、シール材５２により包囲され両基板間に挟持された
液晶層５０に面するＴＦＴアレイ基板１部分にこれらの
プリチャージ回路２０１及びサンプリング回路３０１を
設けても、直流電圧印加による液晶層５０の劣化という
問題は生じない。これに対して、データ線駆動回路１０
１及び走査線駆動回路１０４は、液晶層５０に面するこ
とのないＴＦＴアレイ基板１の周辺部分に設けられてい
る。従って、液晶層５０に、特に直流駆動されるデータ
線駆動回路１０１や走査線駆動回路１０４からの直流電
圧成分が、漏れ込んで印加されることを未然に防止でき
る。
回路３０１は、基本的に交流駆動の回路である。このた
め、シール材５２により包囲され両基板間に挟持された
液晶層５０に面するＴＦＴアレイ基板１部分にこれらの
プリチャージ回路２０１及びサンプリング回路３０１を
設けても、直流電圧印加による液晶層５０の劣化という
問題は生じない。これに対して、データ線駆動回路１０
１及び走査線駆動回路１０４は、液晶層５０に面するこ
とのないＴＦＴアレイ基板１の周辺部分に設けられてい
る。従って、液晶層５０に、特に直流駆動されるデータ
線駆動回路１０１や走査線駆動回路１０４からの直流電
圧成分が、漏れ込んで印加されることを未然に防止でき
る。
【００６３】このように周辺見切り５３下に、プリチャ
ージ回路２０１及びサンプリング回路３０１を設けるこ
とで、走査線駆動回路１０４やデータ線駆動回路１０１
をＴＦＴアレイ基板１の周辺部分に余裕を持って形成す
ることができ、特定の仕様に沿うようにこれらの周辺回
路を設計することが容易になる。また、言わばデッドス
ペースである周辺見切り５３下に、プリチャージ回路２
０１やサンプリング回路３０１を設けることで、液晶装
置２００における有効表示面積の減少を招くこともな
い。
ージ回路２０１及びサンプリング回路３０１を設けるこ
とで、走査線駆動回路１０４やデータ線駆動回路１０１
をＴＦＴアレイ基板１の周辺部分に余裕を持って形成す
ることができ、特定の仕様に沿うようにこれらの周辺回
路を設計することが容易になる。また、言わばデッドス
ペースである周辺見切り５３下に、プリチャージ回路２
０１やサンプリング回路３０１を設けることで、液晶装
置２００における有効表示面積の減少を招くこともな
い。
【００６４】そして一方で、周辺見切り５３は遮光性で
あるので、対向基板２の側から入射する投射光等に対す
る遮光手段をプリチャージ回路２０１やサンプリング回
路３０１（即ち、ＴＦＴ２０２及び３０２）の上に別途
設ける必要は無い。他方で、遮光層がプリチャージ回路
２０１やサンプリング回路３０１（即ち、ＴＦＴ２０２
及び３０２）の少なくともチャネル領域下に設けられて
いるので、ＴＦＴアレイ基板１の側から入射する戻り光
等をプリチャージ回路２０１やサンプリング回路３０１
（即ち、ＴＦＴ２０２及び３０２）に届く前に遮光でき
る。これにより、プリチャージ回路２０１のＴＦＴ２０
２、或いはサンプリング回路３０１のＴＦＴ３０２の少
なくともチャネル領域に光が照射されることがないの
で、この領域において光電変換効果により光電流が発生
し、ＴＦＴ２０２、３０２のトランジスタ特性は劣化す
ることがない。従って、本実施の形態は、液晶装置のど
ちらの側から光が入射しようとも、確実に遮光できると
いう長所があり、フリッカーやクロストーク等の画質品
位を著しく低下させる不良をなくすことができる。
あるので、対向基板２の側から入射する投射光等に対す
る遮光手段をプリチャージ回路２０１やサンプリング回
路３０１（即ち、ＴＦＴ２０２及び３０２）の上に別途
設ける必要は無い。他方で、遮光層がプリチャージ回路
２０１やサンプリング回路３０１（即ち、ＴＦＴ２０２
及び３０２）の少なくともチャネル領域下に設けられて
いるので、ＴＦＴアレイ基板１の側から入射する戻り光
等をプリチャージ回路２０１やサンプリング回路３０１
（即ち、ＴＦＴ２０２及び３０２）に届く前に遮光でき
る。これにより、プリチャージ回路２０１のＴＦＴ２０
２、或いはサンプリング回路３０１のＴＦＴ３０２の少
なくともチャネル領域に光が照射されることがないの
で、この領域において光電変換効果により光電流が発生
し、ＴＦＴ２０２、３０２のトランジスタ特性は劣化す
ることがない。従って、本実施の形態は、液晶装置のど
ちらの側から光が入射しようとも、確実に遮光できると
いう長所があり、フリッカーやクロストーク等の画質品
位を著しく低下させる不良をなくすことができる。
【００６５】加えて、シール材５２に面するＴＦＴアレ
イ基板１部分にプリチャージ回路２０１やサンプリング
回路３０１を形成する訳ではないので、これらの回路を
構成するＴＦＴ２０２及び３０２をシール材５２に混入
されたスペーサにより破壊する恐れはなく、更に、シー
ル材５２を光硬化させる工程で両基板側から光を十分に
照射できる。
イ基板１部分にプリチャージ回路２０１やサンプリング
回路３０１を形成する訳ではないので、これらの回路を
構成するＴＦＴ２０２及び３０２をシール材５２に混入
されたスペーサにより破壊する恐れはなく、更に、シー
ル材５２を光硬化させる工程で両基板側から光を十分に
照射できる。
【００６６】図１に示したように本実施の形態では、複
数のデータ線３５は、画面表示領域の下辺にある一端か
ら画像信号が供給され、他方の側にある他端からプリチ
ャージ信号が供給される。従って、プリチャージ回路２
０１を、画像信号を供給するためのデータ線駆動回路１
０１及びサンプリング回路３０１と画面表示領域を挟ん
で反対の側に設けることができ、周辺見切り５３下のス
ペースをバランス良く有効に利用できる。
数のデータ線３５は、画面表示領域の下辺にある一端か
ら画像信号が供給され、他方の側にある他端からプリチ
ャージ信号が供給される。従って、プリチャージ回路２
０１を、画像信号を供給するためのデータ線駆動回路１
０１及びサンプリング回路３０１と画面表示領域を挟ん
で反対の側に設けることができ、周辺見切り５３下のス
ペースをバランス良く有効に利用できる。
【００６７】次に、プリチャージ回路２０１及びサンプ
リング回路３０１を構成するＴＦＴ２０２及び３０２の
具体的な回路構成について図４及び図５を参照して夫々
説明する。尚、図４は、プリチャージ回路２０１のＴＦ
Ｔ２０２を構成する各種のＴＦＴを示す回路図であり、
図５は、サンプリング回路３０１のＴＦＴ３０２を構成
する各種のＴＦＴを示す回路図である。
リング回路３０１を構成するＴＦＴ２０２及び３０２の
具体的な回路構成について図４及び図５を参照して夫々
説明する。尚、図４は、プリチャージ回路２０１のＴＦ
Ｔ２０２を構成する各種のＴＦＴを示す回路図であり、
図５は、サンプリング回路３０１のＴＦＴ３０２を構成
する各種のＴＦＴを示す回路図である。
【００６８】図４（１）に示すようにプリチャージ回路
２０１のＴＦＴ２０２（図１参照）は、Ｎチャネル型Ｔ
ＦＴ２０２ａから構成されてもよいし、図４（２）に示
すようにＰチャネル型ＴＦＴ２０２ｂから構成されても
よいし、図４（３）に示すようにＮチャネル型ＴＦＴ及
びＰチャネル型ＴＦＴから成る相補型ＴＦＴ２０２ｃか
ら構成されてもよい。なお、図４（１）から図４（３）
において、図１に示したプリチャージ回路駆動信号線２
０６を介して入力されるプリチャージ回路駆動信号２０
６ａ、２０６ｂは、ゲート電圧として各ＴＦＴ２０２ａ
〜２０２ｃに入力される。同じく図１に示したプリチャ
ージ信号線２０４を介して入力されるプリチャージ信号
ＮＲＳは、ソース電圧として各ＴＦＴ２０２ａ〜２０２
ｃに入力される。Ｎチャネル型ＴＦＴ２０２ａにゲート
電圧として印加されるプリチャージ回路駆動信号２０６
ａと、Ｐチャネル型ＴＦＴ２０２ｂにゲート電圧として
印加されるプリチャージ回路駆動信号２０６ｂとは、相
互に反転信号である。従って、プリチャージ回路２０１
を相補型ＴＦＴ２０２ｃで構成する場合には、プリチャ
ージ回路駆動信号線２０６が少なくとも２本以上必要と
なる。このようにプリチャージ回路駆動信号線２０６が
２本以上になる場合、画面表示領域の一方の側に集中し
て配線してもよいし、プリチャージ信号線２０４と組み
合わせて、画面表示領域の両側から配線してもよい。或
いは、例えば、相補型ＴＦＴ２０２ｃの手前でプリチャ
ージ回路駆動信号２０６ａをインバータにより反転させ
て、プリチャージ回路駆動信号２０６ｂを形成してもよ
い。
２０１のＴＦＴ２０２（図１参照）は、Ｎチャネル型Ｔ
ＦＴ２０２ａから構成されてもよいし、図４（２）に示
すようにＰチャネル型ＴＦＴ２０２ｂから構成されても
よいし、図４（３）に示すようにＮチャネル型ＴＦＴ及
びＰチャネル型ＴＦＴから成る相補型ＴＦＴ２０２ｃか
ら構成されてもよい。なお、図４（１）から図４（３）
において、図１に示したプリチャージ回路駆動信号線２
０６を介して入力されるプリチャージ回路駆動信号２０
６ａ、２０６ｂは、ゲート電圧として各ＴＦＴ２０２ａ
〜２０２ｃに入力される。同じく図１に示したプリチャ
ージ信号線２０４を介して入力されるプリチャージ信号
ＮＲＳは、ソース電圧として各ＴＦＴ２０２ａ〜２０２
ｃに入力される。Ｎチャネル型ＴＦＴ２０２ａにゲート
電圧として印加されるプリチャージ回路駆動信号２０６
ａと、Ｐチャネル型ＴＦＴ２０２ｂにゲート電圧として
印加されるプリチャージ回路駆動信号２０６ｂとは、相
互に反転信号である。従って、プリチャージ回路２０１
を相補型ＴＦＴ２０２ｃで構成する場合には、プリチャ
ージ回路駆動信号線２０６が少なくとも２本以上必要と
なる。このようにプリチャージ回路駆動信号線２０６が
２本以上になる場合、画面表示領域の一方の側に集中し
て配線してもよいし、プリチャージ信号線２０４と組み
合わせて、画面表示領域の両側から配線してもよい。或
いは、例えば、相補型ＴＦＴ２０２ｃの手前でプリチャ
ージ回路駆動信号２０６ａをインバータにより反転させ
て、プリチャージ回路駆動信号２０６ｂを形成してもよ
い。
【００６９】図５（１）に示すようにサンプリング回路
３０１のＴＦＴ３０２（図１参照）は、Ｎチャネル型Ｔ
ＦＴ３０２Ａから構成されてもよいし、図５（２）に示
すようにＰチャネル型ＴＦＴ３０２Ｂから構成されても
よいし、図５（３）に示すように相補型ＴＦＴ３０２Ｃ
から構成されてもよい。なお、図５（１）から図５
（３）において、図１に示した画像信号線３０４を介し
て入力される画像信号ＶＩＤは、ソース電圧として各Ｔ
ＦＴ３０２ａ〜３０２ｃに入力される。同じく図１に示
したデータ線駆動回路１０１からサンプリング回路駆動
信号線３０６を介して入力されるサンプリング回路駆動
信号３０６ａ、３０６ｂは、ゲート電圧として各ＴＦＴ
３０２ａ〜３０２ｃに入力される。また、サンプリング
回路３０１においても、前述のプリチャージ回路２０１
の場合と同様に、Ｎチャネル型ＴＦＴ３０２ａにゲート
電圧として印加されるサンプリング回路駆動信号３０６
ａと、Ｐチャネル型ＴＦＴ３０２Ｂにゲート電圧として
印加されるサンプリング回路駆動信号３０６ｂとは、相
互に反転信号である。従って、サンプリング回路３０１
を相補型ＴＦＴ３０２Ｃで構成する場合には、サンプリ
ング回路駆動信号３０６ａ、３０６ｂ用のサンプリング
回路駆動信号線３０６が少なくとも２本以上必要とな
る。
３０１のＴＦＴ３０２（図１参照）は、Ｎチャネル型Ｔ
ＦＴ３０２Ａから構成されてもよいし、図５（２）に示
すようにＰチャネル型ＴＦＴ３０２Ｂから構成されても
よいし、図５（３）に示すように相補型ＴＦＴ３０２Ｃ
から構成されてもよい。なお、図５（１）から図５
（３）において、図１に示した画像信号線３０４を介し
て入力される画像信号ＶＩＤは、ソース電圧として各Ｔ
ＦＴ３０２ａ〜３０２ｃに入力される。同じく図１に示
したデータ線駆動回路１０１からサンプリング回路駆動
信号線３０６を介して入力されるサンプリング回路駆動
信号３０６ａ、３０６ｂは、ゲート電圧として各ＴＦＴ
３０２ａ〜３０２ｃに入力される。また、サンプリング
回路３０１においても、前述のプリチャージ回路２０１
の場合と同様に、Ｎチャネル型ＴＦＴ３０２ａにゲート
電圧として印加されるサンプリング回路駆動信号３０６
ａと、Ｐチャネル型ＴＦＴ３０２Ｂにゲート電圧として
印加されるサンプリング回路駆動信号３０６ｂとは、相
互に反転信号である。従って、サンプリング回路３０１
を相補型ＴＦＴ３０２Ｃで構成する場合には、サンプリ
ング回路駆動信号３０６ａ、３０６ｂ用のサンプリング
回路駆動信号線３０６が少なくとも２本以上必要とな
る。
【００７０】（液晶装置の構成）次に、液晶装置２００
が含む液晶装置部分の具体的構成について図６から図８
を参照して説明する。ここに、図７は図１において円で
囲まれたＤの領域を拡大した平面図であり、図６は図７
におけるＴＦＴ３０のＡ−Ａ’に沿った断面図と、プリ
チャージ回路２０１のＴＦＴ２０２のＢ−Ｂ’に沿った
断面図を表している。尚、図６においては、各層や各部
材を図面上で認識可能な程度の大きさとするため、各層
や各部材毎に縮尺を異ならしめてある。
が含む液晶装置部分の具体的構成について図６から図８
を参照して説明する。ここに、図７は図１において円で
囲まれたＤの領域を拡大した平面図であり、図６は図７
におけるＴＦＴ３０のＡ−Ａ’に沿った断面図と、プリ
チャージ回路２０１のＴＦＴ２０２のＢ−Ｂ’に沿った
断面図を表している。尚、図６においては、各層や各部
材を図面上で認識可能な程度の大きさとするため、各層
や各部材毎に縮尺を異ならしめてある。
【００７１】図６の断面図において、液晶装置２００
は、各画素に設けられるＴＦＴ３０部分において、ＴＦ
Ｔアレイ基板１並びにその上に積層された遮光層３、第
１層間絶縁層４１、半導体層３２、ゲート絶縁層３３、
走査線３１（ゲート電極）、第２層間絶縁層４２、デー
タ線３５（ソース電極）、第３層間絶縁層４３、画素電
極１１及び配向膜１２を備えている。液晶装置２００は
また、例えばガラス基板から成る対向基板２並びにその
上に積層された共通電極２１、配向膜２２及び第２遮光
層２３を備えている。液晶装置２００は更に、これらの
両基板間に挟持された液晶層５０を備えている。
は、各画素に設けられるＴＦＴ３０部分において、ＴＦ
Ｔアレイ基板１並びにその上に積層された遮光層３、第
１層間絶縁層４１、半導体層３２、ゲート絶縁層３３、
走査線３１（ゲート電極）、第２層間絶縁層４２、デー
タ線３５（ソース電極）、第３層間絶縁層４３、画素電
極１１及び配向膜１２を備えている。液晶装置２００は
また、例えばガラス基板から成る対向基板２並びにその
上に積層された共通電極２１、配向膜２２及び第２遮光
層２３を備えている。液晶装置２００は更に、これらの
両基板間に挟持された液晶層５０を備えている。
【００７２】ここでは先ず、これらの層のうち、ＴＦＴ
３０を除く各層の構成について順に説明する。
３０を除く各層の構成について順に説明する。
【００７３】ＴＦＴ３０に夫々対向する位置においてＴ
ＦＴアレイ基板１上には、遮光層３が夫々設けられてい
る。 遮光層３は、Ｔｉ（チタン）、Ｃｒ（クロム）、
Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブ
デン）及びＰｄ（鉛）等の少なくとも一つを含む金属、
或いは金属シリサイド（例えば、タングステンシリサイ
ドＷＳｉ）等の金属合金からなる。遮光膜３を高融点金
属シリサイドから構成すると、即ち、シリコンを遮光層
３の材料に含ませると、シリコンを含んでなるＴＦＴア
レイ基板１や第１層間絶縁層４１との熱的相性が良くな
る。
ＦＴアレイ基板１上には、遮光層３が夫々設けられてい
る。 遮光層３は、Ｔｉ（チタン）、Ｃｒ（クロム）、
Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブ
デン）及びＰｄ（鉛）等の少なくとも一つを含む金属、
或いは金属シリサイド（例えば、タングステンシリサイ
ドＷＳｉ）等の金属合金からなる。遮光膜３を高融点金
属シリサイドから構成すると、即ち、シリコンを遮光層
３の材料に含ませると、シリコンを含んでなるＴＦＴア
レイ基板１や第１層間絶縁層４１との熱的相性が良くな
る。
【００７４】また、遮光層３は、図７に示すようにコン
タクトホール５０３を介して定電位線５０１を経て、接
地されているか又は定電位源に接続されている。定電位
線５０１としては、データ線駆動回路１０１や走査線駆
動回路１０４等の周辺回路に供給される電源等の配線を
延設するとよい。このため、遮光層３の電位が変化する
ことにより、ＴＦＴ３０のスイッチング特性等に悪影響
を及ぼすことがない。例えば、遮光層３は接地されても
よいし、或いは共通電極２１に接続されて共通電極２１
の電位にされてもよい。但し、遮光層３は電気的に浮遊
していてもよい。また遮光層３を後述の蓄積容量（図６
参照）用の配線として使用することも可能である。
タクトホール５０３を介して定電位線５０１を経て、接
地されているか又は定電位源に接続されている。定電位
線５０１としては、データ線駆動回路１０１や走査線駆
動回路１０４等の周辺回路に供給される電源等の配線を
延設するとよい。このため、遮光層３の電位が変化する
ことにより、ＴＦＴ３０のスイッチング特性等に悪影響
を及ぼすことがない。例えば、遮光層３は接地されても
よいし、或いは共通電極２１に接続されて共通電極２１
の電位にされてもよい。但し、遮光層３は電気的に浮遊
していてもよい。また遮光層３を後述の蓄積容量（図６
参照）用の配線として使用することも可能である。
【００７５】更に、遮光層３と複数のＴＦＴ３０との間
には、第１層間絶縁層４１が設けられている。第１層間
絶縁層４１は、例えば、ＮＳＧ（ノンドープシリケート
ガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ
（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシ
リケートガラス）などのシリケートガラス膜、窒化シリ
コン膜や酸化シリコン膜等からなり、ＴＦＴ３０を構成
する半導体層３２を遮光層３から電気的絶縁するために
設けられるものである。更に、第１層間絶縁層４１は、
ＴＦＴアレイ基板１の全面に形成されることにより、Ｔ
ＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板１の表面の研磨時における荒れ
や、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣化を防
止する機能を有する。
には、第１層間絶縁層４１が設けられている。第１層間
絶縁層４１は、例えば、ＮＳＧ（ノンドープシリケート
ガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ
（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシ
リケートガラス）などのシリケートガラス膜、窒化シリ
コン膜や酸化シリコン膜等からなり、ＴＦＴ３０を構成
する半導体層３２を遮光層３から電気的絶縁するために
設けられるものである。更に、第１層間絶縁層４１は、
ＴＦＴアレイ基板１の全面に形成されることにより、Ｔ
ＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板１の表面の研磨時における荒れ
や、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣化を防
止する機能を有する。
【００７６】第２層間絶縁層４２及び第３層間絶縁層４
３は夫々、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシ
リケートガラス膜、窒化シリコン膜や酸化シリコン膜等
からなる。
３は夫々、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシ
リケートガラス膜、窒化シリコン膜や酸化シリコン膜等
からなる。
【００７７】画素電極１１は例えば、ＩＴＯ膜（インジ
ウム・ティン・オキサイド膜）などの透明導電性薄膜か
らなる。尚、当該液晶装置２００を反射型の液晶装置に
用いる場合には、Ａｌ等の反射率の高い不透明な材料か
ら画素電極１１を形成してもよい。
ウム・ティン・オキサイド膜）などの透明導電性薄膜か
らなる。尚、当該液晶装置２００を反射型の液晶装置に
用いる場合には、Ａｌ等の反射率の高い不透明な材料か
ら画素電極１１を形成してもよい。
【００７８】配向膜１２は例えば、ポリイミド薄膜など
の有機薄膜からなり、所定のプレティルト角を持つよう
に且つ所定方向でラビング処理が施されている。
の有機薄膜からなり、所定のプレティルト角を持つよう
に且つ所定方向でラビング処理が施されている。
【００７９】共通電極２１は、対向基板２の全面に渡っ
てＩＴＯ膜等から形成されている。
てＩＴＯ膜等から形成されている。
【００８０】配向膜２２は、例えば、ポリイミド薄膜な
どの有機薄膜からなり、所定のプレティルト角を持つよ
うに且つ所定方向でラビング処理が施されている。
どの有機薄膜からなり、所定のプレティルト角を持つよ
うに且つ所定方向でラビング処理が施されている。
【００８１】第２遮光層２３は、ＴＦＴ３０に対向する
所定領域にＣｒやＮｉなどの金属材料やカーボンやＴｉ
をフォトレジストに分散した樹脂ブラックなどの材料か
ら形成されている。第２遮光層２３は、ＴＦＴ３０の半
導体層３２に対する遮光の他に、コントラストの向上、
色材の混色防止などの機能を有する。
所定領域にＣｒやＮｉなどの金属材料やカーボンやＴｉ
をフォトレジストに分散した樹脂ブラックなどの材料か
ら形成されている。第２遮光層２３は、ＴＦＴ３０の半
導体層３２に対する遮光の他に、コントラストの向上、
色材の混色防止などの機能を有する。
【００８２】液晶層５０は、画素電極１１と共通電極２
１とが対面するように配置されたＴＦＴアレイ基板１と
対向基板２との間において、シール材５２（図２及び図
３参照）により囲まれた空間に液晶が真空吸引等により
封入されることにより形成される。液晶層５０は、画素
電極１１からの電界が印加されていない状態で配向膜１
２及び２２により所定の配向状態を採る。液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材５２は、二つの基板１及び２
をそれらの周辺で貼り合わせるための、例えば光硬化性
樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の
距離を所定値とするためのスペーサが混入されている。
１とが対面するように配置されたＴＦＴアレイ基板１と
対向基板２との間において、シール材５２（図２及び図
３参照）により囲まれた空間に液晶が真空吸引等により
封入されることにより形成される。液晶層５０は、画素
電極１１からの電界が印加されていない状態で配向膜１
２及び２２により所定の配向状態を採る。液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材５２は、二つの基板１及び２
をそれらの周辺で貼り合わせるための、例えば光硬化性
樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の
距離を所定値とするためのスペーサが混入されている。
【００８３】次に、ＴＦＴ３０に係る各層の構成につい
て順に説明する。
て順に説明する。
【００８４】ＴＦＴ３０は、走査線３１（ゲート電
極）、走査線３１からの電界によりチャネルが形成され
る半導体層３２、走査線３１と半導体層３２とを絶縁す
るゲート絶縁層３３、半導体層３２に形成されたソース
領域３４、データ線３５（ソース電極）、及び半導体層
３２に形成されたドレイン領域３６を備えている。ドレ
イン領域３６には、複数の画素電極１１のうちの対応す
る一つが接続されている。ソース領域３４及びドレイン
領域３６は後述のように、半導体層３２に対し、Ｎ型又
はＰ型のＴＦＴを形成するかに応じて所定濃度のＮ型用
又はＰ型用のドーパントをドープすることにより形成さ
れている。Ｎ型チャネルのＴＦＴは、動作速度が速いと
いう利点があり、画素のスイッチング素子であるＴＦＴ
３０として用いられることが多い。
極）、走査線３１からの電界によりチャネルが形成され
る半導体層３２、走査線３１と半導体層３２とを絶縁す
るゲート絶縁層３３、半導体層３２に形成されたソース
領域３４、データ線３５（ソース電極）、及び半導体層
３２に形成されたドレイン領域３６を備えている。ドレ
イン領域３６には、複数の画素電極１１のうちの対応す
る一つが接続されている。ソース領域３４及びドレイン
領域３６は後述のように、半導体層３２に対し、Ｎ型又
はＰ型のＴＦＴを形成するかに応じて所定濃度のＮ型用
又はＰ型用のドーパントをドープすることにより形成さ
れている。Ｎ型チャネルのＴＦＴは、動作速度が速いと
いう利点があり、画素のスイッチング素子であるＴＦＴ
３０として用いられることが多い。
【００８５】ＴＦＴ３０は、好ましくはＬＤＤ構造を持
つ。但し、ＴＦＴ３０は、ＬＤＤ構造における低濃度の
ソース・ドレイン領域にイオン注入を行わないオフセッ
ト構造を持ってもよいし、ゲート電極３１をマスクとし
て自己整合的にソース領域３４及びドレイン領域３６を
形成してもよい。セルフアライン型のＴＦＴであっても
よい。また、本実施の形態では、ＴＦＴ３０をシングル
ゲート構造で示したが、ソース領域３４とドレイン領域
３６の間にゲート電極３１を２個直列に配設したデュア
ルゲート構造でもよいし、ゲート電極３１を３個以上配
設してもよい。このような構造を採れば、ＴＦＴ３０の
オフ時のリーク電流が低減されるため、画質品位の劣化
を引き起こすことがない。
つ。但し、ＴＦＴ３０は、ＬＤＤ構造における低濃度の
ソース・ドレイン領域にイオン注入を行わないオフセッ
ト構造を持ってもよいし、ゲート電極３１をマスクとし
て自己整合的にソース領域３４及びドレイン領域３６を
形成してもよい。セルフアライン型のＴＦＴであっても
よい。また、本実施の形態では、ＴＦＴ３０をシングル
ゲート構造で示したが、ソース領域３４とドレイン領域
３６の間にゲート電極３１を２個直列に配設したデュア
ルゲート構造でもよいし、ゲート電極３１を３個以上配
設してもよい。このような構造を採れば、ＴＦＴ３０の
オフ時のリーク電流が低減されるため、画質品位の劣化
を引き起こすことがない。
【００８６】走査線３１（ゲート電極）は、好ましくは
ポリシリコン膜から形成される。或いは、ＷやＭｏ等の
高融点金属膜又は金属シリサイド膜から形成されてもよ
い。この場合、走査線３１（ゲート電極）を、第２遮光
層２３が覆う領域の一部又は全部に対応する遮光膜とし
て配置すれば、金属膜や金属シリサイド膜の持つ遮光性
により、第２遮光層２３の一部又は全部を省略すること
も可能となる。この場合特に、対向基板２とＴＦＴアレ
イ基板１との貼り合わせずれによる画素開口率の低下を
防ぐことが出来る利点がある。
ポリシリコン膜から形成される。或いは、ＷやＭｏ等の
高融点金属膜又は金属シリサイド膜から形成されてもよ
い。この場合、走査線３１（ゲート電極）を、第２遮光
層２３が覆う領域の一部又は全部に対応する遮光膜とし
て配置すれば、金属膜や金属シリサイド膜の持つ遮光性
により、第２遮光層２３の一部又は全部を省略すること
も可能となる。この場合特に、対向基板２とＴＦＴアレ
イ基板１との貼り合わせずれによる画素開口率の低下を
防ぐことが出来る利点がある。
【００８７】ゲート絶縁層３３は、比較的薄い厚さの熱
酸化膜からなる。尚、８インチ以上の大型基板を使用す
る場合、熱による基板のそりを防止するために、熱酸化
時間を短くして、熱酸化膜を薄くし、この熱酸化膜上に
高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜をＣ
ＶＤ法等で堆積して、２層以上の多層ゲート絶縁膜構造
を形成してもよい。
酸化膜からなる。尚、８インチ以上の大型基板を使用す
る場合、熱による基板のそりを防止するために、熱酸化
時間を短くして、熱酸化膜を薄くし、この熱酸化膜上に
高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜をＣ
ＶＤ法等で堆積して、２層以上の多層ゲート絶縁膜構造
を形成してもよい。
【００８８】一般にチャネルが形成される半導体層３２
は、光が入射するとポリシリコン膜が有する光電変換効
果により光電流が発生してしまいＴＦＴ３０のトランジ
スタ特性が劣化するが、本実施の形態では、対向基板２
側からの投射光等の光に対しては、対向基板２に各ＴＦ
Ｔ３０に夫々対向する位置に複数の第２遮光層２３が形
成されているので、投射された入射光が半導体層３２の
少なくともチャネル領域に入射することが防止される。
ところで、対向基板２上に形成される第２遮光層２３を
ＴＦＴアレイ基板１上に形成してもよい。この場合、デ
ータ線３５と画素電極１１との間にそれぞれ絶縁膜を介
してＴｉ（チタン）等を形成すれば、対向基板２上の第
２遮光層２３は省略できる。従って、対向基板２とＴＦ
Ｔアレイ基板１との組立時のアライメント精度を考慮す
る必要がないため、透過率のばらつきがない液晶装置を
提供できる。
は、光が入射するとポリシリコン膜が有する光電変換効
果により光電流が発生してしまいＴＦＴ３０のトランジ
スタ特性が劣化するが、本実施の形態では、対向基板２
側からの投射光等の光に対しては、対向基板２に各ＴＦ
Ｔ３０に夫々対向する位置に複数の第２遮光層２３が形
成されているので、投射された入射光が半導体層３２の
少なくともチャネル領域に入射することが防止される。
ところで、対向基板２上に形成される第２遮光層２３を
ＴＦＴアレイ基板１上に形成してもよい。この場合、デ
ータ線３５と画素電極１１との間にそれぞれ絶縁膜を介
してＴｉ（チタン）等を形成すれば、対向基板２上の第
２遮光層２３は省略できる。従って、対向基板２とＴＦ
Ｔアレイ基板１との組立時のアライメント精度を考慮す
る必要がないため、透過率のばらつきがない液晶装置を
提供できる。
【００８９】データ線３５（ソース電極）は、画素電極
１１と同様にＩＴＯ膜等の透明導電性薄膜から形成して
もよい。或いは、Ａｌ等の低抵抗金属や金属シリサイド
等から形成してもよい。
１１と同様にＩＴＯ膜等の透明導電性薄膜から形成して
もよい。或いは、Ａｌ等の低抵抗金属や金属シリサイド
等から形成してもよい。
【００９０】更にこれに加えて又は代えて、走査線３１
の一部からなるＴＦＴ３０のゲート電極を上側から覆う
ようにデータ線３５（ソース電極）をＡｌ等の不透明な
金属薄膜から形成すれば、第２遮光層２３と共に又は単
独で、半導体層３２の少なくともチャネル領域への入射
光（即ち、図６で上側からの光）の照射を効果的に防ぐ
ことが出来る。ここで、データ線３５は、ＴＦＴ３０に
おいて、少なくとも半導体層３２のチャネル領域とソー
ス・ドレイン領域３４及び３６との接合部と、これらの
下方に配設される遮光層３を覆うように形成するとよ
い。これは、対向基板２側から入射した光が、遮光層３
の表面で反射して、チャネル領域を照射するのを防ぐた
めである。他方、ＴＦＴアレイ基板１側からの戻り光等
の光に対しては、ＴＦＴアレイ基板１に各ＴＦＴ３０に
夫々対向する位置に複数の遮光層３が形成されているの
で、戻り光等が半導体層３２の少なくともチャネル領域
に入射することが防止される。
の一部からなるＴＦＴ３０のゲート電極を上側から覆う
ようにデータ線３５（ソース電極）をＡｌ等の不透明な
金属薄膜から形成すれば、第２遮光層２３と共に又は単
独で、半導体層３２の少なくともチャネル領域への入射
光（即ち、図６で上側からの光）の照射を効果的に防ぐ
ことが出来る。ここで、データ線３５は、ＴＦＴ３０に
おいて、少なくとも半導体層３２のチャネル領域とソー
ス・ドレイン領域３４及び３６との接合部と、これらの
下方に配設される遮光層３を覆うように形成するとよ
い。これは、対向基板２側から入射した光が、遮光層３
の表面で反射して、チャネル領域を照射するのを防ぐた
めである。他方、ＴＦＴアレイ基板１側からの戻り光等
の光に対しては、ＴＦＴアレイ基板１に各ＴＦＴ３０に
夫々対向する位置に複数の遮光層３が形成されているの
で、戻り光等が半導体層３２の少なくともチャネル領域
に入射することが防止される。
【００９１】また、第２層間絶縁層４２には、ソース領
域３４へ通じるコンタクトホール３７及びドレイン領域
３６へ通じるコンタクトホール３８が夫々形成されてい
る。このソース領域３４へのコンタクトホール３７を介
して、データ線３５（ソース電極）はソース領域３４に
電気的接続される。更に、第３層間絶縁層４３には、ド
レイン領域３６へのコンタクトホール３８が形成されて
いる。このドレイン領域３６へのコンタクトホール３８
を介して、画素電極１１はドレイン領域３６に電気的接
続される。前述の画素電極１１は、このように構成され
た第３層間絶縁層４３の上面に設けられている。
域３４へ通じるコンタクトホール３７及びドレイン領域
３６へ通じるコンタクトホール３８が夫々形成されてい
る。このソース領域３４へのコンタクトホール３７を介
して、データ線３５（ソース電極）はソース領域３４に
電気的接続される。更に、第３層間絶縁層４３には、ド
レイン領域３６へのコンタクトホール３８が形成されて
いる。このドレイン領域３６へのコンタクトホール３８
を介して、画素電極１１はドレイン領域３６に電気的接
続される。前述の画素電極１１は、このように構成され
た第３層間絶縁層４３の上面に設けられている。
【００９２】ここで、図７の平面図に示すように、以上
のように構成された画素電極１１は、ＴＦＴアレイ基板
１上にマトリクス状に配列され、各画素電極１１に隣接
してＴＦＴ３０が設けられており、また画素電極１１の
縦横の境界に夫々沿ってデータ線３５（ソース電極）及
び走査線３１（ゲート電極）が設けられている。また、
遮光層３がＴＦＴ３０のチャネル部分等を下から覆って
いるのが分かる。図７において、Ｃ方向に位置する走査
線駆動回路１０４の負電位の電源から延設された定電位
線５０１は、画面表示領域の直近まで配設される。ここ
で、遮光層３とコンタクトホール５０３を介して電気的
に接続される。遮光層３は、走査線３１に沿って平行に
その下方に配設される。また、プリチャージ回路２０１
のＴＦＴ２０２の少なくとも半導体層３２”のチャネル
領域下を覆うように遮光層３”が形成され、画面表示領
域の一方端から反対側の端まで、走査線３１と平行に配
線される。更にトランジスタ特性が劣化しないように定
電位線５０１にコンタクトホール５０３を介して電気的
に接続する。また、定電位線５０１、プリチャージ回路
２０１、プリチャージ回路駆動信号線２０６、プリチャ
ージ信号線２０４等を従来デッドスペースであった周辺
見切り５３下に形成することにより、周辺回路を作り込
む領域を拡大できたり、液晶装置の小型化が実現でき
る。尚、図７は、説明の都合上、画素電極１１のマトリ
クス状配列等を簡略化して示すためのものであり、実際
の各電極は層間絶縁層の間や上をコンタクトホール等を
介して配線されており、図６から分かるように３次元的
により複雑な構成を有している。
のように構成された画素電極１１は、ＴＦＴアレイ基板
１上にマトリクス状に配列され、各画素電極１１に隣接
してＴＦＴ３０が設けられており、また画素電極１１の
縦横の境界に夫々沿ってデータ線３５（ソース電極）及
び走査線３１（ゲート電極）が設けられている。また、
遮光層３がＴＦＴ３０のチャネル部分等を下から覆って
いるのが分かる。図７において、Ｃ方向に位置する走査
線駆動回路１０４の負電位の電源から延設された定電位
線５０１は、画面表示領域の直近まで配設される。ここ
で、遮光層３とコンタクトホール５０３を介して電気的
に接続される。遮光層３は、走査線３１に沿って平行に
その下方に配設される。また、プリチャージ回路２０１
のＴＦＴ２０２の少なくとも半導体層３２”のチャネル
領域下を覆うように遮光層３”が形成され、画面表示領
域の一方端から反対側の端まで、走査線３１と平行に配
線される。更にトランジスタ特性が劣化しないように定
電位線５０１にコンタクトホール５０３を介して電気的
に接続する。また、定電位線５０１、プリチャージ回路
２０１、プリチャージ回路駆動信号線２０６、プリチャ
ージ信号線２０４等を従来デッドスペースであった周辺
見切り５３下に形成することにより、周辺回路を作り込
む領域を拡大できたり、液晶装置の小型化が実現でき
る。尚、図７は、説明の都合上、画素電極１１のマトリ
クス状配列等を簡略化して示すためのものであり、実際
の各電極は層間絶縁層の間や上をコンタクトホール等を
介して配線されており、図６から分かるように３次元的
により複雑な構成を有している。
【００９３】再び図６において、画素電極１１には蓄積
容量７０が夫々設けられている。この蓄積容量７０は、
より具体的には、半導体層３２のドレイン領域３６から
延設形成された第１蓄積容量電極３２’、ゲート絶縁層
３３と同一工程により形成される絶縁層３３’、走査線
３１と同一工程により形成される容量線３１’（第２蓄
積容量電極）、第２及び第３層間絶縁層４２及び４３、
並びに第２及び第３層間絶縁層４２及び４３を介して容
量線３１’に対向する画素電極１１の一部から構成され
ている。このように蓄積容量７０が設けられているた
め、デューティー比が小さくても高精細な表示が可能と
される。また、図７に示すように、走査線駆動回路１０
４から延設された定電位線５０１と容量線３１’をコン
タクトホール５０２において電気的に接続することによ
り、定電位供給源として利用できる。これにより、遮光
層３と定電位線を共用できるため、配線が１本で済み、
配線の引き回しにおいて有利である。更に、専用の外部
入力端子を設ける必要がないので、入力端子数を減らす
ことができる。
容量７０が夫々設けられている。この蓄積容量７０は、
より具体的には、半導体層３２のドレイン領域３６から
延設形成された第１蓄積容量電極３２’、ゲート絶縁層
３３と同一工程により形成される絶縁層３３’、走査線
３１と同一工程により形成される容量線３１’（第２蓄
積容量電極）、第２及び第３層間絶縁層４２及び４３、
並びに第２及び第３層間絶縁層４２及び４３を介して容
量線３１’に対向する画素電極１１の一部から構成され
ている。このように蓄積容量７０が設けられているた
め、デューティー比が小さくても高精細な表示が可能と
される。また、図７に示すように、走査線駆動回路１０
４から延設された定電位線５０１と容量線３１’をコン
タクトホール５０２において電気的に接続することによ
り、定電位供給源として利用できる。これにより、遮光
層３と定電位線を共用できるため、配線が１本で済み、
配線の引き回しにおいて有利である。更に、専用の外部
入力端子を設ける必要がないので、入力端子数を減らす
ことができる。
【００９４】図６において、液晶装置２００には、プリ
チャージ回路２０１のＴＦＴ２０２（図１参照）がデー
タ線３５毎に設けられている。このＴＦＴ２０２は、よ
り具体的には、半導体層３２と同一工程により形成され
る半導体層３２”、ゲート絶縁層３３と同一工程により
形成されるゲート絶縁層３３”及び走査線３１（ゲート
電極）と同一工程により形成されるプリチャージ回路駆
動信号線２０６（ゲート電極）を備えている。半導体層
３２”には、ＴＦＴ３０の場合と同様に、ソース領域３
４”及びドレイン領域３６”が設けられ、第２層間絶縁
層４２に開けられたコンタクトホール３８”を通じてド
レイン領域３６”にはデータ線３５が接続されている。
また、第２層間絶縁層４２に開けられたコンタクトホー
ル３７”を通じてソース領域３４”にはプリチャージ信
号線２０４が接続されている。そして、このような層構
造を持つＴＦＴ２０２に対向する位置においてＴＦＴア
レイ基板１上に、遮光層３と同一工程により形成される
遮光層３”が少なくとも半導体層３２”のチャネル領域
下を覆うように設けられている。しかも、ＴＦＴ２０２
は、対向基板２に設けられた遮光性の周辺見切り５３に
対向する位置において、ＴＦＴアレイ基板１上に設けら
れている。これにより、光が透過する開口領域の直近に
周辺回路を形成することが可能となる。
チャージ回路２０１のＴＦＴ２０２（図１参照）がデー
タ線３５毎に設けられている。このＴＦＴ２０２は、よ
り具体的には、半導体層３２と同一工程により形成され
る半導体層３２”、ゲート絶縁層３３と同一工程により
形成されるゲート絶縁層３３”及び走査線３１（ゲート
電極）と同一工程により形成されるプリチャージ回路駆
動信号線２０６（ゲート電極）を備えている。半導体層
３２”には、ＴＦＴ３０の場合と同様に、ソース領域３
４”及びドレイン領域３６”が設けられ、第２層間絶縁
層４２に開けられたコンタクトホール３８”を通じてド
レイン領域３６”にはデータ線３５が接続されている。
また、第２層間絶縁層４２に開けられたコンタクトホー
ル３７”を通じてソース領域３４”にはプリチャージ信
号線２０４が接続されている。そして、このような層構
造を持つＴＦＴ２０２に対向する位置においてＴＦＴア
レイ基板１上に、遮光層３と同一工程により形成される
遮光層３”が少なくとも半導体層３２”のチャネル領域
下を覆うように設けられている。しかも、ＴＦＴ２０２
は、対向基板２に設けられた遮光性の周辺見切り５３に
対向する位置において、ＴＦＴアレイ基板１上に設けら
れている。これにより、光が透過する開口領域の直近に
周辺回路を形成することが可能となる。
【００９５】図７の平面図に示すように、プリチャージ
回路２０１は、プリチャージ信号線２０４、プリチャー
ジ回路駆動信号線２０６及びデータ線３５が平行に配置
されている。尚、パターンレイアウトは必ずしも平行に
配置する必要はない。プリチャージ信号線２０４は、各
コンタクトホール３７”を介して各ＴＦＴ２０２のソー
ス領域に電気的接続されており、データ線３５は各コン
タクトホール３８”を介して各ＴＦＴ２０２のドレイン
領域に電気的接続されている。また、プリチャージ回路
駆動信号線２０６はＴＦＴ２０２のゲート電極として、
これらのソース領域とドレイン領域とを結ぶチャネル部
分にゲート絶縁膜を介して対向配置されている。そし
て、チャネル部分をゲート電極と共に平面図で覆うよう
に遮光層３”が設けられている。
回路２０１は、プリチャージ信号線２０４、プリチャー
ジ回路駆動信号線２０６及びデータ線３５が平行に配置
されている。尚、パターンレイアウトは必ずしも平行に
配置する必要はない。プリチャージ信号線２０４は、各
コンタクトホール３７”を介して各ＴＦＴ２０２のソー
ス領域に電気的接続されており、データ線３５は各コン
タクトホール３８”を介して各ＴＦＴ２０２のドレイン
領域に電気的接続されている。また、プリチャージ回路
駆動信号線２０６はＴＦＴ２０２のゲート電極として、
これらのソース領域とドレイン領域とを結ぶチャネル部
分にゲート絶縁膜を介して対向配置されている。そし
て、チャネル部分をゲート電極と共に平面図で覆うよう
に遮光層３”が設けられている。
【００９６】尚、図７には図示していないが、サンプリ
ング回路３０１のＴＦＴ３０２（図１参照）は、プリチ
ャージ回路２０１のＴＦＴ２０２と同様に構成されてお
り、ＴＦＴ３０２に対向する位置においてＴＦＴアレイ
基板１上に、遮光層３”が設けられている。しかも、Ｔ
ＦＴ３０２は、対向基板２に設けられた遮光性の周辺見
切り５３に対向する位置において、ＴＦＴアレイ基板１
上に設けられている。
ング回路３０１のＴＦＴ３０２（図１参照）は、プリチ
ャージ回路２０１のＴＦＴ２０２と同様に構成されてお
り、ＴＦＴ３０２に対向する位置においてＴＦＴアレイ
基板１上に、遮光層３”が設けられている。しかも、Ｔ
ＦＴ３０２は、対向基板２に設けられた遮光性の周辺見
切り５３に対向する位置において、ＴＦＴアレイ基板１
上に設けられている。
【００９７】本実施の形態では特に、ＴＦＴ３０はポリ
シリコン膜を半導体層とするＴＦＴであるので、ＴＦＴ
３０の形成時に同一薄膜形成工程で、サンプリング回路
２０１、プリチャージ回路３０１、データ線駆動回路１
０１、走査線駆動回路１０４等の周辺回路を形成できる
ので製造上有利である。例えば、データ線駆動回路１０
１及び走査線駆動回路１０４は、図４（３）及び図５
（３）に示したプリチャージ回路２０１やサンプリング
回路３０１の場合と同様に、Ｎチャネル型ＴＦＴ及びＰ
チャネル型ＴＦＴから構成される相補構造の複数のＴＦ
ＴからＴＦＴアレイ基板１上の周辺部分に形成される。
シリコン膜を半導体層とするＴＦＴであるので、ＴＦＴ
３０の形成時に同一薄膜形成工程で、サンプリング回路
２０１、プリチャージ回路３０１、データ線駆動回路１
０１、走査線駆動回路１０４等の周辺回路を形成できる
ので製造上有利である。例えば、データ線駆動回路１０
１及び走査線駆動回路１０４は、図４（３）及び図５
（３）に示したプリチャージ回路２０１やサンプリング
回路３０１の場合と同様に、Ｎチャネル型ＴＦＴ及びＰ
チャネル型ＴＦＴから構成される相補構造の複数のＴＦ
ＴからＴＦＴアレイ基板１上の周辺部分に形成される。
【００９８】このように本実施の形態では、ＴＦＴ３
０、２０２及び３０２の少なくともチャネル領域下側に
遮光層３が夫々設けられているので、前述のように戻り
光等による悪影響が低減されるため、ＴＦＴ３０のトラ
ンジスタ特性が改善され、最終的には、液晶装置２００
により、高コントラストで高画質の画像を表示すること
が可能となる。
０、２０２及び３０２の少なくともチャネル領域下側に
遮光層３が夫々設けられているので、前述のように戻り
光等による悪影響が低減されるため、ＴＦＴ３０のトラ
ンジスタ特性が改善され、最終的には、液晶装置２００
により、高コントラストで高画質の画像を表示すること
が可能となる。
【００９９】尚、図６には示されていないが、対向基板
２の投射光が入射する側及びＴＦＴアレイ基板１の投射
光が出射する側には夫々、例えば、ＴＮ（ツイステッド
ネマティック）モード、 ＳＴＮ（スーパーＴＮ）モー
ド、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モー
ドや、ノーマリーホワイトモード／ノーマリーブラック
モードの別に応じて、偏光フィルム、位相差フィルム、
偏光手段などが所定の方向で配置される。
２の投射光が入射する側及びＴＦＴアレイ基板１の投射
光が出射する側には夫々、例えば、ＴＮ（ツイステッド
ネマティック）モード、 ＳＴＮ（スーパーＴＮ）モー
ド、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モー
ドや、ノーマリーホワイトモード／ノーマリーブラック
モードの別に応じて、偏光フィルム、位相差フィルム、
偏光手段などが所定の方向で配置される。
【０１００】以上説明した液晶装置２００は、カラー液
晶プロジェクタに適用されるため、３つの液晶装置２０
０がＲＧＢ用のライトバルブとして夫々用いられ、各液
晶装置には夫々ＲＧＢ色分解用のダイクロイックミラー
を介して分解された各色の光が入射光として夫々入射さ
れることになる。従って、各実施の形態では、対向基板
２に、カラーフィルタは設けられていない。しかしなが
ら、液晶装置２００においてもブラックマトリックス２
３の形成されていない画素電極１１に対向する所定領域
にＲＧＢのカラーフィルタをその保護膜と共に、対向基
板２上に形成してもよい。このようにすれば、液晶プロ
ジェクタ以外の直視型や反射型のカラー液晶テレビなど
のカラー液晶装置に本実施の形態の液晶装置を適用でき
る。更に、対向基板２上に１画素1個対応するようにマ
イクロレンズを形成してもよい。このようにすれば、入
射光の集光効率を向上することで、明るい液晶装置が実
現できる。更にまた、対向基板２上に、何層もの屈折率
の相違する干渉層を堆積することで、光の干渉を利用し
て、ＲＧＢ色を作り出すダイクロイックフィルタを形成
してもよい。このダイクロイックフィルタ付き対向基板
によれば、より明るいカラー液晶装置が実現できる。
晶プロジェクタに適用されるため、３つの液晶装置２０
０がＲＧＢ用のライトバルブとして夫々用いられ、各液
晶装置には夫々ＲＧＢ色分解用のダイクロイックミラー
を介して分解された各色の光が入射光として夫々入射さ
れることになる。従って、各実施の形態では、対向基板
２に、カラーフィルタは設けられていない。しかしなが
ら、液晶装置２００においてもブラックマトリックス２
３の形成されていない画素電極１１に対向する所定領域
にＲＧＢのカラーフィルタをその保護膜と共に、対向基
板２上に形成してもよい。このようにすれば、液晶プロ
ジェクタ以外の直視型や反射型のカラー液晶テレビなど
のカラー液晶装置に本実施の形態の液晶装置を適用でき
る。更に、対向基板２上に１画素1個対応するようにマ
イクロレンズを形成してもよい。このようにすれば、入
射光の集光効率を向上することで、明るい液晶装置が実
現できる。更にまた、対向基板２上に、何層もの屈折率
の相違する干渉層を堆積することで、光の干渉を利用し
て、ＲＧＢ色を作り出すダイクロイックフィルタを形成
してもよい。このダイクロイックフィルタ付き対向基板
によれば、より明るいカラー液晶装置が実現できる。
【０１０１】液晶装置２００では、従来と同様に入射光
を対向基板２の側から入射することとしたが、遮光層３
及び３”が存在するので、ＴＦＴアレイ基板１の側から
入射光を入射し、対向基板２の側から出射するようにし
ても良い。即ち、このように液晶装置２００を液晶プロ
ジェクタに取り付けても、チャネル形成用の半導体層３
２及び３２”の少なくともチャネル領域に光が入射する
ことを防ぐことが出来、高画質の画像を表示することが
可能である。ここで従来は、ＴＦＴアレイ基板１の裏面
側での反射を防止するために、反射防止用のＡＲ被膜さ
れた偏光手段を別途配置したり、ＡＲフィルムを貼り付
ける必要があった。しかし、本実施の形態では、ＴＦＴ
アレイ基板１の表面と半導体層層３２及び３２”の少な
くともチャネル領域との間に遮光層３が形成されている
ため、このようなＡＲ被膜された偏光手段やＡＲフィル
ムを用いたり、ＴＦＴアレイ基板１そのものをＡＲ処理
した基板を使用する必要が無くなる。従って、本実施の
形態によれば、材料コストを削減でき、また偏光手段貼
り付け時に、ごみ、傷等により、歩留まりを落とすこと
がなく大変有利である。
を対向基板２の側から入射することとしたが、遮光層３
及び３”が存在するので、ＴＦＴアレイ基板１の側から
入射光を入射し、対向基板２の側から出射するようにし
ても良い。即ち、このように液晶装置２００を液晶プロ
ジェクタに取り付けても、チャネル形成用の半導体層３
２及び３２”の少なくともチャネル領域に光が入射する
ことを防ぐことが出来、高画質の画像を表示することが
可能である。ここで従来は、ＴＦＴアレイ基板１の裏面
側での反射を防止するために、反射防止用のＡＲ被膜さ
れた偏光手段を別途配置したり、ＡＲフィルムを貼り付
ける必要があった。しかし、本実施の形態では、ＴＦＴ
アレイ基板１の表面と半導体層層３２及び３２”の少な
くともチャネル領域との間に遮光層３が形成されている
ため、このようなＡＲ被膜された偏光手段やＡＲフィル
ムを用いたり、ＴＦＴアレイ基板１そのものをＡＲ処理
した基板を使用する必要が無くなる。従って、本実施の
形態によれば、材料コストを削減でき、また偏光手段貼
り付け時に、ごみ、傷等により、歩留まりを落とすこと
がなく大変有利である。
【０１０２】また、液晶装置２００のスイッチング素子
は、正スタガ型又はコプラナー型構造のＴＦＴであると
して説明したが、逆スタガ型構造のＴＦＴや他の形式の
ＴＦＴに対しても、本実施の形態は有効である。
は、正スタガ型又はコプラナー型構造のＴＦＴであると
して説明したが、逆スタガ型構造のＴＦＴや他の形式の
ＴＦＴに対しても、本実施の形態は有効である。
【０１０３】更に、液晶装置２００においては、一例と
して液晶層５０をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜１２及び２２、並びに前述の偏光
フィルム、偏光手段等が不要となり、光利用効率が高ま
ることによる液晶装置の高輝度化や低消費電力化の利点
が得られる。更に、画素電極１１をＡｌ等の反射率の高
い金属膜から構成することにより、液晶装置２００を反
射型液晶装置に適用する場合には、電圧無印加状態で液
晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロ
ピック）型液晶などを用いても良い。更にまた、液晶装
置２００においては、液晶層５０に対し垂直な電界（縦
電界）を印加するように対向基板２の側に共通電極２１
を設けているが、液晶層５０に平行な電界（横電界）を
印加するように一対の横電界発生用の電極から画素電極
１１を夫々構成する（即ち、対向基板２の側には縦電界
発生用の電極を設けることなく、ＴＦＴアレイ基板１の
側に横電界発生用の電極を設ける）ことも可能である。
このように横電界を用いると、縦電界を用いた場合より
も視野角を広げる上で有利である。その他、各種の液晶
材料（液晶相）、動作モード、液晶配列、駆動方法等に
本実施の形態を適用することが可能である。
して液晶層５０をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜１２及び２２、並びに前述の偏光
フィルム、偏光手段等が不要となり、光利用効率が高ま
ることによる液晶装置の高輝度化や低消費電力化の利点
が得られる。更に、画素電極１１をＡｌ等の反射率の高
い金属膜から構成することにより、液晶装置２００を反
射型液晶装置に適用する場合には、電圧無印加状態で液
晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロ
ピック）型液晶などを用いても良い。更にまた、液晶装
置２００においては、液晶層５０に対し垂直な電界（縦
電界）を印加するように対向基板２の側に共通電極２１
を設けているが、液晶層５０に平行な電界（横電界）を
印加するように一対の横電界発生用の電極から画素電極
１１を夫々構成する（即ち、対向基板２の側には縦電界
発生用の電極を設けることなく、ＴＦＴアレイ基板１の
側に横電界発生用の電極を設ける）ことも可能である。
このように横電界を用いると、縦電界を用いた場合より
も視野角を広げる上で有利である。その他、各種の液晶
材料（液晶相）、動作モード、液晶配列、駆動方法等に
本実施の形態を適用することが可能である。
【０１０４】（検査回路の動作）以上説明した実施の形
態では、プリチャージ回路２０１及びサンプリング回路
３０１を設けるようにしたが、これらに代えて又は加え
て周辺見切り５３下に、製造途中や出荷時の当該液晶装
置の品質、欠陥等を検査するための所定の検査を行うた
めのＴＦＴを有する検査回路を設けてもよい。図９に、
このような検査回路の一例を示す。
態では、プリチャージ回路２０１及びサンプリング回路
３０１を設けるようにしたが、これらに代えて又は加え
て周辺見切り５３下に、製造途中や出荷時の当該液晶装
置の品質、欠陥等を検査するための所定の検査を行うた
めのＴＦＴを有する検査回路を設けてもよい。図９に、
このような検査回路の一例を示す。
【０１０５】図９において、検査回路４０１は、複数の
ＴＦＴ４０２を備えている。ＴＦＴ４０２のゲートに
は、検査回路駆動信号ＴＸ１及びＴＸ２を夫々供給する
ための駆動信号線４０３ａ及び４０３ｂが接続されてい
る。ＴＦＴ４０２のソースには、検査信号ＣＸ１〜ＣＸ
４を夫々供給するための検査信号線４０４ａ〜４０４ｄ
が接続されている。そして、 ＴＦＴ４０２のドレイン
には、データ線３５が接続されている。検査の際には、
検査回路駆動信号ＴＸ１及びＴＸ２によりＴＦＴ４０２
が、選択的にオンオフされ、所定電圧の検査信号ＣＸ１
〜ＣＸ４、所定電圧のプリチャージ信号及び所定電圧の
画像信号が印加される。そして、検査信号線４０４ａ〜
４０４ｄに流れる電流値が測定され、予め経験的又は理
論的に得られた無欠陥品における電流値と比較される。
この結果、所定種類の組み合わせでこれらの印加電圧を
印加して電流を測定することにより、例えば配線間にお
ける断線の検査、配線間におけるショート（短絡）の検
査、プリチャージ回路２０１やサンプリング回路３０１
における回路リークの検査等を比較的簡単に行うことが
できる。
ＴＦＴ４０２を備えている。ＴＦＴ４０２のゲートに
は、検査回路駆動信号ＴＸ１及びＴＸ２を夫々供給する
ための駆動信号線４０３ａ及び４０３ｂが接続されてい
る。ＴＦＴ４０２のソースには、検査信号ＣＸ１〜ＣＸ
４を夫々供給するための検査信号線４０４ａ〜４０４ｄ
が接続されている。そして、 ＴＦＴ４０２のドレイン
には、データ線３５が接続されている。検査の際には、
検査回路駆動信号ＴＸ１及びＴＸ２によりＴＦＴ４０２
が、選択的にオンオフされ、所定電圧の検査信号ＣＸ１
〜ＣＸ４、所定電圧のプリチャージ信号及び所定電圧の
画像信号が印加される。そして、検査信号線４０４ａ〜
４０４ｄに流れる電流値が測定され、予め経験的又は理
論的に得られた無欠陥品における電流値と比較される。
この結果、所定種類の組み合わせでこれらの印加電圧を
印加して電流を測定することにより、例えば配線間にお
ける断線の検査、配線間におけるショート（短絡）の検
査、プリチャージ回路２０１やサンプリング回路３０１
における回路リークの検査等を比較的簡単に行うことが
できる。
【０１０６】このように、検査回路を設ける場合にも、
検査回路が有するＴＦＴの少なくともチャネル領域下に
遮光層３を設け、且つ検査回路を遮光層３と周辺見切り
５３との間に設けるようにすれば、両基板側からの光に
対する遮光がなされているため、光によりトランジスタ
特性が劣化することはない。従って、通常に画面を表示
する際には使用しない検査回路からのリーク電流により
画質品位が著しく低下することはない。これに加えて、
走査線駆動回路１０４やデータ線駆動回路１０１をＴＦ
Ｔアレイ基板１の周辺部分に余裕を持って形成すること
ができ、液晶装置における有効表示面積の減少を招くこ
ともない。尚、図９のような検査回路を設ける代わり
に、図９のような検査回路の機能を兼ね備えた検査回路
兼用のプリチャージ回路を設けるようにしてもよい。
検査回路が有するＴＦＴの少なくともチャネル領域下に
遮光層３を設け、且つ検査回路を遮光層３と周辺見切り
５３との間に設けるようにすれば、両基板側からの光に
対する遮光がなされているため、光によりトランジスタ
特性が劣化することはない。従って、通常に画面を表示
する際には使用しない検査回路からのリーク電流により
画質品位が著しく低下することはない。これに加えて、
走査線駆動回路１０４やデータ線駆動回路１０１をＴＦ
Ｔアレイ基板１の周辺部分に余裕を持って形成すること
ができ、液晶装置における有効表示面積の減少を招くこ
ともない。尚、図９のような検査回路を設ける代わり
に、図９のような検査回路の機能を兼ね備えた検査回路
兼用のプリチャージ回路を設けるようにしてもよい。
【０１０７】更に、プリチャージ回路２０１及びサンプ
リング回路３０１に代えて又は加えて周辺見切り５３下
に、図８に示すように当該液晶装置を動作させるため
の、データ線駆動回路１０１や走査線駆動回路１０４等
の電圧保持用のＴＦＴを有する周辺回路を設けてもよ
い。これらの周辺回路はその全て、或いは一部が周辺見
切り５３に重なるように形成する。このような構成を採
れば、シール領域は周辺回路の外側、すなわちＴＦＴア
レイ基板１の最外周に設けるようにすれば、周辺回路領
域を拡大することができる。この場合も、周辺回路が有
するＴＦＴの少なくともチャネル領域下に遮光層３を設
けるようにする。このように周辺回路を遮光層３と周辺
見切り５３との間に設ければ、両基板側からの光に対す
る遮光がなされているため、光によりトランジスタ特性
が劣化すること（例えば、保持電圧がリークしてしまう
こと）はない。特に、このような周辺回路を交流駆動の
回路とすれば、周辺見切り５３下に配置しても、前述の
直流電圧印加による液晶層５０の劣化という問題は生じ
ない。
リング回路３０１に代えて又は加えて周辺見切り５３下
に、図８に示すように当該液晶装置を動作させるため
の、データ線駆動回路１０１や走査線駆動回路１０４等
の電圧保持用のＴＦＴを有する周辺回路を設けてもよ
い。これらの周辺回路はその全て、或いは一部が周辺見
切り５３に重なるように形成する。このような構成を採
れば、シール領域は周辺回路の外側、すなわちＴＦＴア
レイ基板１の最外周に設けるようにすれば、周辺回路領
域を拡大することができる。この場合も、周辺回路が有
するＴＦＴの少なくともチャネル領域下に遮光層３を設
けるようにする。このように周辺回路を遮光層３と周辺
見切り５３との間に設ければ、両基板側からの光に対す
る遮光がなされているため、光によりトランジスタ特性
が劣化すること（例えば、保持電圧がリークしてしまう
こと）はない。特に、このような周辺回路を交流駆動の
回路とすれば、周辺見切り５３下に配置しても、前述の
直流電圧印加による液晶層５０の劣化という問題は生じ
ない。
【０１０８】また、データ線駆動回路１０１及び走査線
駆動回路１０４をＴＦＴアレイ基板１の上に設ける代わ
りに、例えばＴＡＢ（テープオートメイテッドボンディ
ング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレ
イ基板１の周辺部に設けられた異方性導電フィルムを介
して電気的及び機械的に接続するようにしてもよい。
駆動回路１０４をＴＦＴアレイ基板１の上に設ける代わ
りに、例えばＴＡＢ（テープオートメイテッドボンディ
ング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレ
イ基板１の周辺部に設けられた異方性導電フィルムを介
して電気的及び機械的に接続するようにしてもよい。
【０１０９】（製造プロセス）次に、プリチャージ回路
２０１及びサンプリング回路３０１を含む液晶装置２０
０の製造プロセスについて図１０から図１２を参照して
説明する。
２０１及びサンプリング回路３０１を含む液晶装置２０
０の製造プロセスについて図１０から図１２を参照して
説明する。
【０１１０】先ず、遮光層３がＴＦＴアレイ基板１側に
設けられたＴＦＴ３０部分の形成について図１０及び図
１１を参照して説明する。
設けられたＴＦＴ３０部分の形成について図１０及び図
１１を参照して説明する。
【０１１１】図１０の工程（１）に示すように、石英基
板、ハードガラス、シリコン基板等のＴＦＴアレイ基板
１を用意する。ここで、好ましくはＮ2（窒素）等の不
活性ガス雰囲気且つ約９００〜１３００℃の高温でアニ
ール処理し、後に実施される高温プロセスにおけるＴＦ
Ｔアレイ基板１に生じる歪みが少なくなるように前処理
しておく。即ち、製造プロセスにおける最高温で高温処
理される温度に合わせて、事前にＴＦＴアレイ基板１を
同じ温度かそれ以上の温度で熱処理しておく。
板、ハードガラス、シリコン基板等のＴＦＴアレイ基板
１を用意する。ここで、好ましくはＮ2（窒素）等の不
活性ガス雰囲気且つ約９００〜１３００℃の高温でアニ
ール処理し、後に実施される高温プロセスにおけるＴＦ
Ｔアレイ基板１に生じる歪みが少なくなるように前処理
しておく。即ち、製造プロセスにおける最高温で高温処
理される温度に合わせて、事前にＴＦＴアレイ基板１を
同じ温度かそれ以上の温度で熱処理しておく。
【０１１２】このように処理されたＴＦＴアレイ基板１
の全面に、スパッタリング等により、Ｔｉ、Ｃｒ、Ｗ、
Ｔａ、Ｍｏ及びＰｄ等の少なくとも一つを含む金属、或
いは金属シリサイド等の金属合金から成り、１０００〜
５０００Å程度の層厚の遮光膜を形成する。続いて、該
形成された遮光膜上にフォトリソグラフィにより遮光層
３のパターンに対応するマスクを形成し、該マスクを介
して遮光膜に対しエッチングを行うことにより、遮光層
３を形成する。
の全面に、スパッタリング等により、Ｔｉ、Ｃｒ、Ｗ、
Ｔａ、Ｍｏ及びＰｄ等の少なくとも一つを含む金属、或
いは金属シリサイド等の金属合金から成り、１０００〜
５０００Å程度の層厚の遮光膜を形成する。続いて、該
形成された遮光膜上にフォトリソグラフィにより遮光層
３のパターンに対応するマスクを形成し、該マスクを介
して遮光膜に対しエッチングを行うことにより、遮光層
３を形成する。
【０１１３】尚、遮光層３は、少なくともＴＦＴ３０の
半導体層３２のうちチャンネル形成用の領域、ソース領
域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏
面から見て覆うように形成される。
半導体層３２のうちチャンネル形成用の領域、ソース領
域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏
面から見て覆うように形成される。
【０１１４】次に図１０の工程（２）に示すように、遮
光層３の上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる第１層間絶縁層４１を形成する。第１層間絶
縁層４１の層厚は、約５００〜１５０００Åが好まし
い。或いは、熱酸化膜を形成した後、更に減圧ＣＶＤ法
等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコ
ン膜を約５００Åの比較的薄い厚さに堆積し、厚さ約２
０００Åの多層構造を持つ第１層間絶縁層４１を形成し
てもよい。更に、このようなシリケートガラス膜に重ね
て又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラ
ス）をスピンコートして又はＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を
施すことにより、平坦な膜を形成してもよい。このよう
に、第１層間絶縁層４１の上面をスピンコート処理又は
ＣＭＰ処理により平坦化しておけば、後に上側にＴＦＴ
３０を形成し易いという利点が得られる。
光層３の上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる第１層間絶縁層４１を形成する。第１層間絶
縁層４１の層厚は、約５００〜１５０００Åが好まし
い。或いは、熱酸化膜を形成した後、更に減圧ＣＶＤ法
等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコ
ン膜を約５００Åの比較的薄い厚さに堆積し、厚さ約２
０００Åの多層構造を持つ第１層間絶縁層４１を形成し
てもよい。更に、このようなシリケートガラス膜に重ね
て又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラ
ス）をスピンコートして又はＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を
施すことにより、平坦な膜を形成してもよい。このよう
に、第１層間絶縁層４１の上面をスピンコート処理又は
ＣＭＰ処理により平坦化しておけば、後に上側にＴＦＴ
３０を形成し易いという利点が得られる。
【０１１５】尚、第１層間絶縁層４１に対し、約９００
℃のアニール処理を施すことにより、汚染を防ぐと共に
平坦化してもよい。
℃のアニール処理を施すことにより、汚染を防ぐと共に
平坦化してもよい。
【０１１６】次に図１０の工程（３）に示すように、第
１層間絶縁層４１の上に、約４５０〜５５０℃、好まし
くは約５００℃の比較的低温環境中で、流量約４００〜
６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等
を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０Ｐａの
ＣＶＤ）により、アモルファスシリコン膜を形成する。
その後、窒素雰囲気中で、約６００〜７００℃にて約１
〜１０時間、好ましくは、４〜６時間のアニール処理を
施することにより、ポリシリコン膜を約５００〜２００
０Åの厚さ、好ましくは約１０００Åの厚さとなるまで
固相成長させる。この際、Ｎチャネル型のＴＦＴを作成
する場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ
（リン）などのＶ族元素のドーパントを僅かにイオン注
入等によりドープしても良い。また、ＴＦＴをＰチャネ
ル型とする場合には、Ａｌ（アルミニウム）、Ｂ（ボロ
ン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのII
I族元素のドーパントを僅かにイオン注入等によりドー
プする。尚、アモルファスシリコン膜を経ないで、減圧
ＣＶＤ法等によりポリシリコン膜を直接形成しても良
い。或いは、減圧ＣＶＤ法等により堆積したポリシリコ
ン膜にシリコンイオンを打ち込んで一旦非晶質化（アモ
ルファス化）し、その後アニール処理等により再結晶化
させてポリシリコン膜を形成しても良い。
１層間絶縁層４１の上に、約４５０〜５５０℃、好まし
くは約５００℃の比較的低温環境中で、流量約４００〜
６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等
を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０Ｐａの
ＣＶＤ）により、アモルファスシリコン膜を形成する。
その後、窒素雰囲気中で、約６００〜７００℃にて約１
〜１０時間、好ましくは、４〜６時間のアニール処理を
施することにより、ポリシリコン膜を約５００〜２００
０Åの厚さ、好ましくは約１０００Åの厚さとなるまで
固相成長させる。この際、Ｎチャネル型のＴＦＴを作成
する場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ
（リン）などのＶ族元素のドーパントを僅かにイオン注
入等によりドープしても良い。また、ＴＦＴをＰチャネ
ル型とする場合には、Ａｌ（アルミニウム）、Ｂ（ボロ
ン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのII
I族元素のドーパントを僅かにイオン注入等によりドー
プする。尚、アモルファスシリコン膜を経ないで、減圧
ＣＶＤ法等によりポリシリコン膜を直接形成しても良
い。或いは、減圧ＣＶＤ法等により堆積したポリシリコ
ン膜にシリコンイオンを打ち込んで一旦非晶質化（アモ
ルファス化）し、その後アニール処理等により再結晶化
させてポリシリコン膜を形成しても良い。
【０１１７】次に図１０の工程（４）に示すように、半
導体層３２を約９００〜１３００℃の温度、好ましくは
約１０００℃の温度により熱酸化することにより、約３
００Åの比較的薄い厚さの熱酸化膜を形成し、更に減圧
ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒
化シリコン膜を約５００Åの比較的薄い厚さに堆積し、
多層構造を持つゲート絶縁層３３を形成する。この結
果、半導体層３２の厚さは、約３００〜１５００Åの厚
さ、好ましくは約３５０〜４５０Åの厚さとなり、ゲー
ト絶縁層３３の厚さは、約２００〜１５００Åの厚さ、
好ましくは約３００Åの厚さとなる。このように高温熱
酸化時間を短くすることにより、特に８インチ程度の大
型基板を使用する場合に熱によるそりを防止することが
できる。但し、半導体層３２を熱酸化することのみによ
り、単一層構造を持つゲート絶縁層３３を形成してもよ
い。
導体層３２を約９００〜１３００℃の温度、好ましくは
約１０００℃の温度により熱酸化することにより、約３
００Åの比較的薄い厚さの熱酸化膜を形成し、更に減圧
ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒
化シリコン膜を約５００Åの比較的薄い厚さに堆積し、
多層構造を持つゲート絶縁層３３を形成する。この結
果、半導体層３２の厚さは、約３００〜１５００Åの厚
さ、好ましくは約３５０〜４５０Åの厚さとなり、ゲー
ト絶縁層３３の厚さは、約２００〜１５００Åの厚さ、
好ましくは約３００Åの厚さとなる。このように高温熱
酸化時間を短くすることにより、特に８インチ程度の大
型基板を使用する場合に熱によるそりを防止することが
できる。但し、半導体層３２を熱酸化することのみによ
り、単一層構造を持つゲート絶縁層３３を形成してもよ
い。
【０１１８】次に図１０の工程（５）に示すように、半
導体層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ
法等によりポリシリコン膜を堆積した後、フォトリソグ
ラフィ工程、エッチング工程等により、ゲート電極３１
（走査線）を形成する。
導体層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ
法等によりポリシリコン膜を堆積した後、フォトリソグ
ラフィ工程、エッチング工程等により、ゲート電極３１
（走査線）を形成する。
【０１１９】但し、ゲート電極３１（走査線）を、ポリ
シリコン膜ではなく、高融点金属膜又は金属シリサイド
膜とｐ−Ｓｉ膜を組み合わせて多層に形成してもよい。
この場合、ゲート電極３１（走査線）を、第２遮光層２
３が覆う領域の一部又は全部に対応する遮光膜として配
置すれば、金属膜や金属シリサイド膜の持つ遮光性によ
り、第２遮光層２３の一部又は全部を省略することも可
能となる。この場合特に、対向基板２とＴＦＴアレイ基
板１との貼り合わせずれによる画素開口率の低下を防ぐ
ことが出来る利点がある。
シリコン膜ではなく、高融点金属膜又は金属シリサイド
膜とｐ−Ｓｉ膜を組み合わせて多層に形成してもよい。
この場合、ゲート電極３１（走査線）を、第２遮光層２
３が覆う領域の一部又は全部に対応する遮光膜として配
置すれば、金属膜や金属シリサイド膜の持つ遮光性によ
り、第２遮光層２３の一部又は全部を省略することも可
能となる。この場合特に、対向基板２とＴＦＴアレイ基
板１との貼り合わせずれによる画素開口率の低下を防ぐ
ことが出来る利点がある。
【０１２０】次に図１１の工程（６）に示すように、Ｔ
ＦＴ３０をＬＤＤ構造を持つＮチャネル型のＴＦＴとす
る場合、半導体層３２に、先ずソース領域３４及びドレ
イン領域３６のうちチャネル側に夫々隣接する一部を構
成する低濃度ドープ領域を形成するために、ゲート電極
３１を拡散マスクとして、ＰなどのＶ族元素のドーパン
トを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃ
ｍ2のドーズ量にて）ドープし、続いて、ゲート電極３
１よりも幅の広いマスクでレジスト層をゲート電極３１
上に形成した後、同じくＰなどのＶ族元素のドーパント
を高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ
2のドーズ量にて）ドープする。また、ＴＦＴ３０をＰ
チャネル型とする場合、半導体層３２に、ソース領域３
４及びドレイン領域３６を形成するために、ＢなどのII
I族元素のドーパントを用いてドープする。このように
ＬＤＤ構造とした場合、ショートチャネル効果を低減で
きる利点が得られる。尚、このように低濃度と高濃度の
２段階に分けて、ドープを行わなくても良い。例えば、
低濃度のドープを行わずに、オフセット構造のＴＦＴと
してもよく、ゲート電極３１をマスクとして、Ｐイオ
ン、Ｂイオン等を用いたイオン注入技術によりセルフア
ライン型のＴＦＴとしてもよい。
ＦＴ３０をＬＤＤ構造を持つＮチャネル型のＴＦＴとす
る場合、半導体層３２に、先ずソース領域３４及びドレ
イン領域３６のうちチャネル側に夫々隣接する一部を構
成する低濃度ドープ領域を形成するために、ゲート電極
３１を拡散マスクとして、ＰなどのＶ族元素のドーパン
トを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃ
ｍ2のドーズ量にて）ドープし、続いて、ゲート電極３
１よりも幅の広いマスクでレジスト層をゲート電極３１
上に形成した後、同じくＰなどのＶ族元素のドーパント
を高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ
2のドーズ量にて）ドープする。また、ＴＦＴ３０をＰ
チャネル型とする場合、半導体層３２に、ソース領域３
４及びドレイン領域３６を形成するために、ＢなどのII
I族元素のドーパントを用いてドープする。このように
ＬＤＤ構造とした場合、ショートチャネル効果を低減で
きる利点が得られる。尚、このように低濃度と高濃度の
２段階に分けて、ドープを行わなくても良い。例えば、
低濃度のドープを行わずに、オフセット構造のＴＦＴと
してもよく、ゲート電極３１をマスクとして、Ｐイオ
ン、Ｂイオン等を用いたイオン注入技術によりセルフア
ライン型のＴＦＴとしてもよい。
【０１２１】これらの工程と並行して、Ｎチャネル型Ｔ
ＦＴ及びＰチャネル型ＴＦＴから構成される相補型構造
を持つデータ線駆動回路１０１及び走査線駆動回路１０
４をＴＦＴアレイ基板１上の周辺部に形成する。 この
ように、ＴＦＴ３０はポリシリコンＴＦＴであるので、
ＴＦＴ３０の形成時に同一工程で、データ線駆動回路１
０１及び走査線駆動回路１０４を形成することができ、
製造上有利である。
ＦＴ及びＰチャネル型ＴＦＴから構成される相補型構造
を持つデータ線駆動回路１０１及び走査線駆動回路１０
４をＴＦＴアレイ基板１上の周辺部に形成する。 この
ように、ＴＦＴ３０はポリシリコンＴＦＴであるので、
ＴＦＴ３０の形成時に同一工程で、データ線駆動回路１
０１及び走査線駆動回路１０４を形成することができ、
製造上有利である。
【０１２２】次に図１１の工程（７）に示すように、ゲ
ート電極３１（走査線）を覆うように、例えば、常圧又
は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、Ｐ
ＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒
化シリコン膜や酸化シリコン膜等からなる第２層間絶縁
層４２を形成する。第２層間絶縁層４２の層厚は、約５
０００〜１５０００Åが好ましい。そして、ソース領域
３４及びドレイン領域３６を活性化するために約１００
０℃のアニール処理を２０分程度行った後、ソース電極
３５（データ線）に対するコンタクトホール３７を、反
応性エッチング、反応性イオンビームエッチング等のド
ライエッチングにより形成する。この際、反応性エッチ
ング、反応性イオンビームエッチングのような異方性エ
ッチングにより、コンタクトホール３７を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、コンタクトホール３７
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。また、ゲート電極３１（走査
線）を図示しない配線と接続するためのコンタクトホー
ルも、コンタクトホール３７と同一の工程により第２層
間絶縁層４２に開ける。
ート電極３１（走査線）を覆うように、例えば、常圧又
は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、Ｐ
ＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒
化シリコン膜や酸化シリコン膜等からなる第２層間絶縁
層４２を形成する。第２層間絶縁層４２の層厚は、約５
０００〜１５０００Åが好ましい。そして、ソース領域
３４及びドレイン領域３６を活性化するために約１００
０℃のアニール処理を２０分程度行った後、ソース電極
３５（データ線）に対するコンタクトホール３７を、反
応性エッチング、反応性イオンビームエッチング等のド
ライエッチングにより形成する。この際、反応性エッチ
ング、反応性イオンビームエッチングのような異方性エ
ッチングにより、コンタクトホール３７を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、コンタクトホール３７
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。また、ゲート電極３１（走査
線）を図示しない配線と接続するためのコンタクトホー
ルも、コンタクトホール３７と同一の工程により第２層
間絶縁層４２に開ける。
【０１２３】次に図１１の工程（８）に示すように、第
２層間絶縁層４２の上に、スパッタリング処理等によ
り、Ａｌ等の低抵抗金属や金属シリサイド等を、約１０
００〜５０００Åの厚さに堆積し、更にフォトリソグラ
フィ工程、エッチング工程等により、ソース電極３５
（データ線）を形成する。
２層間絶縁層４２の上に、スパッタリング処理等によ
り、Ａｌ等の低抵抗金属や金属シリサイド等を、約１０
００〜５０００Åの厚さに堆積し、更にフォトリソグラ
フィ工程、エッチング工程等により、ソース電極３５
（データ線）を形成する。
【０１２４】この場合、ソース電極３５（データ線）
を、第２遮光層２３が覆う領域の一部又は全部に対応す
る遮光膜として配置すれば、Ａｌ等の金属膜や金属シリ
サイド膜の持つ遮光性により、第２遮光層２３の一部又
は全部を省略することも可能となる。この場合特に、対
向基板２とＴＦＴアレイ基板１との貼り合わせずれによ
る画素開口率の低下を防ぐことが出来る利点がある。ま
た、少なくとも半導体層３２のチャネル領域を覆うよう
にソース電極３５を形成し、更に、半導体層３２のチャ
ネル領域下方に配設された遮光層３の表面に入射光が直
接照射されないようにソース電極３５で覆うようにす
る。これにより、入射光及び戻り光から半導体層３２の
チャネル領域を保護できることから、ポリシリコン膜の
光電変換効果によるＴＦＴのリーク電流を低減できる。
を、第２遮光層２３が覆う領域の一部又は全部に対応す
る遮光膜として配置すれば、Ａｌ等の金属膜や金属シリ
サイド膜の持つ遮光性により、第２遮光層２３の一部又
は全部を省略することも可能となる。この場合特に、対
向基板２とＴＦＴアレイ基板１との貼り合わせずれによ
る画素開口率の低下を防ぐことが出来る利点がある。ま
た、少なくとも半導体層３２のチャネル領域を覆うよう
にソース電極３５を形成し、更に、半導体層３２のチャ
ネル領域下方に配設された遮光層３の表面に入射光が直
接照射されないようにソース電極３５で覆うようにす
る。これにより、入射光及び戻り光から半導体層３２の
チャネル領域を保護できることから、ポリシリコン膜の
光電変換効果によるＴＦＴのリーク電流を低減できる。
【０１２５】次に図１１の工程（９）に示すように、ソ
ース電極３５（データ線）上を覆うように、例えば、常
圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳ
Ｇ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等からなる第３層
間絶縁層４３を形成する。第３層間絶縁層４３の層厚
は、約５０００〜１５０００Åが好ましい。或いは、こ
のようなシリケートガラス膜に代えて又は重ねて、有機
膜やＳＯＧ（スピンオンガラス）をスピンコートして、
若しくは又はＣＭＰ処理を施して、平坦な膜を形成して
もよい。
ース電極３５（データ線）上を覆うように、例えば、常
圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳ
Ｇ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等からなる第３層
間絶縁層４３を形成する。第３層間絶縁層４３の層厚
は、約５０００〜１５０００Åが好ましい。或いは、こ
のようなシリケートガラス膜に代えて又は重ねて、有機
膜やＳＯＧ（スピンオンガラス）をスピンコートして、
若しくは又はＣＭＰ処理を施して、平坦な膜を形成して
もよい。
【０１２６】更に、画素電極１１とドレイン領域３６と
を電気的接続するためのコンタクトホール３８を、反応
性エッチング、反応性イオンビームエッチング等のドラ
イエッチングにより形成する。この際、反応性エッチン
グ、反応性イオンビームエッチングのような異方性エッ
チングにより、コンタクトホール３８を開孔した方が、
開孔形状をマスク形状とほぼ同じにできるという利点が
得られる。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、コンタクトホール３８
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。
を電気的接続するためのコンタクトホール３８を、反応
性エッチング、反応性イオンビームエッチング等のドラ
イエッチングにより形成する。この際、反応性エッチン
グ、反応性イオンビームエッチングのような異方性エッ
チングにより、コンタクトホール３８を開孔した方が、
開孔形状をマスク形状とほぼ同じにできるという利点が
得られる。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、コンタクトホール３８
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。
【０１２７】次に図１１の工程（１０）に示すように、
第３層間絶縁層４３の上に、スパッタリング処理等によ
り、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２００
０Åの厚さに堆積し、更にフォトリソグラフィ工程、エ
ッチング工程等により、画素電極１１を形成する。尚、
当該液晶装置２００を反射型の液晶装置に用いる場合に
は、Ａｌ等の反射率の高い不透明な材料から画素電極１
１を形成してもよい。
第３層間絶縁層４３の上に、スパッタリング処理等によ
り、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２００
０Åの厚さに堆積し、更にフォトリソグラフィ工程、エ
ッチング工程等により、画素電極１１を形成する。尚、
当該液晶装置２００を反射型の液晶装置に用いる場合に
は、Ａｌ等の反射率の高い不透明な材料から画素電極１
１を形成してもよい。
【０１２８】続いて、画素電極１１の上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図１に示した配向膜１２が形成される。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図１に示した配向膜１２が形成される。
【０１２９】次に、遮光層３”がＴＦＴアレイ基板１側
に設けられたプリチャージ回路２０１のＴＦＴ２０２部
分の形成について図８のＢ−Ｂ’断面図に基づいて図１
２を参照して説明する。
に設けられたプリチャージ回路２０１のＴＦＴ２０２部
分の形成について図８のＢ−Ｂ’断面図に基づいて図１
２を参照して説明する。
【０１３０】プリチャージ回路２０１のＴＦＴ２０２部
分の形成については、図１０及び図１１を参照して説明
したＴＦＴ３０部分の形成と図１０の工程（１）から図
１１の工程（６）までは、同一の薄膜形成工程で行われ
る。従って、その説明は省略する。
分の形成については、図１０及び図１１を参照して説明
したＴＦＴ３０部分の形成と図１０の工程（１）から図
１１の工程（６）までは、同一の薄膜形成工程で行われ
る。従って、その説明は省略する。
【０１３１】この場合、第２層間絶縁層４２にアニール
処理を施すまでは図１１の工程（７）と同様であるが、
その後、図１２の工程（７）に示すように、プリチャー
ジ信号線２０４に対するコンタクトホール３７”と共に
データ線３５に対するコンタクトホール３８”を、図１
１の工程（７）と並行して、反応性エッチング、反応性
イオンビームエッチング等のドライエッチングにより形
成する。
処理を施すまでは図１１の工程（７）と同様であるが、
その後、図１２の工程（７）に示すように、プリチャー
ジ信号線２０４に対するコンタクトホール３７”と共に
データ線３５に対するコンタクトホール３８”を、図１
１の工程（７）と並行して、反応性エッチング、反応性
イオンビームエッチング等のドライエッチングにより形
成する。
【０１３２】次に図１２の工程（８）に示すように、図
１１の工程（８）と同一の薄膜形成工程により、第２層
間絶縁層４２の上に、スパッタリング処理等により、Ａ
ｌ等の低抵抗金属や金属シリサイド等を堆積する。更に
図１１の工程（８）と並行して、フォトリソグラフィ工
程、エッチング工程等により、所定パターンを夫々持つ
プリチャージ信号線２０４及びデータ線３５を形成す
る。
１１の工程（８）と同一の薄膜形成工程により、第２層
間絶縁層４２の上に、スパッタリング処理等により、Ａ
ｌ等の低抵抗金属や金属シリサイド等を堆積する。更に
図１１の工程（８）と並行して、フォトリソグラフィ工
程、エッチング工程等により、所定パターンを夫々持つ
プリチャージ信号線２０４及びデータ線３５を形成す
る。
【０１３３】次に図１２の工程（９）に示すように、図
１１の工程（９）と同一の薄膜形成工程により、データ
線３５及びプリチャージ信号線２０４上を覆うようにシ
リケートガラス等からなる第３層間絶縁層４３を形成す
る。そして、図１１の工程（１０）の薄膜形成工程によ
り、第３層間絶縁層４３の上に堆積されるＩＴＯ膜等の
透明導電性薄膜については、エッチング処理等により全
て除去する。
１１の工程（９）と同一の薄膜形成工程により、データ
線３５及びプリチャージ信号線２０４上を覆うようにシ
リケートガラス等からなる第３層間絶縁層４３を形成す
る。そして、図１１の工程（１０）の薄膜形成工程によ
り、第３層間絶縁層４３の上に堆積されるＩＴＯ膜等の
透明導電性薄膜については、エッチング処理等により全
て除去する。
【０１３４】尚、遮光層３”がＴＦＴアレイ基板１側に
設けられたサンプリング回路３０１のＴＦＴ３０２部分
の形成については上述のプリチャージ回路２０１のＴＦ
Ｔ２０２部分の形成と同様であるので、その説明は省略
する。
設けられたサンプリング回路３０１のＴＦＴ３０２部分
の形成については上述のプリチャージ回路２０１のＴＦ
Ｔ２０２部分の形成と同様であるので、その説明は省略
する。
【０１３５】（電子機器）次に、以上詳細に説明した液
晶装置２００を備えた電子機器の実施の形態について図
１３から図１８を参照して説明する。
晶装置２００を備えた電子機器の実施の形態について図
１３から図１８を参照して説明する。
【０１３６】先ず図１３に、このように液晶装置２００
を備えた電子機器の概略構成を示す。
を備えた電子機器の概略構成を示す。
【０１３７】図１３において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、前述の走査
線駆動回路１０４及びデータ線駆動回路１０１を含む駆
動回路１００４、前述のように構成されたプリチャージ
回路及びサンプリング回路が設けられた液晶装置２０
０、クロック発生回路１００８並びに電源回路１０１０
を備えて構成されている。表示情報出力源１０００は、
ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Acce
ss Memory）、光ディスク装置などのメモリ、同調回路
等を含み、クロック発生回路１００８からのクロック信
号に基づいて、所定フォーマットの画像信号などの表示
情報を表示情報処理回路１００２に出力する。表示情報
処理回路１００２は、増幅・極性反転回路、相展開回
路、ローテーション回路、ガンマ補正回路、クランプ回
路等の周知の各種処理回路を含んで構成されており、ク
ロック信号に基づいて入力された表示情報からデジタル
信号を順次生成し、クロック信号CLKと共に駆動回路１
００４に出力する。駆動回路１００４は、走査線駆動回
路１０４及びデータ線駆動回路１０１によって前述の駆
動方法により液晶装置２００を駆動する。電源回路１０
１０は、上述の各回路に所定電源を供給する。尚、液晶
装置２００を構成するＴＦＴアレイ基板の上に、駆動回
路１００４を搭載してもよく、これに加えて表示情報処
理回路１００２を搭載してもよい。
力源１０００、表示情報処理回路１００２、前述の走査
線駆動回路１０４及びデータ線駆動回路１０１を含む駆
動回路１００４、前述のように構成されたプリチャージ
回路及びサンプリング回路が設けられた液晶装置２０
０、クロック発生回路１００８並びに電源回路１０１０
を備えて構成されている。表示情報出力源１０００は、
ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Acce
ss Memory）、光ディスク装置などのメモリ、同調回路
等を含み、クロック発生回路１００８からのクロック信
号に基づいて、所定フォーマットの画像信号などの表示
情報を表示情報処理回路１００２に出力する。表示情報
処理回路１００２は、増幅・極性反転回路、相展開回
路、ローテーション回路、ガンマ補正回路、クランプ回
路等の周知の各種処理回路を含んで構成されており、ク
ロック信号に基づいて入力された表示情報からデジタル
信号を順次生成し、クロック信号CLKと共に駆動回路１
００４に出力する。駆動回路１００４は、走査線駆動回
路１０４及びデータ線駆動回路１０１によって前述の駆
動方法により液晶装置２００を駆動する。電源回路１０
１０は、上述の各回路に所定電源を供給する。尚、液晶
装置２００を構成するＴＦＴアレイ基板の上に、駆動回
路１００４を搭載してもよく、これに加えて表示情報処
理回路１００２を搭載してもよい。
【０１３８】次に図１４から図１８に、このように構成
された電子機器の具体例を夫々示す。
された電子機器の具体例を夫々示す。
【０１３９】図１４には、液晶プロジェクタ１１００
は、上述した駆動回路１００４がＴＦＴアレイ基板上に
搭載された液晶装置を含む液晶モジュールを３個用意
し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９
６２Ｂとして用いた投射型プロジェクタの光学系の概略
構成図を示し、図１５は、図１４のＥ−Ｅ’断面図であ
る。本例の投射型表示装置の光学系には、前述した光源
装置９２０と、均一照明光学系９２３が採用されてい
る。そして、投射型表示装置は、この均一照明光学系９
２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青
（Ｂ）に分離する色分離手段としての色分離光学系９２
４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての
３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、
変調された後の色光束を再合成する色合成手段としての
色合成プリズム９１０と、合成された光束を投射面１０
０の表面に拡大投射する投射手段としての投射レンズユ
ニット６を備えている。また、青色光束Ｂを対応するラ
イトバルブ９２５Ｂに導く導光系９２７をも備えてい
る。
は、上述した駆動回路１００４がＴＦＴアレイ基板上に
搭載された液晶装置を含む液晶モジュールを３個用意
し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９
６２Ｂとして用いた投射型プロジェクタの光学系の概略
構成図を示し、図１５は、図１４のＥ−Ｅ’断面図であ
る。本例の投射型表示装置の光学系には、前述した光源
装置９２０と、均一照明光学系９２３が採用されてい
る。そして、投射型表示装置は、この均一照明光学系９
２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青
（Ｂ）に分離する色分離手段としての色分離光学系９２
４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての
３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、
変調された後の色光束を再合成する色合成手段としての
色合成プリズム９１０と、合成された光束を投射面１０
０の表面に拡大投射する投射手段としての投射レンズユ
ニット６を備えている。また、青色光束Ｂを対応するラ
イトバルブ９２５Ｂに導く導光系９２７をも備えてい
る。
【０１４０】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。
【０１４１】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。
【０１４２】次に、緑反射ダイクロイックミラー９４２
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー９４２を通過した青色光束Ｂは、青色光束Ｂの
出射部９４６から導光系９２７の側に出射される。本例
では、均一照明光学素子の光束Ｗの出射部から、色分離
光学系９２４における各色光束の出射部９４４、９４
５、９４６までの距離がほぼ等しくなるように設定され
ている。
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー９４２を通過した青色光束Ｂは、青色光束Ｂの
出射部９４６から導光系９２７の側に出射される。本例
では、均一照明光学素子の光束Ｗの出射部から、色分離
光学系９２４における各色光束の出射部９４４、９４
５、９４６までの距離がほぼ等しくなるように設定され
ている。
【０１４３】色分離光学系９２４の赤色、緑色光束Ｒ、
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。
【０１４４】このように平行化された赤色、緑色光束
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。このよう
な駆動手段は公知の手段をそのまま使用することができ
る。一方、青色光束Ｂは、導光系９２７を介して対応す
るライトバルブ９２５Ｂに導かれ、ここにおいて、同様
に画像情報に応じて変調が施される。尚、本例のライト
バルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさら
に入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出
射側偏光手段９６１Ｒ、９６1G、９６１Ｂと、これらの
間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂ
とからなる液晶ライトバルブである。
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。このよう
な駆動手段は公知の手段をそのまま使用することができ
る。一方、青色光束Ｂは、導光系９２７を介して対応す
るライトバルブ９２５Ｂに導かれ、ここにおいて、同様
に画像情報に応じて変調が施される。尚、本例のライト
バルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさら
に入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出
射側偏光手段９６１Ｒ、９６1G、９６１Ｂと、これらの
間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂ
とからなる液晶ライトバルブである。
【０１４５】導光系９２７は、青色光束Ｂの出射部９４
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。
【０１４６】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。
【０１４７】本実施の形態では、液晶装置９６２Ｒ、９
６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けら
れているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６
２Ｂからの投射光に基づく液晶プロジェクタ内の投射光
学系による反射光、投射光が通過する際のＴＦＴアレイ
基板の表面からの反射光、他の液晶装置から出射した後
に投射光学系を突き抜けてくる投射光の一部等が、戻り
光としてＴＦＴアレイ基板の側から入射しても、画素電
極のスイッチング用のＴＦＴ、あるいはサンプリング回
路のＴＦＴ、プリチャージング回路のＴＦＴ、検査回路
のＴＦＴ、或いはデータ線駆動回路や走査線駆動回路等
の周辺回路等のチャネルに対する遮光を十分に行うこと
ができる。
６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けら
れているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６
２Ｂからの投射光に基づく液晶プロジェクタ内の投射光
学系による反射光、投射光が通過する際のＴＦＴアレイ
基板の表面からの反射光、他の液晶装置から出射した後
に投射光学系を突き抜けてくる投射光の一部等が、戻り
光としてＴＦＴアレイ基板の側から入射しても、画素電
極のスイッチング用のＴＦＴ、あるいはサンプリング回
路のＴＦＴ、プリチャージング回路のＴＦＴ、検査回路
のＴＦＴ、或いはデータ線駆動回路や走査線駆動回路等
の周辺回路等のチャネルに対する遮光を十分に行うこと
ができる。
【０１４８】このため、小型化に適したプリズムユニッ
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。
【０１４９】また、本実施の形態では、戻り光によるＴ
ＦＴのチャネル領域への影響を抑えることができるた
め、液晶装置に直接戻り光防止処理を施した偏光手段を
貼り付けなくてもよい。そこで、図１４及び図１５に示
されるように、偏光手段を液晶装置から離して形成、よ
り具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９
６１Ｂはプリズムユニット９１０に貼り付け、他方の偏
光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５
３、９４５、９４４に貼り付けることが可能である。こ
のように、偏光手段をプリズムユニットに貼り付けるこ
とにより、偏光手段の熱は、プリズムユニットで吸収さ
れるため、液晶装置の温度上昇を防止することができ
る。
ＦＴのチャネル領域への影響を抑えることができるた
め、液晶装置に直接戻り光防止処理を施した偏光手段を
貼り付けなくてもよい。そこで、図１４及び図１５に示
されるように、偏光手段を液晶装置から離して形成、よ
り具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９
６１Ｂはプリズムユニット９１０に貼り付け、他方の偏
光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５
３、９４５、９４４に貼り付けることが可能である。こ
のように、偏光手段をプリズムユニットに貼り付けるこ
とにより、偏光手段の熱は、プリズムユニットで吸収さ
れるため、液晶装置の温度上昇を防止することができ
る。
【０１５０】また、図１５に示されるように、液晶装置
と偏光手段と間を離して形成することにより、液晶装置
と偏光手段との間には空気層ができるため、例えばプリ
ズムユニットの上側あるいは下側の一方に冷却手段を設
け、冷却手段から液晶装置と偏光手段との間に冷風等の
送風を送風口９９０から送り込むことにより、液晶装置
の温度上昇をさらに防ぐことができ、液晶装置の温度上
昇による誤動作を防ぐことができる。
と偏光手段と間を離して形成することにより、液晶装置
と偏光手段との間には空気層ができるため、例えばプリ
ズムユニットの上側あるいは下側の一方に冷却手段を設
け、冷却手段から液晶装置と偏光手段との間に冷風等の
送風を送風口９９０から送り込むことにより、液晶装置
の温度上昇をさらに防ぐことができ、液晶装置の温度上
昇による誤動作を防ぐことができる。
【０１５１】図１６において、電子機器の他の例たるラ
ップトップ型のパーソナルコンピュータ１２００は、上
述した液晶装置２００がトップカバーケース内に備えら
れており、更にＣＰＵ、メモリ、モデム等を収容すると
共にキーボード１２０２が組み込まれた本体１２０４を
備えている。
ップトップ型のパーソナルコンピュータ１２００は、上
述した液晶装置２００がトップカバーケース内に備えら
れており、更にＣＰＵ、メモリ、モデム等を収容すると
共にキーボード１２０２が組み込まれた本体１２０４を
備えている。
【０１５２】図１７において、電子機器の他の例たるペ
ージャ１３００は、金属フレーム１３０２内に前述の駆
動回路１００４がＴＦＴアレイ基板上に搭載されて液晶
モジュールをなす液晶装置２００が、バックライト１３
０６ａを含むライトガイド１３０６、回路基板１３０
８、第１及び第２のシールド板１３１０及び１３１２、
二つの弾性導電体１３１４及び１３１６、並びにフィル
ムキャリアテープ１３１８と共に収容されている。この
例の場合、前述の表示情報処理回路１００２（図１３参
照）は、回路基板１３０８に搭載してもよく、液晶装置
２００のＴＦＴアレイ基板上に搭載してもよい。更に、
前述の駆動回路１００４を回路基板１３０８上に搭載す
ることも可能である。
ージャ１３００は、金属フレーム１３０２内に前述の駆
動回路１００４がＴＦＴアレイ基板上に搭載されて液晶
モジュールをなす液晶装置２００が、バックライト１３
０６ａを含むライトガイド１３０６、回路基板１３０
８、第１及び第２のシールド板１３１０及び１３１２、
二つの弾性導電体１３１４及び１３１６、並びにフィル
ムキャリアテープ１３１８と共に収容されている。この
例の場合、前述の表示情報処理回路１００２（図１３参
照）は、回路基板１３０８に搭載してもよく、液晶装置
２００のＴＦＴアレイ基板上に搭載してもよい。更に、
前述の駆動回路１００４を回路基板１３０８上に搭載す
ることも可能である。
【０１５３】また図１８に示すように、駆動回路１００
４や表示情報処理回路１００２を搭載しない液晶装置２
００の場合には、駆動回路１００４や表示情報処理回路
１００２を含むＩＣ１３２４がポリイミドテープ１３２
２上に実装されたＴＣＰ（Tape Carrier Package）１
３２０に、ＴＦＴアレイ基板１の周辺部に設けられた異
方性導電フィルムを介して物理的且つ電気的に接続し
て、液晶装置として、生産、販売、使用等することも可
能である。
４や表示情報処理回路１００２を搭載しない液晶装置２
００の場合には、駆動回路１００４や表示情報処理回路
１００２を含むＩＣ１３２４がポリイミドテープ１３２
２上に実装されたＴＣＰ（Tape Carrier Package）１
３２０に、ＴＦＴアレイ基板１の周辺部に設けられた異
方性導電フィルムを介して物理的且つ電気的に接続し
て、液晶装置として、生産、販売、使用等することも可
能である。
【０１５４】以上図１４から図１８を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、ワー
クステーション、携帯電話、テレビ電話、ＰＯＳ端末、
タッチパネルを備えた装置等などが図１３に示した電子
機器の例として挙げられる。
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、ワー
クステーション、携帯電話、テレビ電話、ＰＯＳ端末、
タッチパネルを備えた装置等などが図１３に示した電子
機器の例として挙げられる。
【０１５５】以上説明したように、本実施の形態によれ
ば、戻り光等に対する遮光性能が高く、優れたトランジ
スタ特性を持つＴＦＴにより、高品位の画像表示が可能
な液晶装置を備えた各種の電子機器を実現できる。
ば、戻り光等に対する遮光性能が高く、優れたトランジ
スタ特性を持つＴＦＴにより、高品位の画像表示が可能
な液晶装置を備えた各種の電子機器を実現できる。
【０１５６】
【発明の効果】本発明によれば、例えばＴＦＴ等からな
る第１、第２及び第３スイッチング素子において戻り光
等に起因して光電流が発生してスイッチング特性が劣化
する事態は未然に防止されるので、優れたスイッチング
特性を持つスイッチング素子により、高品位の画像表示
が可能となる。更にサンプリング回路やプリチャージ回
路を従来のように遮光性のケースに入れられた第１基板
の周辺部分に配置する必要性はないので、例えば、これ
らの回路を周辺見切り下に配置することにより、周辺見
切りの下というデッドスペースを有効利用することも可
能となる。
る第１、第２及び第３スイッチング素子において戻り光
等に起因して光電流が発生してスイッチング特性が劣化
する事態は未然に防止されるので、優れたスイッチング
特性を持つスイッチング素子により、高品位の画像表示
が可能となる。更にサンプリング回路やプリチャージ回
路を従来のように遮光性のケースに入れられた第１基板
の周辺部分に配置する必要性はないので、例えば、これ
らの回路を周辺見切り下に配置することにより、周辺見
切りの下というデッドスペースを有効利用することも可
能となる。
【０１５７】また、戻り光等に起因して半導体層に光電
流が発生してＴＦＴのトランジスタ特性が劣化する事態
は未然に防止されるので、優れたトランジスタ特性を持
つＴＦＴにより、高品位の画像表示が可能となる。
流が発生してＴＦＴのトランジスタ特性が劣化する事態
は未然に防止されるので、優れたトランジスタ特性を持
つＴＦＴにより、高品位の画像表示が可能となる。
【図１】 液晶装置の実施の形態におけるＴＦＴアレイ
基板上に形成された各種配線、周辺回路等のブロック図
である。
基板上に形成された各種配線、周辺回路等のブロック図
である。
【図２】 図１の液晶装置の全体構成を示す平面図であ
る。
る。
【図３】 図１の液晶装置の全体構成を示す断面図であ
る。
る。
【図４】 液晶装置に設けられたプリチャージ回路を構
成するＴＦＴの回路図である。
成するＴＦＴの回路図である。
【図５】 液晶装置に設けられたサンプリング回路を構
成するＴＦＴの回路図である。
成するＴＦＴの回路図である。
【図６】 液晶装置を構成する画素スイッチング用ＴＦ
Ｔ及びプリチャージ回路用ＴＦＴを示す断面図である。
Ｔ及びプリチャージ回路用ＴＦＴを示す断面図である。
【図７】 図６の液晶装置のＴＦＴアレイ基板の画面表
示領域のコーナー部を示す平面図である。
示領域のコーナー部を示す平面図である。
【図８】 図１の液晶装置の実施の形態におけるＴＦＴ
アレイ基板上に形成された各種配線、周辺回路等の応用
例のブロック図である。
アレイ基板上に形成された各種配線、周辺回路等の応用
例のブロック図である。
【図９】 検査回路の一例の回路図である。
【図１０】 図６の液晶装置の一部分における製造プロ
セスを順を追って示す工程図（その１）である。
セスを順を追って示す工程図（その１）である。
【図１１】 図６の液晶装置の一部分における製造プロ
セスを順を追って示す工程図（その２）である。
セスを順を追って示す工程図（その２）である。
【図１２】 図６の液晶装置の他部分における製造プロ
セスを順を追って示す工程図である。
セスを順を追って示す工程図である。
【図１３】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。
構成を示すブロック図である。
【図１４】 電子機器の一例としての液晶プロジェクタ
を示す断面図である。
を示す断面図である。
【図１５】 図１４のＥ−Ｅ’断面図である。
【図１６】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。
ピュータを示す正面図である。
【図１７】 電子機器の一例としてのページャを示す分
解斜視図である。
解斜視図である。
【図１８】 電子機器の一例としてのＴＣＰを用いた液
晶装置を示す斜視図である。
晶装置を示す斜視図である。
１…ＴＦＴアレイ基板
２…対向基板
３、３”…遮光層
１１…画素電極
１２…配向膜
２１…共通電極
２２…配向膜
２３…第２遮光層
３０、２０２、３０２…ＴＦＴ
３１…走査線（ゲート電極）
３２、３２”…半導体層
３３、３３”…ゲート絶縁層
３４、３４”…ソース領域
３５…データ線（ソース電極）
３６、３６”…ドレイン領域
３７、３７”、３８、３８”…コンタクトホール
４１…第１層間絶縁層
４２…第２層間絶縁層
４３…第３層間絶縁層
５０…液晶層
５２…シール材
５３…周辺見切り
７０…蓄積容量
１０１…データ線駆動回路
１０４…走査線駆動回路
２００…液晶装置
２０１…プリチャージ回路
２０２…ＴＦＴ
２０４…プリチャージ信号線
２０６…プリチャージ回路駆動信号線
３０１…サンプリング回路
３０２…ＴＦＴ
４０１…検査回路
４０２…ＴＦＴ
フロントページの続き
Ｆターム(参考） 2H088 EA14 EA15 EA16 EA68 GA02
GA06 GA10 HA01 HA06 HA08
HA13 HA14 HA18 HA21 HA23
HA24 HA28 JA04 JA05 JA09
JA13 MA02 MA20
2H091 FA05X FA08X FA08Z FA14Z
FA21X FA26X FA26Z FA34Y
FA35Y FA41Z FB08 FC22
FC26 FC28 GA01 GA11 GA13
HA06 HA07 HA09 HA10 JA02
LA03 LA17 LA30 MA07
2H092 GA29 GA51 GA59 HA14 JA25
JA26 JA46 JB42 JB52 JB53
JB54 JB66 JB69 JB77 KA04
KA05 KA10 KA12 KA13 KA18
KA22 KA23 KB04 KB25 MA05
MA07 MA13 MA17 MA25 MA29
MA41 MA56 NA01 NA25 PA01
PA06 PA07 PA09 PA11 PA12
QA06 QA07 QA09 QA10 QA15
RA05
5F110 AA30 BB02 BB04 CC02 DD02
DD03 DD05 DD12 DD13 DD14
DD17 DD25 EE04 EE05 EE09
EE14 EE45 FF02 FF03 FF09
FF23 FF32 GG02 GG13 GG24
GG32 GG47 GG52 HJ01 HJ13
HJ23 HL03 HL07 HL14 HL23
HM15 NN03 NN04 NN22 NN23
NN24 NN25 NN26 NN27 NN35
NN36 NN42 NN44 NN46 NN47
NN54 NN72 PP10 PP13 QQ11
QQ19
Claims (17)
- 【請求項１】 一対の第１及び第２基板との間に液晶が
挟持されてなり、 前記第１基板上には、複数の走査線と、前記複数の走査
線に交差する複数のデータ線と、前記複数の走査線とデ
ータ線に接続された複数の第１スイッチング素子と、前
記複数の第１スイッチング素子に接続された複数の画素
電極とを有し、 複数の第２スイッチング素子により画像信号をサンプリ
ングして前記複数のデータ線に供給するサンプリング回
路と、複数の第３スイッチング素子により前記複数のデ
ータ線に所定電圧レベルのプリチャージ信号を前記画像
信号に先行して夫々供給するプリチャージ回路とのうち
少なくとも一方の回路が前記第１基板に配置されてお
り、 前記第１スイッチング素子並びに前記少なくとも一方の
回路が有する前記第２及び第３スイッチング素子のうち
の少なくとも一方の素子に夫々対向する位置において、
前記第１基板と前記第１スイッチング素子及び該一方の
素子との間に夫々設けられた遮光層を更に備えたことを
特徴とする液晶装置。 - 【請求項２】 前記第１、第２及び第３スイッチング素
子のうち少なくとも一つは、薄膜トランジスタからな
り、前記遮光層上に絶縁膜を介して形成された該薄膜ト
ランジスタを構成する半導体層を含むことを特徴とする
請求項１に記載の液晶装置。 - 【請求項３】 前記第１、第２及び第３スイッチング素
子のうち少なくとも一つは、ＬＤＤ（Lightly Doped
Drain）構造の薄膜トランジスタからなり、前記遮光層
は少なくとも該薄膜トランジスタのチャネル領域及びＬ
ＤＤ領域に対向する位置に設けられていることを特徴と
する請求項１又は２に記載の液晶装置。 - 【請求項４】 前記遮光層は全域に渡って同一の薄膜形
成工程により同一材料から形成されていることを特徴と
する請求項１から３のいずれか一項に記載の液晶装置。 - 【請求項５】 前記遮光層は、定電位源に接続されてい
ることを特徴とする請求項１から４のいずれか一項に記
載の液晶装置。 - 【請求項６】 前記定電位源の定電位は、接地電位に等
しいことを特徴とする請求項５に記載の液晶装置。 - 【請求項７】 前記第２基板の前記液晶に対面する側に
設けられた対向電極を更に備えており、 前記定電位源の定電位は、前記対向電極の電位に等しい
ことを特徴とする請求項５に記載の液晶装置。 - 【請求項８】 前記第１、第２及び第３スイッチング素
子のうち少なくとも一つは、Ｎチャネル型、Ｐチャネル
型及び相補型のうちのいずれか一つの型の薄膜トランジ
スタからなることを特徴とする請求項１から７のいずれ
か一項に記載の液晶装置。 - 【請求項９】 前記第１及び第２基板に平行な平面上で
前記複数の画素電極により規定される画面表示領域の周
囲において前記第１及び第２基板を貼り合わせて前記液
晶を包囲するシール部材と、 前記平面上で前記シール部材と前記画面表示領域との間
において前記画面表示領域の輪郭に沿って前記第２基板
に形成された遮光性の周辺見切りとを更に備えており、 前記少なくとも一方の回路は、前記周辺見切りに対向す
る位置に設けられたことを特徴とする請求項１から８の
いずれか一項に記載の液晶装置。 - 【請求項１０】 前記プリチャージ回路が設けられてお
り、 前記複数のデータ線は、前記データ線の一方側から前記
画像信号が供給されると共に、他方側から前記プリチャ
ージ信号が供給されることを特徴とする請求項１から９
のいずれか一項に記載の液晶装置。 - 【請求項１１】 当該液晶装置に対し所定の検査を行う
ための第４スイッチング素子を含む検査回路が前記第１
基板に更に設けられており、 前記遮光層は、前記第４スイッチング素子に対向する位
置において前記第１基板と前記第４スイッチング素子と
の間に更に設けられたことを特徴とする請求項１から１
０のいずれか一項に記載の液晶装置。 - 【請求項１２】 請求項１に記載の液晶装置において、 前記少なくとも一方の回路に代えて、当該液晶装置を動
作させるための電圧保持用の第５スイッチング素子を含
む周辺回路が前記第１基板に設けられており、 前記遮光層は、前記第５スイッチング素子に対向する位
置において前記第１基板と前記第５スイッチング素子と
の間に設けられたことを特徴とする液晶装置。 - 【請求項１３】 請求項１から１２に記載の液晶装置を
備えたことを特徴とする電子機器。 - 【請求項１４】 光源と、該光源から出射される光が入
射されて画像情報に対応した変調を施す液晶ライトバル
ブと、前記液晶ライトバルブにより変調された光を投射
する投射手段とを有する投射型表示装置において、 前記液晶ライトバルブは、光の入射側に配置された第１
基板及び出射側に配置された第２基板との間に液晶が挟
持された液晶装置と、前記第１基板の外側に配置された
第１偏光手段と、前記第２基板の外側に配置された第２
偏光手段とを有し、 前記第２基板上には、複数の走査線と、前記複数の走査
線に交差する複数のデータ線と、前記複数の走査線とデ
ータ線に接続された複数の第１薄膜トランジスタと、前
記複数の第１薄膜トランジスタに接続された複数の画素
電極とを有し、 前記第２基板と前記第１薄膜トランジスタとの間には前
記第１薄膜トランジスタの少なくともチャネル領域に対
応して遮光層が配置されてなり、 前記第２偏光手段と前記液晶装置との間には空間が形成
されてなることを特徴とする投射型表示装置。 - 【請求項１５】 光源と、該光源から出射される光束を
少なくとも２色の色光束に分離する色分離手段と、前記
色分離手段によって分離された各色の光束に対して画像
情報に対応した変調を施す液晶ライトバルブと、前記液
晶ライトバルブにより変調された光を合成する合成手段
と、前記合成手段から出射された合成光束を投射する投
射手段とを有する投射型表示装置において、 前記液晶ライトバルブは、光の入射側に配置された第１
基板及び光の出射側に配置された第２基板との間に液晶
が挟持されてなる液晶装置と、前記第１基板の外側に配
置された第１偏光手段と、前記第２基板の外側に配置さ
れた第２偏光手段とを有し、 前記第２基板上には、複数の走査線と、前記複数の走査
線に交差する複数のデータ線と、前記複数の走査線とデ
ータ線に接続された複数の第１薄膜トランジスタと、前
記複数の第１薄膜トランジスタに接続された複数の画素
電極とを有し、 前記第２基板と前記第１薄膜トランジスタとの間には前
記第１薄膜トランジスタの少なくともチャネル領域に対
応して遮光層が配置されてなり、 前記第２偏光手段は、前記合成手段に貼りつけられてい
ることを特徴とする投射型表示装置。 - 【請求項１６】 前記合成手段がプリズムユニットから
なることを特徴とする請求項１５に記載の投射型表示装
置。 - 【請求項１７】 前記液晶装置と、前記第２偏光手段と
の間に風を送るための送風手段を更に備えたことを特徴
とする請求項１４乃至請求項１６のいずれか一項に記載
の投射型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002323932A JP2003195356A (ja) | 1997-10-31 | 2002-11-07 | 液晶装置及び電子機器並びに投射型表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30125097 | 1997-10-31 | ||
| JP9-301250 | 1997-10-31 | ||
| JP2002323932A JP2003195356A (ja) | 1997-10-31 | 2002-11-07 | 液晶装置及び電子機器並びに投射型表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8466198A Division JP4050377B2 (ja) | 1997-10-31 | 1998-03-30 | 液晶装置及び電子機器並びに投射型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003195356A true JP2003195356A (ja) | 2003-07-09 |
Family
ID=27615048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002323932A Withdrawn JP2003195356A (ja) | 1997-10-31 | 2002-11-07 | 液晶装置及び電子機器並びに投射型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003195356A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274932A (ja) * | 2004-03-24 | 2005-10-06 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP2008116873A (ja) * | 2006-11-08 | 2008-05-22 | Epson Imaging Devices Corp | 液晶表示装置 |
| WO2011102030A1 (ja) * | 2010-02-18 | 2011-08-25 | シャープ株式会社 | アクティブマトリクス基板、ガラス基板、液晶パネル、および液晶表示装置 |
| JP2014515141A (ja) * | 2011-03-28 | 2014-06-26 | エルジー・ケム・リミテッド | 伝導性基板およびそれを含むタッチスクリーン |
| US9780121B2 (en) | 2014-03-07 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, touch panel, and manufacturing method of touch panel |
-
2002
- 2002-11-07 JP JP2002323932A patent/JP2003195356A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274932A (ja) * | 2004-03-24 | 2005-10-06 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP4547957B2 (ja) * | 2004-03-24 | 2010-09-22 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP2008116873A (ja) * | 2006-11-08 | 2008-05-22 | Epson Imaging Devices Corp | 液晶表示装置 |
| WO2011102030A1 (ja) * | 2010-02-18 | 2011-08-25 | シャープ株式会社 | アクティブマトリクス基板、ガラス基板、液晶パネル、および液晶表示装置 |
| JP2014515141A (ja) * | 2011-03-28 | 2014-06-26 | エルジー・ケム・リミテッド | 伝導性基板およびそれを含むタッチスクリーン |
| US9313883B2 (en) | 2011-03-28 | 2016-04-12 | Lg Chem, Ltd. | Conductive substrate and touch screen having same |
| US9363888B2 (en) | 2011-03-28 | 2016-06-07 | Lg Chem, Ltd. | Conductive substrate and touch screen having same |
| US9780121B2 (en) | 2014-03-07 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, touch panel, and manufacturing method of touch panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433767B1 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
| JP3900714B2 (ja) | 電気光学装置及び電子機器 | |
| US6358759B1 (en) | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment | |
| WO1999023530A1 (fr) | Dispositif electro-optique et appareil electronique | |
| JP4396599B2 (ja) | 液晶装置及び電子機器並びに投射型表示装置 | |
| JP4050377B2 (ja) | 液晶装置及び電子機器並びに投射型表示装置 | |
| JP3589005B2 (ja) | 電気光学装置及び電子機器 | |
| JP3648976B2 (ja) | アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法 | |
| JPH11265162A (ja) | 電気光学装置及び電子機器 | |
| JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
| JP2003195356A (ja) | 液晶装置及び電子機器並びに投射型表示装置 | |
| JP5168254B2 (ja) | 液晶装置及び電子機器 | |
| JP3674273B2 (ja) | 液晶装置及び電子機器、液晶装置用ｔｆｔアレイ基板 | |
| JP3792375B2 (ja) | 液晶装置及び電子機器 | |
| JP3633255B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP4544239B2 (ja) | 電気光学装置及び電子機器 | |
| JP3564990B2 (ja) | 電気光学装置及び電子機器 | |
| JP3491131B2 (ja) | 液晶装置及び電子機器 | |
| JP3671971B2 (ja) | 液晶装置及び電子機器 | |
| JP2003131263A (ja) | 液晶パネル、電子機器、及びｔｆｔアレイ基板 | |
| JP3988734B2 (ja) | 電気光学装置及び電子機器 | |
| JP3674618B2 (ja) | 液晶装置及び電子機器、液晶装置用ｔｆｔアレイ基板 | |
| JP2003084307A (ja) | 電気光学装置、その製造方法、および投射型表示装置 | |
| JP2003029287A (ja) | 電気光学装置及び電子機器 | |
| JPH11160692A (ja) | 液晶パネル及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |