JP4547957B2

JP4547957B2 - 電気光学装置および電子機器

Info

Publication number: JP4547957B2
Application number: JP2004087610A
Authority: JP
Inventors: 栄仁吉井; 正夫村出
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-03-24
Filing date: 2004-03-24
Publication date: 2010-09-22
Anticipated expiration: 2024-03-24
Also published as: JP2005274932A

Description

本発明は、液晶装置などの電気光学装置とこれを表示装置として利用した電子機器とに
関する。

液晶やＯＬＥＤ（Organic Light Emitting Diode）素子などの電気光学物質を有する電
気光学装置は、面状に配列された複数の画素と各画素を駆動する駆動回路とが基板上に配
置された構成となっている。より具体的には、略矩形状の基板の縁辺に沿って多数の接続
端子が設けられ、各接続端子から入力された各種の入力信号（例えばクロック信号や画像
信号）は、基板上に形成された配線を介して駆動回路に供給される。この種の電気光学装
置においては、例えば特許文献１に開示されているように、駆動回路の前段に入力信号の
波形を整形するための回路（以下「処理回路」という）が設けられることが望ましい。静
電気により接続端子に瞬間的に発生した過電圧が駆動回路に供給されるとすれば、駆動回
路を構成するスイッチング素子が静電破壊される可能性があるからである。特許文献１に
開示された構成においては、接続端子の近傍に処理回路が配置され、この処理回路から駆
動回路に到達するように配線が引き廻された構成となっている。
特開平１０−２８８９５０号公報（図１および図７）

しかしながら、このような構成のもとでは、処理回路に対して静電気による過電圧が印
加されることとなるから、この処理回路を構成するスイッチング素子の静電破壊や特性の
劣化を招き得るという問題がある。また、ここでは駆動回路への入力信号を例示したが、
基板上に配置されるその他の回路への入力信号についても同様の問題が生じ得る。例えば
、各画素の欠陥の有無を検査するために、各画素に実際に供給されている信号を検出する
検査回路を基板上に配置した構成が採用され得るところ、この検査回路の前段に配置され
た処理回路についても、入力信号の歪みに起因してスイッチング素子の静電破壊や特性の
劣化が引き起こされ得る可能性がある。本発明は、このような事情に鑑みてなされたもの
であり、駆動回路や検査回路の前段に設けられた処理回路に対して静電気による過電圧が
与える影響を低減することを目的としている。

検査回路の前段に設けられた処理回路について上記課題を解決するために、本発明の第
１の特徴は、板面と当該板面を挟んで相互に対向する第１および第２の縁辺とを有する基
板と、板面上に配列されて駆動回路により駆動される複数の画素と、供給された信号に基
づいて各画素の駆動状態を検出する検査回路と、板面のうち複数の画素からみて第１の縁
辺に近い位置に設けられた接続端子と、板面のうち第１の縁辺よりも第２の縁辺に近い位
置に設けられて入力信号に所定の処理を施して出力する処理回路と、接続端子への入力信
号を処理回路に供給するための第１の配線と、処理回路からの出力信号を検査回路に供給
するための第２の配線とを具備することにある。また、駆動回路の前段に設けられた処理
回路について上記課題を解決するために、本発明の第２の特徴は、板面と当該板面を挟ん
で相互に対向する第１および第２の縁辺とを有する基板と、板面上に配列された複数の画
素と、供給された信号に基づいて各画素を駆動する駆動回路と、板面のうち複数の画素か
らみて第１の縁辺に近い位置に設けられた接続端子と、板面のうち第１の縁辺よりも第２
の縁辺に近い位置に設けられて入力信号に所定の処理を施して出力する処理回路と、接続
端子への入力信号を処理回路に供給するための第１の配線と、処理回路からの出力信号を
駆動回路に供給するための第２の配線とを具備することにある。

本発明においては、接続端子が近接する第１の縁辺よりも第２の縁辺に近い位置に処理
回路が設けられている。このため、処理回路が接続端子の近傍に配置された従来の技術と
比較して、接続端子からの入力信号が処理回路に到達するまでに通過する第１の配線に充
分な配線長を確保することができる。この構成によれば、静電気により接続端子に瞬間的
な過電圧（スパイクやサージなどの微分波形パルス）が発生した場合であっても、この過
電圧は第１の配線の配線抵抗や配線容量（寄生容量）によって低減されるから、過電圧が
そのまま処理回路に供給されることはない。したがって、本発明によれば、駆動回路や検
査回路の前段に設けられた処理回路に対して静電気による過電圧が及ぼし得る影響を低減
することができる。

なお、本発明における駆動回路とは、複数の画素の各々を駆動するための回路であり、
例えば、複数の走査線の各々に対して順次に選択電圧を印加する走査線駆動回路や、複数
のデータ線の各々に表示階調に応じた画像信号を供給するデータ線駆動回路である。また
、検査回路とは、画素の駆動状態を検出するための回路であり、例えば、走査線やデータ
線に実際に供給されている信号を検出する回路である。この検査回路により検出された信
号を確認することにより、走査線やデータ線の断線など種々の不具合の有無を検査するこ
とができる。一方、処理回路とは、入力信号を整形して出力する回路であり、より具体的
には、駆動回路や検査回路に供給される各種の信号について静電気により生じる瞬間的な
過電圧を抑制するための回路や、駆動回路や検査回路に供給さえる各種の信号（例えばク
ロック信号や画像信号）に発生した波形の鈍り（歪みや遅延）を解消するための回路（例
えばシュミットトリガ回路）である。また、電気光学装置とは、電気信号（電圧信号また
は電流信号）に応じて透過率や輝度といった光学的特性が変化する電気光学物質を備えた
装置である。本発明に係る電気光学装置は、典型的には各種の電子機器の表示装置として
採用され得る。

走査線やデータ線は複数の画素が配列された略矩形状の表示領域の各縁辺を横切るよう
に延在するのが一般的である。この構成のもとでは、表示領域の隅部の近傍に処理回路を
配置すれば、走査線やデータ線を形成するスペースを充分に確保することができる。とこ
ろで、電気光学物質として液晶を用いた液晶装置を製造する工程においては、液晶の初期
的な配向方向を規定するために、基板（より詳細には基板上の配向膜）をラビング布で所
定の方向に擦るラビング処理が実行される。ここで、表示領域に対してラビング方向の上
流側に処理回路が設けられていたとすると、基板の板面と処理回路との段差によってラビ
ング布の毛先が乱れ、このままの状態で下流側の表示領域にラビング処理が施されること
となるから、表示領域に対する最適なラビング処理が阻害される可能性がある。これに対
し、処理回路を表示領域の隅部の近傍に設ければ、表示領域に対してラビング方向の上流
側に処理回路が存在することはないから、この処理回路を通過することによってラビング
布の毛先が乱れたとしても、その影響は表示領域に及ばない。したがって、本態様によれ
ば、表示領域に対して適切なラビング処理を施すことができるという利点がある。もっと
も、第２の縁辺の延在方向における略中央部に処理回路が設けられた構成も採用され得る
。

各走査線の一端側のみに走査線駆動回路が配置された構成のもとでは、走査線の延在方
向にわたる電圧降下に起因して、当該一端側に印加される電圧と他端側に印加される電圧
とが相違し得る。この相違を解消するために、表示領域を挟んで相互に対向する第１およ
び第２の走査線駆動回路が駆動回路として配置された構成が知られている。この構成に本
発明を適用した場合には、処理回路が第２の縁辺の延在方向における略中央部に設けられ
、第２の配線が、処理回路から第１の走査線駆動回路に至る配線と、処理回路から第２の
走査線駆動回路に至る配線とを含むことが望ましい。この構成によれば、処理回路が第２
の縁辺の延在方向における略中央部に設けられているから、この処理回路から各走査線駆
動回路に至る配線の長さを略等しくすることができる。したがって、処理回路から各走査
線駆動回路に到達する入力信号の電気的な特性（例えば信号波形の鈍りの程度）を略一致
させることができるから、走査線の延在方向にわたる表示品位のばらつきが抑制される。

図面を参照しながら本発明の具体的な形態を説明する。なお、以下では、電気光学装置
として液晶を用いた液晶装置に本発明が適用された形態を例示するが、本発明の適用され
得る範囲をこれに限定する趣旨ではない。また、以下に示す各図においては、各構成要素
を図面にて認識され得る程度の大きさとするために、各構成要素の寸法や比率を実際のも
のとは適宜に異ならせてある。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る液晶装置の構成を示す平面図であり、図２は、図
１におけるII−II線からみた断面図である。これらの図に示されるように、液晶装置Ｄ1
は、相互に対向するようにシール材２５（図１においては図示略）を介して貼り合わされ
た素子基板１０と対向基板２０とを有する。両基板とシール材２５とによって囲まれた空
間には液晶２６が封止されている。対向基板２０のうち液晶２６に対向する板面には、そ
の略全域にわたって対向電極２０１が形成されている。

図１に示されるように、素子基板１０のうち液晶２６に対向する板面１１には、Ｘ方向
に延在する複数の走査線１３１とＹ方向に延在する複数のデータ線１３２とが形成されて
いる。走査線１３１とデータ線１３２との各交差には略矩形状の画素電極１３５と薄膜ト
ランジスタ（以下「ＴＦＴ」という）１３６とが形成されている。さらに詳述すると、Ｔ
ＦＴ１３６のゲート電極は走査線１３１に接続され、ソース電極はデータ線１３２に接続
され、ドレイン電極は画素電極１３５に接続されている。以上の構成のもと、各画素電極
１３５とこれに対向する対向電極２０１と両電極に挟まれた液晶２６とによって構成され
る複数の画素がマトリクス状に配列することとなる。以下では、画素が配列する略矩形状
の領域（シール材２５の内周により包囲される領域と略一致する）１１２を「表示領域」
と表記する。図２に示されるように、素子基板１０および対向基板２０のうち液晶２６に
対向する板面は、それぞれ所定の方向にラビング処理が施された配向膜１３７および２０
２によって覆われている。

素子基板１０の板面１１のうち対向基板２０から張り出した領域（以下「張出領域」と
いう）１１０には、Ｘ方向に延在する縁辺１０１に沿うように複数の接続端子５０１が配
列されている。この縁辺１０１にはフレキシブル配線基板（図１においては外形が破線で
示されている）７０が接合され、各接続端子５０１はフレキシブル配線基板７０の配線７
１と電気的に接続される。また、素子基板１０の板面１１には多数の配線５０が形成され
ている。これらの配線５０の各々は、一端が接続端子５０１に連結されるとともに他端が
板面１１上の各回路（走査線駆動回路４１１および４１２、データ線駆動回路４３および
検査回路４５）に接続されている。接続端子５０１には、外部から供給された信号を液晶
装置Ｄ1に供給するための端子と、液晶装置Ｄ1から外部に信号を出力するための端子とが
ある。

張出領域１１０には、表示領域１１２を挟んで相互に対向するように走査線駆動回路４
１１および４１２が設けられている。さらに詳述すると、走査線駆動回路４１１は素子基
板１０の縁辺のうちＹ方向に延在するひとつの縁辺１０３に沿うように設けられ、走査線
駆動回路４１２は表示領域１１２を挟んで当該縁辺１０３に対向する縁辺１０４に沿うよ
うに設けられている。上述した各走査線１３１は一端が走査線駆動回路４１１に接続され
るとともに他端が走査線駆動回路４１２に接続されている。なお、以下では、走査線駆動
回路４１１と走査線駆動回路４１２とを特に区別する必要がない場合には単に「走査線駆
動回路４１」と表記する。

上述したように、素子基板１０の板面１１上には、接続端子５０１から走査線駆動回路
４１に至るように配線５０が形成されている。各走査線駆動回路４１は、フレキシブル配
線基板７０から接続端子５０１および配線５０を介して供給される各種の信号に基づいて
複数の走査線１３１の各々に走査信号を出力する。各走査線駆動回路４１に供給される信
号としては、１水平走査期間に相当する周期を有するクロック信号や垂直走査期間ごとに
立ち上がるスタートパルスがある。各走査線駆動回路４１は、これらの信号に基づいて、
１水平走査期間ごとに順番にアクティブレベルとなる走査信号を各走査線１３１に供給す
る。こうして走査信号がアクティブレベルに遷移すると、この走査線１３１に接続された
１行分のＴＦＴ１３６が一斉にオン状態となる。

また、張出領域１１０には、複数の接続端子５０１の配列と表示領域１１２とに挟まれ
た領域において縁辺１０１に沿うようにデータ線駆動回路４３が設けられている。各デー
タ線１３２は一端がデータ線駆動回路４３に接続されている。上述したように、素子基板
１０の板面１１上には、接続端子５０１からデータ線駆動回路４３に至るように複数の配
線５０が形成されている。データ線駆動回路４３は、フレキシブル配線基板７０から接続
端子５０１および配線５０を介して供給される各種の信号に基づいて複数のデータ線１３
２の各々にデータ信号を出力する。データ線駆動回路４３に供給される信号としては、各
画素の表示階調を示す画像信号がある。データ線駆動回路４３は、走査線駆動回路４１に
よって走査線１３１が選択されると（すなわち、ある走査線１３１の走査信号がアクティ
ブレベルになると）、この走査線１３１に対応する１行分の画素の画像信号を各データ線
１３２から当該各画素に出力する。

表示領域１１２を挟んで縁辺１０１に対向する縁辺１０２の近傍には、画素の欠陥の有
無を検査するための検査回路４５と、この検査回路４５を静電気から保護するための静電
保護回路４６１とが設けられている。さらに詳述すると、素子基板１０の板面１１のうち
表示領域１１２の外側の領域であって縁辺１０２に接するとともに当該縁辺１０２に沿っ
てＸ方向に延在する長尺状の領域（以下「縁辺領域」という）１１４には、その延在方向
に沿って検査回路４５が設けられるとともに、この縁辺領域１１４の長手方向における端
部の近傍（すなわち検査回路４５の長手方向における一方）に静電保護回路４６１が設け
られている。表示領域１１２との位置関係に着目すると、静電保護回路４６１は、表示領
域１１２の隅部１１２ａとこれに近接する素子基板１０の隅部との間の領域に配置された
回路として把握される。

素子基板１０の板面１１には、信号Ｓonが入力される接続端子５０１から縁辺１０４に
沿って延在するとともに静電保護回路４６１を経由して検査回路４５に到達するように引
き廻された配線５０（以下では特に「入力配線５１」と表記する場合がある）が形成され
ている。この入力配線５１は、接続端子５０１に入力された信号Ｓonを、静電保護回路４
６１を介して検査回路４５に供給するための配線である。以下では、静電保護回路４６１
を境界として入力配線５１を区分し、接続端子５０１から静電保護回路４６１に至るまで
の部分を第１の配線５１１、静電保護回路４６１から検査回路４５に至る部分を第２の配
線５１２と表記する場合がある。

本実施形態における検査回路４５は、画素が駆動されているときのデータ線１３２の電
圧を検出するための回路であり、図１に示されるように、各々がデータ線１３２に対応す
る複数（すなわちデータ線１３２の総本数に相当する個数）のスイッチング素子４５１を
有する。各スイッチング素子４５１の一端はデータ線１３２のうちデータ線駆動回路４３
とは反対側の端部に接続されており、他端は配線５０（以下では特に「出力配線５２」と
表記する場合がある）に接続されている。各スイッチング素子４５１のゲートには、静電
保護回路４６１から引き出された第２の配線５１２を介して信号Ｓonが供給される。この
構成のもと、接続端子５０１から第１の配線５１１と静電保護回路４６１と第２の配線５
１２とを介して検査回路４５に入力される信号Ｓonがアクティブレベルになると総てのス
イッチング素子４５１が一斉にオン状態となり、そのときに各データ線１３２に印加され
ている電圧が出力配線５２に検出される。この出力配線５２は、検査回路４５から縁辺１
０４に沿って延在して接続端子５０１に至るように素子基板１０の板面１１に引き廻され
た配線である。液晶装置Ｄ1を検査する工程においては、信号Ｓonがアクティブレベルと
され、この結果として出力配線５２に出力された信号が接続端子５０１から取得される。
そして、この信号を解析することによって各画素の欠陥の有無が判定されるのである。

次に、図３は、静電保護回路４６１の構成を示す回路図である。同図に示されるように
、静電保護回路４６１は、ｐチャネル型のトランジスタ４６ｐとｎチャネル型のトランジ
スタ４６ｎとを有する。何れのトランジスタもＭＯＳ型である。各画素のＴＦＴ１３６、
検査回路４５のスイッチング素子４５１、静電保護回路４６１のトランジスタ４６ｐや４
６ｎ、さらには走査線駆動回路４１やデータ線駆動回路４３を構成するスイッチング素子
など、素子基板１０上に設けられた種々のスイッチング素子の一部または全部は、液晶装
置Ｄ1の製造工程のうち共通の工程において同様の材料により一括して形成され得る。

図３に示されるトランジスタ４６ｐは、ドレイン電極が入力配線５１に接続される一方
、ゲート電極およびソース電極が高位側電源Ｖddに共通に接続されてダイオードとして機
能する。また、トランジスタ４６ｎは、ドレイン電極が入力配線５１に接続される一方、
ゲート電極およびソース電極が低位側電源Ｇndに共通に接続されてダイオードとして機能
する。この構成によれば、フレキシブル配線基板７０や接続端子５０１の静電気により第
１の配線５１１に瞬間的に発生する過電圧（すなわちスパイクまたはサージなどの微分波
形パルス）に応じた電流がトランジスタ４６ｐまたは４６ｎを介して電源線に流れ込む。
したがって、入力信号Ｓonは、静電気による過電圧が解消されたうえで第２の配線５１２
を介して検査回路４５に供給される。

次に、図４は、本実施形態における入力配線５１と静電保護回路４６１と検査回路４５
との電気的な関係に着目した等価回路図である。なお、図４においては、静電保護回路４
６１のトランジスタ４６ｐおよび４６ｎがダイオードとして図示されている。上述したよ
うに静電保護回路４６１は素子基板１０の板面１１のうち縁辺１０２の近傍に設けられて
いるから、入力配線５１のうち第１の配線５１１には充分な配線長が確保される。このた
め、図４に示されるように、第１の配線５１１の配線抵抗Ｒおよび配線容量Ｃ（他の配線
との間に生じる寄生容量）は、第２の配線５１２の抵抗値Ｒおよび配線容量Ｃと比較して
大きくなる。この構成によれば、静電気に起因して接続端子５０１に発生した過電圧は第
１の配線５１１を経由する過程にて抑制されるから、静電保護回路４６１に対して重大な
過電圧が供給されることが抑制される。したがって、静電保護回路４６１のトランジスタ
４６ｐおよび４６ｎの静電破壊を防止することができる。

この効果の優位性を説明するために、本実施形態との対比例として、図５に示されるよ
うに静電保護回路４６１が縁辺１０１の近傍に設けられた構成を想定する。この構成のも
とでは、入力配線５１は、信号Ｓonが入力される接続端子５０１から静電保護回路４６１
に至る第１の配線５１１と、静電保護回路４６１から縁辺１０４に沿って延在して検査回
路４５に至る第２の配線５１２とに区分される。この静電保護回路４６１は接続端子５０
１に近接して設けられているから、第１の配線５１１は第２の配線５１２と比較して充分
に短い。図６は、図５に示された入力配線５１と静電保護回路４６１と検査回路４５との
電気的な関係に着目した等価回路図である。上述したように第１の配線５１１は短いから
、図６の構成のもとでは、図４の構成と比較すれば明らかなように、信号Ｓonが接続端子
５０１から静電保護回路４６１に到達するまでに通過する第１の配線５１１の配線抵抗Ｒ
および配線容量Ｃが第２の配線５１２の配線抵抗Ｒおよび配線容量Ｃと比較して小さい。
この構成においては、静電気による過電圧が接続端子５０１に発生すると、この過電圧が
ほとんど抑制されることなく静電保護回路４６１に供給されるから、本実施形態の構成と
比較して、静電保護回路４６１のトランジスタ４６ｐおよび４６ｎの静電破壊や特性の劣
化が引き起こされ易い。換言すると、本実施形態によれば、図５に示した構成と比較して
、静電気に対する耐性を向上させることができるのである。

さらに、本実施形態においては、静電保護回路４６１が表示領域１１２の隅部１１２ａ
の近傍に設けられているため、表示領域１１２の配向膜１３７に対して適切なラビング処
理を施すことができるという利点がある。この効果について詳述すると以下の通りである
。

液晶装置Ｄ1の製造工程においては、液晶２６に電圧が印加されていないときの配向方
向を規定するために、図７に示されるように、素子基板１０の板面１１に設けられた配向
膜１３７をラビング布８０で擦るラビング処理が実行される。ここで、表示領域１１２に
対してラビング方向Ｌの上流側の位置Ｐaに静電保護回路４６１が設けられていたとする
と、素子基板１０の板面１１と静電保護回路４６１との段差によってラビング布８０の毛
先が乱れた状態で下流側の表示領域１１２に接触することとなるから、表示領域１１２の
うち静電保護回路４６１の下流側にある領域Ａ（図７においてハッチングが施された領域
）には適切なラビング処理を施すことができない。これに対し、本実施形態のように静電
保護回路４６１を表示領域１１２の隅部１１２ａの近傍に設けた場合には、ラビング方向
Ｌに対して表示領域１１２の上流側に静電保護回路４６１が存在することはないから、こ
の静電保護回路４６１と素子基板１０の板面１１との段差によってラビング布８０の毛先
が乱れたとしても、この影響は表示領域１１２には及ばない。したがって、本実施形態に
よれば、表示領域１１２の全域にわたって適切なラビング処理を施すことができる。

また、素子基板１０の板面１１のうち縁辺１０１の近傍には極めて多数の配線５０が密
集しているのが一般的であるが、板面１１のうち縁辺１０２の近傍には配線５０が縁辺１
０１の近傍ほどには密集していない。したがって、本実施形態のように縁辺１０２の近傍
に静電保護回路４６１が設けられた構成によれば、板面１１上の限られたスペースを有効
に利用することができると言える。

＜Ｂ：第２実施形態＞
上記実施形態においては、接続端子５０１から検査回路４５に至る入力配線５１に静電
保護回路４６１が介挿された構成を例示した。この種の静電保護回路４６１は、検査回路
４５の前段だけでなく走査線駆動回路４１やデータ線駆動回路４３といった駆動回路の前
段にも配置され得る。本実施形態においては、接続端子５０１から各走査線駆動回路４１
に至る配線に静電保護回路４６１が介挿された構成となっている。なお、本実施形態に係
る液晶装置Ｄ2のうち上記実施形態の液晶装置Ｄ1と同様の構成要素については共通の符号
を付してその説明を適宜に省略する。

図８は、本実施形態に係る液晶装置Ｄ2のうち素子基板１０の板面１１上の構成を示す
平面図であり、上記実施形態における図１に対応している。ただし、図８においては、図
１に示される検査回路４５の図示が省略されている。図８に示されるように、本実施形態
においては、素子基板１０の板面１１における縁辺領域１１４のうち縁辺１０２の延在方
向（Ｘ方向）における中央部の近傍に静電保護回路４６２が設けられている。この静電保
護回路４６２の構成は図３に示した静電保護回路４６１と同様である。接続端子５０１に
入力されたクロック信号などの入力信号は、第１の配線５３１を介して静電保護回路４６
２に到達する。第１の配線５３１は、接続端子５０１から縁辺１０４に沿ってＹ方向に延
在して素子基板１０の隅部の近傍に至り、そこからＸ方向に折れ曲がるとともに縁辺１０
２に沿うように延在して静電保護回路４６２に至る。一方、静電保護回路４６２からの出
力信号は、この静電保護回路４６１の出力端から分岐した第２の配線５３２ａおよび５３
２ｂを介してそれぞれ走査線駆動回路４１１および４１２に供給される。第２の配線５３
２ａは、静電保護回路４６２の出力端から走査線駆動回路４１１に向かうように縁辺１０
２と略平行に延在して当該走査線駆動回路４１１に至る。同様に、第２の配線５３２ｂは
、静電保護回路４６２の出力端から走査線駆動回路４１２に向かうように縁辺１０２と略
平行に延在して当該走査線駆動回路４１２に至る。

この構成によっても、上記第１実施形態と同様に、接続端子５０１から静電保護回路４
６２に至るまでの第１の配線５３１の長さが充分に確保されるから、接続端子５０１に発
生した過電圧は第１の配線５３１を経由することによって充分に抑制されたうえで静電保
護回路４６２に供給される。したがって、静電保護回路４６２を接続端子５０１の近傍に
設けた構成と比較して、静電保護回路４６２の静電破壊や特性の劣化を抑制することがで
きる。

しかも、本実施形態においては、静電保護回路４６２が縁辺１０２の延在方向の中央部
（すなわち各走査線駆動回路４１から等距離にある位置）に設けられているから、各走査
線駆動回路４１に入力される信号の特性を均等化することができるという利点がある。こ
こで、第１の配線５３１について充分な長さを確保するという観点のみからすれば、図９
に示されるように、表示領域１１２の隅部１１２ａの近傍に静電保護回路４６２が設けら
れ、この位置から各走査線駆動回路４１に至るように第２の配線５３２ａおよび５３２ｂ
がそれぞれ形成された構成も採用され得る。しかしながら、この構成のもとでは、静電保
護回路４６２から走査線駆動回路４１１に至る第２の配線５３２ａが、走査線駆動回路４
１２に至る配線５３２ｂよりも著しく長くなる。このため、静電保護回路４６１から各走
査線駆動回路４１に供給される信号の鈍りの程度が走査線駆動回路４１１と走査線駆動回
路４１２とで相違する。このような相違は表示領域１１２におけるＸ方向の表示品位のば
らつきを引き起こし得る。これに対し、本実施形態のように静電保護回路４６２を縁辺１
０２の中央部に設けた構成によれば、走査線駆動回路４１１に至る第２の配線５３２ａと
走査線駆動回路４１２に至る第２の配線５３２ｂとは略等しい長さ（ひいては略等しい電
気的特性）となるから、何れの走査線駆動回路４１に対しても略同一特性の信号を供給す
ることができる。したがって、表示領域１１２における表示品位のばらつきが抑制される
。

＜Ｃ：変形例＞
上記各実施形態に対しては種々の変形が加えられ得る。具体的な変形の態様を挙げれば
以下の通りである。なお、以下の各態様や上記各実施形態の構成を適宜に組み合わせた構
成も採用され得る。

（１）上記各実施形態においては、表示領域１１２と縁辺１０２とに挟まれた長尺状の縁
辺領域１１４に静電保護回路４６（４６１または４６２）が設けられた構成を例示したが
、静電保護回路４６１または４６２の位置はこれに限られない。すなわち、静電保護回路
４６が縁辺１０１よりも縁辺１０２に近い位置に設けられた構成であれば、静電保護回路
４６が縁辺１０１に近い位置に設けられた従来の構成と比較して、過電圧が静電保護回路
４６に供給される事態を抑制することができるのであり、したがって、本発明においては
、静電保護回路が縁辺１０１よりも縁辺１０２に近い位置に設けられていれば足りる。

（２）静電保護回路４６１および４６２の構成が図３に示された構成に限られないことは
もちろんである。また、検査回路４５や走査線駆動回路４１の前段に設けられる回路（処
理回路）は、静電気による過電圧を抑制する回路（静電保護回路４６１または４６２）に
限られない。例えば、走査線駆動回路４１に供給されるクロック信号などの信号の波形を
補正する回路（以下「補正回路」という）が当該走査線駆動回路４１の前段に設けられた
構成も採用され得る。すなわち、図１０に示されるように、上記第２実施形態における静
電保護回路４６２に代えて、またはこれとともに、２つのインバータ４７１および４７２
が直列に接続された補正回路４７が設けられた構成も採用され得る。走査線駆動回路４１
に供給されるクロック信号やスタートパルスなどの信号には第１の配線５３１を伝送され
ることにより波形の鈍りが生じるところ、図１０に示される補正回路を設ければ、この信
号が急峻なエッジを有する信号に補正される。このように、本発明における「処理回路」
とは、入力信号の波形を整形して出力する回路を意味し、静電気による過電圧を抑制する
静電保護回路はもちろん、信号の波形を補正する回路などその他の回路をも含む概念であ
る。

（３）上記各実施形態においては、検査回路４５や走査線駆動回路４１の前段に静電保護
回路４６１および４６２がそれぞれ設けられた構成を例示したが、データ線駆動回路４３
の前段に同様の回路が設けられた構成も採用され得る。この構成においても上記各実施形
態と同様に、データ線駆動回路４３の前段の静電保護回路は縁辺１０２に接する縁辺領域
１１４に設けられる。ただし、図１や図８のように、縁辺１０１と表示領域１１２との間
にデータ線駆動回路４３が設けられた構成のもとで静電保護回路を縁辺領域１１４に設け
るとすれば、接続端子５０１からデータ線駆動回路４３に至るまでの配線長を長くせざる
を得ない。そこで、検査回路４５や走査線駆動回路４１の前段の静電保護回路については
縁辺１０２に近接して設けられる一方、データ線駆動回路４３の前段の静電保護回路につ
いては縁辺１０１に近接して設けられた構成としてもよい。もっとも、データ線駆動回路
４３が縁辺１０２と表示領域１１２との間（すなわち上記第１実施形態における検査回路
４５の位置）に設けられた構成のもとでは、データ線駆動回路４３の前段の静電保護回路
についても縁辺１０２に近接して設けられることが望ましい。

（４）上記第２実施形態においては、走査線駆動回路４１１および４１２によってひとつ
の静電保護回路４６２が兼用される構成を例示したが、図１１に示されるように、走査線
駆動回路４１ごとに別個の静電保護回路が設けられた構成としてもよい。図１１の構成に
おいては、走査線駆動回路４１１の前段に静電保護回路４６２ａが、走査線駆動回路４１
２の前段に静電保護回路４６２ｂが、それぞれ別個に設けられた構成が例示されている。
静電保護回路４６２ａおよび４６２ｂはともに縁辺１０２の近傍に設けられている。走査
線駆動回路４１１に信号を供給するための第１の配線５３１は、接続端子５０１から素子
基板１０の縁辺１０３に沿うようにＹ方向に延在して静電保護回路４６２ａに至る。一方
、走査線駆動回路４１２に信号を供給するための第１の配線５３１は、接続端子５０１か
ら素子基板１０の縁辺１０４に沿うよう荷Ｙ方向に延在して静電保護回路４６２ｂに至る
。静電保護回路４６２ａおよび４６２ｂから出力された信号は、それぞれ第２の配線５３
２ａおよび５３２ｂを介して走査線駆動回路４１１および４１２に供給される。この構成
によっても、上記第２実施形態と同様の効果が得られる。

（５）走査線駆動回路４１が走査線１３１の一端側のみに設けられた構成のもとでは、走
査線１３１の延在方向にわたる電圧降下に起因して、当該一端側に印加される電圧と他端
側に印加される電圧とが相違し得る。この問題を解消するために、上記各実施形態におい
ては２つの走査線駆動回路４１１および４１２が素子基板１０上に設けられた構成を例示
した。換言すると、走査線１３１における電圧降下が問題とならないのであれば、走査線
１３１の一端側のみにひとつの走査線駆動回路が設けられた構成も採用され得る。また、
上記各実施形態においては、各走査線駆動回路４１およびデータ線駆動回路４３が素子基
板１０の板面１１に形成された構成を例示したが、これらの回路がフレキシブル配線基板
７０や当該フレキシブル配線基板７０に実装されたプリント基板に設けられた構成として
もよい。

（６）上記各実施形態においては、三端子型スイッチング素子たるＴＦＴ１３６が各画素
ごとに設けられたアクティブマトリクス方式の液晶装置を例示したが、二端子型スイッチ
ング素子たるＴＦＤ（Thin Film Diode）が設けられたアクティブマトリクス方式の液晶
装置や、スイッチング素子を持たないパッシブマトリクス方式の液晶装置にも本発明は適
用され得る。

（７）上記各実施形態においては液晶装置Ｄ1およびＤ2を例示したが、液晶以外の電気光
学物質を用いた装置にも本発明は適用される。電気光学物質とは、電気信号（電流信号ま
たは電圧信号）の供給によって透過率や輝度といった光学的特性が変化する物質である。
例えば、有機ＥＬ（Electro Luminescent）や発光ポリマーなどのＯＬＥＤ素子を電気光
学物質として用いた表示装置や、着色された液体と当該液体に分散された白色の粒子とを
含むマイクロカプセルを電気光学物質として用いた電気泳動表示装置、極性が相違する領
域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイスト
ボールディスプレイ、黒色トナーを電気光学物質として用いたトナーディスプレイ、ある
いはヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイ
パネルなど各種の電気光学装置に対しても上記各実施形態と同様に本発明が適用され得る
。

＜Ｄ：電子機器＞
次に、本発明に係る電気光学装置を備えた電子機器について説明する。

図１２は、本発明に係る電気光学装置（ここでは上記実施形態に係る液晶装置Ｄ1）を
ライトバルブとして用いたプロジェクタの構成を示す平面図である。同図に示されるよう
に、プロジェクタ２１００は、ハロゲンランプなどの白色光源からなるランプユニット２
１０２を有する。このランプユニット２１０２から出射した投射光は、３枚のミラー２１
０４および２枚のダイクロイックミラー２１０８によって赤色（Ｒ）、緑色（Ｇ）および
青色（Ｂ）の３原色に対応する波長の光に分離され、各色に対応するライトバルブ１００
Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、青色に対応する光は、他色に対
応する光と比較して光路が長いので、その損失を防ぐためにリレーレンズ系２１２１を介
してライトバルブ１００Ｂに導かれる。リレーレンズ系２１２１は、入射レンズ２１２２
、リレーレンズ２１２３および出射レンズ２１２４からなる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは上記実施形態に係る液晶装
置Ｄ1（またはＤ2）と同様の構成を有し、図示しない画像信号処理回路から供給される赤
色、緑色および青色の各色に対応する画像信号によって各々が駆動される。これらのライ
トバルブ１００Ｒ、１００Ｇおよび１００Ｂによって変調された光は、ダイクロイックプ
リズム２１１２に異なる方向から入射する。そして、このダイクロイックプリズム２１１
２において、赤色および青色の光は９０度だけ屈折させられる一方、緑色の光は直進する
。この構成のもと、各色の画像を合成したカラー画像が投射レンズ２１１４によってスク
リーン２１２０に投射される。

なお、本発明に係る電気光学装置が利用され得る電子機器としては、図１２に示される
プロジェクタのほかにも、携帯電話機、可搬型のパーソナルコンピュータ、液晶テレビ、
ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置
、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、Ｐ
ＯＳ端末、タッチパネルを備えた機器等などが挙げられる。

本発明の第１実施形態に係る液晶装置の構成を示す平面図である。図１におけるII−II線からみた断面図である。同液晶装置のうち静電保護回路の構成を示す回路図である。同液晶装置における入力配線と静電保護回路と検査回路との関係を示す等価回路図である。同実施形態の対比例に係る液晶装置の構成を示す平面図である。対比例における入力配線と静電保護回路と検査回路との関係を示す等価回路図である。同実施形態の効果を説明するための図である。本発明の第２実施形態に係る液晶装置の構成を示す平面図である。同実施形態の対比例に係る液晶装置の構成を示す平面図である。変形例に係る処理回路の構成を示す回路図である。変形例に係る液晶装置の構成を示す平面図である。本発明に係る電子機器の一例たるプロジェクタの構成を示す断面図である。

符号の説明

Ｄ1，Ｄ2……液晶装置（電気光学装置）、１０……素子基板（基板）、１０１……縁辺（
第１の縁辺）、１０２……縁辺（第２の縁辺）、１０３，１０４……縁辺、１１……板面
、１１２……表示領域、１１２ａ……表示領域の隅部、１１４……縁辺領域（表示領域の
外側の領域であって第２の縁辺に接する長尺状の領域）、１３１……走査線、１３２……
データ線、１３５……画素電極、１３６……ＴＦＴ、２０……対向基板、２５……シール
材、２６……液晶、４１（４１１，４１２）……走査線駆動回路、４３……データ線駆動
回路、４５……検査回路、４６１，４６２……静電保護回路（処理回路）、４７……補正
回路（処理回路）、５０……配線、５０１……接続端子、５１……入力配線、５１１，５
３１……第１の配線、５１２……第２の配線、５３２ａ……第２の配線（処理回路から第
１の走査線駆動回路に至る配線）、５３２ｂ……第２の配線（処理回路から第２の走査線
駆動回路に至る配線）。

Claims

板面と当該板面を挟んで相互に対向する第１および第２の縁辺とを有する基板と、
前記板面上に配列されて駆動回路により駆動される複数の画素と、
供給された信号に基づいて前記各画素の駆動状態を検出する検査回路と、
前記板面のうち前記複数の画素からみて前記第１の縁辺に近い位置に設けられた接続端子と、
前記板面のうち前記第１の縁辺よりも前記第２の縁辺に近い位置に設けられて入力信号の波形を整形して出力する処理回路と、
前記接続端子への入力信号を前記処理回路に供給するための第１の配線と、
前記処理回路からの出力信号を前記検査回路に供給するための第２の配線と
を具備し、
前記第１の配線の配線抵抗及び配線容量が前記第２の配線の配線抵抗及び配線容量よりも大きいこと
を特徴とする電気光学装置。
板面と当該板面を挟んで相互に対向する第１および第２の縁辺とを有する基板と、
前記板面上に配列された複数の画素と、
供給された信号に基づいて前記各画素を駆動する駆動回路と、
前記板面のうち前記複数の画素からみて前記第１の縁辺に近い位置に設けられた接続端子と、
前記板面のうち前記第１の縁辺よりも前記第２の縁辺に近い位置に設けられて入力信号の波形を整形して出力する処理回路と、
前記接続端子への入力信号を前記処理回路に供給するための第１の配線と、
前記処理回路からの出力信号を前記駆動回路に供給するための第２の配線と
を具備し、
前記第１の配線の配線抵抗及び配線容量が前記第２の配線の配線抵抗及び配線容量よりも大きいこと
を特徴とする電気光学装置。
前記処理回路は、静電気による過電圧を抑制する静電保護回路を含む
請求項１または２に記載の電気光学装置。
前記処理回路は、前記複数の画素が配列する略矩形状の表示領域の外側の領域であって前記第２の縁辺に接する長尺状の領域内に設けられている
ことを特徴とする請求項１または２に記載の電気光学装置。
前記処理回路は、前記表示領域の隅部の近傍に設けられている
請求項４に記載の電気光学装置。
前記処理回路は、前記第２の縁辺の延在方向における略中央部に設けられている
請求項４に記載の電気光学装置。
前記駆動回路は、前記基板のうち前記第１および前記第２の縁辺以外の各縁辺に沿って設けられ、各々が前記表示領域を挟んで相互に対向する第１および第２の走査線駆動回路を含み、
前記処理回路は、前記複数の画素が配列する略矩形状の表示領域の外側の領域であって前記第２の縁辺に接する長尺状の領域内の前記第２の縁辺の延在方向における略中央部に設けられ、
前記第２の配線は、前記処理回路から前記第１の走査線駆動回路に至る配線と、前記処理回路から前記第２の走査線駆動回路に至る配線とを含む
請求項２に記載の電気光学装置。
請求項１から７の何れかに記載の電気光学装置を表示装置として備えた電子機器。