JP2002353464A

JP2002353464A - 電気光学装置、その製造方法及び電子機器

Info

Publication number: JP2002353464A
Application number: JP2001160925A
Authority: JP
Inventors: Atsuto Yasui; 淳人安井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-05-29
Filing date: 2001-05-29
Publication date: 2002-12-06

Abstract

(57)【要約】【課題】ＳＯＩ特有の基板浮遊効果を抑制した画素ト
ランジスタと、これを動作させるための駆動トランジス
タとを有する電気光学装置、特に、サブスレッショルド
領域におけるキンクが問題となる投射型表示装置などの
電子機器に最適な電気光学装置、および、この電気光学
装置を用いた電子機器を提供することにある。【解決手段】周辺駆動トランジスタのイオン注入工程を
２度行い、不純物濃度プロファイルを膜厚深さ方向に一
定、もしくは絶縁層側を高くすることによって、多数キ
ャリアの引き抜き効果を高めて寄生バイポーラ現象によ
るサブスレッショルド領域でのキンクを抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁体層上の半導
体層に形成されたＭＩＳトランジスタにおいて、いわゆ
る基板浮遊効果を防止した電気光学装置、その製造方法
及び電子機器に関する。

【０００２】

【従来の技術】絶縁体上に単結晶シリコン層からなる半
導体層を形成し、その半導体層にトランジスタ等の半導
体デバイスを形成するＳＯＩ（Silicon-On-Insulator）
技術は、素子の高速化や低消費電力化、高集積化等の利
点を有し、液晶装置等の電気光学装置に適用することが
可能である。ところで、一般的なバルク半導体部品にあ
って、ＭＩＳトランジスタのチャネル領域は、下地基板
を通じて、該チャネル領域を所定の電位に保持すること
ができるので、チャネル部の電位変化に起因する寄生バ
イポーラ効果などによって素子の耐圧などの電気的特性
が劣化することはない。

【０００３】しかしながら、ＳＯＩ構造のＭＩＳトラン
ジスタでは、チャネル下部が下地絶縁膜により完全に分
離されているため、チャネル領域を上記のように所定の
電位に固定させることが出来ず、該チャネル領域が電気
的に浮いた状態となる。このとき、ドレイン領域近傍の
電界で加速されたキャリアと結晶格子との衝突によるイ
ンパクトイオン化現象により発生した余剰キャリアがチ
ャネルの下部に蓄積する。この際、チャネル下部に余剰
キャリアが蓄積してチャネル電位が上昇すると、ソース
・チャネル・ドレインのNPN（Nチャネル型の場合）構造
が見掛け上のバイポーラ素子として動作するため、異常
電流により素子のソース・ドレイン間耐圧が劣化するな
ど電気的な特性が悪化する、という問題があった。これ
らのチャネル部が電気的に浮いた状態であることに起因
する一連の現象は、基板浮遊効果と呼ばれる。

【０００４】そこで、このような問題を解決するため、
従来にあっては、チャネル領域と所定の経路で電気的に
接続されたボディコンタクト領域を設けるとともに、チ
ャネル領域に蓄積された余剰キャリアを該ボディコンタ
クト領域から引き抜くことにより、基板浮遊効果を抑制
していた。また、メサ分離されたＭＩＳトランジスタを
形成したとき、半導体層の側壁部のうち、不純物濃度の
低い部分に寄生ＭＩＳトランジスタが発生してしまい、
サブスレッショルド領域に頒布が生じる問題があるた
め、側壁部にイオン注入することで不純物濃度を高く
し、寄生ＭＩＳトランジスタの発生を抑制していた。

【０００５】

【発明が解決しようとする課題】しかしながら、液晶装
置などの電気光学装置の画素トランジスタを動作させる
ための駆動トランジスタは、高い電源電圧、例えば１０
〜１５Ｖが必要になるため、通常の部分空乏型ＭＩＳト
ランジスタより半導体層を厚くする必要がある。例え
ば、基板（チャネル）濃度が３×１０^１６/ｃｍ^３とす
ると、チャネル空乏層が１７０ｎｍ程度まで拡がってし
まう。そのため、半導体層を２００ｎｍより厚くする必
要がある。このような膜厚の半導体層では、通常一度の
ドーピングでは、チャネル下部の不純物濃度が低くなっ
てしまう。そのため、絶縁体層側の半導体層における抵
抗が高くなってしまい、ボディコンタクト領域を設けて
も、中性領域にたまった電荷の引き抜き効果が十分でな
く、サブスレッショルド領域においてキンク（電流値の
異常な立ち上がり）が見られるという問題があった。ま
た、チャネル下部の側壁部には寄生ＭＯＳが発生すると
いう問題がある。

【０００６】本発明は、かかる事情に鑑みてなされたも
ので、その目的とするところは、ＳＯＩ特有の基板浮遊
効果を抑制した画素トランジスタと、これを動作させる
ための駆動トランジスタとを有する電気光学装置、特
に、サブスレッショルド領域におけるキンク（電流値の
異常な立ち上がり）が問題となる投射型表示装置などの
電子機器に最適な電気光学装置、その製造方法及び電子
機器を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本件第１の発明は、支持基板と、前記支持基板上に
形成された第１の絶縁体層と、該第１の絶縁体層上に形
成された半導体層とにより構成された基板上に、複数の
走査線と、前記複数の走査線に交差する複数のデータ線
と、前記走査線と前記データ線に接続された画素トラン
ジスタと、前記画素トランジスタに接続された画素電極
と、前記画素トランジスタを動作させるための駆動トラ
ンジスタを含む周辺回路とを有する電気光学装置の製造
方法であって、前記半導体層に形成される単結晶半導体
層から成るチャネル形成領域に膜厚深さ方向に不純物濃
度のピーク位置の異なるイオン注入を２度行う工程を有
する方法を特徴としている。この方法によれば、チャネ
ル形成領域に、膜厚方向に不純物濃度のピーク位置の異
なるイオン注入を２度行う工程により、厚い半導体層に
おいて半導体層の表面側と絶縁膜側との不純物濃度プロ
ファイルを自由に作成することができる。また、チャネ
ル領域における不純物濃度プロファイルが自由に作成で
きることにより、チャネル領域側壁部における寄生ＭＩ
Ｓトランジスタの形成を抑制することもできる。

【０００８】同様に上記目的を達成するため、本件第２
の発明は、支持基板と、前記支持基板上に形成された第
１の絶縁体層と、該第１の絶縁体層上に形成された半導
体層とにより構成された基板上に、複数の走査線と、前
記複数の走査線に交差する複数のデータ線と、前記走査
線と前記データ線に接続された画素トランジスタと、前
記画素トランジスタに接続された画素電極と、前記画素
トランジスタを動作させるための駆動トランジスタを含
む周辺回路とを有する電気光学装置であって、前記駆動
トランジスタのチャネル形成領域下部において、多数キ
ャリア引き抜き効果を得るのに十分な不純物濃度を有す
る構成を特徴としている。この構成によれば、駆動トラ
ンジスタにおけるチャネル形成領域下部において、十分
な不純物濃度を有することのよる低抵抗化により、多数
キャリア引き抜き効果の向上を得られ、余剰キャリアの
蓄積を防止して、基板浮遊効果を抑制することができ
る。

【０００９】また、上記目的を達成するため、本件第３
の発明は、支持基板と、前記支持基板上に形成された第
１の絶縁体層と、該第１の絶縁体層上に形成された半導
体層とにより構成された基板上に、複数の走査線と、前
記複数の走査線に交差する複数のデータ線と、前記走査
線と前記データ線に接続された画素トランジスタと、前
記画素トランジスタに接続された画素電極と、前記画素
トランジスタを動作させるための駆動トランジスタを含
む周辺回路とを有する電気光学装置であって、前記駆動
トランジスタにおいて、チャネル領域における膜厚深さ
方向の不純物濃度プロファイルを、第１の絶縁体層側に
高く、表面側に低くなるようにした構成を特徴としてい
る。この構成によれば、駆動トランジスタにおいて、チ
ャネル領域における膜厚深さ方向の不純物濃度プロファ
イルを第１の絶縁体層側を高く、表面側を低くすること
によって、第１の絶縁体層上に形成された半導体層が厚
いときにチャネル領域下部における余剰キャリアの蓄積
を防止して、基板浮遊効果を抑制することができる。ま
た、チャネル領域における不純物濃度プロファイルが、
第１の絶縁体層側が高いため、チャネル領域側壁部にお
ける寄生ＭＩＳトランジスタの形成を抑制することもで
きる。

【００１０】一方、上記目的を達成するため、本件第４
の発明は、支持基板と、前記支持基板上に形成された第
１の絶縁体層と、該第１の絶縁体層上に形成された半導
体層とにより構成された基板上に、複数の走査線と、前
記複数の走査線に交差する複数のデータ線と、前記走査
線と前記データ線に接続された画素トランジスタと、前
記画素トランジスタに接続された画素電極と、前記画素
トランジスタを動作させるための駆動トランジスタを含
む周辺回路とを有する電気光学装置であって、前記駆動
トランジスタにおいて、チャネル領域における膜厚深さ
方向の不純物濃度プロファイルが一定である構成を特徴
としている。この構成によれば、駆動トランジスタにお
いて、チャネル領域における膜厚深さ方向の不純物濃度
プロファイルが一定であることによって、第１の絶縁体
層上に形成された半導体層が厚いときにチャネル領域下
部における余剰キャリアの蓄積を防止して、基板浮遊効
果を抑制することができる。また、チャネル領における
不純物濃度プロファイルが一定であるため、チャネル領
域側壁部における寄生ＭＩＳトランジスタの形成を抑制
できることもできる。

【００１１】さて、上記第２、第３または第４の発明に
おいては、前記第１の絶縁体層上に形成された半導体層
のうち、少なくとも画素トランジスタを動作させるため
の駆動トランジスタが形成されている部分の膜厚が２０
０ｎｍ以上である構成が好ましい。この構成によれば、
電気光学装置のうち、少なくとも駆動トランジスタの形
成されている部分にチャネル形成領域下部に蓄積する余
剰キャリアをボディコンタクトにより引き抜くことがで
きる。

【００１２】また、これらの発明のうち、いずれかにお
いては、前記支持基板が石英であり、且つ、第１の絶縁
体層上に形成された半導体層が単結晶シリコンである構
成が好ましい。この構成によれば、支持基板が透明であ
るため、透過型の液晶装置などの電気光学装置に適用可
能である。また、支持基板がガラスでは行えない高温プ
ロセスができるため、良質の絶縁膜などを得ることがで
き、信頼性の高いデバイスを提供できる。さらに、前記
半導体層が単結晶シリコンであるため、駆動周波数を高
めた高品質で高精細な電気光学装置を得ることができ
る。

【００１３】同様に、これらの発明のうち、いずれかに
おいては、前記支持基板が石英であり、且つ、第１の絶
縁体層上に形成された半導体層が多結晶シリコンである
構成が好ましい。この構成によれば、支持基板が透明で
あるため、透過型の液晶装置などの電気光学装置に適用
可能である。また、支持基板がガラスでは行えない高温
プロセスができるため、良質の絶縁膜などを得ることが
でき、信頼性の高いデバイスを提供できる。さらに、前
記半導体層が多結晶シリコンであるため、基板上に容易
に成膜する事ができ、高精細な電気光学装置を容易に得
ることができる。

【００１４】また、これらの発明のうち、いずれかにお
いては、前記支持基板がガラスである構成が好ましい。
この構成によれば、支持基板が安価な透明基板であるた
め、液晶装置などの透過型の電気光学装置を低コストで
提供できる。

【００１５】そして、本発明の電子機器は光源と、前
記光源から出射される光が入射されて画像情報に対応し
た変調を施す上記電気光学装置と、前記電気光学装置に
より変調された光を投射する投射手段とを具備すること
を特徴としている。

【００１６】

【発明の実施の形態】以下に、本発明の実施形態に係る
電気光学装置について、図面を参照して説明する。

【００１７】（電気光学装置の構成）図１は、本発明の
一実施形態に係る電気光学装置としての液晶パネルの全
体構成を説明するための平面図であり、ＴＦＴアレイ基
板をその上に形成された各構成要素とともに対向基板の
側から見た状態を示した平面図である。また、図３は、
図１のＡ−Ａ’線に沿った断面図であり、図４は、図１
のＢ−Ｂ’線に沿った断面図である。

【００１８】さて、図２において、本実施形態に係る液
晶装置の画像表示領域を構成する複数の画素は、マトリ
クス状に複数形成された画素電極９ａと、画素電極９ａ
を制御するための画素トランジスタ３０とからなり、画
像信号が供給されるデータ線６ａが当該画素トランジス
タ３０のソースに電気的に接続されている。データ線６
ａに書き込まれる画像信号Ｓ１、Ｓ２、…、Ｓｎは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線６ａ同士に対して、グループ毎に供給するよ
うにしても良い。

【００１９】また、画素トランジスタ３０のゲートに走
査線３ａが電気的に接続されており、所定のタイミング
で、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、
Ｇｍを、この順に線順次で印加するように構成されてい
る。画素電極９ａは、画素トランジスタ３０のドレイン
に電気的に接続されており、画素トランジスタ３０を一
定期間だけスイッチを閉じることにより、データ線６ａ
から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定の
タイミングで書き込む。画素電極９ａを介して液晶に書
き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎ
は、対向基板（後述する）に形成された対向電極（後述
する）との間で一定期間保持される。ここで、保持され
た画像信号のリークするのを防ぐために、画素電極９ａ
および対向電極の間に形成される液晶容量に対して並列
に蓄積容量７０が付加されている。この蓄積容量７０に
より、保持特性が改善され、コントラスト比の高い液晶
装置が実現できる。

【００２０】図１、図３および図４に示す液晶パネル
は、一対の基板間に液晶が封入されたものであり、一方
の基板間をなす薄膜トランジスタ（Thin Film Transist
or、以下ＴＦＴと略記する）アレイ基板１０と、これに
対向配置された他方の基板をなす対向基板２０とを備え
ている。

【００２１】図１は、ＴＦＴアレイ基板１０をその上に
形成された各構成要素とともに対向基板２０の側から見
た状態を示している。図１に示すように、ＴＦＴアレイ
基板１０の上には、シール材５１がその縁に沿って設け
られており、その内側には、シール材５１に平行して額
縁としての遮光膜５３が設けられている。また、図１に
おいて、符号５２は、表示領域を示している。表示領域
５２は、額縁としての遮光膜５３の内側領域であり、液
晶パネルの表示に使用する領域である。また、符号５４
は、表示領域の外側の領域である非表示領域を示してい
る。

【００２２】非表示領域５４には、データ線駆動回路１
０１および外部回路接続端子１０２がＴＦＴアレイ基板
１０の一辺に沿って設けられ、走査線駆動回路１０４が
この一辺に隣接する２辺に沿って設けられ、プリチャー
ジ回路１０３が残る一辺に沿って設けられている。さら
に、データ線駆動回路１０１、プリチャージ回路１０
３、走査線駆動回路１０４と外部回路接続端子１０２と
の間をつなぐための複数の配線１０５が設けられてい
る。

【００２３】また、図３および図４に示すように、ＴＦ
Ｔアレイ基板１０は、石英などの光透過性の絶縁基板か
らなる基板本体１０Ａと、その液晶層５０側表面上に形
成され、ＩＴＯ（Indium Tin Oxide）膜などの透明導電
成膜からなる画素電極９ａと、表示領域に設けられた画
素トランジスタ３０および非表示領域に設けられた駆動
トランジスタ３１と、ポリイミド膜等の有機膜から形成
され、ラビング処理等の所定の配向処理が施された配向
膜１６とを主体として構成されている。

【００２４】他方、対向基板２０は、透明なガラスや石
英などの光透過性基板からなる基板本体２０Ａと、その
液晶層５０側表面上に形成された対向電極２１と、配向
膜２２と、金属などからなり、各画素部の開口領域以外
の領域に設けられた遮光膜２３、および、遮光膜２３と
同じかあるいは異なる材料からなる額縁としての遮光膜
５３とを主体として構成されている。このように構成さ
れ、画素電極９ａと対向電極２１とが対向するように配
置されたＴＦＴアレイ基板１０と対向基板２０との間に
は、液晶層５０が形成されている。

【００２５】また、図３に示すように、ＴＦＴアレイ基
板１０の基板本体１０Ａの液晶層５０側表面上におい
て、各画素トランジスタ３０に対応する位置には、第１
遮光膜１１ａが設けられている。また、第１遮光膜１１
ａと複数の画素トランジスタ３０との間には、第１層間
絶縁膜１２が設けられている。第１層間絶縁膜１２は、
画素トランジスタ３０を構成する半導体層１ａを第１遮
光膜１１ａから電気的に絶縁するために設けられるもの
である。

【００２６】図３および図４に示すように、画素トラン
ジスタ３０および駆動トランジスタ３１は、ＬＤＤ（Li
ghtly Doped Drain）構造を有しており、走査線３ａか
らの電界によりチャネルが形成される半導体層１ａのチ
ャネル領域１ａ’、ゲート電極３ｃからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ｋ’、走査線３ａおよびゲート電極３ｃと半導体層１ａ
とを絶縁するゲート絶縁膜２、データ線６ａ、半導体層
１ａの低濃度ソース領域１ｂ、１ｇ及び低濃度ドレイン
領域１ｃ、１ｈ、半導体層１ａの高濃度ソース領域（ソ
ース領域）１ｄ、１ｉ並びに高濃度ドレイン領域１ｅ、
１ｊ（ドレイン領域）を備えている。

【００２７】そして、このＴＦＴアレイ基板１０では、
画素トランジスタ３０の半導体層１ａの層厚Ａが、非表
示領域に設けられた駆動トランジスタ３１の半導体層１
ａからなるその他の領域の層厚Ｂよりも薄くなってい
る。ここで、チャネル領域１ａ’と低濃度ソース領域１
ｂ、高濃度ソース領域１ｄ及び低濃度ドレイン領域１
ｃ、高濃度ドレイン領域１ｅとを構成する半導体層１ａ
の層厚Ａは、３０〜１００ｎｍ以上であることが好まし
く、３０〜８０ｎｍの範囲とすることがより好ましい。
なお、チャネル領域１ａ’と低濃度ソース領域１ｂ、高
濃度ソース領域１ｄ及び低濃度ドレイン領域１ｃ、高濃
度ドレイン領域１ｅとを構成する半導体層１ａの層厚Ａ
を３０ｎｍ未満とした場合、半導体層１ａの層厚ばらつ
きが５ｎｍ程度あるため、この層厚ばらつきが画素トラ
ンジスタ３０の閾値に及ぼす影響が大きくなりすぎるた
め好ましくない。一方、８０ｎｍを超える範囲とした場
合、光リーク電流を低減させる効果が十分に得られない
恐れがあるため好ましくない。

【００２８】また、駆動トランジスタ３１の半導体層１
ａの層厚Ｂは、２００〜５００ｎｍの範囲とすることが
望ましい。液晶装置などの電気光学装置の画素トランジ
スタを動作させるための駆動トランジスタは、高い電源
電圧、例えば１０〜１５Ｖが必要になるため、通常の部
分空乏型ＭＩＳトランジスタより半導体層を厚くする必
要がある。例えば、基板（チャネル）濃度が３×１０
^１６/ｃｍ^３とすると、チャネル空乏層が１７０ｎｍ程
度まで拡がってしまうので、半導体層を２００ｎｍより
厚くする必要がある。このような膜厚の半導体層では、
通常一度のドーピングでは、チャネル下部の不純物濃度
が低くなってしまう。そのため、絶縁体層側の半導体層
における抵抗が高くなってしまい、ボディコンタクト領
域を設けても、中性領域にたまった電荷の引き抜き効果
が十分でなく、サブスレッショルド領域においてキンク
が見られるという問題があった。また、チャネル下部の
側壁部には寄生ＭＯＳが発生するという問題がある。ま
た、５００ｎｍを超える範囲とした場合、半導体層１ａ
の層厚Ａと膜厚Ｂとの差が大きくなり、後述する製造方
法で半導体層１ａの層厚Ａと膜厚Ｂとを作り出す際、差
が大きすぎるためプロセスに要する時間が長くなるた
め、好ましくない。

【００２９】さらに、この液晶パネルにおいては、図３
に示すように、ゲート絶縁膜２を走査線３ａに対向する
位置から延設して誘電体膜として用い、半導体膜１ａを
延設して第１蓄積容量１ｆとし、更にこれらに対向する
容量線３ｂの一部を第２蓄積容量電極とすることによ
り、蓄積容量７０が構成されている。容量線３ｂ及び走
査線３ａは、同一のポリシリコン膜からなり、蓄積容量
７０の誘電体膜と画素トランジスタ３０および駆動トラ
ンジスタ３１のゲート絶縁膜２とは、同一の高温酸化膜
なっている。また、画素トランジスタ３０のチャネル領
域１ａ’、ソース領域１ｄ、ドレイン領域１ｅと、駆動
トランジスタ３１のチャネル領域１ｋ’、ソース領域１
ｉ、ドレイン領域１ｊと、第１蓄積容量電極１ｆとは、
同一の半導体層１ａからなっている。半導体層１ａは、
単結晶シリコンによって形成されたものであり、ＳＯＩ
（Silicon On Insulator）技術が適用されたＴＦＴアレ
イ基板１０とされている。

【００３０】また、図３に示すように、走査線３ａ、ゲ
ート絶縁膜２及び第１層間絶縁膜１２の上には、画素ト
ランジスタ３０の高濃度ソース領域１ｄへ通じるコンタ
クトホール５及び画素トランジスタ３０の高濃度ドレイ
ン領域１ｅへ通じるコンタクトホール８が各々形成され
た第２層間絶縁膜４が形成されている。さらに、データ
線６ａ及び第２層間絶縁膜４の上には、画素トランジス
タ３０の高濃度ドレイン領域１ｅへのコンタクトホール
８が形成された第３層間絶縁膜７が形成されている。ま
た、画素電極９ａは、このように構成された第３層間絶
縁膜７の上面に設けられている。一方、図４に示すよう
に、駆動トランジスタ３１には、画素電極９ａは接続さ
れておらず、駆動トランジスタ３１のソース領域１ｉに
は、ソース電極６ｂが接続され、駆動トランジスタ３１
のドレイン領域１ｊには、ドレイン電極６ｃが接続され
ている。

【００３１】このような液晶パネルを構成するＴＦＴア
レイ基板１０は、画素トランジスタ３０を構成する半導
体層１ａの層厚Ａが、駆動トランジスタ３１を構成する
半導体層１ａの層厚Ｂよりも薄くなっているので、画素
トランジスタ３０の光リーク電流を低減させることがで
きる。さらに、このＴＦＴアレイ基板１０においては、
駆動トランジスタ３１を構成する半導体層１ａの層厚を
厚くすることにより、空乏層が拡がりきらず、チャネル
領域下に中性領域ができ、バルクシリコンに形成された
ＭＩＳトランジスタと同様になり、駆動トランジスタ３
１の耐圧は低下しない。

【００３２】また、このＴＦＴアレイ基板１０において
は、画素トランジスタ３０は、ソース領域１ｄとドレイ
ン領域１ｅとの間の領域がチャネル領域１ａ’と低濃度
ソース領域１ｂ及び低濃度ドレイン領域１ｃとからなる
ＬＤＤ構造を有するものとされているので、画素トラン
ジスタ３０のチャネル領域１ａ’と低濃度ソース領域１
ｂ及び低濃度ドレイン１ｃとの接合部のリーク電流を防
止することや、オフ時の電流を低減することができる安
定した画素トランジスタ３０を有する優れたＴＦＴアレ
イ基板１０となる。

【００３３】一方、このＴＦＴアレイ基板１０において
は、画素トランジスタ３０を構成する半導体層１ａの層
厚Ａを、３０〜１００ｎｍの範囲とすることで、画素ト
ランジスタ３０の光リーク電流をよりいっそう効果的に
低減させることができる。さらに、駆動トランジスタ３
１を構成する半導体層１ａの層厚Ｂを、２００〜５００
ｎｍの範囲とすることで、画素電極９ａと画素トランジ
スタ３０とを接続するコンタクトホール８を設ける際の
加工が容易なものとなるとともに、高速で駆動すること
のできる駆動回路を形成し得る駆動トランジスタ３１を
有するものとなる。

【００３４】また、図４に示すように、駆動トランジス
タ３１においては半導体層１ａの層厚Ｂが画素トランジ
スタ３０の半導体層１ａの層厚Ａに比べて厚いため、イ
オン注入後の活性化アニールだけでは絶縁体層側の半導
体層の不純物濃度が低くなる。このため、層厚Ｂのチャ
ネル領域１ａ’にボディコンタクトをとっても高抵抗の
ため、十分な多数キャリア引き抜き効果を得られず、寄
生バイポーラによるサブスレッショルド領域におけるキ
ンクが生じてしまう。これを抑止するため、厚い半導体
層に形成されたチャネル部の絶縁体層側に余剰キャリア
を引き抜くのに十分で足りる不純物濃度を与えることが
有効な手段となる。また、厚い半導体層に形成されたチ
ャネル部の絶縁体層側に一定、もしくは表面側より高い
不純物濃度を与えることで、寄生ＭＩＳトランジスタを
抑制することができる。

【００３５】なお、本実施形態においては、素子分離は
メサ分離で行っているが、公知のあらゆる素子分離方
法、たとえばＬＯＣＯＳ（Local Oxidation of Silico
n）分離やトレンチなどを用いても構わない。また、本
実施形態によるトランジスタの特性向上の効果は、Nチ
ャネル型に限ったものではなく、Pチャネル型において
もその効果があるため、Pチャネル型を用いても構わな
い。更にはNチャネル型とPチャネル型両方のＴＦＴを形
成しても良い。

【００３６】（電気光学装置の製造方法）次に、本発明
に係る電気光学装置の製造方法の一例として、図１、図
３および図４に示した液晶パネルを製造する方法を、図
５〜図１３を参照して説明する。まず、図５〜図１３に
基づいて、図１、図３および図４に示した液晶パネルの
製造方法におけるＴＦＴアレイ基板１０の製造方法につ
いて説明する。なお、図５および図６と、図７から図１
３までとは異なる縮尺で示している。

【００３７】はじめに、図５及び図６に基づいて、ＴＦ
Ｔアレイ基板１０の基板本体１０Ａの表面上に、第１遮
光膜１１ａと第１層間絶縁膜１２とを形成する工程につ
いて詳細に説明する。なお、図５及び図６は、各工程に
おけるＴＦＴアレイ基板の一部分を、図３に示した液晶
パネルの断面図に対応させて示す工程図である。まず、
石英基板、ハードガラス等の基板本体１０Ａを用意す
る。そして、この基板本体１０Ａを、好ましくはＮ
_２（窒素）等の不活性ガス雰囲気下、約８５０〜１３０
０℃、より好ましくは１０００℃の高温でアニール処理
し、後に実施される高温プロセスにおいて基板本体１０
Ａに生じる歪みが少なくなるように前処理することが望
ましい。すなわち、製造工程おいて処理される最高温度
に合わせて、基板本体１０Ａを同じ温度かそれ以上の温
度で熱処理しておくことが望ましい。

【００３８】このように処理された基板本体１０Ａの表
面上の全面に、図５（ａ）に示すように、Ｔｉ、Ｃｒ、
Ｗ、Ｔａ、Ｍｏ及びＰｂのうち少なくとも一つを含む、
金属単体、合金、金属シリサイド等を、スパッタリング
法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例え
ば１５０〜２００ｎｍの膜厚に堆積することにより、遮
光層１１を形成する。次に、基板本体１０Ａの表面上の
全面にフォトレジストを形成し、最終的に形成する第１
遮光膜１１ａのパターンを有するフォトマスクを用いて
フォトレジストを露光する。その後、フォトレジストを
現像することにより、図５（ｂ）に示すように、最終的
に形成する第１遮光膜１１ａのパターンを有するフォト
レジスト２０７を形成する。次に、フォトレジスト２０
７をマスクとして遮光層１１のエッチングを行い、その
後、フォトレジスト２０７を剥離することにより、基板
本体１０Ａの表面上において、画素トランジスタ３０の
形成領域には、図５（ｃ）に示すように、所定のパター
ン（図３参照）を有するよう第１遮光膜１１ａが形成さ
れる。第１遮光膜１１ａの膜厚は、例えば１５０〜２０
０ｎｍとなる。

【００３９】続いて、図６（ａ）に示すように、第１遮
光膜１１ａを形成した基板本体１０Ａの表面上に、スパ
ッタリング法、ＣＶＤ法などにより、第１層間絶縁膜１
２を形成する。このとき、第１遮光膜１１ａが形成され
た領域上に設けられた第１層間絶縁膜１２の表面には、
凸部１２ａが形成される。第１層間絶縁膜１２の材料と
しては、酸化シリコンや、ＮＳＧ（ノンドープトシリケ
ートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳ
Ｇ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリン
シリケートガラス）などの高絶縁性ガラス等を例示する
ことができる。

【００４０】次に、第１層間絶縁膜１２の表面をＣＭＰ
（化学的機械研磨）法などの方法を用いて研磨して、図
６（ｂ）に示すように、第１層間絶縁膜１２の表面を平
坦化する。第１層間絶縁膜１２の膜厚は、例えば、約４
００〜１０００ｎｍ、より好ましくは８００ｎｍ程度と
する。

【００４１】続いて、図７〜図１４に基づいて、第１層
間絶縁膜１２が形成された基板本体１０ＡからＴＦＴア
レイ基板１０を製造する方法について説明する。なお、
図７〜図１４は、各工程におけるＴＦＴアレイ基板の一
部分を、図３および図４に示した液晶パネルの断面図に
対応させて示す工程図である。また、図７（ａ）は、図
６（ｂ）の一部分を取り出して拡大して（異なる縮尺）
で示す図である。

【００４２】まず、図７（ｂ）に示すように、図７
（ａ）に示す表面が平坦化された第１層間絶縁膜１２が
設けられた基板本体１０Ａと単結晶シリコン基板２０６
ａとの貼り合わせを行う。ここで、貼り合わせに用いる
単結晶シリコン基板２０６ａの厚さは、例えば６００μ
ｍであり、あらかじめ、単結晶シリコン基板２０６ａの
基板本体１０Ａと貼り合わせる側の表面には、酸化膜２
０６ｂが形成されていると共に、水素イオン（Ｈ^＋）
が、例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０
^１６／ｃｍ^２にて注入されている。酸化膜層２０６ｂ
は、単結晶シリコン基板２０６ａの表面を０．０５〜
０．８μｍ程度酸化することにより形成される。貼り合
わせ工程は、例えば３００℃で２時間熱処理することに
より２枚の基板を直接貼り合わせる方法を採用すること
ができる。

【００４３】また、貼り合わせ強度を更に高めるために
は、熱処理温度を上げて４５０℃程度にする必要がある
が、石英などからなる基板本体１０Ａの熱膨張係数と単
結晶シリコン基板２０６ａの熱膨張係数とには大きな差
があるため、このまま加熱すると単結晶シリコン層にク
ラックなどの欠陥が発生し、製造されるＴＦＴアレイ基
板１０Ａの品質が劣化する恐れがある。クラックなどの
欠陥の発生を抑制するためには、一度３００℃にて貼り
合わせのための熱処理を行った単結晶シリコン基板２０
６ａを、ウェットエッチングまたはＣＭＰによって１０
０〜１５０μｍ程度まで薄くし、その後、更に高温の熱
処理を行うことが望ましい。例えば、８０℃のＫＯＨ水
溶液を用いて単結晶シリコン基板２０６ａの厚さが１５
０μｍとなるようにエッチングし、その後、基板本体１
０Ａとの貼り合わせを行い、更に４５０℃にて再び熱処
理することにより貼り合わせ強度を高めることが望まし
い。

【００４４】次に、図７（ｃ）に示すように、貼り合わ
せた単結晶シリコン基板２０６ａの貼り合わせ両側の酸
化膜２０６ｂと単結晶シリコン層２０６とを残したま
ま、単結晶シリコン基板２０６ａを基板本体１０Ａから
剥離（分離）するための熱処理を行う。この基板の剥離
現象は、単結晶シリコン基板２０６ａ中に導入された水
素イオンによって、単結晶シリコン基板２０６ａの表面
近傍のある層でシリコンの結合が分断されるために生じ
るものである。ここでの熱処理は、例えば、貼り合わせ
た２枚の基板を毎分２０℃の昇温速度にて６００℃まで
加熱することにより行うことができる。この熱処理によ
って、貼り合わせた単結晶シリコン基板２０６ａが基板
本体１０Ａと分離し、基板本体１０Ａの表面上には約２
００±５ｎｍ程度の単結晶シリコン層２０６が形成され
る。単結晶シリコン基板２０６の膜厚は、前に述べた単
結晶シリコン基板２０６ａに対して行われる水素イオン
注入の加速電圧を変えることによって５０〜３０００ｎ
ｍの範囲で任意の膜厚とすることが可能である。

【００４５】なお、薄膜化した単結晶シリコン層２０６
は、ここに述べた方法以外に、単結晶シリコン基板の表
面を研磨して膜厚を３〜５μｍとした後、ＰＡＣＥ（Pl
asmaAssisted Chemical Etching）法によってその膜厚
を０．０５〜０．８μｍ程度までエッチングして仕上げ
る方法や、多孔質シリコン上に形成したエピタキシャル
シリコン層を、多孔質シリコン層の選択エッチングによ
って貼り合わせ基板上に転写するＥＬＴＲＡＮ（登録商
標）（Epitaxial Layer Transfer）法によっても得るこ
とができる。さらに、第１層間絶縁膜１２と単結晶シリ
コン層２０６との密着性を高め、貼り合わせ強度を高め
るためには、基板本体１０Ａと単結晶シリコン層２０６
とを貼り合わせた後に、急速熱処理法（ＲＴＡ）などに
より加熱することが望ましい。加熱温度としては、６０
０℃〜１２００℃、望ましくは酸化膜の粘度を下げ、原
子的に密着性を高めるため１０５０℃〜１２００℃で加
熱することが望ましい。

【００４６】図８（ａ）は、第１層間絶縁膜１２上に形
成された単結晶シリコン層２０６を半導体層１ａとする
場合に、さらにその上面に、フォトリソグラフィ工程や
エッチング工程等を用いてＳｉＮ等からなる絶縁膜をマ
スク材４０１として形成した状態を示す図である。ここ
で、マスク材４０１が形成される領域は、駆動トランジ
スタ３１が形成される領域、すなわち、非表示領域５４
である。次に、図８（ｂ）に示すように、エッチング工
程により、層厚Ｂである駆動トランジスタを形成する非
表示領域５４と、層厚Ａである画素トランジスタを形成
する表示領域５２を異なる膜厚となるように形成する。

【００４７】さらに、図８（ｃ）に示すように、フォト
リソグラフィ工程やエッチング工程等によるメサ分離に
より、画素トランジスタ３０の半導体層１ａの層厚Ａ
と、駆動トランジスタ３１の半導体層１ａの層厚Ｂと２
種類の異なる厚さを持つ半導体層を形成する。ここで、
半導体層１ａの全体層厚Ｂは、２００〜５００ｎｍの範
囲となるように形成されることが好ましい。また、画素
トランジスタ３０となる半導体層１ａの層厚Ａは、３０
〜１００ｎｍの範囲とすることが好ましく、３０〜８０
ｎｍの範囲とすることがより好ましい。

【００４８】次に、図８（ｄ）に示すように、半導体層
１ａを約８５０〜１３００℃の温度、好ましくは約１０
００℃の温度で７２分程度熱酸化することにより、半導
体層１ａの表面に、約６０ｎｍの比較的薄い厚さの熱酸
化シリコン膜を形成し、画素トランジスタ３０、駆動ト
ランジスタ３１のゲート絶縁膜２を形成する。この結
果、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとな
る。

【００４９】図９、図１１〜図１４は、それぞれ非表示
領域５４における駆動トランジスタ３１の形成工程を示
す図であって、ＴＦＴアレイ基板の一部分を、図４に示
した断面図に対応させて示す図である。まず、図９
（ａ）に示すように、Nチャネルの半導体層１ａに対応
する位置にレジスト膜３０１を形成し、Pチャネルの半
導体層１ａにＰなどのＶ族元素のドーパント３０２を低
濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２
×１０^１１／ｃｍ^２のドーズ量にて）ドープする。

【００５０】次に、図９（ｂ）に示すように、図示を省
略するPチャネルの半導体層１ａに対応する位置にレジ
スト膜を形成し、Nチャネルの半導体層１ａにＢなどのI
II族元素のドーパント３０３を低濃度で（例えば、Ｂイ
オンを４５ｋｅＶの加速電圧、１×１０^１２／ｃｍ^２の
ドーズ量にて）ドープする。さらに、駆動トランジスタ
３１の半導体層１ａの絶縁基板側に、ＢなどのIII族元
素のドーパント３０３を低濃度で、加速電圧を大きくし
て（例えば、Ｂイオンを９０ｋｅＶの加速電圧、１×１
０^１３／ｃｍ^２のドーズ量にて）、ドープすることによ
り、図１０（ａ）のような膜厚深さ方向にドーピング量
の等しい不純物濃度プロファイルを与える。なお、図１
０（ｂ）のように半導体層の絶縁基板側に不純物濃度プ
ロファイルを高くしても良い。

【００５１】次に、図９（ｃ）に示すように、Pチャネ
ル、Nャネル毎に各半導体層１ａのチャネル領域１ａ’
の端部を除く基板１０の表面にレジスト膜３０５を形成
し、Pチャネルについては図９（ａ）に示した工程の約
１〜１０倍のドーズ量にてＰなどのＶ族元素のドーパン
ト３０６を、Nチャネルについては図９（ｂ）に示した
工程の約１〜１０倍のドーズ量にてＢなどのIII族元素
のドーパント３０６を、ドープする。

【００５２】なお、特に図示しないが、第１層間絶縁膜
１２に第１遮光膜１１ａに至るコンタクトホール１３を
反応性エッチングや反応性イオンビームエッチング等の
ドライエッチングにより、あるいはウェットエッチング
により形成する。この際、反応性エッチングや反応性イ
オンビームエッチングのような異方性エッチングによっ
てコンタクトホール１３等を開孔した方が、開孔形状を
マスク形状とほぼ同じにできるという利点がある。ただ
し、ドライエッチングとウェットエッチングとを組み合
わせて開孔すれば、これらのコンタクトホール１３等を
テーパ状にできるので、配線接続時の断線を防止できる
という利点が得られる。

【００５３】続いて図１１（ａ）に示すように、減圧Ｃ
ＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚
さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン
膜３を導電化する。又は、Ｐイオンをポリシリコン膜３
の成膜と同時に導入したドープトシリコンを用いても良
い。これにより、ポリシリコン層３の導電性を高めるこ
とができる。

【００５４】次に、図１１（ｂ）に示すように、レジス
ト膜を用いたフォトリソグラフィ工程やエッチング工程
等により、図４に示したように所定パターンの走査線３
ｃを形成する。尚、この後、基板本体１０Ａの裏面に残
存するポリシリコンを基板本体１０Ａの表面をレジスト
膜で覆ってエッチングすることにより除去する。さら
に、半導体層１ａに、駆動トランジスタ３１のPチャネ
ルＬＤＤ領域を形成するため、Nチャネルの半導体層１
ａに対応する位置をレジスト膜３０９で覆い、図１１
（ｃ）に示すように、ゲート電極３ｃを拡散マスクとし
て、ＢなどのIII族元素のドーパント３１０を低濃度で
（例えば、ＢＦ_２イオンを９０ｋｅＶの加速電圧、３×
１０^１３／ｃｍ^２のドーズ量にて）ドープし、Pチャネ
ルの低濃度ソース領域１ｇ及び低濃度ドレイン領域１ｈ
を形成する。

【００５５】続いて、半導体層１ａに画素トランジスタ
３０及び駆動トランジスタ３１のPチャネルの高濃度ソ
ース領域１ｄ、１ｉ及び高濃度ドレイン領域１ｅ、１ｊ
を形成するために、Nチャネルの半導体層１ａに対応す
る位置をレジスト膜３０９で覆った状態で、かつ、走査
線３ａよりも幅の広いマスク（図示省略）でレジスト層
をPチャネルに対応する走査線３ａ上に形成した状態
で、同じくＢなどのIII族元素のドーパント３１１を高
濃度で（例えば、ＢＦ_２イオンを９０ｋｅＶの加速電
圧、２×１０^１５／ｃｍ^２のドーズ量にて）ドープする
（図１１（ｄ）参照）。

【００５６】次に、半導体層１ａに画素トランジスタ３
０及び駆動トランジスタ３１のNチャネルのＬＤＤ領域
を形成するために、Pチャネルの半導体層１ａに対応す
る位置をレジスト膜（図示省略）で覆い、図１２（ａ）
に示すように、走査線３ｃ（ゲート電極）を拡散マスク
として、ＰなどのＶ族元素のドーパント６０を低濃度で
（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０
^１２／ｃｍ^２のドーズ量にて）ドープし、Nチャネルの
低濃度ソース領域１ｂ、１ｇ及び低濃度ドレイン領域１
ｃ、１ｈを形成する。

【００５７】続いて、半導体１ａに駆動トランジスタ３
１のNチャネルの高濃度ソース領域１ｉ及び高濃度ドレ
イン領域１ｊを形成するために、図１２（ｂ）に示すよ
うに、走査線３ｃよりも幅の広いマスクでレジスト６２
をNチャネルに対応する走査線３ｃ上に形成した後、同
じくＰなどのＶ族元素のドーパント６１を高濃度で（例
えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０^１５
／ｃｍ^２のドーズ量にて）ドープする。

【００５８】次に、図１２（ｃ）に示すように、走査線
３ｃを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴ
ＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰ
ＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる第２層間絶縁膜４を形成する。第
２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好
ましく、更に８００ｎｍがより好ましい。この後、高濃
度ソース領域１ｉ及び高濃度ドレイン領域１ｊを活性化
するために約８５０℃のアニール処理を２０分程度行
う。

【００５９】さらに、図１２（ｄ）に示すように、デー
タ線に対するコンタクトホール５を、反応性エッチング
や反応性イオンビームエッチング等のドライエッチング
により或いはウェットエッチングにより形成する。ま
た、走査線３ｃを図示しない配線と接続するためのコン
タクトホールも、コンタクトホール５と同一の工程によ
り第２層間絶縁膜４に開孔する。

【００６０】続いて、図１３（ａ）に示すように、第２
層間絶縁膜４の上に、スパッタ処理等により、遮光性の
Ａｌ等の低抵抗金属や金属シリサイド等を、金属膜６と
して、約１００〜７００ｎｍの厚さ、好ましくは約３５
０ｎｍの厚さに堆積する。さらに、図１３（ｂ）に示す
ように、フォトリソグラフィ工程やエッチング工程等に
より、データ線６ａを形成する。

【００６１】次に、図１３（ｃ）に示すように、データ
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や
酸化シリコン膜等からなる第３層間絶縁膜７を形成す
る。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎ
ｍが好ましく、更に８００ｎｍがより好ましい。なお、
特に図示はしないが、画素トランジスタ３０において、
画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接
続するためのコンタクトホール８を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グ或いはウェットエッチングにより形成する。

【００６２】この後、図１４に示すように、第３層間絶
縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明
導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積す
る。以降については図示を省略するが、フォトリソグラ
フィ工程やエッチング工程等により、透明導電膜性薄膜
９をパターニングして、画素電極９ａを形成する。さら
に、画素電極９ａの上にポリイミド系の配向膜の塗布液
を塗布した後、所定のプレティルト角を持つように、且
つ所定方向にラビング処理を施すこと等により、配向膜
１６が形成される。以上のようにして、ＴＦＴアレイ基
板（電気光学装置用基板）１０が製造される。

【００６３】次に、対向基板２０の製造方法及びＴＦＴ
アレイ基板１０と対向基板２０とから液晶パネルを製造
する方法について説明する。図２に示した対向基板２０
については、基板本体２０Ａとしてガラス基板等の光透
過性基板を用意し、基板本体２０Ａの表面上に、遮光膜
２３及び周辺見切りとしての遮光膜５３を形成する。遮
光膜２３及び周辺見切りとしての遮光膜５３は、例え
ば、Ｃｒ、Ｎｉ、Ａｌ等の金属材料をスパッタリングし
た後、フォトリソグラフィ工程、エッチング工程を経て
形成される。なお、これらの遮光膜２３、５３は上記の
金属材料の他、カーボンやＴｉなどをフォトレジストに
分散させた樹脂ブラックなどの材料から形成しても良
い。

【００６４】その後、基板本体２０Ａの表面上の全面に
スパッタリング法などにより、ＩＴＯ等の透明導電性薄
膜を、約５０〜２００ｎｍの厚さに堆積することによ
り、対向電極２１を形成する。更に、対向電極２１の表
面上の全面にポリイミドなどの配向膜の塗布液を塗布し
た後、所定のプレティルト角を持つように、且つ所定方
向にラビング処理を施すこと等により、配向膜２２を形
成する。以上のようにして、対向基板２０が製造され
る。

【００６５】そして、上述のように製造されたＴＦＴア
レイ基板１０と対向基板２０とを、配向膜１６及び２２
が互いに対向するようにシール材５１により貼り合わ
せ、真空吸引法などの方法により、両基板間の空間に、
例えば複数種類のネマティック液晶を混合してなる液晶
を吸引して、所定の厚みを有する液晶層５０を形成する
ことにより、上記構造の液晶パネルが製造される。

【００６６】上記の液晶パネルの製造方法は、画素トラ
ンジスタ３０となる半導体層１ａが形成された基板本体
１０Ａに、画素トランジスタ３０の半導体層厚Ａが駆動
トランジスタ３１の半導体層厚Ｂよりも薄くなるように
形成されるので、画素トランジスタ３０の光リーク電流
を低減させることのできるＴＦＴアレイ基板１０を得る
ことができる。なお、上述したように、本実施形態の液
晶パネルでは、画素トランジスタ３０は、ＬＤＤ構造を
持つものとしたが、低濃度ソース領域１ｂおよび低濃度
ドレイン領域１ｃを設けなくてもよいし、低濃度ソース
領域１ｂおよび低濃度ドレイン領域１ｃに不純物イオン
の打ち込みを行わないオフセット構造を採ってもよい。
また、ゲート電極をマスクとして高濃度で不純物イオン
を打ち込み、自己整合的に高濃度ソース及びドレイン領
域を形成するセルフアライン型のＴＦＴであってもよ
い。

【００６７】また、本実施形態の液晶パネルでは、画素
トランジスタ３０の走査線３ａの一部からなるゲート電
極を、ソース・ドレイン領域間に１個のみ配置したシン
グルゲート構造としたが、これらの間に２個以上のゲー
ト電極を配置してもよい。この際、各々のゲート電極に
は同一の信号が印加されるようにする。このようにデュ
アルゲート（ダブルゲート）あるいはトリプルゲート以
上でＴＦＴを構成すれば、チャネルとソース・ドレイン
領域接合部のリーク電流を防止でき、オフ時の電流を低
減することができる。更に、これらのゲート電極の少な
くとも１個をＬＤＤ構造あるいはオフセット構造にすれ
ば、よりいっそう、オフ電流を低減でき、安定したトラ
ンジスタを得ることができる。

【００６８】一方、本実施形態の液晶パネルでは、画素
トランジスタ３０をNチャネル型としたが、Pチャネル型
を用いても良く、更にはNチャネル型とPチャネル型の両
方のＴＦＴを形成してもよい。また、本実施形態の液晶
パネルでは、ＴＦＴアレイ基板１０は、ＳＯＩ技術が適
用されたものとしたが、ＳＯＩ技術を適用したものでな
くてもよく、特に限定されない。また、半導体層を形成
する材料は、単結晶シリコンに限定されるものではな
く、アモルファスシリコンや多結晶シリコンなどを使用
してもよい。

【００６９】なお、本実施形態の液晶パネルにおいて、
半導体層との間で容量を形成するために容量線３ｂを設
けているが、容量線３ｂを設ける代わりに、画素電極９
ａと前段の走査線３ａとの間で容量を形成しても良い。
または、第１蓄積容量電極１ｆを形成する代わりに、容
量線３ｂの上に、薄い絶縁膜を介して別の蓄積容量電極
を形成しても良い。

【００７０】また、画素電極９ａと高濃度ドレイン領域
１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ａと
同一のポリシリコン膜を中継して電気的に接続する構成
としてもよい。さらに、第１遮光膜１１ａはポリシリコ
ン膜３ｂと接続されているが、データ線に対するコンタ
クトホール５の形成工程と同時にコンタクトホールを形
成し、金属膜６に接続しても良い。また、第１遮光膜１
１ａの電位を固定するために、上述したような画素毎に
コンタクトを取らず、画素領域の周辺で一括して接続し
ても良い。

【００７１】一方、本実施形態の液晶パネルにおいて
は、ＴＦＴアレイ基板１０上には、更に、製造途中や出
荷時の当該液晶装置の品質、欠陥等を検査するための検
査回路等を設けて、データ線駆動回路１０１および走査
線駆動回路１０４とともに周辺回路として形成してもよ
い。

【００７２】また、データ線駆動回路１０１および走査
線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける
代わりに、例えばＴＡＢ（テープオートメイテッドボン
ディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴ
アレイ基板１０の周辺部に設けられた異方性導電フィル
ムを介して電気的及び機械的に接続するようにしてもよ
い。

【００７３】なお、対向基板２０のコーナー部に対応す
る位置には、ＴＦＴアレイ基板１０と対向基板２０との
間で電気的導通をとるための導通材１０６（図１参照）
が設けられている。そして、シール材５１とほぼ同じ輪
郭を持つ対向基板２０が当該シール材５１によりＴＦＴ
アレイ基板１０に固着されている。くわえて、対向基板
２０の投射光が入射する側及びＴＦＴアレイ基板１０の
出射光が出射する側には、各々、例えば、ＴＮ（ツイス
テッドネマティック）モード、ＳＴＮ（スーパーＴＮ）
モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モー
ド等の動作モードや、ノーマリーホワイトモード／ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光手段などが所定の方向で配置され
る。また、実施形態における液晶パネルにあっては、透
過型のほか、反射型にも適用可能である。

【００７４】以上説明した実施形態の液晶パネルを、例
えば後述するカラー液晶プロジェクタ（投射型表示装
置）に適用する場合、３枚の液晶パネルがそれぞれＲＧ
Ｂ用のライトバルブとして用いられる。この場合、各パ
ネルには各々ＲＧＢ色分解用のダイクロイックミラーを
介して分解された各色の光が各々入射された後、合成さ
れて投射されることになる。ただし、実施形態における
液晶パネルを、液晶プロジェクタ以外の直視型や反射型
のカラー液晶テレビなどのカラー液晶装置として適用す
る場合には、画素電極９ａと対向する領域であって、第
２遮光膜２３の形成されていない領域に、ＲＧＢのカラ
ーフィルタをその保護膜と共に、対向基板２０上に形成
すれば良い。一方、実施形態における液晶パネルを、液
晶プロジェクタのライトバルブに適用する場合、対向基
板２０上に１画素に１個対応するようにマイクロレンズ
を形成してもよい。このようにすれば、入射光の集光効
率を向上することで、明るい液晶装置が実現できる。更
にまた、対向基板２０上に、何層もの屈折率の相違する
干渉層を堆積することで、光の干渉を利用して、ＲＧＢ
色を作り出すダイクロイックフィルタを形成してもよ
い。このダイクロイックフィルタ付き対向基板によれ
ば、より明るいカラー液晶装置が実現できる。

【００７５】（電子機器）次に、上記液晶装置を用いた
電子機器の一例として、投射型表示装置の構成につい
て、図１５を参照して説明する。図１５は、上述した液
晶パネルを３個用意し、各々ＲＧＢ用の液晶装置９６２
Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置
１１００の光学系の概略構成を示す図である。本例の投
射型表示装置１１００の光学系には、光源装置９２０
と、均一照明光学系９２３が採用されている。そして、
投射型表示装置１１００は、この均一照明光学系９２３
から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）
に分離する色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂ
をそれぞれ変調するライトバルブ９２５Ｒ、９２５Ｇ、
９２５Ｂと、変調された後の色光束を再合成する色合成
プリズム９１０と、合成された光束を投射面１００の表
面に拡大投射する投射手段としての投射レンズユニット
９０６を備えている。また、青色光束Ｂを対応するライ
トバルブ９２５Ｂに導く導光系９２７をも備えている。

【００７６】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。

【００７７】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３とから構成される。まず、
青緑反射ダイクロイックミラー９４１において、光束Ｗ
に含まれている青色光束Ｂおよび緑色光束Ｇが直角に反
射され、緑反射ダイクロイックミラー９４２の側に向か
う。一方、赤色光束Ｒは、青緑反射ダイクロイックミラ
ー９４１を通過して、後方の反射ミラー９４３で直角に
反射されて、赤色光束Ｒの出射部９４４から色合成光学
系の側に出射される。

【００７８】次に、青緑反射ダイクロイックミラー９４
１により反射された青色光束Ｂ、緑色光束Ｇのうち、緑
色光束Ｇのみが、緑反射ダイクロイックミラー９４２に
おいて直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。また、緑反射ダイク
ロイックミラー９４２を通過した青色光束Ｂは、青色光
束Ｂの出射部９４６から導光系９２７の側に出射され
る。本例では、均一照明光学素子の光束Ｗの出射部か
ら、色分離光学系９２４における各色光束の出射部９４
４、９４５、９４６までの距離が互いにほぼ等しくなる
ように設定されている。

【００７９】色分離光学系９２４による赤色光束Ｒの出
射部９４４の出射側、および、緑色光束Ｇの出射部９４
５の出射側には、それぞれ集光レンズ９５１、９５２が
配置されている。したがって、各出射部から出射した赤
色光束Ｒ、緑色光束Ｇは、これらの集光レンズ９５１、
９５２にそれぞれ入射して平行化される。このように平
行化された赤色光束Ｒ、緑色光束Ｇは、ライトバルブ９
２５Ｒ、９２５Ｇに入射して変調され、各色光に対応し
た画像情報が付加される。すなわち、これらの液晶装置
は、図示しない駆動手段によって画像情報に応じてスイ
ッチング制御されて、これにより、ここを通過する各色
光の変調が行われる。

【００８０】一方、青色光束Ｂは、導光系９２７を介し
て対応するライトバルブ９２５Ｂに導かれ、ここにおい
て、同様に画像情報に応じて変調が施される。尚、本例
のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それ
ぞれ、入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂ
と、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、
これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、
９６２Ｂとからなるものである。

【００８１】ところで、導光系９２７は、青色光束Ｂの
出射部９４６の出射側に配置された集光レンズ９５４
と、入射側反射ミラー９７１と、出射側反射ミラー９７
２と、これらの反射ミラーの間に配置した中間レンズ９
７３と、ライトバルブ９２５Ｂの手前側に配置した集光
レンズ９５３とから構成されている。出射部９４６から
出射された青色光束Ｂは、導光系９２７を介して液晶装
置９６２Ｂに導かれて変調される。各色光束の光路長、
すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９
６２Ｇ、９６２Ｂまでの距離は、青色光束Ｂが最も長く
なり、したがって、青色光束の光量損失が最も多くな
る。しかし、導光系９２７を介在させることにより、光
量損失を抑制することができる。

【００８２】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。

【００８３】本例では、液晶装置９６２Ｒ、９６２Ｇ、
９６２Ｂには、トランジスタの下側に遮光層が設けられ
ているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２
Ｂからの投射光に基づく液晶プロジェクタ内の投射光学
系による反射光や、投射光が通過する際の素子基板の表
面からの反射光、他の液晶装置から出射した後に投射光
学系を突き抜けてくる投射光の一部等が、戻り光として
素子基板の側から入射しても、画素トランジスタのチャ
ネルに対する遮光を十分に行うことができる。このた
め、小型化に適した色合成プリズム９１０を用いても、
各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂと当該色合成
プリズム９１０との間において、戻り光防止用のフィル
ムを別途配置したり、偏光手段に戻り光防止処理を施し
たりすることが不要となるので、構成を小型且つ簡易化
する上で大変有利である。

【００８４】また、本例では、戻り光によるトランジス
タのチャネル領域への影響を抑えることができるため、
液晶装置に直接戻り光防止処理を施した偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこ
で、図１５に示されるように、偏光手段を液晶装置から
離して形成、より具体的には、一方の偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂは色合成プリズム９１０に貼り
付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは
集光レンズ９５１、９５２、９５３に貼り付けることが
可能である。このように、偏光手段を色合成プリズム９
１０あるいは集光レンズ９５１、９５２、９５３に貼り
付けると、偏光手段の熱が、色合成プリズム９１０ある
いは集光レンズ９５１、９５２、９５３に吸収されるた
め、液晶装置の温度上昇を抑制して、その誤動作を未然
に防止することができる。

【００８５】また、図示を省略するが、液晶装置と偏光
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができる。ここに、冷却手段を設け、
液晶装置と偏光手段との間に冷風等の送風を送り込むこ
とにより、液晶装置の温度上昇をさらに抑制して、液晶
装置の温度上昇による誤動作を、より確実に防止するこ
とが可能となる。なお、上述した説明にあっては、電気
光学装置を、液晶装置として説明したが、これに限るも
のではなく、エレクトロルミネッセンスや、プラズマデ
ィスプレイ等の種々の電気光学装置にも本発明は適用可
能である。

【００８６】

【発明の効果】以上説明してきたように本発明によれ
ば、トランジスタにおいて、チャネルを形成する半導体
層に十分な不純物濃度をあたえることによるボディ引き
抜き効果により、余剰キャリアの蓄積が防止され、基板
浮遊効果を抑制することが可能となる。また、絶縁基板
側に十分な不純物濃度を与えることにより、寄生ＭＯＳ
トランジスタを抑制することができる。

【図面の簡単な説明】

【図１】本発明の実施形態にかかる液晶装置の構成を
示す平面図である。

【図２】本発明の実施形態に係る液晶装置のうち、画
像形成領域の構成を示す等価回路である。

【図３】図１のＡ−Ａ’平面図である。

【図４】図１のＢ−Ｂ’平面図である。

【図５】同実施形態の製造方法を示す断面図である。

【図６】同実施形態の製造方法を示す断面図である。

【図７】同実施形態の製造方法を示す断面図である。

【図８】同実施形態の製造方法を示す断面図である。

【図９】同実施形態の駆動トランジスタの製造方法を
示す断面図である。

【図１０】同実施形態の駆動トランジスタの製造方法
における不純物濃度プロファイル図である。

【図１１】同実施形態の駆動トランジスタの製造方法
を示す断面図である。

【図１２】同実施形態の駆動トランジスタの製造方法
を示す断面図である。

【図１３】同実施形態の駆動トランジスタの製造方法
を示す断面図である。

【図１４】同実施形態の駆動トランジスタの製造方法
を示す断面図である。

【図１５】同液晶装置を用いた電子機器の一例である
投射型表示装置の構成を示す平面図である。

【符号の説明】

１ａ…半導体層２…絶縁膜３ａ…ゲート電極４…第１層間絶縁膜５…コンタクトホール６…金属膜７…第２層間絶縁膜９…透明導電性薄膜１０…ＴＦＴアレイ基板１１ａ…遮光膜１００…液晶装置１０１…データ線駆動回路１０２…外部回路接続端子１０４…走査線駆動回路１０６…上下導通材

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６１２ＢＦターム(参考） 2H092 GA59 JA25 JA29 JA38 JA42 JA46 JA47 JB13 JB23 JB32 JB38 KA03 MA05 MA12 MA23 MA27 MA31 MA35 RA05 5C094 AA21 BA03 BA43 CA19 DA14 DA15 DB01 DB04 EA04 EA05 EA07 EB02 5F048 AA07 AC04 BA16 BB05 BC06 BD04 BE01 BF11 5F110 AA15 BB02 BB04 CC02 DD02 DD03 DD12 DD13 DD22 DD24 DD25 EE09 EE28 EE45 FF02 FF23 GG02 GG12 GG13 GG15 GG24 GG25 GG32 GG34 GG37 GG52 HJ01 HJ04 HJ13 HJ23 HL03 HL05 HL23 HM14 HM15 NN04 NN22 NN23 NN24 NN25 NN26 NN35 NN44 NN46 NN53 NN54 NN55 NN62 NN65 NN66 NN73 NN78 QQ11 QQ17

Claims

【特許請求の範囲】

【請求項１】支持基板と、前記支持基板上に形成され
た第１の絶縁体層と、該第１の絶縁体層上に形成された
半導体層とにより構成された基板上に、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記走査線と前記データ線に接続された画素トランジス
タと、前記画素トランジスタに接続された画素電極と、前記画素トランジスタを動作させるための駆動トランジ
スタを含む周辺回路とを有する電気光学装置の製造方法
であって、前記半導体層に形成される単結晶半導体層から成るチャ
ネル形成領域に膜厚深さ方向に不純物濃度のピーク位置
の異なるイオン注入を２度行う工程を有する電気光学装
置の製造方法。
【請求項２】支持基板と、前記支持基板上に形成され
た第１の絶縁体層と、該第１の絶縁体層上に形成された
半導体層とにより構成された基板上に、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記走査線と前記データ線に接続された画素トランジス
タと、前記画素トランジスタに接続された画素電極と、前記画素トランジスタを動作させるための駆動トランジ
スタを含む周辺回路とを有する電気光学装置であって、前記駆動トランジスタのチャネル形成領域下部におい
て、多数キャリア引き抜き効果を得るのに十分な不純物
濃度を有することを特徴とする電気光学装置。
【請求項３】支持基板と、前記支持基板上に形成され
た第１の絶縁体層と、該第１の絶縁体層上に形成された
半導体層とにより構成された基板上に、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記走査線と前記データ線に接続された画素トランジス
タと、前記画素トランジスタに接続された画素電極と、前記画素トランジスタを動作させるための駆動トランジ
スタを含む周辺回路とを有する電気光学装置であって、前記駆動トランジスタにおいて、チャネル領域における
膜厚深さ方向の不純物濃度プロファイルを、第１の絶縁
体層側に高く、表面側に低くなるようにしたことを特徴
とする電気光学装置。
【請求項４】支持基板と、前記支持基板上に形成され
た第１の絶縁体層と、該第１の絶縁体層上に形成された
半導体層とにより構成された基板上に、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記走査線と前記データ線に接続された画素トランジス
タと、前記画素トランジスタに接続された画素電極と、前記画素トランジスタを動作させるための駆動トランジ
スタを含む周辺回路とを有する電気光学装置であって、前記駆動トランジスタにおいて、チャネル領域における
膜厚深さ方向の不純物濃度プロファイルが一定であるこ
とを特徴とする電気光学装置。
【請求項５】請求項２、３、４のいずれかに記載の電
気光学装置において、前記第１の絶縁体層上に形成された半導体層のうち、少
なくとも画素トランジスタを動作させるための駆動トラ
ンジスタが形成されている部分の膜厚が２００ｎｍ以上
であることを特徴とする電気光学装置。
【請求項６】請求項２、３、４のいずれかに記載の電
気光学装置において、前記支持基板が石英であり、且つ、第１の絶縁体層上に
形成された半導体層が単結晶シリコンであることを特徴
とする電気光学装置。
【請求項７】請求項２、３、４のいずれかに記載の電
気光学装置において、前記支持基板が石英であり、且つ、第１の絶縁体層上に
形成された半導体層が多結晶シリコンであることを特徴
とする電気光学装置。
【請求項８】請求項２、３、４のいずれかに記載の電
気光学装置において、前記支持基板がガラスであることを特徴とする電気光学
装置。
【請求項９】光源と、前記光源から出射される光が入射されて画像情報に対応
した変調を施す請求項２乃至請求項８のいずれかに記載
の電気光学装置と、前記電気光学装置により変調された光を投射する投射手
段とを具備することを特徴とする電子機器。