JP2000286425A - 電気光学装置、電気光学装置の製造方法及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 絶縁膜により覆われた単結晶シリコン層から
なるトランジスタ素子のチャネル領域が電気的に浮いた
状態となるために発生する基板浮遊効果を防止し、素子
の電気的特性を安定させる。 【解決手段】 半導体層１ａのチャネル領域１ａ’は、
延在部２０１を有する。延在部２０１の終端部は、コン
タクトホール２０２に接続されている。このコンタクト
ホール２０２は、接続配線２０３に接続されている。接
続配線２０３は、一端が上記のようにコンタクトホール
２０２に接続されると共に、Ｙ方向に向けて容量線３ｂ
の直上まで配設され、該直上よりコンタクトホール２０
４を介して容量線３ｂに接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に半導体層
を形成した電気光学装置、電気光学装置の製造方法及び
電子機器に関する。特に、半導体層のチャネル領域を容
量線に接続した電気光学装置、電気光学装置の製造方法
及び電子機器に関する。

【０００２】

【従来の技術】絶縁基体上に単結晶シリコン層からなる
半導体層を形成し、その半導体層にトランジスタ素子等
の半導体デバイスを形成するＳＯＩ技術は、素子の高速
化や低消費電力化、高集積化等の利点を有し、電気光学
装置、例えば液晶装置におけるＴＦＴアレイのスイッチ
ング手段に適用することが可能である。

【０００３】ところで、一般的なバルク半導体部品で
は、トランジスタ素子のチャネル領域は下地基板を通じ
て、該チャネル領域を所定の電位に保持することができ
るため、チャネル部の電位変化によって起こる寄生バイ
ポーラ効果などによって素子の耐圧などの電気的特性を
劣化させることがない。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな液晶装置等の電気光学装置では、例えばＴＦＴアレ
イのスイッチング手段を構成するトランジスタ素子が酸
化絶縁膜により完全に分離されているため、トランジス
タ素子におけるチャネル領域を上記のように所定の電位
に固定させることができず、該チャネル領域が電気的に
浮いた状態となる。特に該トランジスタ素子を単結晶シ
リコン層からなる構造にすると、チャネル内を移動する
キャリアの移動度が高いためにドレイン領域近傍の電界
で加速されたキャリアと結晶格子との衝突によってイン
パクトイオン化と呼ばれる現象が起こり、例えばＮチャ
ネルＴＦＴにおいて正孔が発生してチャネルの下部に蓄
積する。このようにチャネルに電荷が蓄積すると、ＴＦ
ＴのＮＰＮ（Ｎチャネル型の場合）構造が見かけ上のバ
イポーラ素子として動作するため、異常電流により素子
のソース・ドレイン耐圧が劣化するなど電気的な特性が
悪化する、という課題がある。これらのチャネル部が電
気的に浮いた状態であることに起因する一連の現象を基
板浮遊効果と呼ぶ。

【０００５】本発明は、かかる課題を解決するためにな
されたもので、絶縁膜により覆われた単結晶シリコン層
からなるトランジスタ素子が基板浮遊効果によりソース
・ドレイン耐圧が劣化するのを防止し、素子の電気的特
性を安定・向上させることができる電気光学装置、電気
光学装置の製造方法及び電子機器を提供することを目的
としている。

【０００６】

【課題を解決するための手段】かかる課題を解決するた
め、本発明の電気光学装置は、基板上に複数の走査線
と、前記複数の走査線に交差する複数のデータ線と、前
記各走査線と前記各データ線に接続されたトランジスタ
と、前記トランジスタに接続された画素電極と蓄積容量
とを有する電気光学装置であって、前記トランジスタの
チャネル領域となる半導体層の延在部は前記蓄積容量の
電極となる容量線に接続されてなることを特徴とする。

【０００７】本発明のかかる構成によれば、単結晶シリ
コン層からなる半導体層のチャネル領域が蓄積容量の電
極となる容量線と接続されているので、該チャネル領域
が容量線の電位に保持され、トランジスタ素子上に異常
な電流が流れることはなくなり、素子の電気的特性が安
定化する。

【０００８】本発明の電気光学装置は、前記延在部と容
量線とは、前記延在部上に形成された第１コンタクトホ
ールと前記容量線上に形成された第２コンタクトホール
とを介して接続配線により接続されてなり、前記走査線
と前記容量線とは同一層により並設されるとともに、前
記第１コンタクトホールを回避するように形成された回
り込み部を有することを特徴とする。

【０００９】本発明のかかる構成によれば、限られたス
ペースを有効に利用しながら半導体層のチャネル領域を
容量線に接続することができる。また、接続配線やコン
タクトホールはデータ線と共に形成できるので、従来の
製造プロセス上で形成することが可能となる。従って、
本発明の電気光学装置は、前記接続配線が、前記データ
線と同一の層上に形成されているのが好ましい。

【００１０】本発明の電気光学装置は、前記半導体層の
厚さが、１００〜１８０ｎｍであることを特徴とする。

【００１１】本発明のかかる構成によれば、半導体層の
厚さが１００ｎｍより大きいことで、画素電極を半導体
層のドレイン領域に接続するためのコンタクトホールを
形成する際に、半導体層を突き抜けることを防止するこ
とができる。また、半導体層の厚さが１８０ｎｍより小
さいことで、この半導体層の膜厚に起因する素子基板の
段差を必要最小限に抑えることができ、この結果液晶を
配向させた際のディスクリネーションを抑制し表示画質
を良好に保つことができる。

【００１２】本発明の電気光学装置は、前記半導体層の
チャネル領域と前記走査線のゲート電極領域との間に、
厚さ４５０〜６５０ｎｍのゲート絶縁膜が介挿されてい
ることを特徴とする。

【００１３】本発明のかかる構成によれば、ゲート絶縁
膜の厚さが４５０ｎｍより大きいことで、液晶の駆動に
必要な電源電圧でもゲート絶縁膜が絶縁破壊することな
く駆動することができる。また、ゲート絶縁膜の厚さが
６５０ｎｍより小さいことで、ゲート容量を大きくして
液晶表示装置の駆動に必要なＴＦＴ素子の動作速度を確
保することができる。

【００１４】本発明の電気光学装置は、前記半導体層の
チャネル領域の端部の不純物濃度が、チャネル領域の他
の部分に比べより高くなっていることを特徴とする。

【００１５】本発明のかかる構成によれば、半導体層の
チャネル領域の端部の不純物濃度が、チャネル領域の他
の部分に比べより高くなっており、この領域における見
かけ上のしきい値電圧は高くなるため、半導体層のチャ
ネル領域の端部でゲート電極からの電界が集中してもリ
ーク電流が流れるのを防ぐことができる。

【００１６】本発明の電気光学装置は、前記走査線の厚
さが、３５０ｎｍ〜７００ｎｍであることを特徴とす
る。

【００１７】本発明のかかる構成によれば、走査線の厚
さが３５０ｎｍより大きいことで、配線抵抗を低減し、
配線遅延による画素への信号書き込み速度の低下を十分
に抑えることができる。また、走査線の厚さが５５０ｎ
ｍより小さいことで、この走査線の膜厚に起因する素子
基板の段差を必要最小限に抑えることができ、この結果
液晶を配向させた際のディスクリネーションを抑制し表
示画質を良好に保つことができる。

【００１８】本発明の電気光学装置は、前記走査線がポ
リシリコン層、あるいはポリシリコン層と導電性金属層
の少なくとも２層からなることを特徴とする。本発明の
かかる構成によれば、導電性を高めることができるた
め、配線遅延による画素への信号書き込み速度の低下を
十分に抑えることができる。特にポリシリコン層と導電
性金属層からなる走査線においては導電性をさらに高め
ることができるため、膜厚を小さくしても配線遅延の少
ない走査線を形成できると同時に、その膜厚に起因する
素子基板の段差を必要最小限に抑えることができ、この
結果液晶を配向させた際のディスクリネーションを抑制
し表示画質を良好に保つことができる。

【００１９】本発明の電気光学装置は、前記データ線と
少なくとも前記走査線との間に、厚さ８００ｎｍ±２０
０ｎｍの層間絶縁層が介挿されていることを特徴とす
る。

【００２０】本発明のかかる構成によれば、層間絶縁層
の厚さが６００ｎｍより大きいことで、走査線とデータ
線間の容量カップリングを極力抑え画素への信号書き込
み特性が劣化するのを防ぐことができる。また、層間絶
縁層の厚さが１０００ｎｍより小さいことで、層間膜の
堆積工程におけるスループットを向上させることができ
る。

【００２１】本発明の電気光学装置は、前記データ線の
厚さが、３５０ｎｍ〜７００ｎｍであることを特徴とす
る。

【００２２】本発明のかかる構成によれば、データ線の
厚さが３５０ｎｍより大きいことで、配線抵抗を低減
し、配線遅延による画素への信号書き込み速度の低下を
十分に抑えることができる。また、データ線の厚さが７
００ｎｍより小さいことで、このデータ線の膜厚に起因
する素子基板の段差を必要最小限に抑えることができ、
この結果液晶を配向させた際のディスクリネーションを
抑制し表示画質を良好に保つことができる。

【００２３】本発明の電気光学装置は、前記データ線と
少なくとも前記画素電極との間に、厚さ８００ｎｍ±２
００ｎｍの層間絶縁層が介挿されていることを特徴とす
る。

【００２４】本発明のかかる構成によれば、層間絶縁層
の厚さが６００ｎｍより大きいことで、前記データ線と
前記画素電極との間の容量カップリングを極力抑え画素
への信号書き込み特性が劣化するのを防ぐことができ
る。また、層間絶縁層の厚さが１０００ｎｍより小さい
ことで、層間膜の堆積工程におけるスループットを向上
させることができる。

【００２５】本発明の電気光学装置は、前記基板と前記
半導体層との間に遮光層を更に具備することを特徴とす
る。

【００２６】本発明のかかる構成によれば、基板裏面か
らの直接入射光や、基板裏面で反射した光がトランジス
タ素子形成領域に侵入して光リークが発生し、画素への
信号書き込み特性が劣化するのを防ぐことができる。

【００２７】本発明の電気光学装置は、前記遮光層の厚
さが、２００ｎｍ〜４００ｎｍであることを特徴とす
る。

【００２８】本発明のかかる構成によれば、遮光層の厚
さが２００ｎｍより大きいことで、基板裏面からの反射
光による光リーク電流を画素への書き込み特性に影響を
及ぼさないレベルまで抑制することができる。また、遮
光層の厚さが４００ｎｍより小さいことで、この遮光層
の膜厚に起因する素子基板の段差を必要最小限に抑える
ことができ、この結果液晶を配向させた際のディスクリ
ネーションを抑制し表示画質を良好に保つことができ
る。

【００２９】本発明の電気光学装置の製造方法は、
（ａ）基板上にチャネル領域と前記チャネル領域の延在
部と蓄積容量の一方の電極となるなる半導体層を形成す
る工程と、（ｂ）前記半導体層上に絶縁膜を形成する工
程と、（ｃ）前記絶縁膜上に走査線及び前記蓄積容量の
他方の電極となる容量線を形成する工程と、（ｃ）前記
延在部と前記容量線とを接続する工程とを有することを
特徴とする。

【００３０】本発明のかかる構成によれば、半導体層の
チャネル領域と容量線と接続するように形成しているの
で、該チャネル領域が容量線の電位に固定され、ＳＯＩ
構造に起因する基板浮遊効果によってトランジスタ素子
のソース・ドレイン耐圧が劣化するなどの問題が解消さ
れ、素子の電気的特性が安定化した電気光学装置を製造
することができる。

【００３１】本発明の電気光学装置の製造方法は、前記
延在部と前記容量線とを接続する工程において、前記延
在部上に形成された第１コンタクトホールと、前記容量
線上に形成された第２コンタクトホールを介して接続配
線により前記延在部と前記容量線とを接続するととも
に、前記半導体層上に形成された第３コンタクトホール
を介して前記半導体層に接続されるようにデータ線を形
成することを特徴とする。

【００３２】本発明のかかる構成によれば、接続配線と
データ線とを同時に同一材料で形成することができるの
で、工程を増やすことなく接続配線を形成することがで
きる。 本発明の電気光学装置の製造方法は、前記工程
（ａ）より前に、少なくとも前記半導体層に対応する基
板上の位置に遮光層を形成する工程を更に具備すること
を特徴とする。

【００３３】本発明のかかる構成によれば、基板裏面か
らの直接入射光や、基板裏面で反射した光がトランジス
タ素子形成領域に侵入して光リークが発生し、画素への
信号書き込み特性が劣化するのを防止できる電気光学装
置を製造することができる。

【００３４】本発明の電気光学装置の製造方法は、前記
工程（ａ）が、前記基板上に単結晶シリコン基板を貼り
合わせる工程と、前記貼り合わされた単結晶シリコン基
板から不要部分を除去して単結晶シリコンからなる半導
体層を形成する工程とを具備することを特徴とする。

【００３５】本発明の電気光学装置の製造方法は、前記
半導体層の厚さが、１００ｎｍ〜１８０ｎｍであること
を特徴とする。

【００３６】本発明のかかる構成によれば、半導体層の
厚さが１００ｎｍより大きいことで、画素電極を半導体
層のドレイン領域に接続するためのコンタクトホールを
形成する際に、半導体層を突き抜けることを防止するこ
とができる。また、半導体層の厚さが１８０ｎｍより小
さいことで、この半導体層の膜厚に起因する素子基板の
段差を必要最小限に抑えることができ、この結果液晶を
配向させた際のディスクリネーションを抑制し表示画質
を良好に保つことができる。

【００３７】本発明の電気光学装置の製造方法は、前記
工程（ｂ）において、前記半導体層のうちＰチャネルに
ついては、前記不純物としてｎ型不純物を１ｅ１１〜４
ｅ１１／ｃｍ²だけ、前記半導体層に打ち込むことを特
徴とする。

【００３８】本発明のかかる構成によれば、液晶デバイ
スの駆動に必要なＴＦＴ素子の重要なスイッチング特性
の一つであるしきい値電圧を実用条件として最適な−
１．０〜−２．０Ｖの間で任意に制御することが可能と
なる。

【００３９】本発明の電気光学装置の製造方法は、前記
工程（ｂ）において、前記半導体層のうちＮチャネルに
ついては、前記不純物としてｐ型不純物を５ｅ１１〜１
５ｅ１１／ｃｍ²だけ、前記半導体層に打ち込むことを
特徴とする。

【００４０】本発明のかかる構成によれば、液晶デバイ
スの駆動に必要なＴＦＴ素子の重要なスイッチング特性
の一つであるしきい値電圧を実用条件として最適な１．
０〜２．０Ｖの間で任意に制御することが可能となる。

【００４１】本発明の電気光学装置の製造方法は、前記
工程（ｂ）より前に、前記半導体層上にゲート絶縁膜を
形成する工程を具備することを特徴とする。また、前記
工程（ｂ）の後に、前記半導体層上にゲート絶縁膜を形
成する工程を具備することを特徴とする。これにより、
しきい値電圧を制御することが可能となる。

【００４２】本発明の電気光学装置の製造方法は、前記
工程（ｂ）の後に、前記半導体層Ｐチャネルについては
ｎ型不純物を、またＮチャネルについてはｐ型不純物を
チャネル領域の端部に対してチャネル領域の全体に打ち
込んだ不純物の２〜１０倍のドーズ量で打ち込む工程を
具備することを特徴とする。

【００４３】本発明のかかる構成によれば、半導体層の
チャネル領域の端部の不純物濃度が、チャネル領域の他
の部分に比べより高くなっており、この領域における見
かけ上のしきい値電圧は高くなるため、半導体層のチャ
ネル領域の端部でゲート電極からの電界が集中してもリ
ーク電流が流れるのを防ぐことができる。

【００４４】本発明の電気光学装置は、前記走査線の厚
さが、３５０ｎｍ〜７００ｎｍであることを特徴とす
る。

【００４５】本発明の電気光学装置の製造方法は、前記
工程（ｃ）において、前記半導体層のうちＰチャネルに
ついては、前記不純物としてｐ型不純物を２ｅ１３〜１
ｅ１４／ｃｍ²だけ、前記半導体層に打ち込んでＬＤＤ
領域を形成し、さらにｐ型不純物を５ｅ１４〜２ｅ１５
／ｃｍ²だけ、前記半導体層に打ち込んでソース・ドレ
イン領域を形成することを特徴とする。

【００４６】本発明のかかる構成によれば、ＬＤＤ領域
の存在によってドレイン近傍の電界強度がなだらかな分
布となるため、トランジスタ素子の耐圧を液晶デバイス
の駆動に必要な電源電圧１０Ｖ以上確保することができ
る。さらにソース・ドレイン領域のシート抵抗およびコ
ンタクト抵抗を十分に低くすることができるため、トラ
ンジスタ素子の寄生抵抗によるＯＮ電流の減少を抑える
ことができる。

【００４７】本発明の電気光学装置の製造方法は、前記
工程（ｃ）において、前記半導体層のうちＮチャネルに
ついては、前記不純物としてｎ型不純物を６ｅ１２〜
２．５ｅ１３／ｃｍ²だけ、前記半導体層に打ち込んで
ＬＤＤ領域を形成し、さらにｎ型不純物を１ｅ１５〜４
ｅ１５／ｃｍ²だけ、前記半導体層に打ち込んでソース
・ドレイン領域を形成することを特徴とする。

【００４８】本発明のかかる構成によれば、 ＬＤＤ領
域の存在によってドレイン近傍の電界強度がなだらかな
分布となるため、トランジスタ素子の耐圧を液晶デバイ
スの駆動に必要な電源電圧１０Ｖ以上確保することがで
きる。さらにソース・ドレイン領域のシート抵抗および
コンタクト抵抗を十分に低くすることができるため、ト
ランジスタ素子の寄生抵抗によるＯＮ電流の減少を抑え
ることができる。

【００４９】本発明の電気光学装置の製造方法は、前記
工程（ｃ）の後に、８００℃から９００℃の間の温度で
活性化アニール処理を行う。

【００５０】本発明のかかる構成によれば、ＬＤＤ領域
およびソース・ドレイン領域に注入された不純物を活性
化できる。ここで、８００℃より低いと、注入された不
純物を活性化することができない。また９００℃より高
いと、アニール処理中に不純物が横方向に著しく拡散
し、トランジスタ素子の耐圧を確保するために必要なＬ
ＤＤ構造の不純物プロファイルを形成できない。

【００５１】本発明の電気光学装置の製造方法は、前記
工程（ｄ）において、前記容量線と共に走査線を形成す
ることを特徴とする。

【００５２】本発明のかかる構成によれば、製造プロセ
スを簡略化することができる。

【００５３】本発明の電気光学装置の製造方法は、前記
工程（ｅ）が、前記延在部と接続される第１のコンタク
ト及び前記容量線と接続される第２のコンタクトホール
を形成する工程と、前記第１のコンタクトホールと前記
第２のコンタクトホールとを接続する接続配線を形成す
る工程を有することを特徴とする。

【００５４】本発明のかかる構成によれば、工程数を増
やすことなく延在部と容量線とを接続することができ
る。

【００５５】本発明の電気光学装置の製造方法は、前記
接続配線と共にデータ線を形成することを特徴とする。

【００５６】本発明のかかる構成によれば、工程数を増
やすことなく接続配線を形成することができる。

【００５７】本発明の電気光学装置は、前記基板の半導
体層が形成された面と対向するように配置された他の基
板と、これら２枚の基板の間に挟持され、前記半導体層
に形成されたトランジスタ素子により駆動される液晶と
を更に具備することを特徴とする。

【００５８】本発明の電子機器は、光源と、前記光源か
ら出射される光が入射されて画像情報に対応した変調を
施す、上記の電気光学装置と、前記電気光学装置により
変調された光を投射する投射手段とを具備することを特
徴とする。

【００５９】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００６０】（電気光学装置の構成）図１は本発明の一
実施形態に係る電気光学装置としての液晶装置の画像形
成領域を構成するマトリクス状に形成された複数の画素
における各種素子、配線等の等価回路である。また、図
２は、データ線、走査線、画素電極、遮光膜等が形成さ
れたＴＦＴアレイ基板の相隣接する複数の画素群の平面
図であり、図３は、図２のＡ−Ａ’断面図であり、図４
は、図２のＢ−Ｂ’断面図である。図５は、該液晶装置
における半導体層の近傍の構造を概念的に示した斜視図
である。尚、図３、図４及び図５においては、各層や各
部材を図面上で認識可能な程度の大きさとするため、各
層や各部材毎に縮尺を異ならしめてある。また、図２及
び図５おいて、Ｘ方向とは走査線と平行する方向を示
し、Ｙ方向とはデータ線と平行する方向を示す。

【００６１】図１において、本実施の形態による液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素は、マトリクス状に複数形成された画素電極
９ａと画素電極９aを制御するためのトランジスタとし
てのＴＦＴ３０からなり、画像信号が供給されるデータ
線６ａが当該ＴＦＴ３０のソースに電気的に接続されて
いる。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、
…、Ｓｎは、この順に線順次に供給しても構わないし、
相隣接する複数のデータ線６ａ同士に対して、グループ
毎に供給するようにしても良い。また、ＴＦＴ３０のゲ
ートに走査線３ａが電気的に接続されており、所定のタ
イミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ
２、…、Ｇｍを、この順に線順次で印加するように構成
されている。画素電極９ａは、ＴＦＴ３０のドレインに
電気的に接続されており、スイッチング素子であるＴＦ
Ｔ３０を一定期間だけそのスイッチを閉じることによ
り、データ線６ａから供給される画像信号Ｓ１、Ｓ２、
…、Ｓｎを所定のタイミングで書き込む。画素電極９ａ
を介して液晶に書き込まれた所定レベルの画像信号Ｓ
１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成さ
れた対向電極（後述する）との間で一定期間保持され
る。液晶は、印加される電圧レベルにより分子集合の配
向や秩序が変化することにより、光を変調し、階調表示
を可能にする。ノーマリーホワイトモードであれば、印
加された電圧に応じて入射光がこの液晶部分を通過不可
能とされ、ノーマリーブラックモードであれば、印加さ
れた電圧に応じて入射光がこの液晶部分を通過可能とさ
れ、全体として液晶装置からは画像信号に応じたコント
ラストを持つ光が出射する。ここで、保持された画像信
号がリークするのを防ぐために、画素電極９ａと対向電
極との間に形成される液晶容量と並列に蓄積容量７０を
付加する。これにより、保持特性は更に改善され、コン
トラスト比の高い液晶装置が実現できる。本実施の形態
では特に、このような蓄積容量７０を形成するために、
後述の如く走査線と同層あるいは、導電性の遮光膜を利
用して低抵抗化された容量線３ｂを設けている。

【００６２】図２において、液晶装置のＴＦＴアレイ基
板上には、マトリクス状に複数の透明な画素電極９ａ
（一点鎖線部９ａ’により輪郭が示されている）が設け
られており、画素電極９ａの縦横の境界に各々沿ってデ
ータ線６ａ、走査線３ａ及び容量線３ｂが設けられてい
る。データ線６ａは、コンタクトホール５を介して単結
晶シリコン層の半導体層１ａのうち後述のソース領域に
電気的接続されており、画素電極９ａは、コンタクトホ
ール８を介して半導体層１ａのうち後述のドレイン領域
に電気的接続されている。また、半導体層１ａのうちチ
ャネル領域（後述する）に対向するように走査線３ａが
配置されており、走査線３ａはゲート電極として機能す
る。

【００６３】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部（即ち、平面的に見て、走査線３ａ
に沿って形成された第1領域）と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部（即ち、平面的に見て、データ線
６ａに沿って延設された第２領域）とを有する。

【００６４】そして、図中右上がりの斜線で示した領域
には、複数の第１遮光膜１１ａが設けられている。より
具体的には、第１遮光膜１１ａは夫々、画素部において
半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレ
イ基板の側から見て覆う位置に設けられており、更に、
容量線３ｂの本線部に対向して走査線３ａに沿って直線
状に伸びる本線部と、データ線６ａと交差する箇所から
データ線６ａに沿って隣接する段側（即ち、図中下向
き）に突出した突出部とを有する。第１遮光膜１１ａの
各段（画素行）における下向きの突出部の先端は、デー
タ線６ａ下において次段における容量線３ｂの上向きの
突出部の先端と重ねられている。この重なった箇所に
は、第1遮光膜１１ａと容量線３ｂとを相互に電気的接
続するコンタクトホール１３が設けられている。即ち、
本実施の形態では、第1遮光膜１１ａは、コンタクトホ
ール１３により前段あるいは後段の容量線３ｂに電気的
接続されている。

【００６５】次に、図３の断面図に示すように、液晶装
置は、光透過性基板の一例を構成するＴＦＴアレイ基板
１０と、これに対向配置される透明な対向基板２０とを
備えている。ＴＦＴアレイ基板１０は、例えば石英基板
からなり、対向基板２０は、例えばガラス基板や石英基
板からなる。ＴＦＴアレイ基板１０には、画素電極９ａ
が設けられており、その上側には、ラビング処理等の所
定の配向処理が施された配向膜１６が設けられている。
画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン
・オキサイド膜）などの透明導電性薄膜からなる。また
配向膜１６は例えば、ポリイミド薄膜などの有機薄膜か
らなる。

【００６６】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。

【００６７】ＴＦＴアレイ基板１０には、図３に示すよ
うに、各画素電極９ａに隣接する位置に、各画素電極９
ａをスイッチング制御する画素スイッチング用ＴＦＴ３
０が設けられている。

【００６８】対向基板２０には、更に図３に示すよう
に、各画素部の開口領域以外の領域に第２遮光膜２３が
設けられている。このため、対向基板２０の側から入射
光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチ
ャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領
域１ｂ及び１ｃに侵入することはない。更に、第２遮光
膜２３は、コントラストの向上、色材の混色防止などの
機能を有する。

【００６９】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、シール材（図示を省
略）により囲まれた空間に液晶が封入され、液晶層５０
が形成される。液晶層５０は、画素電極９ａからの電界
が印加されていない状態で配向膜１６及び２２により所
定の配向状態を採る。液晶層５０は、例えば一種又は数
種類のネマティック液晶を混合した液晶からなる。シー
ル材は、二つの基板１０及び２０をそれらの周辺で貼り
合わせるための、例えば光硬化性樹脂や熱硬化性樹脂か
らなる接着剤であり、両基板間の距離を所定値とするた
めのグラスファイバー或いはガラスビーズ等のスペーサ
が混入されている。

【００７０】図３に示すように、画素スイッチング用Ｔ
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
１０表面の各画素スイッチング用ＴＦＴ３０に対応する
位置には第１遮光膜１１ａが各々設けられている。ここ
で、第１遮光膜１１ａは、好ましくは不透明な高融点金
属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの
少なくとも一つを含む、金属単体、合金、金属シリサイ
ド等から構成される。このような材料から構成すれば、
ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程
の後に行われる画素スイッチング用ＴＦＴ３０の形成工
程における高温処理により、第１遮光膜１１ａが破壊さ
れたり溶融しないようにできる。第１遮光膜１１ａが形
成されているので、ＴＦＴアレイ基板１０の側からの戻
り光等が画素スイッチング用ＴＦＴ３０のチャネル領域
１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に
防ぐことができ、光電流の発生によりトランジスタ素子
としての画素スイッチング用ＴＦＴ３０の特性が劣化す
ることはない。

【００７１】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３
０の特性の劣化を防止する機能を有する。第１層間絶縁
膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガ
ラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボ
ロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケ
ートガラス）などの高絶縁性ガラス又は、酸化シリコン
膜、窒化シリコン膜等からなる。第１層間絶縁膜１２に
より、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３
０等を汚染する事態を未然に防ぐこともできる。

【００７２】本実施の形態では、ゲート絶縁膜２を走査
線３ａに対向する位置から延設して誘電体膜として用
い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。より詳細には、半導体層１ａの高濃度ドレイン領
域１ｅが、データ線６ａ及び走査線３ａに沿って伸びる
容量線３ｂ部分に絶縁膜２を介して対向配置されて、第
１蓄積容量電極（半導体層）１ｆとされている。特に蓄
積容量７０の誘電体としての絶縁膜２は、高温酸化によ
り単結晶シリコン層上に形成されるＴＦＴ３０のゲート
絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜と
することができ、蓄積容量７０は比較的小面積で大容量
の蓄積容量として構成できる。

【００７３】更に、蓄積容量７０においては、図２及び
図３から分かるように、第１遮光膜１１ａは、第２蓄積
容量電極としての容量線３ｂの反対側において第１蓄積
容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容
量電極として対向配置されることにより（図３の右側の
蓄積容量７０参照）、蓄積容量が更に付与されるように
構成されている。即ち、本実施の形態では、第１蓄積容
量電極１ｆを挟んで両側に蓄積容量が付与されるダブル
蓄積容量構造が構築されており、蓄積容量がより増加す
る。よって、当該液晶装置が持つ、表示画像におけるフ
リッカや焼き付きを防止する機能が向上する。

【００７４】これらの結果、データ線６ａ下の領域及び
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。

【００７５】また、第１遮光膜１１ａ（及びこれに電気
的接続された容量線３ｂ）は定電位源に電気的接続され
ており、第１遮光膜１１ａ及び容量線３ｂは、定電位と
される。従って、第１遮光膜１１ａに対向配置される画
素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの
電位変動が悪影響を及ぼすことはない。また、容量線３
ｂは、蓄積容量７０の第２蓄積容量電極として良好に機
能し得る。この場合、定電位源としては、当該液晶装置
を駆動するための周辺回路（例えば、走査線駆動回路、
データ線駆動回路等）に供給される負電源、正電源等の
定電位源、接地電源、対向電極２１に供給される定電位
源等が挙げられる。このように周辺回路等の電源を利用
すれば、専用の電位配線や外部入力端子を設ける必要な
く、遮光膜１１ａ及び容量線３ｂを定電位にできる。

【００７６】更に、図２及び図３に示したように、コン
タクトホール１３を介して第１遮光膜１１ａは、前段あ
るいは後段の容量線３ｂに電気的接続するように構成さ
れている。従って、各第１遮光膜１１ａが、自段の容量
線に電気的接続される場合と比較して、画素部の開口領
域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び
第１遮光膜１１ａが形成される領域の他の領域に対する
段差が少なくて済む。このように画素部の開口領域の縁
に沿った段差が少ないと、当該段差に応じて引き起こさ
れる液晶のディスクリネーション（配向不良）を低減で
きるので、画素部の開口領域を広げることが可能とな
る。

【００７７】また、第１遮光膜１１ａは、前述のように
直線状に伸びる本線部から突出した突出部にコンタクト
ホール１３が開孔されている。ここで、コンタクトホー
ル１３の開孔箇所としては、縁に近い程、ストレスが縁
から発散される等の理由により、クラックが生じ難いこ
とが判明されている。従ってこの場合、どれだけ突出部
の先端に近づけてコンタクトホール１３を開孔するかに
応じて（好ましくは、マージンぎりぎりまで先端に近づ
けるかに応じて）、製造プロセス中に第１遮光膜１１ａ
にかかる応力が緩和されて、より効果的にクラックを防
止し得、歩留まりを向上させることが可能となる。

【００７８】更に、図２、図４及び図５に示すように、
半導体層１ａのチャネル領域１ａ窒ノは、Ｘ方向（半導
体層１ａのソース領域、チャネル領域及びドレイン領域
と並ぶ方向をＹ方向とし、基板１０平面上でＹ方向と直
交する方向をＸ方向とする。）に向けて延在する延在部
２０１を有する。この結果、延在部２０１は走査線３ａ
と対向するように延在している。延在部２０１の終端部
は、第２層間絶縁膜４に形成されたコンタクトホール２
０２を介して接続配線２０３に接続されている。接続配
線２０３は、一端が上記のようにコンタクトホール２０
２を介して延在部２０１に接続されると共に、Ｙ方向に
向けて容量線３ｂの直上まで配設され、該直上よりコン
タクトホール２０４を介して容量線３ｂに接続されてい
る。これにより、半導体層１ａのチャネル領域１ａ窒ヘ
上述した定電位源に接続された容量線３ｂの電位に固定
され、ＳＯＩ構造に起因する基板浮遊効果によってトラ
ンジスタ素子のソース・ドレイン耐圧が劣化するなどの
問題が解消され、素子の電気的特性を安定化させること
ができる。

【００７９】また、走査線３ａと容量線３ｂは第１層間
絶縁膜１２と第２層間絶縁膜４との間に層上に互いに隣
接するように並設され、更に延在部２０１が走査線３ａ
と対向するように延在しているているため、走査線３ａ
とコンタクトホール２０２とが配置上干渉する。そこ
で、本実施形態では、特に走査線３ａがコンタクトホー
ル２０２を回避するように形成された回り込み部３ａ’
を有する。

【００８０】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、蓄積容量７０の誘電体膜と
ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜か
らなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネ
ル形成領域１ａ’、ソース領域１ｄ、ドレイン領域１
ｅ、延在部２０１等とは、同一の半導体層１ａからな
り、データ線６ａと接続配線２０３とは同一の金属膜か
らなる。このため、ＴＦＴアレイ基板１０上に形成され
る積層構造を単純化でき、更に、後述の液晶装置の製造
方法において、同一の薄膜形成工程で容量線３ｂ及び走
査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及
びゲート絶縁膜２等を同時に形成できる。

【００８１】更に、第１遮光膜１１ａは、走査線３ａに
沿って夫々伸延しており、しかも、データ線６ａに沿っ
た方向に対し複数の縞状に分断されている。このため、
例えば各画素部の開口領域の周りに一体的に形成された
格子状の遮光膜を配設した場合と比較して、第１遮光膜
１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリ
コン膜、データ線６ａを形成する金属膜、層間絶縁膜等
からなる当該液晶装置の積層構造において、各膜の物性
の違いに起因した製造プロセス中の加熱冷却に伴い発生
するストレスが格段に緩和される。このため、第１遮光
膜１１ａ等におけるクラックの発生防止や歩留まりの向
上が図られる。

【００８２】尚、図２では、第１遮光膜１１ａにおける
直線状の本線部分は、容量線３ｂの直線状の本線部分に
ほぼ重ねられるように形成されているが、第１遮光膜１
１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けら
れており且つコンタクトホール１３を形成可能なように
容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴ
に対する遮光機能及び容量線に対する低抵抗化機能を発
揮可能である。従って、例えば相隣接した走査線３ａと
容量線３ｂとの間にある走査線に沿った長手状の間隙領
域や、走査線３ａと若干重なる位置にまでも、当該第１
遮光膜１１ａを設けてもよい。

【００８３】容量線３ｂと第１遮光膜１１ａとは、第１
層間絶縁膜１２に開孔されたコンタクトホール１３を介
して確実に且つ高い信頼性を持って、両者は電気的接続
されているが、このようなコンタクトホール１３は、画
素毎に開孔されても良く、複数の画素からなる画素グル
ープ毎に開孔されても良い。

【００８４】コンタクトホール１３を画素毎に開孔した
場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗
化を促進でき、更に、両者間における冗長構造の度合い
を高められる。他方、コンタクトホール１３を複数の画
素からなる画素グループ毎に（例えば２画素毎に或いは
３画素毎に）開孔した場合には、容量線３ｂや第１遮光
膜１１ａのシート抵抗、駆動周波数、要求される仕様等
を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低
抵抗化及び冗長構造による利益と、多数のコンタクトホ
ール１３を開孔することによる製造工程の複雑化或いは
当該液晶装置の不良化等の弊害とを適度にバランスでき
るので、実践上大変有利である。

【００８５】また、このような画素毎或いは画素グルー
プ毎に設けられるコンタクトホール１３は、対向基板２
０の側から見てデータ線６ａの下に開孔されている。こ
のため、コンタクトホール１３は、画素部の開口領域か
ら外れており、しかもＴＦＴ３０や第１蓄積容量電極１
ｆが形成されていない第１層間絶縁膜１２の部分に設け
られているので、画素領域の有効利用を図りつつ、コン
タクトホール１３の形成によるＴＦＴ３０や他の配線等
の不良化を防ぐことができる。

【００８６】再び、図３において、画素スイッチング用
ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を
有しており、走査線３ａ、該走査線３ａからの電界によ
りチャネルが形成される半導体層１ａのチャネル領域１
ａ’走査線３ａと半導体層１ａとを絶縁するゲート絶縁
膜２、データ線６ａ、半導体層１ａの低濃度ソース領域
（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。高濃度ドレイン領域１ｅには、複数の画素電極９
ａのうちの対応する一つが接続されている。ソース領域
１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述の
ように、半導体層１ａに対し、ｎ型又はｐ型のチャネル
を形成するかに応じて所定濃度のｎ型用又はｐ型用のド
ーパントをドープすることにより形成されている。ｎ型
チャネルのＴＦＴは、動作速度が速いという利点があ
り、画素のスイッチング素子である画素スイッチング用
ＴＦＴ３０として用いられることが多い。データ線６ａ
は、Ａｌ等の金属膜や金属シリサイド等の合金膜などの
遮光性の薄膜から構成されている。また、走査線３ａ、
ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃
度ソース領域１ｄへ通じるコンタクトホール５及び高濃
度ドレイン領域１ｅへ通じるコンタクトホール８が各々
形成された第２層間絶縁膜４が形成されている。このソ
ース領域１ｂへのコンタクトホール５を介して、データ
線６ａは高濃度ソース領域１ｄに電気的接続されてい
る。更に、データ線６ａ及び第２層間絶縁膜４の上に
は、高濃度ドレイン領域１ｅへのコンタクトホール８が
形成された第３層間絶縁膜７が形成されている。この高
濃度ドレイン領域１ｅへのコンタクトホール８を介し
て、画素電極９ａは高濃度ドレイン領域１ｅに電気的接
続されている。前述の画素電極９ａは、このように構成
された第３層間絶縁膜７の上面に設けられている。尚、
画素電極９ａと高濃度ドレイン領域１ｅとは、データ線
６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン
膜を中継しての電気的接続するようにしてもよい。

【００８７】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。

【００８８】また、画素スイッチング用ＴＦＴ３０のゲ
ート電極（走査線３ａ）をソース−ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。

【００８９】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等の単結晶シリコン層は、光が入射するとシ
リコンが有する光電変換効果により光電流が発生してし
まい画素スイッチング用ＴＦＴ３０のトランジスタ特性
が劣化するが、本実施の形態では、走査線３ａを上側か
ら覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜
から形成されているので、少なくとも半導体層１ａのチ
ャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光
の入射を効果的に防ぐことが出来る。また、前述のよう
に、画素スイッチング用ＴＦＴ３０の下側には、第１遮
光膜１１ａが設けられているので、少なくとも半導体層
１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへ
の戻り光の入射を効果的に防ぐことが出来る。

【００９０】尚、この実施形態では、相隣接する前段あ
るいは後段の画素に設けられた容量線３ｂと第１遮光膜
１１ａとを接続しているため、最上段あるいは最下段の
画素に対して第１遮光膜１１ａに定電位を供給するため
の容量線３ｂが必要となる。そこで、容量線３ｂの数を
垂直画素数に対して１本余分に設けておくようにすると
良い。

【００９１】尚、図２２に図５の実施形態においてＴＦ
Ｔアレイ基板と対向基板を液晶を介在させて構成した液
晶装置の等価回路図を示す。図２２に示されるように、
データ線６ａ（Ｓ１，Ｓ２…）と走査線３ａ（Ｇ１，Ｇ
２…）とがマトリクス平面上に配設され、この平面上の
交差点近傍には画素スイッチング用ＴＦＴ３０がそれぞ
れ配置される。画素スイッチング用ＴＦＴ３０のソース
はデータ線６ａに接続され、ゲート電極は走査線３ａに
接続されており、ドレインは画素電極９ａに接続されて
いる。さらに画素電極９ａは対向基板内面に配置された
対向電極２１と液晶層を挟んで対向し、両電極間の液晶
を極性反転駆動する。尚、ソースとドレインとは入れ替
えてもよい。対向電極２１には極性反転駆動の基準電位
となる共通電位ＶLCが印加され、画素電極９ａと対向電
極２１とは液晶層を誘電体とする液晶容量ＣLCを構成す
る。また、容量電極１ｆは容量線３ｂとの間に保持容量
（蓄積容量）Csを構成する。すなわち、一画素は、画素
スイッチング用ＴＦＴとそれに接続された液晶容量と保
持容量により構成される。

【００９２】トランジスタのチャネル領域１ａは、この
トランジスタを駆動する容量線３ｂと電気的に接続され
る。このように各トランジスタのチャネル領域はそのト
ランジスタに接続される容量の一方の電極である容量線
３ｂに電気的に接続され、チャネル領域１ａから蓄積さ
れた余剰キャリアを容量線３ｂに引き抜くことにより基
板浮遊効果を抑制する。尚、容量線３ｂには、共通電極
電位ＶLCが印加される。

【００９３】（電気光学装置の製造方法）次に、以上の
ような構成を持つ液晶装置の製造プロセスについて、図
６から図１１を参照して説明する。

【００９４】尚、図６から図１１は各工程におけるＴＦ
Ｔアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’
断面に対応させて示す工程図である。

【００９５】図６の工程（１）に示すように、石英基
板、ハードガラス等のＴＦＴアレイ基板１０を用意す
る。ここで、好ましくはＮ₂（窒素）等の不活性ガス雰
囲気且つ約９００〜１３００℃の高温でアニール処理
し、後に実施される高温プロセスにおけるＴＦＴアレイ
基板１０に生じる歪みが少なくなるように前処理してお
く。即ち、製造プロセスにおける最高温で高温処理され
る温度に合わせて、事前にＴＦＴアレイ基板１０を同じ
温度かそれ以上の温度で熱処理しておく。

【００９６】このように処理されたＴＦＴアレイ基板１
０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の
金属や金属シリサイド等の金属合金膜を、スパッタによ
り、２００〜４００ｎｍ程度の層厚、好ましくは約２０
０ｎｍの層厚の遮光膜１１を形成する。

【００９７】続いて、工程（２）に示すように、該形成
された遮光膜１１上にフォトリソグラフィにより第１遮
光膜１１ａのパターン（図２参照）に対応するレジスト
マスクを形成し、該レジストマスクを介して遮光膜１１
に対しエッチングを行うことにより、第１遮光膜１１ａ
を形成する。

【００９８】次に、工程（３）に示すように、第１遮光
膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によ
りＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる第１層間絶縁膜１２を形成する。この第１層
間絶縁膜１２の層厚は、例えば、約６００〜１０００ｎ
ｍ、より好ましくは８００ｎｍ程度とする。

【００９９】次に、工程（４）に示すように、第１層間
絶縁膜１２の表面を、グローバルに研磨して平坦化す
る。研磨による平坦化の手法としては、例えばＣＭＰ
（化学的機械研磨）法を用いることができる。

【０１００】次に、工程（５）に示すように、基板１０
と単結晶シリコン基板２０６ａとの貼り合わせを行う。
貼り合わせに用いる単結晶シリコン基板２０６ａは、厚
さ６００μｍであり、その表面をあらかじめ０．０５〜
０．８μｍ程度酸化し、酸化膜層２０６ｂを形成すると
共に、水素イオン（Ｈ＋）を例えば加速電圧１００ｋｅ
Ｖ、ドーズ量１０ｅ１６／ｃｍ²にて注入したものであ
る。貼り合わせ工程は、例えば３００℃で２時間の熱処
理によって２枚の基板を直接貼り合わせる方法が採用で
きる。

【０１０１】次に、工程（６）に示すように、貼り合わ
せた単結晶シリコン基板２０６ａの貼り合わせ面側の酸
化膜２０６ｂと単結晶シリコン層２０６を残したまま、
単結晶シリコン基板２０６ａを基板１０から剥離するた
めの熱処理を行う。この基板の剥離現象は、単結晶シリ
コン基板中に導入された水素イオンによって、単結晶シ
リコン基板の表面近傍のある層でシリコンの結合が分断
されるために生じるものである。例えば、貼り合わせた
２枚の基板を毎分２０℃の昇温速度にて６００℃まで加
熱することにより行うことができる。この熱処理によっ
て、貼り合わせた単結晶シリコン基板２０６ａが基板１
０と分離し、基板１０表面には約２００ｎｍ±５ｎｍ程
度の単結晶シリコン層２０６が形成される。なお、基板
１０上に貼り合わされる単結晶シリコン層２０６は、前
に述べた単結晶シリコン基板に対して行われる水素イオ
ン注入の加速電圧を変えることによって任意の膜厚で形
成することが可能である。

【０１０２】次に、工程（７）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、図２に示し
た如き所定パターンの半導体層１ａを形成する。即ち、
特にデータ線６ａ下で容量線３ｂが形成される領域及び
走査線３ａに沿って容量線３ｂが形成される領域には、
画素スイッチング用ＴＦＴ３０を構成する半導体層１ａ
から延設された第１蓄積容量電極１ｆを形成する。ま
た、同時に半導体層１ａのチャネル領域１ａ’から延在
する延在部２０１も形成する。

【０１０３】次に、工程（８）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する半導体層１ａと共に第
１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好
ましくは約１０００℃の温度で７２分程度熱酸化するこ
とにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコ
ン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート
絶縁膜２と共に容量形成用のゲート絶縁膜２を形成す
る。この結果、半導体層１ａ及び第１蓄積容量電極１ｆ
の厚さは、約１７０ｎｍの厚さ、ゲート絶縁膜２の厚さ
は、約６０ｎｍの厚さとなる。

【０１０４】次に、図７の工程（９）に示すように、Ｎ
チャネルの半導体層１ａに対応する位置にレジスト膜３
０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ
族元素のドーパント３０２を低濃度で（例えば、Ｐイオ
ンを７０ｋｅＶの加速電圧、２ｅ１１／ｃｍ²のドーズ
量にて）ドープする。

【０１０５】次に、工程（１０）に示すように、図示を
省略するＰチャネルの半導体層１ａに対応する位置にレ
ジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなど
のIII族元素のドーパント３０３を低濃度で（例えば、
Ｂイオンを３５ｋｅＶの加速電圧、１ｅ１２／ｃｍ²の
ドーズ量にて）ドープする。

【０１０６】ここで、図１７及び図１８のグラフに示す
ように、ドーパンドの種類及びドーズ量によって、更に
は工程の順番によって各チャネルのしきい値電圧Ｖｔｈ
を制御することが可能である。

【０１０７】図１７はＰチャネルにおけるドーズ量とし
きい値電圧Ｖｔｈとの関係を示している。図１７はド
ーパンドとしてボロンを用いた場合のシミュレーション
結果、図１７はドーパンドとしてリンを用いた場合の
シミュレーション結果、図１７は実験結果を示してい
る。これらの図から分かるように、しきい値電圧Ｖｔｈ
として−１．５Ｖを得たい場合にはリンを１ｅ１２／ｃ
ｍ²のドーズ量でドープするのが好適である。

【０１０８】図１８はＮチャネルにおけるドーズ量とし
きい値電圧Ｖｔｈとの関係を示している。図１８はド
ーパンドとしてボロンを用いた場合のシミュレーション
結果、図１８は工程（８）の後に工程（９）及び工程
（１０）を行った場合の実験結果、図１８は工程
（９）及び工程（１０）の後に工程（８）を行った場合
の実験結果を示している。これらの図から分かるよう
に、しきい値電圧Ｖｔｈとして１．５Ｖを得たい場合に
はボロンを７ｅ１１／ｃｍ²のドーズ量でドープするの
が好適である。

【０１０９】次に、工程（１１）に示すように、Ｐチャ
ネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１
ａ’の端部３０４（図１２及び図１３参照）を除く基板
１０の表面にレジスト膜３０５を形成し、端部３０４に
Ｐチャネルについて工程（９）の約１〜１０倍のドーズ
量のＰなどのＶ族元素のドーパント３０６、Ｎチャネル
について工程（１０）の約１〜１０倍のドーズ量のＢな
どのIII族元素のドーパント３０６をドープする。半導
体層１ａのチャネル領域１ａ窒フ端部３０４は電界が集
中して見かけ上のしきい値電圧が低くなり、リーク電流
が流れようとするが、かかるドープ工程により半導体層
１ａのチャネル領域１ａ’の端部３０４が、チャネル領
域１ａ窒フ不純物濃度が他の部分に比べより高くなって
いるので、この領域における見かけ上のしきい値電圧は
高くなり、前述のように電界が集中してもリーク電流が
流れるのを防ぐことができる。

【０１１０】次に、工程（１２）に示すように、半導体
膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化
するため、基板１０の表面の走査線３ａ（ゲート電極）
に対応する部分にレジスト膜３０７（走査線３ａよりも
幅が広い）を形成し、これをマスクとしてその上からＰ
などのＶ族元素のドーパント３０８を低濃度で（例え
ば、Ｐイオンを７０ｋｅＶの加速電圧、３ｅ１４／ｃｍ
²のドーズ量にて）ドープする。

【０１１１】次に、図８の工程（１３）に示すように、
第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタク
トホール１３を反応性エッチング、反応性イオンビーム
エッチング等のドライエッチングにより或いはウエット
エッチングにより形成する。この際、反応性エッチン
グ、反応性イオンビームエッチングのような異方性エッ
チングにより、コンタクトホール１３等を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、これらのコンタクトホ
ール１３等をテーパ状にできるので、配線接続時の断線
を防止できるという利点が得られる。

【０１１２】次に、工程（１４）に示すように、減圧Ｃ
ＶＤ法等によりポリシリコン層３を３５０ｎｍ〜５５０
ｎｍの厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリ
シリコン膜３を導電化する。又は、Ｐイオンをポリシリ
コン膜３の成膜と同時に導入したドープトシリコン膜を
用いてもよい。これにより、ポリシリコン層３の導電性
を高めることができる。そして、走査線のゲート電極領
域の厚さが３５０ｎｍより大きいことで、配線抵抗を低
減し、配線遅延による画素への信号書き込み速度の低下
を十分に抑えることができる。また、走査線のゲート電
極領域の厚さが５５０ｎｍより小さいことで、このゲー
ト電極の膜厚に起因する素子基板の段差を必要最小限に
抑えることができ、この結果液晶を配向させた際のディ
スクリネーションを抑制し表示画質を良好に保つことが
できる。なお、ポリシリコン層３に加えて導電性金属層
を積層することでも導電性を高めることができる。

【０１１３】次に、工程（１５）に示すように、レジス
トマスクを用いたフォトリソグラフィ工程、エッチング
工程等により、図２に示した如き所定パターンの走査線
３ａと共に容量線３ｂを形成する。尚、この後、基板１
０の裏面に残存するポリシリコンを基板１０の表面をレ
ジスト膜で覆ってエッチングにより除去する。

【０１１４】次に、工程（１６）に示すように、半導体
層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎ
チャネルの半導体層１ａに対応する位置をレジスト膜３
０９で覆い（図はＮチャネルの半導体層１ａを示してい
る。）、走査線３ａ（ゲート電極）を拡散マスクとし
て、まずＢなどのIII族元素のドーパント３１０を低濃
度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、
３ｅ１３／ｃｍ²のドーズ量にて）ドープし、Ｐチャネ
ルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
を形成する。

【０１１５】続いて、工程（１７）に示すように、半導
体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、Ｎチャネルの半
導体層１ａに対応する位置をレジスト膜３０９で覆った
状態で、かつ、図示はしていないが走査線３ａよりも幅
の広いマスクでレジスト層をＰチャネルに対応する走査
線３ａ上に形成した状態、同じくＢなどのIII族元素の
ドーパント３１１を高濃度で（例えば、ＢＦ２イオンを
９０ｋｅＶの加速電圧、２ｅ１５／ｃｍ²のドーズ量に
て）ドープする。

【０１１６】次に、図９の工程（１８）に示すように、
半導体層１ａにＮチャネルのＬＤＤ領域を形成するため
に、Ｐチャネルの半導体層１ａに対応する位置をレジス
ト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を
拡散マスクとして、ＰなどのＶ族元素のドーパント６０
を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電
圧、６ｅ１２／ｃｍ²のドーズ量にて）ドープし、Nチャ
ネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１
ｃを形成するする。

【０１１７】続いて、工程（１９）に示すように、半導
体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、走査線３ａより
も幅の広いマスクでレジスト層６２をＮチャネルに対応
する走査線３ａ上に形成した後、同じくＰなどのＶ族元
素のドーパント６１を高濃度で（例えば、Ｐイオンを７
０ｋｅＶの加速電圧、４ｅ１５／ｃｍ²のドーズ量に
て）ドープする。

【０１１８】ここで、図１９にＬＤＤ領域を３ｅ１３／
ｃｍ²のドーズ量のドーパント３１１でドープして形成
されたＰチャネルの半導体層１ａの電圧−電流特性を示
す。また、図２０にＬＤＤ領域を１ｅ１３／ｃｍ²のド
ーズ量のドーパント６１でドープして形成されたＮチャ
ネルの半導体層１ａの電圧−電流特性を示す。更に、図
２１にＬＤＤ領域を６ｅ１２／ｃｍ²のドーズ量のドー
パント６１でドープして形成されたＮチャネルの半導体
層１ａの電圧−電流特性を示す。

【０１１９】次に、工程（２０）に示すように、画素ス
イッチング用ＴＦＴ３０における走査線３ａと共に容量
線３ｂ及び走査線３ａを覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜
４を形成する。第２層間絶縁膜４の層厚は、約６００〜
１５００ｎｍが好ましく、更に８００ｎｍがより好まし
い。

【０１２０】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。

【０１２１】次に、工程（２１）に示すように、データ
線６ａを形成するためのコンタクトホール５及びコンタ
クトホール２０２、２０４（図４及び図５参照）を、反
応性イオンエッチング、反応性イオンビームエッチング
等のドライエッチングにより或いはウエットエッチング
により形成する。また、走査線３ａや容量線３ｂを図示
しない配線と接続するためのコンタクトホールも、コン
タクトホール５と同一の工程により第２層間絶縁膜４に
開孔する。

【０１２２】次に、図１０の工程（２２）に示すよう
に、第２層間絶縁膜４の上に、スパッタ処理等により、
遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属
膜６として、約１００〜７００ｎｍの厚さ、好ましくは
約３５０ｎｍに堆積し、更に工程（２３）に示すよう
に、フォトリソグラフィ工程、エッチング工程等によ
り、データ線６ａを形成する。このとき同時に金属膜６
により接続配線２０３も形成する（図４及び図５参
照）。

【０１２３】次に、工程（２４）に示すように、データ
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や
酸化シリコン膜等からなる第３層間絶縁膜７を形成す
る。第３層間絶縁膜７の層厚は、約６００〜１５００ｎ
ｍが好ましく、更に８００ｎｍがより好ましい。

【０１２４】次に、図１１の工程（２５）に示すよう
に、画素スイッチング用ＴＦＴ３０において、画素電極
９ａと高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８を、反応性イオンエッチング、反
応性イオンビームエッチング等のドライエッチングによ
り形成する。

【０１２５】次に、工程（２６）に示すように、第３層
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等
の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆
積し、更に工程（２７）に示すように、フォトリソグラ
フィ工程、エッチング工程等により、画素電極９ａを形
成する。尚、当該液晶装置を反射型の液晶装置に用いる
場合には、Ａｌ等の反射率の高い不透明な材料により画
素電極９ａを形成してもよい。

【０１２６】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３参照）が形成される。

【０１２７】他方、図３及び図４に示した対向基板２０
については、ガラス基板等が先ず用意され、第２遮光膜
２３及び後述の額縁としての第２遮光膜が、例えば金属
クロムをスパッタした後、フォトリソグラフィ工程、エ
ッチング工程を経て形成される。尚、これらの第２遮光
膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボン
やＴｉをフォトレジストに分散した樹脂ブラックなどの
材料から形成してもよい。

【０１２８】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図３参照）が形成される。

【０１２９】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材５２により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層５０が形成される。

【０１３０】（液晶装置の全体構成）以上のように構成
された液晶装置の各実施の形態の全体構成を図１４及び
図１５を参照して説明する。尚、図１４は、ＴＦＴアレ
イ基板１０をその上に形成された各構成要素と共に対向
基板２０の側から見た平面図であり、図１５は、対向基
板２０を含めて示す図１４のＨ−Ｈ’断面図である。

【０１３１】図１４において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る額縁としての第２遮光膜５３
が設けられている。シール材５２の外側の領域には、デ
ータ線駆動回路１０１及び実装端子１０２がＴＦＴアレ
イ基板１０の一辺に沿って設けられており、走査線駆動
回路１０４が、この一辺に隣接する２辺に沿って設けら
れている。走査線３ａに供給される走査信号遅延が問題
にならないのならば、走査線駆動回路１０４は片側だけ
でも良いことは言うまでもない。また、データ線駆動回
路１０１を画面表示領域の辺に沿って両側に配列しても
よい。例えば奇数列のデータ線６ａは画面表示領域の一
方の辺に沿って配設されたデータ線駆動回路から画像信
号を供給し、偶数列のデータ線は前記画面表示領域の反
対側の辺に沿って配設されたデータ線駆動回路から画像
信号を供給するようにしてもよい。この様にデータ線６
ａを櫛歯状に駆動するようにすれば、データ線駆動回路
の占有面積を拡張することができるため、複雑な回路を
構成することが可能となる。更にＴＦＴアレイ基板１０
の残る一辺には、画面表示領域の両側に設けられた走査
線駆動回路１０４間をつなぐための複数の配線１０５が
設けられている。また、対向基板２０のコーナー部の少
なくとも１箇所においては、ＴＦＴアレイ基板１０と対
向基板２０との間で電気的導通をとるための導通材１０
６が設けられている。そして、図１５に示すように、図
１３に示したシール材５２とほぼ同じ輪郭を持つ対向基
板２０が当該シール材５２によりＴＦＴアレイ基板１０
に固着されている。

【０１３２】以上の液晶装置のＴＦＴアレイ基板１０上
には更に、製造途中や出荷時の当該液晶装置の品質、欠
陥等を検査するための検査回路等を形成してもよい。ま
た、データ線駆動回路１０１及び走査線駆動回路１０４
をＴＦＴアレイ基板１０の上に設ける代わりに、例えば
ＴＡＢ（テープオートメイテッドボンディング基板）上
に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の
周辺部に設けられた異方性導電フィルムを介して電気的
及び機械的に接続するようにしてもよい。また、対向基
板２０の投射光が入射する側及びＴＦＴアレイ基板１０
の出射光が出射する側には各々、例えば、ＴＮ（ツイス
テッドネマティック）モード、ＳＴＮ（スーパーＴＮ）
モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モー
ド等の動作モードや、ノーマリーホワイトモード／ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光手段などが所定の方向で配置され
る。

【０１３３】以上説明した液晶装置は、例えばカラー液
晶プロジェクタ（投射型表示装置）に適用される場合に
は、３枚の液晶装置がＲＧＢ用のライトバルブとして各
々用いられ、各パネルには各々ＲＧＢ色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、その場合には
上記実施の形態で示したように、対向基板２０に、カラ
ーフィルタは設けられていない。しかしながら、第２遮
光膜２３の形成されていない画素電極９ａに対向する所
定領域にＲＧＢのカラーフィルタをその保護膜と共に、
対向基板２０上に形成してもよい。このようにすれば、
液晶プロジェクタ以外の直視型や反射型のカラー液晶テ
レビなどのカラー液晶装置に各実施の形態における液晶
装置を適用できる。更に、対向基板２０上に１画素1個
対応するようにマイクロレンズを形成してもよい。この
ようにすれば、入射光の集光効率を向上することで、明
るい液晶装置が実現できる。更にまた、対向基板２０上
に、何層もの屈折率の相違する干渉層を堆積すること
で、光の干渉を利用して、ＲＧＢ色を作り出すダイクロ
イックフィルタを形成してもよい。このダイクロイック
フィルタ付き対向基板によれば、より明るいカラー液晶
装置が実現できる。

【０１３４】以上説明した各実施の形態における液晶装
置では、従来と同様に入射光を対向基板２０の側から入
射することとしたが、第１遮光膜１１ａを設けているの
で、ＴＦＴアレイ基板１０の側から入射光を入射し、対
向基板２０の側から出射するようにしても良い。即ち、
このように液晶装置を液晶プロジェクタに取り付けて
も、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域
１ｂ、１ｃに光が入射することを防ぐことが出来、高画
質の画像を表示することが可能である。ここで、従来
は、ＴＦＴアレイ基板１０の裏面側での反射を防止する
ために、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔ
ｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフ
ィルムを貼り付ける必要があった。しかし、各実施の形
態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの
少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１
ｃとの間に第１遮光膜１１ａが形成されているため、こ
のようなＡＲ被膜された偏光手段やＡＲフィルムを用い
たり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基
板を使用する必要が無くなる。従って、各実施の形態に
よれば、材料コストを削減でき、また偏光手段の貼り付
け時に、ごみ、傷等により、歩留まりを落とすことがな
く大変有利である。また、耐光性が優れているため、明
るい光源を使用したり、偏光ビームスプリッタにより偏
光変換して、光利用効率を向上させても、光によるクロ
ストーク等の画質劣化を生じない。

【０１３５】（電子機器）上記の液晶装置を用いた電子
機器の一例として、投射型表示装置の構成について、図
１６を参照して説明する。図１６において、投射型表示
装置１１００は、上述した液晶装置を３個用意し、夫々
ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂと
して用いた投射型液晶装置の光学系の概略構成図を示
す。本例の投射型表示装置の光学系には、前述した光源
装置９２０と、均一照明光学系９２３が採用されてい
る。そして、投射型表示装置は、この均一照明光学系９
２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青
（Ｂ）に分離する色分離手段としての色分離光学系９２
４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての
３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、
変調された後の色光束を再合成する色合成手段としての
色合成プリズム９１０と、合成された光束を投射面１０
０の表面に拡大投射する投射手段としての投射レンズユ
ニット９０６を備えている。また、青色光束Ｂを対応す
るライトバルブ９２５Ｂに導く導光系９２７をも備えて
いる。

【０１３６】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。

【０１３７】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。

【０１３８】次に、緑反射ダイクロイックミラー９４２
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー９４２を通過した青色光束Ｂは、青色光束Ｂの
出射部９４６から導光系９２７の側に出射される。本例
では、均一照明光学素子の光束Ｗの出射部から、色分離
光学系９２４における各色光束の出射部９４４、９４
５、９４６までの距離がほぼ等しくなるように設定され
ている。

【０１３９】色分離光学系９２４の赤色、緑色光束Ｒ、
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。

【０１４０】このように平行化された赤色、緑色光束
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。一方、青
色光束Ｂは、導光系９２７を介して対応するライトバル
ブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に
応じて変調が施される。尚、本例のライトバルブ９２５
Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光
手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段
９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置さ
れた液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる
液晶ライトバルブである。

【０１４１】導光系９２７は、青色光束Ｂの出射部９４
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。

【０１４２】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。

【０１４３】本例では、液晶装置９６２Ｒ、９６２Ｇ、
９６２Ｂには、ＴＦＴの下側に遮光層が設けられている
ため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂから
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光、投射光が通過する際のＴＦＴアレイ基板の表
面からの反射光、他の液晶装置から出射した後に投射光
学系を突き抜けてくる投射光の一部等が、戻り光として
ＴＦＴアレイ基板の側から入射しても、画素電極のスイ
ッチング用のＴＦＴのチャネルに対する遮光を十分に行
うことができる。

【０１４４】このため、小型化に適したプリズムユニッ
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。

【０１４５】また、本実施の形態では、戻り光によるＴ
ＦＴのチャネル領域への影響を抑えることができるた
め、液晶装置に直接戻り光防止処理を施した偏光手段９
６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。
そこで、図１６に示されるように、偏光手段を液晶装置
から離して形成、より具体的には、一方の偏光手段９６
１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に
貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０
Ｂは集光レンズ９５３、９４５、９４４に貼り付けるこ
とが可能である。このように、偏光手段をプリズムユニ
ットあるいは集光レンズに貼り付けることにより、偏光
手段の熱は、プリズムユニットあるいは集光レンズで吸
収されるため、液晶装置の温度上昇を防止することがで
きる。

【０１４６】また、図示を省略するが、液晶装置と偏光
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができるため、冷却手段を設け、液晶
装置と偏光手段との間に冷風等の送風を送り込むことに
より、液晶装置の温度上昇をさらに防ぐことができ、液
晶装置の温度上昇による誤動作を防ぐことができる。

【０１４７】上述の本実施形態では液晶装置を用いて説
明したが、これに限るものではなく、エレクトロルミネ
ッセンス、あるいはプラズマディスプレイ等の電気光学
装置にも本実施形態は適用可能である。

【図面の簡単な説明】

【図１】本発明の一実施形態における液晶装置の画像形
成領域を構成するマトリクス状の複数の画素に設けられ
た各種素子、配線等の等価回路である。

【図２】液晶装置の一実施形態におけるデータ線、走査
線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。

【図３】図２のＡ−Ａ’断面図である。

【図４】図２のＢ−Ｂ’断面図である。

【図５】図２乃至図４の半導体層の近傍の構造を概念的
に示した斜視図である。

【図６】液晶装置の一実施形態の製造プロセスを順を追
って示す工程図（その１）である。

【図７】液晶装置の一実施形態の製造プロセスを順を追
って示す工程図（その２）である。

【図８】液晶装置の一実施形態の製造プロセスを順を追
って示す工程図（その３）である。

【図９】液晶装置の一実施形態の製造プロセスを順を追
って示す工程図（その４）である。

【図１０】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その５）である。

【図１１】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その６）である。

【図１２】液晶装置における半導体層のチャネル領域の
一部平面図でる。

【図１３】図１２のＣ−Ｃ’断面図である。

【図１４】液晶装置の各実施の形態におけるＴＦＴアレ
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。

【図１５】図１４のＨ−Ｈ’断面図である。

【図１６】液晶装置を用いた電子機器の一例である投射
型表示装置の構成図である。

【図１７】Ｐチャネルにおけるドーズ量としきい値電圧
との関係を示すグラフである。

【図１８】Ｎチャネルにおけるドーズ量としきい値電圧
との関係を示すグラフである。

【図１９】Ｐチャネルの半導体層の電圧−電流特性を示
すグラフである。

【図２０】Ｎチャネルの半導体層の電圧−電流特性（そ
の１）を示すグラフである。

【図２１】Ｎチャネルの半導体層の電圧−電流特性（そ
の２）を示すグラフである。

【図２２】本実施形態の液晶装置の等価回路図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 ３ａ…走査線 ３ａ…回り込み部 ３ｂ…容量線 ６ａ…データ線 ９ａ…画素電極 １０…ＴＦＴアレイ基板 ２０１…接続配線 ２０２…コンタクトホール ２０３…接続配線 ２０４…コンタクトホール

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/06 Ｈ０１Ｌ 29/78 ６１２Ｃ 21/336 ６１６Ａ ６２７Ｄ

Claims (46)

【特許請求の範囲】
1. 【請求項１】 基板上に複数の走査線と、前記複数の走
   査線に交差する複数のデータ線と、前記各走査線と前記
   各データ線に接続されたトランジスタと、前記トランジ
   スタに接続された画素電極と蓄積容量とを有する電気光
   学装置であって、 前記トランジスタのチャネル領域となる半導体層の延在
   部は前記蓄積容量の電極となる容量線に接続されてなる
   ことを特徴とする電気光学装置。
2. 【請求項２】 前記延在部と容量線とは、前記延在部上
   に形成された第１コンタクトホールと前記容量線上に形
   成された第２コンタクトホールとを介して接続配線によ
   り接続されてなり、前記走査線と前記容量線とは同一層
   により並設されるとともに、前記第１コンタクトホール
   を回避するように形成された回り込み部を有することを
   特徴とする請求項１に記載の電気光学装置。
3. 【請求項３】 前記接続配線が、前記データ線と同一の
   層上に形成されていることを特徴とする請求項２記載の
   電気光学装置。
4. 【請求項４】 前記半導体層の厚さが、１００〜１８０
   ｎｍであることを特徴とする請求項１から請求項３のう
   ちいずれか１項に記載の電気光学装置。
5. 【請求項５】 前記半導体層のチャネル領域と前記走査
   線のゲート電極領域との間に、厚さ５５ｎｍ±１０ｎｍ
   のゲート絶縁膜が介挿されていることを特徴とする請求
   項１から請求項４のうちいずれか１項に記載の電気光学
   装置。
6. 【請求項６】 前記半導体層のチャネル領域の端部にお
   ける不純物濃度が、チャネル領域の他の部分の不純物濃
   度に比べより高くなっていることを特徴とする請求項１
   から請求項５のうちいずれか１項に記載の電気光学装
   置。
7. 【請求項７】 前記走査線の厚さが、３５０ｎｍ〜５５
   ０ｎｍであることを特徴とする請求項１から請求項６の
   うちいずれか１項に記載の電気光学装置。
8. 【請求項８】 前記走査線が、ポリシリコン層、あるい
   はポリシリコン層と導電性金属層の少なくとも２層から
   なることを特徴とする請求項１から請求項６のうちいず
   れか１項に記載の電気光学装置。
9. 【請求項９】 前記データ線と少なくとも前記走査線と
   の間に、厚さ８００ｎｍ±２００ｎｍの層間絶縁層が介
   挿されていることを特徴とする請求項１から請求項８の
   うちいずれか１項に記載の電気光学装置。
10. 【請求項１０】 前記データ線の厚さが、３５０ｎｍ〜
    ７００ｎｍであることを特徴とする請求項１から請求項
    ９のうちいずれか１項に記載の電気光学装置。
11. 【請求項１１】 前記データ線と少なくとも前記画素電
    極との間に、厚さ８００ｎｍ±２００ｎｍの層間絶縁層
    が介挿されていることを特徴とする請求項１から請求項
    １０のうちいずれか１項に記載の電気光学装置。
12. 【請求項１２】 前記基板と前記半導体層との間に遮光
    層を更に具備することを特徴とする請求項１から請求項
    １１のうちいずれか１項に記載の電気光学装置。
13. 【請求項１３】 前記遮光層の厚さが、２００ｎｍ〜４
    ００ｎｍであることを特徴とする請求項１から請求項１
    ２のうちいずれか１項に記載の電気光学装置。
14. 【請求項１４】 前記遮光層が前記容量線と電気的に接
    続されることを特徴とする請求項１から請求項１３のう
    ちいずれか１項に記載の電気光学装置。
15. 【請求項１５】 （ａ）基板上にチャネル領域と、前記
    チャネル領域の延在部と、蓄積容量の一方の電極となる
    なる半導体層を形成する工程と、 （ｂ）前記半導体層上に絶縁膜を形成する工程と、 （ｃ）前記絶縁膜上に走査線及び前記蓄積容量の他方の
    電極となる容量線を形成する工程と、 （ｄ）前記延在部と前記容量線とを接続する工程とを有
    することを特徴とする電気光学装置の製造方法。
16. 【請求項１６】 前記延在部と前記容量線とを接続する
    工程において、前記延在部上に形成された第１コンタク
    トホールと、前記容量線上に形成された第２コンタクト
    ホールを介して接続配線により前記延在部と前記容量線
    とを接続するとともに、前記半導体層上に形成された第
    ３コンタクトホールを介して前記半導体層に接続される
    ようにデータ線を形成することを特徴とする請求項１５
    に記載の電気光学装置の製造方法。
17. 【請求項１７】 前記工程（ａ）より前に、少なくとも
    前記半導体層に対応する基板上の位置に遮光層を形成す
    る工程を更に具備することを特徴とする請求項１５また
    は１６に記載の電気光学装置の製造方法。
18. 【請求項１８】 前記工程（ａ）が、前記基板上に単結
    晶シリコン基板を貼り合わせる工程と、前記貼り合わさ
    れた単結晶シリコン基板から不要部分を除去して単結晶
    シリコンからなる半導体層を形成する工程とを具備する
    ことを特徴とする請求項１５乃至請求項１７のいずれか
    １項に記載の電気光学装置の製造方法。
19. 【請求項１９】 前記半導体層の厚さが、１００〜１８
    ０ｎｍであることを特徴とする請求項１５から請求項１
    ８のうちいずれか１項に記載の電気光学装置の製造方
    法。
20. 【請求項２０】 前記工程（ｂ）において、前記半導体
    層のうちＰチャネルについては、前記不純物としてｎ型
    不純物を１ｅ１１〜４ｅ１１／ｃｍ２だけ、前記半導体
    層に打ち込むことを特徴とする請求項１５から請求項１
    ８のうちいずれか１項に記載の電気光学装置の製造方
    法。
21. 【請求項２１】 前記Ｐチャネルの半導体層に打ち込む
    ｎ型不純物としてＰ（リン）を用いることを特徴とする
    請求項１５から請求項２０のうちいずれか１項に記載の
    電気光学装置の製造方法。
22. 【請求項２２】 前記工程（ｂ）において、前記半導体
    層のうちＮチャネルについては、前記不純物としてｐ型
    不純物を５ｅ１１〜１５ｅ１１／ｃｍ２だけ、前記半導
    体層に打ち込むことを特徴とする請求項１５から請求項
    ２１のうちいずれか１項に記載の電気光学装置の製造方
    法。
23. 【請求項２３】 前記Ｎチャネルの半導体層に打ち込む
    ｐ型不純物としてＢ（ボロン）を用いることを特徴とす
    る請求項１５から請求項２２のうちいずれか１項に記載
    の電気光学装置の製造方法。
24. 【請求項２４】 前記工程（ｂ）より前に、前記半導体
    層上にゲート絶縁膜を形成する工程を具備することを特
    徴とする請求項１５から請求項２３のうちいずれか１項
    に記載の電気光学装置の製造方法。
25. 【請求項２５】 前記工程（ｂ）の後に、前記半導体層
    上にゲート絶縁膜を形成する工程を具備することを特徴
    とする請求項１５から請求項２３のうちいずれか１項に
    記載の電気光学装置の製造方法。
26. 【請求項２６】 前記工程（ｂ）の後に、前記半導体層
    のＰチャネルについてはチャネル領域の端部に対してｎ
    型不純物をチャネル領域の全体に打ち込んだ不純物の２
    〜１０倍のドーズ量で打ち込む工程を具備することを特
    徴とする請求項１５から請求項２５のうちいずれか１項
    に記載の電気光学装置の製造方法。
27. 【請求項２７】 前記Ｐチャネルのチャネル端部に打ち
    込むｎ型不純物としてＰ（リン）を用いることを特徴と
    する請求項１５から請求項２６のうちいずれか１項に記
    載の電気光学装置の製造方法。
28. 【請求項２８】 前記工程（ｂ）の後に、前記半導体層
    のＮチャネルについてはチャネル領域の端部に対してｐ
    型不純物をチャネル領域の全体に打ち込んだ不純物の２
    〜１０倍のドーズ量で打ち込む工程を具備することを特
    徴とする請求項１５から請求項２７のうちいずれか１項
    に記載の電気光学装置の製造方法。
29. 【請求項２９】 前記Ｎチャネルのチャネル端部に打ち
    込むｐ型不純物としてＢ（ボロン）を用いることを特徴
    とする請求項１５から請求項２８のうちいずれか１項に
    記載の電気光学装置の製造方法。
30. 【請求項３０】 前記Ｎチャネルのチャネル端部に打ち
    込むｐ型不純物としてＢＦ２を用いることを特徴とする
    請求項１５から請求項２８のうちいずれか１項に記載の
    電気光学装置の製造方法。
31. 【請求項３１】 前記工程（ｃ）において、前記半導体
    層のうちＰチャネルについては、前記不純物としてｐ型
    不純物を２ｅ１３〜１ｅ１４／ｃｍ²だけ、前記半導体
    層に打ち込んでＬＤＤ領域を形成し、さらにｐ型不純物
    を５ｅ１４〜２ｅ１５／ｃｍ²だけ、前記半導体層に打
    ち込んでソース・ドレイン領域を形成することを特徴と
    する請求項１５から請求項３０のうちいずれか１項に記
    載の電気光学装置の製造方法。
32. 【請求項３２】 前記ＰチャネルのＬＤＤ領域を形成す
    るｐ型不純物としてＢ（ボロン）を用いることを特徴と
    する請求項１５から請求項３１のうちいずれか１項に記
    載の電気光学装置の製造方法。
33. 【請求項３３】 前記ＰチャネルのＬＤＤ領域を形成す
    るｐ型不純物としてＢＦ２を用いることを特徴とする請
    求項１５から請求項３２のうちいずれか１項に記載の電
    気光学装置の製造方法。
34. 【請求項３４】 前記Ｐチャネルのソース・ドレイン領
    域を形成するｐ型不純物としてＢ（ボロン）を用いるこ
    とを特徴とする請求項１５から請求項３３のうちいずれ
    か１項に記載の電気光学装置の製造方法。
35. 【請求項３５】 前記Ｐチャネルのソース・ドレイン領
    域を形成するｐ型不純物としてＢＦ２を用いることを特
    徴とする請求項１５から請求項３３のうちいずれか１項
    に記載の電気光学装置の製造方法。
36. 【請求項３６】 前記工程（ｃ）において、前記半導体
    層のうちＮチャネルについては、前記不純物としてｎ型
    不純物を６ｅ１２〜２．５ｅ１３／ｃｍ²だけ、前記半
    導体層に打ち込んでＬＤＤ領域を形成し、さらにｎ型不
    純物を１ｅ１５〜４ｅ１５／ｃｍ²だけ、前記半導体層
    に打ち込んでソース・ドレイン領域を形成することを特
    徴とする請求項１５から請求項３５のうちいずれか１項
    に記載の電気光学装置の製造方法。
37. 【請求項３７】 前記ＮチャネルのＬＤＤ領域を形成す
    るｎ型不純物としてＰ（リン）を用いることを特徴とす
    る請求項１５から請求項３６のうちいずれか１項に記載
    の電気光学装置の製造方法。
38. 【請求項３８】 前記ＮチャネルのＬＤＤ領域を形成す
    るｎ型不純物としてＡｓ（ヒ素）を用いることを特徴と
    する請求項１５から請求項３６のうちいずれか１項に記
    載の電気光学装置の製造方法。
39. 【請求項３９】 前記Ｎチャネルのソース・ドレイン領
    域を形成するｎ型不純物としてＰ（リン）を用いること
    を特徴とする請求項１５から請求項３８のうちいずれか
    １項に記載の電気光学装置の製造方法。
40. 【請求項４０】 前記Ｎチャネルのソース・ドレイン領
    域を形成するｎ型不純物としてＡｓ（ヒ素）を用いるこ
    とを特徴とする請求項１５から請求項３８のうちいずれ
    か１項に記載の電気光学装置の製造方法。
41. 【請求項４１】 前記工程（ｃ）の後に、８００℃から
    ９００℃の間の温度で活性化アニール処理を行うことを
    特徴とする請求項１５から請求項４０のうちいずれか１
    項に記載の電気光学装置の製造方法。
42. 【請求項４２】 前記工程（ｄ）において、前記容量線
    と共に走査線を形成することを特徴とする請求項１５か
    ら請求項４１のうちいずれか１項に記載の電気光学装置
    の製造方法。
43. 【請求項４３】 前記工程（ｅ）が、前記延在部と接続
    される第１のコンタクト及び前記容量線と接続される第
    ２のコンタクトホールを形成する工程と、前記第１のコ
    ンタクトホールと前記第２のコンタクトホールとを接続
    する接続配線を形成する工程を有することを特徴とする
    請求項１５から請求項４１のうちいずれか１項に記載の
    電気光学装置の製造方法。
44. 【請求項４４】 前記接続配線と共にデータ線を形成す
    ることを特徴とする請求項４３に記載の電気光学装置の
    製造方法。
45. 【請求項４５】 前記基板の半導体層が形成された面と
    対向するように配置された他の基板と、 これら２枚の基板の間に挟持され、前記半導体層に形成
    されたトランジスタ素子により駆動される液晶とを更に
    具備することを特徴とする請求項１から請求項１４のう
    ちいずれか１項に記載の電気光学装置。
46. 【請求項４６】 光源と、 前記光源から出射される光が入射されて画像情報に対応
    した変調を施す、請求項４５に記載の電気光学装置と、 前記電気光学装置により変調された光を投射する投射手
    段とを具備することを特徴とする電子機器。