本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
(実施の形態1)
本実施の形態では、本発明の半導体装置の一例について図面を参照して説明する。
本実施の形態で示す半導体装置の模式図を図1に示す。なお、図1(B)は図1(A)におけるA−B間の断面図に対応し、図1(C)は図1(A)におけるC1−D1間の断面図、図1(D)は図1(A)におけるC2−D2間の断面図に対応している。
本実施の形態で示す半導体装置は、基板101上に絶縁膜102を介して連続して設けられた半導体膜103と、当該半導体膜103の上方にゲート絶縁膜114を介して設けられたゲート電極122と、当該ゲート電極122の側面に接して設けられたサイドウォール123とを有し、半導体膜103の一部をチャネル領域として利用する薄膜トランジスタ(TFT)121a、121bが形成されている(図1(A)、(B))。ゲート絶縁膜114は、酸素雰囲気または窒素雰囲気下で半導体膜103に高周波を用いて高密度(好ましくは、1×1011cm−3以上1×1013cm−3以下)、且つ低電子温度(好ましくは0.5eV以上1.5eV以下)の条件下でプラズマ処理(以下、「高密度プラズマ処理」と記す)を行うことにより半導体膜103を酸化または窒化して形成することができる。あるいは、CVD法やスパッタ法等により絶縁膜を設けた後に、当該絶縁膜に酸素雰囲気または窒素雰囲気下で高密度プラズマ処理を行うことによって、絶縁膜の表面を酸化または窒化させることにより表面を緻密化してゲート絶縁膜114を設けることができる。また、絶縁膜102も同様に基板101に高密度プラズマ処理を行うことによって形成することができる。
なお、ここでいう連続して設けられた半導体膜とは、複数の薄膜トランジスタが形成される領域において、当該半導体膜が島状等に形成することにより個々の薄膜トランジスタが分離して設けられているのではなく、薄膜トランジスタが全面に設けられている半導体膜のことをいう。例えば、基板上に複数の薄膜トランジスタを設ける場合は、通常、基板上に形成された半導体膜を選択的に除去して島状等に形成することにより、当該島状の半導体膜を個々の薄膜トランジスタのチャネル領域として利用する。しかし、本実施の形態では、基板上に形成された半導体膜を島状等に分離せずに複数の薄膜トランジスタのチャネル領域として半導体膜を共用する。なお、図1では、半導体膜103を、n型の薄膜トランジスタ121aおよび当該n型の薄膜トランジスタ121aに隣接して形成されたp型の薄膜トランジスタ121bのチャネル領域として用いた例を示している。また、全面とは必ずしも基板全面に限られず、基板のある領域に半導体膜を形成し当該半導体膜を複数の薄膜トランジスタのチャネル領域として共有して用いる場合も含んでいる。また、基板の複数の領域にそれぞれ半導体膜を設け、各々の半導体膜を複数の薄膜トランジスタのチャネル領域として用いる場合も含む。
n型の薄膜トランジスタ121aが設けられる領域において、半導体膜103は、ゲート電極122の下方に形成されたチャネル領域104と、サイドウォール123の下方に形成され且つチャネル領域104と隣接するn型を示す低濃度不純物領域105と、当該低濃度不純物領域105に隣接して設けられたn型を示す高濃度不純物領域106とを有している。なお、低濃度不純物領域105をLDD(Lightly Doped drain)領域、高濃度不純物領域106をソースまたはドレイン領域とも呼ぶ。また、便宜上、n型を示す低濃度不純物領域をn−、n型を示す高濃度不純物領域をn+とも称する。
一方、p型の薄膜トランジスタ121bが設けられる領域において、半導体膜103は、ゲート電極122の下方に形成されたチャネル領域113と、当該チャネル領域113に隣接して設けられたp型を示す高濃度不純物領域112とを有している。なお、高濃度不純物領域112をソースまたはドレイン領域とも呼ぶ。また、便宜上、p型を示す低濃度不純物領域をp−、p型を示す高濃度不純物領域をp+とも称する。
一般的に、基板上に複数の薄膜トランジスタを設ける場合には、基板上に半導体膜を形成した後に当該半導体膜を選択的に除去して島状の半導体膜を形成し、当該島状の半導体膜を各々の薄膜トランジスタのチャネル領域として利用することによって、素子の分離を行う。一方、本実施の形態で示す半導体装置は、複数の薄膜トランジスタが連続して設けられた半導体膜103をチャネル領域として共用するため、複数の薄膜トランジスタの素子分離を、pn接合により行う。
pn接合によって素子の分離を行う際に、n型を示す不純物元素とp型を示す不純物元素の導入を行うため、不純物元素の導入を最低2回行う必要がある。また、不純物元素を導入する場合には、位置合わせの精度を考慮にいれて不純物元素の導入を行わなければならない。位置あわせの精度が十分でなく、n型を示す領域とp型を示す領域が重なって形成された場合、重なった領域の抵抗が高くなる。その結果ソースまたはドレイン領域等の幅が狭くなることによって薄膜トランジスタのチャネルの幅等が変化する恐れがあるためである。
そのため、ここでは、位置合わせの精度を考慮して、p型を示す高濃度不純物領域とn型を示す高濃度不純物領域との間にn型またはp型を示す低濃度不純物領域からなる緩衝領域を設ける。本実施の形態では、n型の薄膜トランジスタにLDD領域として機能するn型を示す低濃度不純物領域を形成するため、緩衝領域としてn型を示す低濃度不純物領域を形成する。
n型の薄膜トランジスタ121aは、n型を示す高濃度不純物領域106に隣接して設けられたn型を示す低濃度不純物領域107と、当該低濃度不純物領域107に隣接して設けられたp型を示す高濃度不純物領域108によって、n+領域とn−領域とp+領域との接合が順に形成されるため、隣接するp型の薄膜トランジスタ121b等の他の薄膜トランジスタからの影響を受けない。つまり、n型の薄膜トランジスタ121aは、ソースまたはドレイン領域として機能するn型の高濃度不純物領域106に隣接して設けられたn型を示す低濃度不純物領域107およびp型を示す高濃度不純物領域108によって、他の素子と分離される。なお、図1では、n型の薄膜トランジスタ121aにLDD領域を形成するため、n+領域とn−領域、n−領域とp+領域との接合により素子の分離を行っているが、LDD領域を形成しない場合やp型の薄膜トランジスタ121bにLDD領域を形成する場合にはn+領域とp−領域、p−領域とp+領域との接合により素子の分離を行うことも可能である。
一方、p型の薄膜トランジスタ121bは、p型を示す高濃度不純物領域112に隣接して設けられたn型を示す低濃度不純物領域111と、当該低濃度不純物領域111に隣接して設けられたn型を有する高濃度不純物領域110によって、p+領域とn−領域、n−領域とn+領域との接合が順に形成されているため、隣接するn型の薄膜トランジスタ121a等の他の薄膜トランジスタからの影響を受けない。つまり、p型の薄膜トランジスタ121bは、ソースまたはドレイン領域として機能するp型の高濃度不純物領域112に隣接して設けられたn型を示す低濃度不純物領域111およびn型を示す高濃度不純物領域110によって、素子の分離がなされる。なお、図1では、n型の薄膜トランジスタ121aにLDD領域を形成するため、p型の薄膜トランジスタ121bにおいて、p+領域とn−領域とn+領域との接合によって素子の分離を行っているが、LDD領域を形成しない場合やp型の薄膜トランジスタ121bにLDD領域を形成する場合にはp+領域とp−領域とn+領域との接合により素子の分離を行うことも可能である。
また、本実施の形態で示す半導体装置では半導体膜が連続して形成されているため、薄膜トランジスタのチャネル領域の端部131aおよび131bにおいて、半導体膜の段差によって生じるゲート絶縁膜の段切れや薄膜化等の被覆不良を防止することができる。そのため、半導体膜103とゲート電極122間におけるショートやリーク電流の発生を防止することができる(図1(C))。
なお、図1では、不純物元素を導入する際の位置あわせ精度を考慮して、n型を有する高濃度不純物領域106とp型を有する高濃度不純物領域108との間に低濃度不純物領域107を設け、p型を有する高濃度不純物領域112とn型を有する高濃度不純物領域110との間に低濃度不純物領域111を設けた構造としている。しかし、作製工程における不純物元素を導入する際の位置あわせ精度等が問題とならない場合には、n型を有する高濃度不純物領域106とp型を有する高濃度不純物領域108とが隣接するように設けてp+領域とn+領域との接合により素子の分離を行うことも可能である。
次に、本発明の半導体装置の作製方法の一例に関して図面を参照して以下に説明を行う。
まず、基板101上に絶縁膜102を介して半導体膜103を形成し、当該半導体膜103の結晶化を行う(図2(A))。半導体膜103の結晶化方法としては、レーザ結晶化、RTAまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等を用いることができる。
次に、半導体膜103上にゲート絶縁膜114を形成し、当該ゲート絶縁膜114上にゲート電極122を形成する(図2(B))。
次に、半導体膜103にp型を示す不純物領域を形成するためボロン(B)等のp型の導電性を付与する不純物元素を高濃度で添加する。その際に、あらかじめ半導体膜103上にマスクとして用いるレジスト124を選択的に形成し、その上から半導体膜103にp型を付与する不純物元素を高濃度で添加することによって、p型を示す高濃度不純物領域108、112を所望の位置に形成する(図2(C)、図4(A))。なお、ここでは、図4(A)のA1−B1間の断面図が図2(C)に相当する。
次に、半導体膜103にリン(P)等のn型を付与する不純物元素を低濃度で添加することによって、n型を示す低濃度不純物領域115、116を形成する(図2(D)、図4(B))。ここではゲート電極122がマスクとして働くため、ゲート電極122の下方に位置する半導体膜103には不純物元素が添加されない。また、高濃度不純物領域108、112に不純物元素が低濃度で添加された場合でも、高濃度不純物領域108、112はp型の不純物元素が多く添加されているためp型を示す。なお、ここでは、図4(B)のA2−B2間の断面図が図2(D)に相当する。
次に、ゲート電極122の側面に接するようにサイドウォール123を形成する(図3(A))。サイドウォール123は、例えば、ゲート電極122およびゲート絶縁膜144を覆うように絶縁膜を形成した後に、異方性エッチングを行うことによって当該絶縁膜を除去することによってゲート電極122の側面にサイドウォール123を形成する。
次に、半導体膜103にn型を示す高濃度の不純物領域を形成するためにn型を付与する不純物元素を高濃度で選択的に添加する。その際に、あらかじめ半導体膜103上にマスクとして用いるレジスト125を選択的に形成し、その上から半導体膜103にn型を付与する不純物元素を高濃度で添加することによって、n型を示す高濃度不純物領域106、110を所望の位置に形成する(図3(B)、図4(C))。なお、ここでは、図4(C)のA3−B3間の断面図が図3(B)に相当する。また、高濃度不純物領域106はn型の薄膜トランジスタ121aのソースまたはドレイン領域に相当し、低濃度不純物領域105はn型の薄膜トランジスタ121aのLDD領域に相当する。また、高濃度不純物領域112はp型の薄膜トランジスタ121bのソースまたはドレイン領域に相当する。
次に、ゲート絶縁膜114、ゲート電極122およびサイドウォール123を覆うように絶縁膜117を形成し、さらに絶縁膜117上に絶縁膜118を形成する(図3(C))。
次に、絶縁膜117、118およびゲート絶縁膜114を選択的に除去して開口部を形成し、n型を有する高濃度不純物領域106またはp型を有する高濃度不純物領域112と電気的に接続するように絶縁膜118上に導電膜119を形成する(図3(D))。
以上の工程により、半導体装置を作製することができる。以下に、上記工程における材料等に関して具体的に説明を行う。
基板101としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いることによって、折り曲げが可能である半導体装置を作製することが可能となる。また、このような基板であれば、その面積や形状に大きな制限はないため、基板101として、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
絶縁膜102としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、絶縁膜102を2層構造で設ける場合、1層目の絶縁膜として窒化酸化珪素膜で設け、2層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜102を3層構造で設ける場合、1層目の絶縁膜として酸化窒化珪素膜を設け、2層目の絶縁膜として窒化酸化珪素膜を設け、3層目の絶縁膜として酸化窒化珪素膜を設けるとよい。絶縁膜102を設けることによって、基板101としてガラス基板を用いた場合に、基板101から半導体膜103への不純物元素等の汚染を防止することが可能となる。なお、基板100から半導体膜103等への不純物元素の混入による汚染等の恐れがない場合には、絶縁膜102は必ずしも設ける必要はない。
半導体膜103の結晶化において、レーザ結晶化を利用する場合には、連続発振またはパルス発振の気体レーザ又は固体レーザを用いることができる。気体レーザとしては、エキシマレーザ、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、Ti:サファイアレーザ等を用いる。固体レーザとしては、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされたYAG、YVO4、YLF、YAlO3などの結晶を使ったレーザを用いる。特に、連続発振のレーザの基本波、及び当該基本波の第2高調波から第4高調波のレーザを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。なお連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを照射するようにしてもよいし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを照射するようにしてもよい。複数のレーザ光を照射することにより、エネルギーを補うことができる。またパルス発振型のレーザであって、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザ光を発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。すなわち、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルス発振のレーザを使用することができる。このようなレーザとして、発振周波数が10MHz以上のパルス発振のレーザ光を用いてもよい。
ゲート絶縁膜114としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。
ゲート電極122としては、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料の単層構造、またはこれらの積層構造で設けることができる。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。例えば、ゲート電極122を2層構造で設ける場合、第1の導電層と第2の導電層の組み合わせの例を挙げると、窒化タンタル(TaN)層とタングステン(W)層、窒化タングステン(WN)層とタングステン層、窒化モリブデン(MoN)層とモリブデン(Mo)層等が挙げられる。
サイドウォール123としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜はもちろん、その他にもエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造で設けることができる。
絶縁膜117としては、公知の手段(スパッタ法やプラズマCVD法等)により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。
絶縁膜118としては、上記酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜はもちろん、その他にもエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造で設けることができる。
導電膜119としては、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、例えばCとTiを含有したAl合金、Niを含有したAl合金、CとNiを含有したAl合金、CとMnを含有したAl合金等を用いることができる。また、積層構造で設ける場合、AlとTiを積層させることによって設けることができる。
なお、本実施の形態では、上述したように、n型の薄膜トランジスタ121aは、ゲート電極122の側壁に接してサイドウォール123を有し、当該サイドウォール123の下方に設けられたn型を示す低濃度不純物領域105(LDD領域)およびn型を示す高濃度不純物領域106を有している場合を示している。また、p型の薄膜トランジスタ121bは、ゲート電極の側壁に接してサイドウォール123を有し、p型を示す高濃度不純物領域112を有している場合を示している。しかし、本発明は、上述した構成に限られず、例えば、n型の薄膜トランジスタ121aおよびp型の薄膜トランジスタ121bの両方にLDD領域を設けた構造としてもよいし、両方にLDD領域およびサイドウォールを設けない構造(図19(A))とすることも可能である。また、薄膜トランジスタの構造は上述した構造に限られず、チャネル領域が1つ形成されるシングルゲート構造を用いてもよいし、2つ形成されるダブルゲート構造または3つ形成されるトリプルゲート構造等のマルチゲート構造を用いてもよい。また、ボトムゲート構造としてもよいし、チャネル領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有するデュアルゲート型としてもよい。また、ゲート電極を複数の導電膜の積層構造で設ける場合に、ゲート電極の下方に形成される第1の導電膜122aと当該第1の導電膜122a上に形成される第2の導電膜122bを設け、当該第2の導電膜122bの側壁に接し且つ第1の導電膜122aの上方に形成されるようにサイドウォール123を設ける構造(図19(B))とすることも可能である。なお、上記構成において、n型の薄膜トランジスタ121a、p型の薄膜トランジスタ121bのソースまたはドレイン領域として機能する半導体膜103の領域にNi、Co、W、Ti等のシリサイドで設けることも可能である。なお、本発明の半導体装置形態は、上述した薄膜トランジスタの構造を組み合わせて考えられ得る全ての場合を含んでいるものとする。
以上のように、本実施の半導体装置においては、連続して形成された半導体膜を複数の薄膜トランジスタのチャネル領域として共用するため、当該チャネル領域の半導体膜が段差を生じないように薄膜トランジスタを設けることができる。その結果、薄膜トランジスタのチャネル領域の端部におけるゲート絶縁膜の段切れや薄膜化等の被覆不良を防止し、半導体膜とゲート絶縁膜を介して当該半導体膜上に設けられるゲート電極との間におけるショートやリーク電流の発生を防止することができる。
(実施の形態2)
本実施の形態は、上記実施の形態とは異なる半導体装置について図面を参照して説明する。
本実施の形態で示す半導体装置の模式図を図5に示す。なお、図5(B)は図5(A)におけるE−F間の断面図に対応し、図5(C)は図5(A)におけるG−H間の断面図に対応している。
本実施の形態で示す半導体装置は、島状に分離された複数の半導体膜151aおよび151bを有しており、当該半導体膜151a、151bにそれぞれn型の薄膜トランジスタ121a、p型の薄膜トランジスタ121bが形成されている。つまり、上記実施の形態1では、n型の薄膜トランジスタ121aおよびp型の薄膜トランジスタ121bのそれぞれに対して1つの半導体膜を設け、n型の薄膜トランジスタ121aおよびp型の薄膜トランジスタ121bのチャネル領域を設ける場合を示した。本実施の形態では、半導体膜151a、151bを分離して設け、当該半導体膜151a、151bにそれぞれn型の薄膜トランジスタ121a、p型の薄膜トランジスタ121bを形成する(図5(A)、(B))。
図5において、n型の薄膜トランジスタ121aは、島状の半導体膜151aの領域内に形成されている。n型の薄膜トランジスタ121aにおいて、半導体膜151aは、ゲート電極122の下方に形成されたチャネル領域104と、サイドウォール123の下方に形成され且つチャネル領域104と隣接するn型を示す低濃度不純物領域105と、当該低濃度不純物領域105に隣接して設けられたn型を示す高濃度不純物領域106とを有している。また、n型の薄膜トランジスタ121aは、n型を示す高濃度不純物領域106に隣接して設けられたn型を示す低濃度不純物領域107と、当該低濃度不純物領域107に隣接して設けられたp型を示す高濃度不純物領域108によって形成されるn+領域とn−領域とp+領域とが順に接合して形成されることにより素子の分離が行われる。
一方、p型の薄膜トランジスタ121bは、島状の半導体膜151bの領域内に形成されている。p型の薄膜トランジスタ121bにおいて、半導体膜151bは、p型を示す高濃度不純物領域112に隣接して設けられたn型を示す低濃度不純物領域111と、当該低濃度不純物領域111に隣接して設けられたn型を有する高濃度不純物領域110によって形成されるp+領域とn−領域とn+領域との接合により素子の分離が行われる。
本実施の形態で示す半導体装置では、基板上に半導体膜を形成した後に当該半導体膜を選択的に除去して島状の半導体膜とするが、当該島状の半導体膜は薄膜トランジスタ121a、121bのチャネル領域が形成される領域より大きくなるように形成する。つまり、半導体膜151a、151bの領域内にそれぞれ薄膜トランジスタ121a、121bが形成され、半導体膜151a、151bの端部がチャネル領域の端部131a、131bとなるわけではないため、チャネル領域の端部131a、131bにおけるゲート絶縁膜の被覆不良を防止することができる。そのため、薄膜トランジスタ121a、121bにおいて、半導体膜とゲート電極間に生ずるショートやリーク電流を抑制することができる。
一方、図5(B)における端部132a〜132dや図5(C)に示すように半導体膜151a、151bの端部となる部分(端部132a〜132d、133)では、島状の半導体膜151a、151bの端部の段差によってゲート絶縁膜114の被覆不良が生じる場合がある。しかし、薄膜トランジスタ121a、121bは、それぞれn+領域とn−領域とp+領域との接合、p+領域とn−領域とn+領域との接合により素子が分離されているため、仮に半導体膜151a、151bの端部(端部132a〜132d、133)においてゲート絶縁膜114等の被覆不良が生じた場合であっても、薄膜トランジスタ121aおよび121bの特性はほとんど影響を受けない。
また、本実施の形態で示す半導体装置の構造は上述した構造に限られず、薄膜トランジスタのチャネル領域の端部となる半導体膜の領域が段差を有さないように設ければどのような構造としてもよい。例えば、図6(A)に示すように、ゲート電極122およびゲート配線135の下方に半導体膜を形成し、ゲート電極122およびゲート配線135が半導体膜の端部を横切ることがない構造とすることができる。このような構造で半導体装置を設けることによって、半導体膜とゲート電極とのショート等を防止することができる。この場合、同一のゲート配線に接続されたゲート電極を有する薄膜トランジスタのチャネル領域として同一の半導体膜を共通して用いる。他にも、図6(B)に示すように、半導体膜151a、151bをできるだけ小さく設け、当該半導体膜151a、151bの領域の一部に薄膜トランジスタ121a、121bを設けた構成としてもよい。この場合も、薄膜トランジスタ121a、121bのチャネル形成領域の端部に段差が生じないよう、上述したようにpn接合により素子の分離を行う。図6(B)に示す構造で薄膜トランジスタを設けることによって、当該薄膜トランジスタを液晶表示装置や自発光素子を用いた表示装置の画素のスイッチング素子として用いる場合に開口率を向上させることができる。
なお、本実施の形態は上記実施の形態1と自由に組み合わせて行うことができる。
(実施の形態3)
本実施の形態では、本発明の半導体装置について上記実施の形態とは異なる構造に関して図面を参照して説明する。具体的には、非接触でデータのやりとりが可能である半導体装置の一例に関して説明する。
本実施の形態で示す半導体装置は、図7(A)に示すように、基板101上に複数の薄膜トランジスタを有する素子群603とアンテナとして機能する導電膜602が設けられている。なお、アンテナとして機能する導電膜602は、素子群603に含まれる薄膜トランジスタと電気的に接続している。また、当該半導体装置は、アンテナとして機能する導電膜602を介して、非接触で外部の機器(リーダ/ライタ)とデータのやりとりを行うことができる。
また、図7(B)に示すように、アンテナとして機能する導電膜602は、薄膜トランジスタのソースまたはドレイン領域と電気的に接続されている導電膜119を覆って設けられた絶縁膜601上に形成することができる。なお、図7(B)は図7(A)の断面図に相当する。
次に、上記半導体装置の作製方法の一例に関して図面を参照して説明する。本実施の形態では、図8(A)に示すように、1枚の基板620から半導体装置600を複数(ここでは縦4個、横3個からなる12個)作製する場合に関して説明する。また、ここでは、可撓性を有する半導体装置を形成するために、薄膜トランジスタ等の素子群やアンテナを剥離層604を介してガラス等の剛性を有する基板620上に一旦設けた後に、当該基板620から素子群とアンテナ等を剥離して、可撓性を有する基板上に素子群とアンテナ等を設ける例を示す。
まず、基板620上に剥離層604を形成する(図9(A))。なお、剥離層604を形成する前に基板620上に下地膜として、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を設けてもよい。下地膜としてこれらの絶縁膜を設けることによって、基板620から剥離層604への不純物元素等による汚染を防止することができる。
次に、剥離層604上に上記図2および図3と同様に、n型の薄膜トランジスタ121aおよびp型の薄膜トランジスタ121b等の半導体膜103をチャネル領域として利用する複数の薄膜トランジスタや導電膜119等を設ける(図9(B))。
次に、導電膜119を覆うように絶縁膜605を形成する(図9(C))。
次に、絶縁膜605上にアンテナとして機能する導電膜606を形成し、当該導電膜606を覆うように保護膜として絶縁膜607を形成する(図9(D))。なお、アンテナとして機能する導電膜606は、導電膜119と電気的に接続するように設ける。ここで、便宜上薄膜集積回路を有する層とアンテナとして機能する導電膜を有する層の積層構造を素子群621と記す。
次に、基板620から素子群621を剥離する。ここでは、絶縁膜102、半導体膜103、ゲート絶縁膜114、絶縁膜117、118、605および607を選択的に除去して開口部609を形成し、当該開口部609からエッチング剤を導入することによって剥離層604を除去する(図10(A))。開口部609は、複数の半導体装置600間に設ける(図8(A))。他にも、薄膜トランジスタを避けた領域であれば半導体装置の領域内に設けてもよい。また、剥離層604は、全て除去してもよいし、完全に除去せずに一部残してもよい。剥離層604を残すことによって、エッチング剤によって剥離層604を除去した後であっても、基板620上に素子群621を保持することができ、後の工程において取扱が簡便となる。
次に、絶縁膜607に接着性を有する第1のシート材610を接着させて、基板620から素子群621を剥離させる(図10(B))。なお、基板620から素子群621を剥離する場合にエッチング剤を用いずに剥離を行ってもよい。例えば、レーザ光を照射することによって絶縁膜102、半導体膜103、ゲート絶縁膜114、絶縁膜117、118、605および607を選択的に除去して開口部609を形成し、その後、絶縁膜607に第1のシート材610を接着させて物理的に基板620から素子群621を剥離することができる。
次に、剥離させた素子群を可撓性を有するフィルムで封止する。ここでは、第2のシート材611および第3のシート材612を用いて素子群621の封止を行う(図10(C))。封止の具体例を図11(A)に示す。基板620から剥離した側の素子群621の表面を第2のシート材611に接着させて、第1のシート材610を剥離させ、その後第1のシート材610から剥離した側の素子群621の表面を第3のシート材612に接着させる。この際、加熱処理及び加圧処理の一方又は両方を行う封止ロール192,第3のシート材612が巻き付けられた供給ロール191及びベルトコンベア190を用いると、順次、第2のシート材611,第3のシート材612に封止された半導体装置を形成することができる。次に、切断手段193により、第2のシート材611,第3のシート材612を切断することによって半導体装置が完成する(図11(B))。
以下に、上記工程における材料等に関して具体的に説明を行う。
剥離層604としては、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、公知の手段(スパッタ法やプラズマCVD法等の各種CVD法)を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下におけるプラズマ処理、酸素雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物を設けることができる。例えば、金属膜としてスパッタ法により形成したタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、WOxで表され、Xは2〜3であり、Xが2の場合(WO2)、Xが2.5の場合(W2O5)、Xが2.75の場合(W4O11)、Xが3の場合(WO3)などがある。タングステンの酸化物を形成するにあたり、上記に挙げたXの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、上記金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。プラズマ処理の条件としては、上述したように高密度且つ低電子温度の条件下で行ってもよい。また、他の方法として金属膜を形成した後に、絶縁膜203を酸素雰囲気下でスパッタ法を用いて形成することによって金属膜表面に金属酸化膜を設けることができる。また、金属膜を形成した後に、金属をターゲットとして酸素雰囲気下でスパッタを行うことにより金属膜表面に金属酸化膜を設けることも可能である。この場合、金属膜と金属酸化膜はことなる金属元素で設けることが可能となる。なお、これらの方法も窒素雰囲気下または窒素と酸素雰囲気下でスパッタを行うことにより金属膜上に金属窒化物や金属酸化窒化物を形成することができる。
絶縁膜605、607としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜はもちろん、その他にもエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造を用いて形成することができる。特にエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の材料は、スピンコーティング法、液滴吐出法または印刷法等を用いることによって形成することができるため、平坦化や処理時間の効率化を図ることができる。絶縁膜605、607は、同じ材料を用いて形成してもよいし、別々の材料を用いて形成してもよい。
導電膜606としては、銅(Cu)、アルミニウム(Al)や銀(Ag)や金(Au)、クロム(Cr)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、タングステン(W)、ニッケル(Ni)等の金属、金属化合物や炭素(C)を1つまたは複数有する導電材料を用いることができる。
なお、上記実施の形態では、基板101上に複数の半導体装置を設ける場合に半導体膜103を全面に形成する場合に関して説明したが、これに限られず、基板101上に複数の半導体装置を設ける場合には、図8(B)に示すように、1つの半導体装置ごとに半導体膜を設けてもよい。具体的には、基板101上に半導体膜を形成した後に、半導体装置が設けられる領域を残して半導体装置間の半導体膜を除去する。この場合は、開口部609を設ける際に半導体膜を除去する必要がなくなるため、工程を簡略化することができる。また、他にも上記実施の形態2で示した構造を有する薄膜トランジスタを用いて半導体装置を作製することも可能である。
次に、非接触でデータのやりとりが可能である半導体装置の適用例に関して図面を参照して以下に説明する。なお、非接触でデータのやりとりが可能である半導体装置は利用の形態によっては、RFID(Radio Frequency Identification)、IDタグ、ICタグ、ICチップ、RFタグ(Radio Frequency)、無線タグ、電子タグまたは無線チップともよばれる。
RFID80は、非接触でデータを交信する機能を有し、電源回路81、クロック発生回路82、データ復調回路83、データ変調回路84、他の回路を制御する制御回路85、記憶回路86およびアンテナ87を有している(図12(A))。なお、記憶回路は1つに限定されず、複数であっても良く、SRAM、フラッシュメモリ、ROMまたはFeRAM等や上記実施の形態で示した有機化合物層を記憶素子部に用いたものを用いることができる。
リーダ/ライタ88から電波として送られてきた信号は、アンテナ87において電磁誘導により交流の電気信号に変換される。電源回路81では、交流の電気信号を用いて電源電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路82は、アンテナ87から入力された交流信号を基に、各種クロック信号を生成し、制御回路85に供給する。復調回路83では、当該交流の電気信号を復調し、制御回路85に供給する。制御回路85では、入力された信号に従って各種演算処理を行う。記憶回路86では、制御回路85において用いられるプログラムやデータ等が記憶されている他、演算処理時の作業エリアとしても用いることができる。そして、制御回路85から変調回路84にデータが送られ、変調回路84から当該データに従ってアンテナ87に負荷変調を加えることができる。リーダ/ライタ88は、アンテナ87に加えられた負荷変調を電波で受け取ることにより、結果的にデータを読み取ることが可能となる。
また、RFIDは、各回路への電源電圧の供給を電源(バッテリー)を搭載せず電波により行うタイプとしてもよいし、電源(バッテリー)を搭載して電波と電源(バッテリー)により各回路に電源電圧を供給するタイプとしてもよい。
上記実施の形態で示した構成を用いることによって、折り曲げることが可能なRFIDを作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。
次に、可撓性を有するRFIDの使用形態の一例について説明する。表示部321を含む携帯端末の側面には、リーダ/ライタ320が設けられ、品物322の側面にはRFID323が設けられる(図12(B))。品物322が含むRFID323にリーダ/ライタ320をかざすと、表示部321に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品326をベルトコンベアにより搬送する際に、リーダ/ライタ320と、商品326に設けられたRFID325を用いて、該商品326の検品を行うことができる(図12(C))。このように、システムにRFIDを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、RFIDに含まれるトランジスタ等の損傷を防止し、信頼性の高いRFIDを提供することが可能となる。
また、上述した以外にも可撓性を有するRFIDの用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図13を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図13(A)参照)。証書類とは、運転免許証、住民票等を指す(図13(B)参照)。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図13(C)参照)。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図13(D)参照)。書籍類とは、書物、本等を指す(図13(E)参照)。記録媒体とは、DVDソフト、ビデオテープ等を指す(図13(F)参照)。乗物類とは、自転車等の車両、船舶等を指す(図13(G)参照)。身の回り品とは、鞄、眼鏡等を指す(図13(H)参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話機等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等にRFIDを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にRFIDを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にRFIDを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。RFIDの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有するRFIDを用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いてRFIDを設けることにより、当該RFIDに含まれる素子の破損等を防止することができる。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にRFIDを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にRFIDを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたRFIDを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
なお、本実施の形態は、上記実施の形態1および2と自由に組み合わせて行うことができる。
(実施の形態4)
本実施の形態では、本発明の半導体装置について上記実施の形態とは異なる構造に関して図面を参照して説明する。具体的には、画素部を有する半導体装置の一例に関して説明する。
本実施の形態で示す半導体装置は、図14(A)に示すように、基板401上に設けられた走査線駆動回路402、信号線駆動回路403および画素部404等を有している。また、走査線駆動回路402、信号線駆動回路403および画素部404等を基板401と共に挟むように対向基板406が設けられている。走査線駆動回路402、信号線駆動回路403および画素部404は、基板401上に上記実施の形態で示した構造を有する薄膜トランジスタを形成して設ける。基板401と対向基板406は、シール材405により貼り合わされている。また、走査線駆動回路402および信号線駆動回路403は、外部入力端子となるFPC407からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。
次に、画素部404の一例に関して図14(B)を用いて説明する。
図14(B)は、画素部404に設けられた複数の画素のうちの一つの画素409の上面図を表している。画素409は、信号線として機能する配線411と、電源線として機能する配線412と、当該配線411および412と概略垂直方向に伸びた走査線として機能する配線413とを有している。また、画素409には、配線411、412および配線413に囲まれるように表示領域408が形成されており、当該表示領域408を駆動するための薄膜トランジスタ415および薄膜トランジスタ416を有している。なお、ここでは便宜上、薄膜トランジスタ415をスイッチング用TFT415、薄膜トランジスタ416を電流制御用TFT416と記す。
図14(B)では、スイッチング用TFT415をn型の薄膜トランジスタとして設け、電流制御用TFT416をp型の薄膜トランジスタとして設けた場合に関して示している。画素409に設けられたスイッチング用TFT415および電流制御用TFT416は、連続して設けられた半導体膜417をチャネル領域として共用している。つまり、ここでは、画素部404における複数の画素に設けられた薄膜トランジスタが半導体膜417をチャネル領域として共用している。n型の薄膜トランジスタおよびp型の薄膜トランジスタは、上記実施の形態1における図1で示した構造とすることができる。なお、図14(B)では、画素409の全面に半導体膜417を設けた例を示したが、上記実施の形態2における図5、図6に示したように半導体膜をスイッチング用TFT415および電流制御用TFT416について分離させて島状に設けることも可能である。
次に、図14に示した半導体装置の断面構造の一例について図15に示す。
図15(A)に示すように、基板401上に駆動回路部および画素部を構成する薄膜トランジスタが形成されている。駆動回路部においては、上記実施の形態に示した構造を有するn型の薄膜トランジスタ421とp型の薄膜トランジスタ422とを組み合わせたCMOS回路が形成される。なお、駆動回路を形成する薄膜トランジスタは、公知のPMOS回路またはNMOS回路で形成してもよい。
画素409においては、上記実施の形態に示した構造を有するスイッチング用TFT415と、電流制御用TFT416とが設けられている。また、電流制御用TFT416のソースまたはドレイン電極に接続された第1の電極424と、当該第1の電極の端部を覆って設けられた絶縁膜423と、第1の電極上に設けられた発光層425と、当該発光層425上に設けられた第2の電極426とを有している。なお、第1の電極424、発光層425および第2の電極426の積層構造により発光素子427が設けられている。
絶縁膜423としては、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。また、成膜された膜の膜厚の均一性又は性質の均一性を良好なものとするため、絶縁膜423の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁膜423の材料としてポジ型の感光性アクリルを用いた場合、絶縁膜423の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁膜423として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
第1の電極424および第2の電極426は、一方を陽極として用い他方を陰極として用いる。陽極として用いる場合には、仕事関数の大きい材料を用いることが望ましい。例えば、インジウム錫酸化物(ITO)膜、または珪素を含有したインジウム錫酸化物膜、2〜20wt%の酸化亜鉛を含む酸化インジウム膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。陰極として用いる場合には、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)を用いることが好ましい。なお、陰極として用いる電極を透光性とする場合には、電極として、膜厚を薄くした金属薄膜と、透明導電膜(ITO、2〜20wt%の酸化亜鉛を含む酸化インジウム、珪素を含有したインジウム錫酸化物、酸化亜鉛(ZnO)等)との積層を用いるのが良い。
発光層425としては、低分子系材料、中分子材料(オリゴマー、デンドリマーを含む)、または高分子系材料等による単層または積層構造を、蒸着マスクを用いた蒸着法、インクジェット法、スピンコート法等の公知の方法によって形成することができる。
シール材405としては、エポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。
対向基板406としては、ガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
図15(A)に示した半導体装置は、画素409において全面に半導体膜が形成されているため、対向基板406側に光を射出させる(上面射出)構造となる。そのため、第2の電極426は、透光性を有する材料で設ける。
一方、上記実施の形態2で示したように、画素409において半導体膜を島状に形成することによって、基板401側に光を射出させる(下面射出)ことが可能となる。この場合は、第1の電極424を透光性を有する材料で設ける。また、図15(B)に示す半導体装置では、対向基板406側に光を射出させる(上面射出)はもちろん、基板401側と対向基板406側の両側に光を射出させる(両面射出)ことも可能となる。
次に、上記画素部を有する半導体装置の利用形態として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD(digital versatile disc)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などの電子機器が挙げられる。それらの具体例について図面を参照して以下に説明する。
図16(A)はテレビ受像機であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。上記実施の形態に示した構造を表示部2003や駆動回路等に設けられる薄膜トランジスタに適用することによって、テレビ受像機を作製することができる。
図16(B)はデジタルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。上記実施の形態に示した構造を表示部2102や駆動回路等に設けられる薄膜トランジスタに適用することによって、デジタルカメラを作製することができる。
図16(C)はコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。上記実施の形態に示した構造を表示部2203や駆動回路等に設けられる薄膜トランジスタに適用することによって、コンピュータを作製することができる。
図16(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。表示部2302を用いて静止画または動画を表示することができる。上記実施の形態に示した構造を表示部2302や駆動回路等に設けられる薄膜トランジスタに適用することによって、モバイルコンピュータを作製することができる。
図16(E)は記録媒体を備えた携帯型の画像再生装置(DVD再生装置など)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。上記実施の形態に示した構造を表示部A2403や表示部B2404や駆動回路等に設けられる薄膜トランジスタに適用することによって、画像再生装置を作製することができる。なお、記録媒体を備えた画像再生装置にはゲーム機器なども含まれる。
図16(F)は電子ブックであり、本体2501、表示部2502、操作キー2503等を含む。またモデムが本体2501に内蔵されていても良い。表示部2502は文字等の静止画像はもちろん動画も表示することが可能となっている。上記実施の形態で示した構造を表示部2502や駆動回路等設けられる薄膜トランジスタに適用することによって、電子ブックを作製することができる。
図16(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。上記実施の形態に示した構造を表示部2602や駆動回路等に設けられる薄膜トランジスタに適用することによって、ビデオカメラを作製することができる。
図16(H)は携帯電話機であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。上記実施の形態に示した構造を表示部2703や駆動回路透に設けられる薄膜トランジスタに適用することによって、携帯電話機を作製することができる。
以上の様に、本発明の半導体装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は上記実施の形態1〜3と自由に組み合わせて行うことができる。
(実施の形態5)
本実施の形態では、本発明の半導体装置について上記実施の形態とは異なる構造に関して図面を参照して説明する。具体的には、記憶素子を有する半導体装置の一例に関して説明する。
本実施の形態の半導体装置の一例を図20に示す。図20に示した半導体装置は、記憶素子を含むメモリ部と当該メモリ部の制御等を行うロジック部とから形成されている。ここでは、ロジック部にn型の薄膜トランジスタ121aとp型の薄膜トランジスタ121bを設け、メモリ部に記憶素子221を設けた例を示している。
ロジック部におけるn型の薄膜トランジスタ121aは、ソースまたはドレイン領域として機能するn型の高濃度不純物領域106とLDD領域として機能するn型の低濃度不純物領域105とを有している。また、n型の低濃度不純物領域105は、サイドウォールの下方に位置する半導体膜103の領域に設けられている。一方、p型の薄膜トランジスタ121bは、ソースまたはドレイン領域として機能するp型の高濃度不純物領域112を有している。また、n型の薄膜トランジスタ121a、p型の薄膜トランジスタ121bは、連続して形成された半導体膜103をチャネル領域として共有しており、チャネル領域上に絶縁膜214と絶縁膜215が積層して設けられており、当該絶縁膜214と絶縁膜215がゲート絶縁膜として機能する。
メモリ部における記憶素子221は、ソースまたはドレイン領域として機能するn型の高濃度不純物領域106とLDD領域として機能するn型の低濃度不純物領域105とを有している。また、n型の低濃度不純物領域105は、サイドウォールの下方に位置する半導体膜103の領域に設けられている。複数の記憶素子221は、連続して形成された半導体膜103をチャネル領域として共有しており、チャネル領域上に絶縁膜214と素子216と絶縁膜215が積層して設けられている。メモリ部においては、絶縁膜214と絶縁膜215の間に設けられた素子216に電荷が蓄積されることにより記憶素子として機能する。なお、メモリ部においては、絶縁膜214をトンネル酸化膜、素子216をフローティングゲート、絶縁膜215をコントロール酸化膜と呼ぶ場合もある。
絶縁膜214としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。
素子216としては、導電膜、半導体膜、分散された導電性粒子または半導体粒子(以下、「分散粒子」と記す)、絶縁膜214および絶縁膜215と誘電率が異なる絶縁膜等を用いることができる。導電膜または導電性粒子としては、金(Au)、銀(Ag)、銅(Cu)、パラジウム(Pd)、白金(Pt)、コバルト(Co)、タングステン(W)、ニッケル(Ni)等を用いることができる。半導体膜または半導体粒子としては、シリコン(Si)、ゲルマニウム(Ge)、またシリコンゲルマニウム合金等を用いることができる。絶縁膜214および絶縁膜215と誘電率が異なる絶縁膜等としては、例えば絶縁膜214と絶縁膜215として酸化珪素(SiOx)または酸化窒化珪素(SiOxNy)(x>y)を用いた場合、素子216として窒化珪素(SiNx)または窒化酸化珪素(SiNxOy)(x>y)を用いることができる。
絶縁膜215としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。絶縁膜215は、記憶素子221における素子216とゲート電極122との絶縁性を保つ必要がある。このため、素子216とゲート電極との間でリーク電流が増加しない程度の膜厚とすることが好ましく、膜厚1〜100nm、好ましくは10〜70nm、さらに好ましくは10〜30nmであることが望ましい。
なお、本実施の形態において、薄膜トランジスタの構造は図20に示した構造の他、上述したいずれかの構造を用いて設けることができる。また、記憶素子の構造も薄膜トランジスタと共通する部分は上述したいずれかの構造を援用することができる。
次に、上述した半導体装置の作製方法の一例に関して図面を参照して説明する。ここでは、図20におけるメモリ部の作製方法に関して以下に説明を行う。
まず、基板101上に絶縁膜102を介して半導体膜103を形成する(図21(A))。なお、半導体膜103は、上述した方法を用いて結晶化させる。
次に、半導体膜103上に絶縁膜214を形成する(図21(B))。絶縁膜214の作製方法としては、GRTA(Gas Rapid Thermal Anneal)法、LRTA(Lamp Rapid Thermal Anneal)法、酸素雰囲気下における高密度プラズマ処理等を用いて半導体膜103の表面を酸化し、酸化膜を形成することによって、膜厚の薄い絶縁膜を形成する。他にも、PVD(Physical Vapor Deposition)法、CVD(Chemical Vapor Deposition)法、スピンコート法等を用いて形成してもよい。絶縁膜214としては、膜厚1〜100nm、好ましくは1〜10nm、さらに好ましくは2〜5nmであることが望ましい。絶縁膜214は、メモリ部における記憶素子221でトンネル酸化膜として機能する。そのため、絶縁膜214の膜厚が薄いほど、低い電圧で素子216に電荷を蓄積させることが可能である。その結果、後に形成される半導体装置の消費電力を低減することが可能となる。なお、半導体膜103に接して酸化珪素を形成すると、絶縁膜214と半導体膜領域との界面準位が低くなるため好ましく、ここでは絶縁膜214として、酸化珪素膜および窒化珪素膜を積層させて形成する。
次に、半導体膜103上に素子216を形成する(図21(C))。ここでは、素子216として、半導体膜103上にLPCVD(Low Pressure Chemical Vapor Deposition)法を用いて、シリコン粒子を形成する。
次に、素子216を覆うように絶縁膜217を形成し、当該絶縁膜217上に導電膜218を形成した後に、マスクとして機能するレジスト219を選択的に形成する(図21(D))。絶縁膜217は、記憶素子221における素子216とゲート電極との絶縁性を保つ必要がある。このため、素子216と導電膜218との間でリーク電流が増加しない程度の膜厚とすることが好ましく、膜厚1〜100nm、好ましくは10〜70nm、さらに好ましくは10〜30nmで形成する。また、導電膜218は、スパッタ法、蒸着法、CVD法等の公知の手法により形成することができ、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、ネオジウム(Nd)から選ばれた元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いて形成することができる。また、不純物元素が添加された半導体膜を用いて形成することもできる。
次に、レジスト219をマスクとして、導電膜218、絶縁膜217および素子216を選択的に除去することによって、絶縁膜215、ゲート電極122を形成する(図21(E))。なお、ここでは、導電膜218、絶縁膜217および素子216を選択的に除去した例を示したが、絶縁膜217および素子216を除去せずに残して導電膜218のみを選択的に除去することも可能である。
次に、上述した方法を用いて、絶縁膜117、118および導電膜119等を形成することにより記憶素子を作製することができる(図21(F))。
なお、図21に示した記憶素子は、素子216に電荷が注入され蓄積されることによりデータが記憶される。素子216に電子を注入するには、熱電子を利用する方法と、F−N型トンネル電流を利用する方法がある。熱電子を利用する場合には、正の電圧をゲート電極122に印加する。この状態で、ドレインに高電圧を印加して熱電子を発生させると、第1障壁を乗り越えることのできる熱電子を素子216に注入することができる。F−N型トンネル電流を利用する場合には、第1障壁を乗り越えるエネルギーを電子に与える必要はなく量子力学的トンネル現象により、素子216に電子が注入される。
素子216に電子が保持されている間は、トランジスタのしきい値電圧は正の方にずれる。この状態を、情報”0”が書き込まれた状態とすることができる。この”0”情報の検出は、素子216に電荷が保持されていない状態でトランジスタがオンするゲート電圧を印加したとき、トランジスタがオンしないことをセンス回路によって検出することで可能である。
以上のように、連続して設けられた半導体膜を利用して記憶素子を形成することによって、チャネル領域の半導体膜に段差を生じないように記憶素子を設けることができる。その結果、記憶素子のチャネル領域における絶縁膜の段切れ等を防止し、半導体膜とゲート電極とのショートやリーク電流の発生を抑制することにより、記憶素子における電荷保持特性を向上させることができる。
なお、本実施の形態は上記実施の形態1〜4と自由に組み合わせて行うことができる。