JP5461788B2 - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP5461788B2
JP5461788B2 JP2008149221A JP2008149221A JP5461788B2 JP 5461788 B2 JP5461788 B2 JP 5461788B2 JP 2008149221 A JP2008149221 A JP 2008149221A JP 2008149221 A JP2008149221 A JP 2008149221A JP 5461788 B2 JP5461788 B2 JP 5461788B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
forming
insulating layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008149221A
Other languages
English (en)
Other versions
JP2009021568A5 (ja
JP2009021568A (ja
Inventor
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008149221A priority Critical patent/JP5461788B2/ja
Publication of JP2009021568A publication Critical patent/JP2009021568A/ja
Publication of JP2009021568A5 publication Critical patent/JP2009021568A5/ja
Application granted granted Critical
Publication of JP5461788B2 publication Critical patent/JP5461788B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置の作製方法に関する。
近年、ガラス等の絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴともいう）を形成し、薄膜トランジスタをスイッチング素子等として利用する半導体装置の作製が盛んに行われている。また、薄膜トランジスタとして、絶縁表面を有する基板上にＣＶＤ法、フォトリソグラフィ法等を用いて島状の半導体膜を形成し、島状の半導体膜の一部をトランジスタのチャネル形成領域として利用する構成が提案されている。
そのような中、薄膜トランジスタの特性を向上させるために、半導体膜の膜厚を薄くすることによりＳ値（ここでＳ値とは、ドレイン電圧一定にてドレイン電流を１ケタ変化させるサブスレッシュホールド領域でのゲート電圧値をいう）を小さくした薄膜トランジスタを作製する方法が提案されている。しかしながら、半導体膜の膜厚を薄くすることにより、ソース領域及びドレイン領域の抵抗やコンタクト抵抗が増大し、オン電流の低下を招くといった問題があった。
そこで、これらの問題を解消するために、ソース領域又はドレイン領域の膜厚に比べてチャネル形成領域の膜厚を薄く形成した半導体層を用いた薄膜トランジスタが提案されている（例えば、特許文献１〜２、非特許文献１）。
特開昭６１−４８９７５ 特開平５−１１００９９ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖｏｌｕｍｅ９８−２２、ＰＰ．２０４−２２０
しかしながら従来の方法では、特許文献１に示すように、膜厚の異なる半導体層を平坦な絶縁基板表面に形成するには、所定の膜厚のチャネル形成領域を形成するために半導体層を選択的にエッチングする必要があり、工程が不安定であるという問題がある。また、特許文献２に示す方法では、半導体層の表面を平坦化するためにエッチング処理を行うため、工程数が増加する。また、非特許文献１に示す方法では、半導体層を２回堆積した後にエッチングする必要があり、工程数が増加する。特に、Ｎチャネル型トランジスタとＰチャネル型トランジスタとを形成する場合、半導体層の堆積回数及びエッチング回数が更に増加する。また、チャネル形成領域を５０ｎｍ以下の膜厚で形成する場合、膜厚の制御が困難であるという問題がある。
本願発明はこのような課題を解決するための技術を提供するものであり、Ｓ値が小さく且つオン電流の低下を抑えた応答性のよい半導体装置を複雑な工程を経ることなく作製する方法を提案することを目的とする。
本発明の半導体装置に用いられる半導体層は、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚く形成されている。このような半導体装置は、基板上に第１の半導体層を形成し、第１の半導体層上に第１の絶縁層を形成し、第１の絶縁層上に導電層を形成し、導電層の側面に第２の絶縁層を形成し、第１の半導体層、導電層、及び第２の絶縁層上に第２の半導体層を形成し、第２の半導体層上に部分的にレジストを形成し、レジストをマスクとして第２の半導体層をエッチングし、第１の半導体層及び第２の半導体層に加熱処理を行うことにより作製することができる。
また、基板上に第１の半導体層を形成し、第１の半導体層上に第１の絶縁層を形成し、第１の絶縁層上に導電層を形成し、導電層の側面に第２の絶縁層を形成し、第１の半導体層、導電層、及び第２の絶縁層上に第２の半導体層を形成し、第２の半導体層上に部分的にレジストを形成し、レジストをマスクとして第２の半導体層をエッチングし、第１の半導体層及び第２の半導体層に加熱処理を行って凹凸形状を有する半導体層を形成し、凹凸形状を有する半導体層上に第３の絶縁層を形成し、第３の絶縁層に凹凸形状を有する半導体層に達するコンタクトホールを形成し、第３の絶縁層上にコンタクトホールを介して凹凸形状を有する半導体層と電気的に接続する導電層を形成することにより、本発明の半導体装置を作製することができる。
なお、第２の絶縁層を形成する前に、導電層上にさらに絶縁層を形成しておいてもよい。また、第２の絶縁層を形成する前に、第１の半導体層に不純物元素を添加してもよい。また、加熱処理前に、第２の半導体層に不純物元素を添加してもよい。また、加熱処理は、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法、ランプアニール法、またはラピッドサーマルアニール法を用いて行うことができる。
本発明の半導体装置では、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚いため、イオンドープ法やイオン注入法等による不純物元素の添加後に行われる、不純物元素の熱活性化のための加熱処理における結晶性回復に有利である。結晶性回復が効果的に行われることにより、ソース領域又はドレイン領域の高抵抗化を抑制することができる。また、ソース領域又はドレイン領域の膜厚よりもチャネル形成領域の膜厚が薄いため、Ｓ値を小さくでき、オン電流の低下を抑制することができる。また、半導体層を積層して凹凸形状を有する半導体層を形成するため、膜厚の制御を容易に行うことができる。従って、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
本実施の形態では、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚い半導体層を用いた半導体装置の構造及び作製方法について説明する。
図１は本発明に係る半導体装置の構成を説明するための上面図及び断面図である。図１（Ａ）は薄膜トランジスタを含む半導体装置の上面図を示し、図１（Ｂ）は図１（Ａ）の点Ａ１と点Ｂ１とを結ぶ破線における断面図を示し、図１（Ｃ）は図１（Ａ）の点Ａ２と点Ｂ２とを結ぶ破線における断面図を示している。
本実施の形態に示す半導体装置は、基板３０上に設けられた絶縁層３１、絶縁層３１上に島状に設けられた第１の半導体層３２及びソース領域又はドレイン領域として機能する不純物領域３２ｂ、３２ｃで構成される半導体層２２０５と、第１の半導体層３２上に形成されたゲート絶縁層３３と、第１の半導体層３２の上方にゲート絶縁層３３を介して設けられたゲート電極として機能する導電層３４と、を含む薄膜トランジスタ２０５、導電層３４の側面に接する絶縁層（サイドウォールともよばれる）２２０１、ゲート絶縁層３３と導電層３４と絶縁層２２０１とを覆って設けられた絶縁層２０３ａ、絶縁層２０３ａ上に設けられた絶縁層２０３ｂ、絶縁層２０３ｂ上に設けられたソース電極又はドレイン電極として機能する導電層２０４を有している（図１（Ａ）〜（Ｃ））。図１（Ａ）において、絶縁層２０３は絶縁層２０３ａと絶縁層２０３ｂで構成されている。なお、島状に設けられた第１の半導体層３２は、チャネル形成領域３２ａと、不純物領域３２ｂ、３２ｃより低濃度に不純物元素が添加された不純物領域（低濃度不純物領域ともいう）３２ｄ、３２ｅとを有している。なお、チャネル形成領域３２ａ中に、不純物領域３２ｂ、３２ｃに添加した不純物元素と同じ導電型を与える不純物元素、又は不純物領域３２ｂ、３２ｃの導電型とは逆の導電型を与える不純物元素が添加されていてもよい。
図１に示す半導体装置においては、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚い半導体層を形成することを特徴とする。本実施の形態では、まず第１の半導体層のソース領域又はドレイン領域に対応する箇所上に第２の半導体層を形成する。そして、レーザーアニールやＲＴＡ法などを用いて加熱することにより、第２の半導体層の結晶成長又はエピタキシャル成長が生じ、第１の半導体層の結晶状態が反映され、ｎ型又はｐ型に低抵抗化された第２の半導体層を形成することができる。これにより、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚い半導体層を形成することができる。ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚いため、イオンドープ法等による不純物元素の添加後に行われる、不純物元素の熱活性化のための加熱処理における結晶性回復に有利である。結晶性回復が効果的に行われることにより、ソース領域又はドレイン領域の高抵抗化を抑制することができる。また、ソース領域又はドレイン領域の膜厚よりもチャネル形成領域の膜厚が薄いため、Ｓ値を小さくでき、オン電流の低下を抑制することができる。また、半導体層を積層して凹凸形状を有する半導体層を形成するため、膜厚の制御を容易に行うことができる。従って、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。
以下に、図１に示す半導体装置の作製工程の一例について図２〜図４を用いて説明する。なお、図２〜図４は、図１（Ａ）の点Ａ１と点Ｂ１とを結ぶ破線における断面図を示す。
まず、基板３０上に絶縁層３１を形成する（図２（Ａ））。ここで、基板３０としては、ガラス基板、石英基板、金属基板（例えばステンレス基板など）、セラミック基板、Ｓｉ基板等の半導体基板などを用いることができる。また、他にもポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルポリマーなどで作製されたプラスチック基板を選択することもできる。
絶縁層３１は、基板３０からアルカリ金属などの不純物元素が拡散して、基板３０の上に形成される素子が汚染されるのを防ぐブロッキング層として適宜設ければ良い。例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法、化学気相成長法）やスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）膜、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）膜等の絶縁層を用いて形成することができる。例えば、絶縁層３１を２層構造とする場合、第１層目の絶縁層として窒化酸化シリコン膜を形成し、第２層目の絶縁層として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁層として窒化シリコン膜を形成し、第２層目の絶縁層として酸化シリコン膜を形成してもよい。
続いて、絶縁層３１上に半導体層を形成する。そして、半導体層上にレジストを選択的に形成して、レジストをマスクとして半導体層をエッチングすることにより、島状の第１の半導体層３２を形成する（図２（Ａ））。なお、レジストは、エッチングの際のマスクとして用いるものであり、ポジ型のフォトレジストやネガ型のフォトレジスト等を適宜選択して用いることができる。なお、半導体層上に酸化膜を形成してからレジストを形成してもよい。また、半導体層は非晶質半導体層又は結晶質半導体層で形成することができる。結晶質半導体層としては、絶縁層３１上に形成した非晶質半導体層を加熱処理やレーザー光の照射によって結晶化したものなどを用いることができる。なお、半導体層を形成するための半導体材料としては、シリコンが好ましく、その他にシリコンゲルマニウム等を用いることもできる。
レーザー光の照射によって半導体層の結晶化を行う場合、レーザー光の光源としてＬＤ励起（レーザーダイオード励起）の連続発振（ＣＷ）レーザー（ＹＶＯ４、第２高調波（波長５３２ｎｍ））を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。
連続発振レーザーを半導体層に照射すると、連続的に半導体層にエネルギーが与えられるため、一旦半導体層を溶融状態にすると、溶融状態を継続させることができる。さらに、連続発振レーザーを走査することによって半導体層の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。なお、連続発振レーザーに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザーを用いることも可能である。繰り返し周波数が高いパルスレーザーを用い、半導体層が溶融してから固化するまでの時間よりもレーザーのパルス間隔を短く設定することにより、長く半導体層を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体層を形成することができる。その他の連続発振レーザー及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザーを使用することもできる。
例えば、気体レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー等がある。固体レーザーとして、ＹＡＧレーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、ＫＧＷレーザー、ＫＹＷレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー等がある。なお、気体レーザー等と比較して固体レーザーは、出力の安定性が高く、安定した処理ができる。また、ＹＡＧレーザー、Ｙ２Ｏ３レーザー、ＧｄＶＯ４レーザー、ＹＶＯ４レーザーなどのセラミックスレーザーを用いてもよい。金属蒸気レーザーとしてはヘリウムカドミウムレーザー等が挙げられる。また、レーザー発振器において、レーザー光をＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いても良い。
なお、ドライエッチングのときのエッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系のガス、又は該フッ素系ガスにＯ２ガス、Ｈ２ガス、不活性ガスであるＨｅやＡｒ等を適宜加えた混合ガス等を用いることができる。好ましくは、ＣＦ４とＯ２との混合ガス、ＳＦ６とＯ２との混合ガス、ＣＨＦ３とＨｅとの混合ガス、又はＣＦ４とＨ２との混合ガスを用いるとよい。また、エッチングはドライエッチングに限られずウエットエッチングで行ってもよい。その場合、半導体層に対してＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｎｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機塩基を含むアルカリ性溶液を用いたウエットエッチングを行うことにより島状の第１の半導体層３２を形成することができる。なお、エッチング液としてＴＭＡＨ等の溶液を用いた場合、半導体層のみが選択的にエッチングされるため、下地の絶縁層３１にダメージを与えずにエッチングすることができる。
続いて、第１の半導体層３２を覆うようにゲート絶縁層３３を形成する（図２（Ａ））。ゲート絶縁層３３は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）膜、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）膜等を用いて形成することができる。このような絶縁層は、気相成長法やスパッタリング法で形成することができる。また、酸素を含む雰囲気又は窒素を含む雰囲気下で半導体層表面をプラズマ処理することにより半導体層表面に形成された、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）膜、又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）膜等をゲート絶縁層３３として用いることもできる。なお、酸素を含むガス雰囲気下でのプラズマ放電により生成された酸素ラジカル（ＯＨラジカルを含む場合もある）によって半導体層表面を処理して形成された酸化シリコン膜や、窒素を含むガス雰囲気下でのプラズマ放電により生成された窒素ラジカル（ＮＨラジカルを含む場合もある）によって半導体層表面を処理して形成された窒化シリコン膜をゲート絶縁層３３として用いてもよい。
次に、ゲート絶縁層３３上にゲート電極として機能する導電層３４を形成する（図２（Ａ））。ここでは、導電層３４は単層で形成した例を示しているが、もちろん導電性材料により形成した膜を２層又は３層以上に積層した構造としてもよい。なお、ここでは図示しないが、導電層３４は、ゲート絶縁層３３上を覆って形成された導電層を選択的にエッチングすることにより形成することができる。
また、導電層３４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金若しくは化合物で形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、導電層３４を第１の導電層と第２の導電層との積層構造とする場合、第１の導電層として窒化タンタルを用い、第２の導電層としてタングステンを用いて形成するとよい。なお、この組み合わせに限られず、導電層３４を積層して形成する場合には、上記材料を自由に組み合わせて設けることができる。
続いて、導電層３４をマスクとして第１の半導体層３２に不純物元素１２１を導入することによって、不純物領域２２ｄ、２２ｅ及び不純物元素１２１が導入されないチャネル形成領域３２ａを形成する（図２（Ｂ））。不純物元素１２１として、ｎ型の導電性を付与する不純物元素又はｐ型の導電性を付与する不純物元素を用いることができる。ｎ型の導電性を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の導電性を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。なお、ここでは、導電層３４を島状の第１の半導体層３２を横断するように形成した後に不純物元素１２１を導入するため、導電層３４に覆われていない領域に不純物元素が導入されて不純物領域２２ｄ、２２ｅが形成され、導電層３４に覆われた領域には不純物元素１２１が導入されないチャネル形成領域３２ａが形成される。
次に、ゲート絶縁層３３と導電層３４を覆うように絶縁層を形成する。絶縁層は、プラズマＣＶＤ法やスパッタ法により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁層を基板に対して垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層３４の側面に接する絶縁層２２０１（サイドウォールともよばれる）を形成する（図２（Ｃ））。また、絶縁層２２０１の作製と同時にゲート絶縁層３３をエッチングする。
次に、導電層３４及び絶縁層２２０１をマスクとして第１の半導体層３２に不純物元素１２５を導入することによって、不純物領域２２ｂ、２２ｃ、不純物領域３２ｄ、３２ｅ、及び不純物元素１２５が導入されないチャネル形成領域３２ａを形成する（図２（Ｃ））。不純物元素１２５として、ｎ型の導電性を付与する不純物元素又はｐ型の導電性を付与する不純物元素を用いることができる。ｎ型の導電性を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の導電性を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。例えば、不純物元素１２５として、リン（Ｐ）を１×１０１８〜１×１０２１／ｃｍ３の濃度で含まれるように第１の半導体層３２に導入し、ｎ型を示す不純物領域２２ｂ、２２ｃを形成すればよい。なお、ここでは、絶縁層２２０１及び導電層３４を島状の第１の半導体層３２を横断するように形成した後に不純物元素１２５を導入するため、絶縁層２２０１及び導電層３４に覆われていない領域に不純物元素が導入されて不純物領域２２ｂ、２２ｃが形成され、絶縁層２２０１及び導電層３４に覆われた領域には不純物元素１２５が導入されていない不純物領域３２ｄ、３２ｅ及びチャネル形成領域３２ａが形成される。
次に、導電層３４、絶縁層２２０１、第１の半導体層３２を覆って、第２の半導体層２２０２を形成する（図３（Ａ））。ここで、第２の半導体層２２０２として、非晶質半導体層又は結晶質半導体層などを用いることができる。
次に、第２の半導体層２２０２上にレジスト２２０３を少なくとも第１の半導体層３２を覆うように選択的に形成する（図３（Ｂ））。ここでレジスト２２０３は、ゲート電極として機能する導電層３４上の第２の半導体層２２０２の表面を覆わないように形成することが好ましい。言い換えると、レジスト２２０３は、導電層３４の膜厚と導電層３４上に形成された第２の半導体層２２０２の膜厚とを足した膜厚より薄く形成することが好ましい。つまり、導電層３４上にレジスト２２０３で覆われない部分（開口部）を自己整合的に（セルフアラインで）形成する。例えば、レジスト２２０３をゲート電極として機能する導電層３４と同程度の膜厚で形成することにより、導電層３４上に形成された第２の半導体層２２０２のエッチングを容易に行うことができる。導電層３４上に薄くレジストが形成されてしまった場合は、Ｏ２ガス等を用いたアッシングでレジスト全体を薄くして、導電層３４上のレジストを除去しても良い。なお、レジスト２２０３は、エッチングの際のマスクとして用いるものであり、ポジ型のフォトレジストやネガ型のフォトレジスト等を適宜選択して用いることができる。
次に、レジスト２２０３をマスクとして、第２の半導体層２２０２をエッチングする。エッチングは、ドライエッチング又はウエットエッチングを用いて行うことができる。ドライエッチングのときのエッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系のガス、又は該フッ素系ガスにＯ２ガス、Ｈ２ガス、不活性ガスであるＨｅやＡｒ等を適宜加えた混合ガス等を用いることができる。好ましくは、ＣＦ４とＯ２との混合ガス、ＳＦ６とＯ２との混合ガス、ＣＨＦ３とＨｅとの混合ガス、又はＣＦ４とＨ２との混合ガスを用いるとよい。また、ウエットエッチングで行う場合、半導体層に対してＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）に代表される有機塩基を含むアルカリ性溶液を用いることができる。なお、エッチング液としてＴＭＡＨ等の溶液を用いた場合、半導体層のみが選択的にエッチングされるため、下地の絶縁層３１にダメージを与えずにエッチングすることができる。なお、第２の半導体層２２０２は、少なくとも後に形成されるソース電極又はドレイン電極として機能する導電層２０４と電気的に接続されるように第１の半導体層３２上に形成すればよく、ゲート電極として機能する導電層３４に対して非対称に形成していてもよい。
次に、第２の半導体層２２０２に不純物元素２２０４を導入する（図３（Ｃ））。不純物元素２２０４の導入には、イオンドープ法やイオン注入法等を用いる。なおイオンドープ法とは、原料ガスから生成されるイオンを質量分離せずに対象物に照射して、該イオンを構成する元素を添加する方式を指す。またイオン注入法とは、原料から生成されるイオンを質量分離して、選択したイオンを対象物に照射して、該イオンを構成する元素を添加する方式を指す。不純物元素２２０４として、ｎ型の導電性を付与する不純物元素又はｐ型の導電性を付与する不純物元素を用いることができる。ｎ型の導電性を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の導電性を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
次に、加熱処理を行なって、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化を行なう。この加熱処理にはファーネスアニール炉を用いる熱アニール法、レーザーアニール法、ランプアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）等を適用することができる。またこの加熱により、第１の半導体層３２の結晶状態を反映した、エピタキシャル成長によって第２の半導体層２２０２の結晶化が進行し、半導体層２２０５が形成される（図４（Ａ））。半導体層２２０５は、不純物領域２２ｂから結晶成長が進行した不純物領域３２ｂと、不純物領域２２ｃから結晶成長が進行した不純物領域３２ｃで構成されている。不純物領域３２ｂ、３２ｃは、半導体層２２０５のソース領域又はドレイン領域として機能する。
上記の工程により、凹凸（段差）部を有する島状の半導体層２２０５を形成することができる。なお、本実施の形態において、半導体層２２０５は凹凸形状を有し、半導体層の凹部（膜厚の薄い部分）の膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは１０ｎｍ〜５０ｎｍ程度、更に好ましくは１０ｎｍ〜３０ｎｍ程度とする。５０ｎｍ以下程度の膜厚で半導体層の凹部を形成することにより、完全空乏型のＴＦＴを作製しやすくなるため、良好なＳ値でしきい値電圧が制御されたＴＦＴを作製することができる。
次に、導電層３４、絶縁層２２０１、半導体層２２０５等を覆うように絶縁層２２０６、２２０７を形成する（図４（Ｂ））。その後、絶縁層２２０６、２２０７にコンタクトホールを形成し、絶縁層２２０７上にソース電極又はドレイン電極として機能する導電層２０４を選択的に形成する（図４（Ｂ））。ここで、導電層２０４は、半導体層２２０５のソース領域又はドレイン領域として機能する不純物領域３２ｂ、３２ｃとそれぞれ電気的に接続されるように設ける。
ここで、絶縁層２２０６、２２０７は、ＣＶＤ法やスパッタリング法等で形成した、酸化シリコン膜、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）膜、窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）などを用いることができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンポリマー、アクリルポリマー、エポキシポリマー等の有機材料、またはシロキサン樹脂等のシロキサン材料、オキサゾール樹脂などからなる膜を単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（昇温５℃／ｍｉｎの条件における示差熱熱重量同時測定（ＴＧ／ＤＴＡ：Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ）で熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制し、トランジスタの高速動作を行うことができる。ここでは、絶縁層２２０６、２２０７は、ＣＶＤ法で形成した酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）からなる膜を単層又は積層して形成する。また、さらに、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンポリマー、アクリルポリマー、エポキシポリマー等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂からなる膜を積層して形成してもよい。
また、導電層２０４は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる膜を用いた単層構造または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などで形成することができる。また、積層構造で設ける場合、例えば、アルミニウム層若しくは前記したようなアルミニウム合金層を、チタン層で挟んで積層させた構造としても良い。
以上の工程により、薄膜トランジスタ２０５を含む半導体装置を作製することができる。
本実施の形態に示す半導体装置に用いられる半導体層は、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚く形成されている。この特徴は、イオンドープ法やイオン注入法等による不純物元素の添加後に行われる、不純物元素の熱活性化のための加熱処理における結晶性回復に有利であり、ソース領域又はドレイン領域の高抵抗化を抑制することができる。また、ソース領域又はドレイン領域の膜厚よりもチャネル形成領域の膜厚が薄いため、Ｓ値を小さくでき、オン電流の低下を抑制することができる。また、半導体層を積層して凹凸形状を有する半導体層を形成するため、膜厚の制御を容易に行うことができる。従って、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。また、自己整合的に（セルフアラインで）ゲート電極上にレジストで覆われていない部分（開口部）を形成し、当該レジストをマスクとして半導体層をエッチングすることで、凹凸形状を有する半導体層を形成することができるので、高いアライメント精度を必要とする露光工程を省くことができ、工程が安定し、また新たな設備投資も抑制できる。なお、本実施の形態の半導体装置の作製方法は、ゲート長が１μｍ以下（例えば０．３５μｍ以下）の場合に特に有効である。
（実施の形態２）
本実施の形態では、実施の形態１と異なる構成の半導体装置について図５〜６を用いて説明する。
図５は本発明に係る半導体装置の別の構成を説明するための上面図及び断面図である。図５に示す半導体装置は、図１に示す半導体装置の構成に加えてゲート電極として機能する導電層３４上に絶縁層５０１が形成されている。図５（Ａ）は薄膜トランジスタを含む半導体装置の上面図を示し、図５（Ｂ）は図５（Ａ）の点Ａ１と点Ｂ１とを結ぶ破線における断面図を示し、図５（Ｃ）は図５（Ａ）の点Ａ２と点Ｂ２とを結ぶ破線における断面図を示している。
以下に、図５に示す半導体装置の作製工程の一例について図６を用いて説明する。なお、図６は、図５（Ａ）の点Ａ１と点Ｂ１とを結ぶ破線における断面図を示す。
まず、基板３０上に絶縁層３１を形成し、絶縁層３１上に第１の半導体層３２を形成し、第１の半導体層３２上にゲート絶縁層３３を形成する（図６（Ａ））。ここまでの工程は、図２（Ａ）に示す工程と同様に行うことができる。
次に、ゲート絶縁層３３上に導電層５０２を形成する（図６（Ａ））。導電層５０２は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金若しくは化合物で形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、導電層５０２を第１の導電層と第２の導電層との積層構造とする場合、第１の導電層として窒化タンタルを用い、第２の導電層としてタングステンを用いて形成するとよい。なお、この組み合わせに限られず、導電層５０２を積層して形成する場合には、上記材料を自由に組み合わせて設けることができる。
次に、導電層５０２上に絶縁層５０３を形成する（図６（Ａ））。ここで、絶縁層５０３は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）膜、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）膜等を用いて形成することができる。このような絶縁層は、気相成長法やスパッタリング法で形成することができる。
次に、導電層５０２及び絶縁層５０３を選択的にエッチングしてゲート電極として機能する導電層３４、及び導電層３４上に絶縁層５０１を形成する（図６（Ｂ））。
続いて、導電層３４及び絶縁層５０１をマスクとして第１の半導体層３２に不純物元素１２１を導入することによって、不純物領域２２ｄ、２２ｅ及び不純物元素１２１が導入されないチャネル形成領域３２ａを形成する（図６（Ｃ））。
以降の工程を実施の形態１と同様に行うことにより、図５に示す半導体装置を作製することができる。なお本実施の形態の半導体装置は、絶縁層５０１を有することによって、導電層３４と不純物領域３２ｂ、３２ｃは電気的に短絡しにくい構造となっている。
本実施の形態に示す半導体装置に用いられる半導体層は、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚く形成されている。この特徴は、イオンドープ法等による不純物元素の添加後に行われる、不純物元素の熱活性化のための加熱処理における結晶性回復に有利であり、ソース領域又はドレイン領域の高抵抗化を抑制することができる。また、ソース領域又はドレイン領域の膜厚よりもチャネル形成領域の膜厚が薄いため、Ｓ値を小さくでき、オン電流の低下を抑制することができる。また、半導体層を積層して凹凸形状を有する半導体層を形成するため、膜厚の制御を容易に行うことができる。従って、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。
（実施の形態３）
本実施の形態では、チャネル形成領域に単結晶半導体層を用いた半導体装置の作製工程の一例について図７〜８を用いて説明する。
まず、単結晶シリコン基板１１０１を用意する（図７（Ａ））。なお、本実施の形態で用いる基板は単結晶シリコン基板に限らず、単結晶シリコンゲルマニウム基板等を用いてもよい。
次に、単結晶シリコン基板１１０１上に酸化窒化珪素膜１１０２（窒素を含む酸化珪素膜ともいう）を形成する（図７（Ａ））。膜厚は実施者が適宜決定すれば良いが、１０〜５００ｎｍ、好ましくは２０〜１００ｎｍとすれば良い。酸化窒化珪素膜１１０２は後にＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の絶縁層の一部として機能する。なお、酸化窒化珪素膜１１０２はプラズマＣＶＤ法や低圧ＣＶＤ法などのＣＶＤ法、スパッタ法などを用いて形成することができる。なお、酸素を含むガス雰囲気下でのプラズマ放電により生成された酸素ラジカル（ＯＨラジカルを含む場合もある）によって単結晶シリコン基板の表面を処理した後、窒素を含むガス雰囲気下でのプラズマ放電により生成された窒素ラジカル（ＮＨラジカルを含む場合もある）によって単結晶シリコン基板１１０１の表面を処理することにより、単結晶シリコン基板１１０１の表面に酸化窒化珪素膜１１０２を形成することができる。これにより、後に支持基板と接合する際の接合強度を強めることができる。
また、単結晶シリコン基板の内部に部分的に水素を導入して水素含有層（以下、本明細書では「脆化層」という）を形成した基板を用いてもよい。
なお、酸化窒化珪素膜１１０２は必ずしも設ける必要はない。酸化窒化珪素膜の代わりに熱酸化膜による酸化珪素膜を設けてもよい。また、ＴＥＯＳガスと酸素ガスとの混合ガスを用いて化学気相成長法（ＣＶＤ法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）、特にプラズマ化学気相成長法（プラズマＣＶＤ法）によって成膜した酸化珪素膜を用いてもよい。なお、ＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法によって酸化珪素膜を成膜する場合、４０ｎｍ以上８００ｎｍ以下の膜厚で成膜することが好ましい。
また、単結晶シリコン基板上に酸化窒化珪素膜及び窒化酸化珪素膜を順次積層し、単結晶シリコン基板の内部に部分的に水素を導入して脆化層を形成した後に、窒化酸化珪素膜上にＴＥＯＳガスと酸素ガスとの混合ガスを用いてＣＶＤ法、特にプラズマＣＶＤ法によって酸化珪素膜を成膜した基板を用いてもよい。また、単結晶シリコン基板上に酸化窒化珪素膜、窒化酸化珪素膜、ＴＥＯＳガスと酸素ガスとの混合ガスを用いてＣＶＤ法、特にプラズマＣＶＤ法によって成膜した酸化珪素膜を順次積層した後に、単結晶シリコン基板の内部に部分的に水素を導入して脆化層を形成した基板を用いてもよい。
なお、ここでＴＥＯＳガスとは、テトラエチルオルソシリケート（Ｔｅｔｒａｅｔｈｙｌ−ｏｒｔｈｏ ｓｉｌｉｃａｔｅ）ガスを意味する。ＴＥＯＳガスと酸素ガスとを用いたＣＶＤ法、特にプラズマＣＶＤ法によって成膜された酸化珪素膜を、単結晶シリコン基板１１０１と支持基板１１０４との貼り合わせ界面に設けることにより、基板の密着性をより向上させることができる。
なお、単結晶シリコン基板上に酸化窒化珪素膜１１０２を形成しない場合、単結晶シリコン基板の表面に、自然酸化膜又は酸素を含む雰囲気で紫外（ＵＶ）光を照射することにより極薄酸化膜を形成しておくことが好ましい。又は、単結晶シリコン基板表面をオゾン水、過酸化水素水、硫酸等の酸化剤で処理することにより、ケミカルオキサイドと呼ばれる酸化膜を形成しておくことが好ましい。単結晶シリコン基板上に酸化膜を形成しておくことで、後に水素を導入した際の単結晶シリコン基板の表面のエッチングを防ぐことができる。
次に、単結晶シリコン基板１１０１に、酸化窒化珪素膜１１０２を通して水素を導入して脆化層１１０３を形成する（図７（Ｂ））。なお、脆化層１１０３が形成される深さ（単結晶シリコン基板１１０１と酸化窒化珪素膜１１０２との界面と脆化層１１０３との間の距離）は、後にＴＦＴを形成する際の活性層として機能する単結晶シリコン層の膜厚となる。例えば、単結晶シリコン基板１１０１の表面と脆化層１１０３との間に５０ｎｍ厚の単結晶シリコン層が残る様に、イオンインプランテーション法を用いて水素イオンを１×１０１６〜１×１０１７ｉｏｎｓ／ｃｍ２のドーズ量で添加することができる。また、非質量分離イオンドーピング装置を用いてＨ３ ＋イオンを主なイオン種として水素イオンを添加してもよい。水素イオンとしてＨ３ ＋を用いることにより、添加に要する時間を短縮することができる。
なお、本実施の形態において酸化窒化珪素膜１１０２の表面を平坦化する処理を行っておいてもよい。例えば、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）と呼ばれる研磨処理により酸化窒化珪素膜１１０２の表面を平坦化することができる。酸化窒化珪素膜１１０２の表面を平坦化しておくことにより、後に貼り合わせる支持基板１１０４との密着性を高めることができる。
次に、単結晶シリコン基板１１０１と別途用意された支持基板１１０４とを貼り合わせる。本実施の形態では支持基板１１０４としてガラス基板を用い、その表面に窒化酸化珪素膜１１０５（酸素を含む窒化珪素膜ともいう）及び酸化窒化珪素膜１１０６（窒素を含む酸化珪素膜ともいう）を順次形成しておく（図７（Ｃ））。なお、必ずしも支持基板１１０４上に窒化酸化珪素膜１１０５又は酸化窒化珪素膜１１０６を設ける必要はない。例えば、ガラス基板上に、ＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法、特にプラズマＣＶＤ法によって酸化珪素膜が成膜された支持基板を用いてもよい。また、表面に絶縁層が形成されていないガラス基板を用いてもよい。その場合、ガラス基板の表面を洗浄しておくことが好ましい。
本実施の形態では、単結晶シリコン基板１１０１と支持基板１１０４とを、酸化窒化珪素膜１１０２と酸化窒化珪素膜１１０６を挟んで貼り合わせる。これにより、酸化窒化珪素膜１１０２と酸化窒化珪素膜１１０６との界面での化学結合が形成され、酸化窒化珪素膜１１０２と酸化窒化珪素膜１１０６とが接合した酸化窒化珪素膜１１０９（窒素を含む酸化珪素膜ともいう）が形成される（図８（Ａ））。
なお、単結晶シリコン基板１１０１と支持基板１１０４とを貼り合わせる前に、単結晶シリコン基板１１０１に形成された酸化窒化珪素膜１１０２に真空中でアルゴンイオンビームを照射して、表面の原子を化学結合しやすい活性な状態としておいてもよい。ここで、アルゴンガス雰囲気下でのプラズマ放電により生成されたアルゴンイオンを酸化窒化珪素膜１１０２の表面に衝突させることで、酸化窒化珪素膜１１０２を活性な状態とすることができる。なお、アルゴンイオンビームに限らず、酸化窒化珪素膜１１０２の表面をプラズマ雰囲気、Ｘ線、電子線にさらすことにより、酸化窒化珪素膜１１０２の表面を活性な状態とすることができる。プラズマ雰囲気にさらすときに用いるガスは、酸素、窒素、水素、アルゴンやヘリウム等の不活性ガス、又はアンモニア等の分子ガスなどを用いることができる。なお、その際に基板に照射するエネルギーはＤＣバイアスで数ボルト〜４００ボルト程度の範囲で制御するのが好ましい。また、２０ｅＶ以上２００ｅＶ未満のエネルギーを持つイオン雰囲気中にさらすことにより表面を活性な状態としてもよい。また、単結晶シリコン基板１１０１に形成された酸化窒化珪素膜１１０２の表面と同様に、支持基板１１０４上に形成された酸化窒化珪素膜１１０６の表面を活性化しておいてもよい。
単結晶シリコン基板１１０１に形成された酸化窒化珪素膜１１０２や支持基板１１０４上に形成された酸化窒化珪素膜１１０６に対して、真空中でアルゴンイオンビームなどを照射することによって、表面に存在する吸着ガスや自然酸化膜などをエッチングし、接合するための結合力を表面に付与するための活性化を行うことができる。よって、その後基板を重ね合わせることにより、単結晶シリコン基板１１０１と支持基板１１０４とを貼り合わせることが可能である。
なお単結晶シリコン基板１１０１として、ガラス基板の代わりに、プラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いてもよい。プラスチック基板としてはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。また、石英基板、セラミックス基板、結晶化ガラス基板などの高耐熱性基板を用いてもよい。
なお、支持基板１１０４上に形成された窒化酸化珪素膜１１０５及び酸化窒化珪素膜１１０６はブロッキング層として機能し、ガラス基板からの不純物元素の拡散を防ぐことができる。ガラス基板は、移動し易い可動イオンを含むため、ブロッキング層を設けることは特に効果的である。なお、窒化酸化珪素膜１１０５及び酸化窒化珪素膜１１０６は、プラズマＣＶＤ法や低圧ＣＶＤ法などのＣＶＤ法、スパッタ法などの方法を用いて形成することができる。
ここで好ましくは酸化窒化珪素膜１１０６の表面を平坦化する処理を行っておくとよい。例えば、ＣＭＰにより酸化窒化珪素膜１１０６の表面を平坦化することができる。酸化窒化珪素膜１１０６の表面を平坦化しておくことにより、後に貼り合わせる単結晶シリコン基板１１０１との密着性を高めることができる。
次に、４００〜６００℃の加熱処理を行う。この加熱処理により脆化層１１０３では微小空乏の体積変化が起こり、脆化層１１０３に沿って破断面が発生し、単結晶シリコン基板１１０１が分断される。分断された単結晶シリコン基板１１０１の一部である単結晶シリコン層１１０７を除去することにより、支持基板１１０４の上には窒化酸化珪素膜１１０５、酸化窒化珪素膜１１０９及び単結晶シリコン層１１０８が残される（図８（Ａ））。
次に、単結晶シリコン層１１０８の表面を平坦化する処理を行ってもよい。平坦化処理は、ＣＭＰによって行うことができる。本実施の形態において、最終的な単結晶シリコン層１１０８の膜厚は１０〜２００ｎｍ（好ましくは１０〜７０ｎｍ、更に好ましくは２０ｎｍ〜５０ｎｍ）とすれば良い。また、レーザー光の照射によって単結晶シリコン層１１０８の平坦化と結晶欠陥の修復を行ってもよい。
以上の工程により、ガラス基板上に単結晶半導体層が形成されたＳＯＩ基板を作製することができる（図８（Ｂ））。本実施の形態では、接合するための結合力を表面に付与するための活性化を行った基板を重ね合わせるため、高温の加熱処理を行うことなく強固な接合を行うことが可能である。従って、高価な高耐熱性基板を用いる必要がなく、安価なガラス基板やプラスチック基板などを用いることができ、作製コストの低減を図ることができる。また、支持基板と単結晶シリコン層との間の絶縁層として酸素又は窒素を含む珪素膜を用いているため、単結晶シリコン層に基板からの汚染物が混入するのを防ぐことができる。
続いて、単結晶シリコン層１１０８をパターニングして島状の単結晶シリコン層１１１１を形成する（図８（Ｃ））。次に、島状の単結晶シリコン層１１１１上にゲート絶縁層３３及びゲート電極として機能する導電層３４を形成する（図８（Ｃ））。ここで、ゲート絶縁層３３及び導電層３４は実施の形態１のゲート絶縁層３３及び導電層３４と同様に形成することができる。
以降の工程を図２（Ｂ）以降と同様に行うことにより、図８（Ｄ）に示す半導体装置を作製することができる。図８（Ｄ）に示す半導体装置は、チャネル形成領域が単結晶シリコン層を用いて形成されている。チャネル形成領域に単結晶シリコン層を用いることにより、特性の良い半導体装置を作製することができる。
また、本実施の形態に示す半導体装置に用いられる半導体層は、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚く形成されている。この特徴は、イオンドープ法等による不純物元素の添加後に行われる、不純物元素の熱活性化のための加熱処理における結晶性回復に有利であり、ソース領域又はドレイン領域の高抵抗化を抑制することができる。また、ソース領域又はドレイン領域の膜厚よりもチャネル形成領域の膜厚が薄いため、Ｓ値を小さくでき、オン電流の低下を抑制することができる。また、半導体層を積層して凹凸形状を有する半導体層を形成するため、膜厚の制御を容易に行うことができる。従って、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。
なお、本実施の形態では、ガラス基板と単結晶シリコン層との間に窒素を含む酸化珪素膜と酸素を含む窒化珪素膜とを形成する例を示したが、これに限られることはなく、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれか一層のみを用いる単層構造としてもよいし、これらを適宜積層する構造としても良い。なお、本明細書中において、酸化窒化珪素とは酸素の組成比が窒素の組成比よりも大きい物質のことを指している。例えば酸化窒化珪素は、窒素を含む酸化珪素ということもできる。また、本明細書中において、窒化酸化珪素とは窒素の組成比が酸素の組成比よりも大きい物質のことを指している。例えば、窒化酸化珪素は、酸素を含む窒化珪素ということもできる。
例えば、単結晶シリコン基板上に酸化窒化珪素膜を形成し、ガラス基板上に窒化酸化珪素膜を形成し、単結晶シリコン基板とガラス基板とを酸化窒化珪素膜及び窒化酸化珪素膜を介して貼り合わせてもよい。また、ガラス基板上に窒化酸化珪素膜、酸化窒化珪素膜を順次形成し、単結晶シリコン基板とガラス基板とを窒化酸化珪素膜及び酸化窒化珪素膜を介して貼り合わせてもよい。また、単結晶シリコン基板上に酸化窒化珪素膜、窒化酸化珪素膜を順次形成し、単結晶シリコン基板とガラス基板とを酸化窒化珪素膜及び窒化酸化珪素膜を介して貼り合わせてもよい。その際、ガラス基板表面にはＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法、特にプラズマＣＶＤ法によって成膜された酸化珪素膜が形成されていてもよい。また、単結晶シリコン基板上に酸化窒化珪素膜を形成し、ガラス基板上に窒化酸化珪素膜、酸化窒化珪素膜を順次形成し、酸化窒化珪素膜同士を貼り合わせることにより単結晶シリコン基板とガラス基板とを貼り合わせてもよいし、酸化窒化珪素膜と窒化酸化珪素膜との間にＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法、特にプラズマＣＶＤ法によって成膜された酸化珪素膜を形成してもよい。また、単結晶シリコン層表面にＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法によって成膜された酸化珪素膜と、窒化酸化珪素膜とを順次形成し、ガラス基板表面にＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法、特にプラズマＣＶＤ法によって成膜された酸化珪素膜を形成し、単結晶シリコン基板とガラス基板とを窒化酸化珪素膜及び酸化珪素膜を介して貼り合わせてもよい。
なお、ＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法、特にプラズマＣＶＤ法によって成膜された酸化珪素膜を単結晶シリコン基板とガラス基板とを接合する際の界面に設けておくことは、密着性を向上させるため好ましい。特にプラズマＣＶＤ法によって成膜された酸化珪素膜を接合界面に設けておくことは、プラズマで活性化処理された熱酸化膜を接合界面に用いる場合と同等の接合強度を得ることができるため好ましい。例えば、単結晶シリコン基板上に窒化酸化珪素膜等の絶縁層を設けた後、ＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法、特にプラズマＣＶＤ法によって酸化珪素膜を成膜し、当該酸化珪素膜とガラス基板とを接合してもよい。また、ガラス基板上に酸化窒化珪素膜等の絶縁層を設けた後、ＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法、特にプラズマＣＶＤ法によって酸化珪素膜を成膜し、当該酸化珪素膜と単結晶シリコン基板とを接合させてもよい。なお、ＴＥＯＳガスと酸素ガスとの混合ガスを用いたＣＶＤ法、特にプラズマＣＶＤ法によって成膜された酸化珪素膜の代わりに、スパッタ法で形成された酸化珪素膜等を用いてもよい。
なお、ガラス基板からの不純物元素の拡散を防ぐブロッキング能力は酸化珪素膜よりも窒化珪素膜の方が高い。一方、単結晶シリコン層１１０８に接する下地絶縁層との界面に発生する界面準位密度は窒化珪素膜よりも酸化珪素膜の方が低い。従って、下地絶縁層を構成し基板に接する層は窒化珪素膜が好ましく、半導体層側に接する絶縁層は酸化珪素膜が好ましい。なぜならば、窒化珪素膜が半導体層に接すると界面準位が形成され、ＴＦＴを作製した場合に、下地絶縁層と半導体層間の界面準位に電荷がトラップされ、トラップされた電荷による電界の影響のため、しきい値電圧が大きく変動するためである。
（実施の形態４）
本実施の形態では、薄膜トランジスタ、記憶素子およびアンテナを含む本発明の半導体装置の作製方法について、図面を参照して説明する。
本実施の形態で示す半導体装置の構成を説明する上面図および断面図を図９に示す。なお、図９（Ａ）は本実施の形態で示す半導体装置の上面構造の一例を示し、図９（Ａ）の断面構造の一部を図９（Ｂ）に示している。
本実施の形態において、半導体装置２００は集積回路部２０１、メモリ部２０２、アンテナ３０３を有している（図９（Ａ））。なお、図９（Ｂ）において、領域３０４は図９（Ａ）の集積回路部２０１の断面構造の一部に対応し、領域３０５は図９（Ａ）のメモリ部２０２の断面構造の一部に対応し、領域３０６は図９（Ａ）のアンテナ３０３の断面構造の一部に対応している。
本実施の形態の半導体装置は、図９（Ｂ）に示すように第１の基体７７５上に絶縁層７０３を介して設けられた薄膜トランジスタ（ＴＦＴ）７４４〜７４８と、薄膜トランジスタ７４４〜７４８上に設けられた絶縁層７５０と、当該絶縁層７５０上に設けられたソース電極又はドレイン電極として機能する導電層７５２〜７６１とを有する。また、絶縁層７５０上に設けられた絶縁層７５１と、絶縁層７５１及び導電層７５２〜７６１上に設けられた絶縁層７６２と、絶縁層７６２上に設けられた導電層７６３〜７６５と、絶縁層７６２及び導電層７６３〜７６５の一部を覆うように設けられた絶縁層７６６と、導電層７６３、７６４上に設けられた記憶素子７８９、７９０と、導電層７６５上に設けられたアンテナとして機能する導電層７８６と、絶縁層７６６、記憶素子に含まれる導電層７７１及びアンテナとして機能する導電層７８６を覆うように設けられた絶縁層７７２と、絶縁層７７２上に設けられた第２の基体７７６を有している。なお、第１の基体７７５及び第２の基体７７６によって、半導体装置の集積回路部２０１、メモリ部２０２、アンテナ３０３は封止されている。
次に、図９に示す半導体装置の作製工程の一例について図１０〜図１３を用いて説明する。
まず、基板７０１の一表面に、剥離層７０２を形成する（図１０（Ａ））。基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成した基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はない。そのため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような点において、円形のシリコン基板を用いる場合と比較して、非常に優位である。なお、本工程では、剥離層７０２を基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層となる層を形成した後に、フォトリソグラフィ法を用いて選択的に剥離層を設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１と剥離層７０２との間に下地となる絶縁層を形成してもよい。
剥離層７０２は、スパッタリング法やプラズマＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金若しくは化合物からなる層を、単層又は積層して形成する。珪素を含む膜は、非晶質、微結晶、多結晶のいずれの構造を有していてもよい。
剥離層７０２が単層構造の場合、例えば、タングステンを含む膜、モリブデンを含む膜またはタングステンとモリブデンの混合物を含む膜を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む膜、モリブデンの酸化物若しくは酸化窒化物を含む膜またはタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む膜を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
剥離層７０２が積層構造の場合、１層目としてタングステンを含む膜、モリブデンを含む膜またはタングステンとモリブデンの混合物を含む膜を形成し、２層目としてタングステン、モリブデンまたはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を含む膜を形成する。
なお、剥離層７０２として、タングステンを含む膜とタングステンの酸化物を含む膜の積層構造を形成する場合、タングステンを含む膜を形成し、その上に酸化珪素を含む膜を形成することで、タングステンを含む膜と酸化珪素を含む膜との界面に、タングステンの酸化物を含む膜が形成されることを活用してもよい。この構造は、タングステンを含む膜と、タングステンの窒化物、酸化窒化物または窒化酸化物を含む膜との積層構造を形成する場合も同様であり、タングステンを含む膜を形成後、その上層に窒化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を形成するとよい。また、剥離層７０２として金属層と金属酸化物を含む膜の積層構造で設ける場合、金属層を形成後、当該金属層にプラズマ処理を行うことによって金属層上に金属酸化物を含む膜として金属酸化膜を形成してもよい。プラズマ処理を行う場合、酸素雰囲気下や窒素雰囲気下またはＮ２Ｏ雰囲気下等で行うことによって、金属層上に金属酸化物を含む膜として金属酸化膜や金属酸窒化膜等を形成することができる。
次に、剥離層７０２を覆うように、下地となる絶縁層７０３を形成する。絶縁層７０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。珪素の酸化物とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物とは、珪素（Ｓｉ）と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。例えば、下地となる絶縁層が２層構造の場合、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層として酸化珪素膜を形成し、２層目の絶縁層として窒化酸化珪素膜を形成し、３層目の絶縁層として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁層として酸化窒化珪素膜を形成し、２層目の絶縁層として窒化酸化珪素膜を形成し、３層目の絶縁層として酸化窒化珪素膜を形成するとよい。下地となる絶縁層は、基板７０１からの不純物の侵入を防止するブロッキング層として機能する。
次に、絶縁層７０３上に、非晶質半導体層７０４（例えば非晶質珪素を含む膜）を形成する。
その後、実施の形態１と同様な方法を用いて非晶質半導体層７０４を結晶化して得られた結晶質半導体層を所望の形状にエッチングして、結晶質半導体層７０６〜７１０（第１の半導体層ともいう）を形成する（図１０（Ｂ））。
次に、結晶質半導体層７０６〜７１０を覆うゲート絶縁層７０５を形成する。ゲート絶縁層７０５は、プラズマＣＶＤ法やスパッタ法により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層又は積層して形成する。
次に、ゲート絶縁層７０５上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、プラズマＣＶＤ法やスパッタリング法により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金若しくは化合物で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、当該材料で第１の導電層と第２の導電層を形成した後に、不純物元素の熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層７１６〜７２５（ゲート電極層とよぶことがある）を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体層７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体層７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
次に、ゲート絶縁層７０５と導電層７１６〜７２５を覆うように、絶縁層を形成する。絶縁層は、プラズマＣＶＤ法やスパッタ法により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁層を、基板表面に対して垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層７１６〜７２５の側面に接する絶縁層７３９〜７４３（サイドウォールともいう）を形成する（図１０（Ｃ））。また、絶縁層７３９〜７４３の作製と同時に、ゲート絶縁層７０５をエッチングして絶縁層７３４〜７３８が形成される。
次に、フォトリソグラフィ法を用いて形成したレジストからなるマスクと、絶縁層７３９〜７４３をマスクとして用いて、結晶質半導体層７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域７２７、７２９、７３１、７３３（ＬＤＤ領域ともいう）と、第２のＮ型不純物領域７２６、７２８、７３０、７３２（ソース領域又はドレイン領域ともいう）とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。
次に、結晶質半導体層７０６〜７１０上に第２の半導体層を形成する。そして、実施の形態１と同様な方法で加熱処理を行い、チャネル形成領域部分より膜厚の厚いソース領域又はドレイン領域７２６、７２８、７３０、７３２、７１２を有する半導体層を形成することができる。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。
続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁層を単層又は積層して形成する（図１１（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁層は、ＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテンポリマー、アクリルポリマー、エポキシポリマー、シロキサンポリマー等の有機材料等により、単層又は積層で形成する。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁層が３層構造の場合、１層目の絶縁層７４９として酸化珪素を含む膜を形成し、２層目の絶縁層７５０として樹脂を含む膜を形成し、３層目の絶縁層７５１として窒化珪素を含む膜を形成するとよい。
なお、絶縁層７４９〜７５１を形成する前、又は絶縁層７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体層の結晶性回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール法、レーザーアニール法又はＲＴＡ法などを適用するとよい。
次に、フォトリソグラフィ法を用いて絶縁層７４９〜７５１をエッチングして、第２のＮ型不純物領域７２６、７２８、７３０、７３２、Ｐ型不純物領域７１２を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソース電極又はドレイン電極として機能する導電層７５２〜７６１を形成する。
導電層７５２〜７６１は、プラズマＣＶＤ法やスパッタリング法により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金若しくは化合物で、単層又は積層で形成する。アルミニウムを主成分とする合金とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金に相当する。導電層７５２〜７６１は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層７５２〜７６１を形成する材料として最適である。また、積層構造の上層と下層にバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、チタンを含むバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、結晶質半導体層と導電層の間に良好なコンタクトを取ることができる。これは、還元性の高い元素であるチタンがこの自然酸化膜を容易に還元することができるからである。
次に、導電層７５２〜７６１を覆うように、絶縁層７６２を形成する（図１１（Ｂ））。絶縁層７６２は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
続いて、フォトリソグラフィ法を用いて絶縁層７６２をエッチングして、導電層７５７、７５９、７６１を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成する。導電層は、プラズマＣＶＤ法やスパッタリング法を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層７６３〜７６５を形成する。なお、導電層７６３、７６４は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、好適には、導電層７６３〜７６５は、チタン、又はチタンを主成分とする合金若しくは化合物により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズを縮小することができ、高集積化を実現することができる。また、導電層７６３〜７６５を形成するためのエッチング工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素酸（ＨＦ）又はアンモニアと過酸化水素の水溶液を用いるとよい。
次に、導電層７６３〜７６５を覆うように、絶縁層７６６を形成する。絶縁層７６６は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６６は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法を用いて、絶縁層７６６をエッチングして、導電層７６３〜７６５を露出させるコンタクトホール７６７〜７６９を形成する。
次に、導電層７６５に接するようにアンテナとして機能する導電層７８６を形成する（図１２（Ａ））。導電層７８６は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法等を用いて、導電性材料により形成する。好ましくは、導電層７８６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金若しくは化合物で、単層又は積層で形成する。具体的には、導電層７８６は、スクリーン印刷法により、銀を含むペーストを用いて膜を形成し、その後、５０〜３５０度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチングによる加工を用いるとよく、ウエットエッチングによる加工後は２００〜３００度の加熱処理を行うとよい。
次に、導電層７６３、７６４に接するように有機化合物層７８７を形成する（図１２（Ｂ））。有機化合物層７８７は、蒸着法、液滴吐出法、スピンコート法、スクリーン印刷法等により形成する。続いて、有機化合物層７８７に接するように、導電層７７１を形成する。導電層７７１は、スパッタリング法や蒸着法等により形成する。
以上の工程を経て、導電層７６３、有機化合物層７８７および導電層７７１の積層体からなる記憶素子７８９と、導電層７６４、有機化合物層７８７および導電層７７１の積層体からなる記憶素子７９０が完成する。
なお、上記の作製工程では、有機化合物層７８７の耐熱性が強くないため、アンテナとして機能する導電層７８６を形成する工程の後に、有機化合物層７８７を形成する工程を行うことを特徴とする。
次に、記憶素子７８９、７９０、アンテナとして機能する導電層７８６を覆うように、ＳＯＧ法、液滴吐出法等により、保護層として機能する絶縁層７７２を形成する。絶縁層７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む膜、窒化珪素を含む膜、窒化酸化珪素を含む膜、有機材料により形成した膜、好ましくはエポキシ樹脂により形成した膜を用いる。
次に、薄膜集積回路７９１を基板７０１から剥離する。ここでは、レーザービーム（例えばＵＶ領域の波長のレーザー光）を照射することによって開口部７７３、７７４を形成後（図１３（Ａ））、物理的な力を用いて基板７０１から薄膜集積回路７９１を剥離することができる。また、開口部７７３、７７４を形成後、基板７０１から薄膜集積回路７９１を剥離する前に、開口部７７３、７７４にエッチング剤を導入して、剥離層７０２を除去した後（図１３（Ｂ））に剥離してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。このエッチングプロセスによって剥離層７０２を除去することにより、薄膜集積回路７９１は、基板７０１から剥離された状態となる。なお、剥離層７０２は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層７０２の一部を残存させることで、剥離層７０２の除去プロセス後でも、基板７０１上に薄膜集積回路７９１を保持しておくことが可能となる。
薄膜集積回路７９１が剥離された基板７０１は、製造コストの削減のために、再利用するとよい。また、絶縁層７７２は、剥離層７０２を除去した後に、薄膜集積回路７９１が飛散しないように形成したものである。薄膜集積回路７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、薄膜集積回路７９１上に絶縁層７７２を形成することで、薄膜集積回路７９１に絶縁層７７２の重みが付くため、基板７０１からの飛散を防止することができる。また、薄膜集積回路７９１単体では薄くて軽いが、絶縁層７７２を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。
次に、薄膜集積回路７９１の一方の面を、第２の基体７７６に接着させて、基板７０１から完全に剥離する。続いて、薄膜集積回路７９１の他方の面を、第１の基体７７５に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路７９１を、第１の基体７７５と第２の基体７７６により封止する。これにより、図９（Ｂ）に示す半導体装置を作製することができる。第１の基体７７５と第２の基体７７６は、ポリプロピレン、ポリエステル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることができる。フィルムは、熱圧着により被処理体（すなわち、薄膜集積回路７９１）と接着される。加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により被処理体に接着する。また、第１の基体７７５と第２の基体７７６の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む膜を用いることができる。
以上の工程により、記憶素子およびアンテナを有する非接触でデータの入出力が可能な半導体装置を作製することができる。
本実施の形態に示す半導体装置に用いられる半導体層は、ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚よりも厚く形成されている。この特徴は、イオンドープ法等による不純物元素の添加後に行われる、不純物元素の熱活性化のための加熱処理における結晶性回復に有利であり、ソース領域又はドレイン領域の高抵抗化を抑制することができる。また、チャネル形成領域の膜厚がソース領域又はドレイン領域の膜厚よりも薄いため、Ｓ値を小さくでき、オン電流の低下を抑制することができる。また、半導体層を積層して凹凸形状を有する半導体層を形成するため、膜厚の制御を容易に行うことができる。従って、Ｓ値が小さく且つオン電流の低下が抑えられた応答性のよい半導体装置を容易に作製することが可能である。
（実施の形態５）
本実施の形態では、非接触でデータの入出力が可能である半導体装置のブロック図の一例について説明する。なお、非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
図１４に非接触でデータの入出力が可能である半導体装置の構成を説明するブロック図を示す。非接触でデータの入出力が可能である半導体装置８００は、非接触でリーダ／ライタとデータを交信する機能を有し、高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０およびアンテナ８９０を有している。なお、図１４に示す記憶回路８８０は図９Ａに示すメモリ部２０２に相当し、図１４に示す高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、及び制御回路８７０は図９Ａに示す集積回路部２０１に相当し、図１４に示すアンテナ８９０は図９Ａに示すアンテナ３０３に相当する。
高周波回路８１０はアンテナ８９０より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力する回路であり、電源回路８２０は受信信号から電源電位を生成する回路であり、リセット回路８３０は受信信号からリセット信号を生成する回路であり、クロック発生回路８４０はアンテナ８９０から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５０は受信信号を復調して制御回路８７０に出力する回路であり、データ変調回路８６０は制御回路８７０から受信した信号を変調する回路である。また、制御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判定回路９３０および出力ユニット回路９４０が設けられている。なお、コード抽出回路９１０は制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２０は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０により無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ、高電源電位（以下、ＶＤＤと記す。）が生成される。ＶＤＤは半導体装置８００が有する各回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた信号は復調される（以下、復調信号と記す）。さらに、高周波回路８１０を介してリセット回路８３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送られる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがって、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号に載せて送信される。なお、半導体装置８００を構成する複数の回路においては、低電源電位（以下、ＶＳＳと記す。）は共通であり、ＶＳＳはＧＮＤとすることができる。また、上記した薄膜トランジスタに代表される半導体素子を用いて高周波回路８１０、電源回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、データ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０等を形成することができる。
このように、リーダ／ライタから半導体装置８００に信号を送り、当該半導体装置８００から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
次に、非接触でデータの入出力が可能な半導体装置の利用形態の一例について図１５を用いて説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１５（Ａ））。品物３２２０に含まれる半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１５（Ｂ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、種々の品物の高機能化と高付加価値化を実現する。
本実施の形態の半導体装置は、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体等、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して、本発明の半導体装置の利用形態を図１６、図１７を用いて説明する。
図１６（Ａ）は、本発明に係るＩＤラベルの完成品の状態の一例である。ラベル台紙（セパレート紙）１１８上に、ＩＣチップ１１０を内蔵した複数のＩＤラベル２０（ＩＤシール）が形成されている。ＩＤラベル２０は、ボックス１１９内に収納されている。また、ＩＤラベル２０上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されており、一方、内蔵されているＩＣチップ１１０には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、ＩＣチップ１１０内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
図１６（Ｂ）は、本発明に係るＩＣチップを内蔵したＩＤタグ１２０を示している。ＩＤタグを商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＩＤタグを備えることにより、所謂トレーサビリティ（ｔｒａｃｅａｂｌｉｔｙ；複雑化した製造、流通の各段階で問題が生じた場合に、経路を遡ることによって、その原因を迅速に把握できる態勢を整えること。）に優れた商品を流通させることができる。
図１６（Ｃ）は、本発明に係るＩＤカード４１の完成品の状態の一例である。上記ＩＤカードとしては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。
図１６（Ｄ）は、本発明に係るＩＣチップ１１０を内蔵した無記名債券１２２の完成品の状態の一例である。上記無記名債券類としては、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、無記名債権に限らず小切手、証券、約束手形等の有価証券類、運転免許証、住民票等の証書類等にＩＣチップを設けることもできる。
図１６（Ｅ）は、ＩＣチップ１１０を内蔵した商品を包装するための包装用フィルム類１２７を示している。包装用フィルム類１２７は、例えば、下層フィルム上に、ＩＣチップを任意にばらまき、上層フィルムで覆うことによって作製することができる。包装用フィルム類１２７は、ボックス１２９に収納されており、所望の量だけカッター１２８で切り離して利用することができる。なお、包装用フィルム類１２７としての素材は特に制限されない。例えば、薄膜樹脂、アルミ箔、紙等を用いることができる。
図１７（Ａ）は、本発明に係るＩＤラベル２０を貼付した書籍１２３、図１７（Ｂ）は本発明に係るＩＣチップ１１０を内蔵したＩＤラベル２０を貼付したペットボトル１２４を示している。なお、ＩＤラベルを設ける物品はこれらに限定されない。お弁当等の包装紙等の包装用容器類、ＤＶＤソフト、ビデオテープ等の記録媒体、自転車等の車両、船舶等の乗物類、鞄、眼鏡等の身の回り品、食料品、飲料等の食品類、衣服、履物等の衣類、医療器具、健康器具等の保健用品類、家具、照明器具等の生活用品類、医薬品、農薬等の薬品類、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等の電子機器等様々な物品にＩＤラベルを設けることができる。本発明に用いられるＩＤラベル２０は非常に薄いため、上記書籍等の物品にＩＤラベル２０を搭載しても、機能、デザイン性を損ねることがない。更に、本発明に係るＩＣチップ１１０が非接触でデータの入出力が可能である場合、アンテナを薄膜集積回路の一部として一体形成でき、曲面を有する商品に直接転写することが容易になる。
図１７（Ｃ）は、果物類１３１の生鮮食品に、直接ＩＤラベル２０を貼り付けた状態を示している。また、図１７（Ｄ）は、ＩＣチップ１１０を内蔵した包装用フィルム類１２７によって、野菜類１３０等の生鮮食品を包装した一例を示している。なお、ＩＤラベルを商品に貼り付けた場合、剥がされる可能性があるが、包装用フィルム類によって商品をくるんだ場合、包装用フィルム類を剥がすのは困難であるため防犯対策上のメリットがある。
紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤタグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にＲＦＩＤタグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。ＲＦＩＤタグは、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
このように、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類、保健用品類、薬品類等にＲＦＩＤタグを設けることにより、偽造や盗難を防止することができる。また、本発明の半導体装置は薄いため、動物等の生き物に容易に埋め込むことが可能であり、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にＲＦＩＤタグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
以上のように、本実施の形態の半導体装置は物品であればどのようなものにでも設けて使用することができる。
本発明の半導体装置の構成を説明する上面図及び断面図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の構成を説明する上面図及び断面図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の構成を説明する上面図及び断面図。 本発明の半導体装置の作製工程を説明する断面図。 本発明の半導体装置の作製工程を説明する断面図。 本発明の半導体装置の作製工程を説明する断面図。 本発明の半導体装置の作製工程を説明する断面図。 本発明の半導体装置の構成を説明するブロック図。 本発明の半導体装置の利用形態を説明する図。 本発明の半導体装置の利用形態を説明する図。 本発明の半導体装置の利用形態を説明する図。
符号の説明
２２ｂ 不純物領域
２２ｃ 不純物領域
２２ｄ 不純物領域
２２ｅ 不純物領域
３０ 基板
３１ 絶縁層
３２ 第１の半導体層
３２ａ チャネル形成領域
３２ｂ 不純物領域
３２ｃ 不純物領域
３２ｄ 不純物領域
３２ｅ 不純物領域
３３ ゲート絶縁層
３４ 導電層
１２１ 不純物元素
１２５ 不純物元素
２０３ 絶縁層
２０３ａ 絶縁層
２０３ｂ 絶縁層
２０４ 導電層
２０５ 薄膜トランジスタ
５０１ 絶縁層
５０２ 導電層
５０３ 絶縁層
１１０１ 単結晶シリコン基板
１１０２ 酸化窒化珪素膜
１１０３ 脆化層
１１０４ 支持基板
１１０５ 窒化酸化珪素膜
１１０６ 酸化窒化珪素膜
１１０７ 単結晶シリコン層
１１０８ 単結晶シリコン層
１１０９ 酸化窒化珪素膜
１１１１ 単結晶シリコン層
２２０１ 絶縁層
２２０２ 第２の半導体層
２２０３ レジスト
２２０４ 不純物元素
２２０５ 半導体層
２２０６、２２０７ 絶縁層

Claims (12)

  1. 絶縁表面上に第１の半導体層を形成し、
    前記第１の半導体層上に第１の絶縁層を形成し、
    前記第１の絶縁層上に導電層を形成し、
    前記導電層の側面に第２の絶縁層を形成し、
    少なくとも前記第１の半導体層の側面と、前記第２の絶縁層の側面とに接する第２の半導体層を形成し、
    前記第２の半導体層上に部分的にレジストを形成し、
    前記レジストは開口部を有し、
    前記開口部は前記導電層上に自己整合的に形成され、
    前記レジストをマスクとして、前記導電層上の前記第２の半導体層をエッチングし、
    前記第１の半導体層及び前記第２の半導体層に加熱処理を行うことを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記第２の半導体層をエッチングすることによって、前記導電層上に形成された前記第２の半導体層を除去することを特徴とする半導体装置の作製方法。
  3. 絶縁表面上に第１の半導体層を形成し、
    前記第１の半導体層上に第１の絶縁層を形成し、
    前記第１の絶縁層上に第１の導電層を形成し、
    前記第１の導電層の側面に第２の絶縁層を形成し、
    少なくとも前記第１の半導体層の側面と、前記第２の絶縁層の側面とに接する第２の半導体層を形成し、
    前記第２の半導体層上に部分的にレジストを形成し、
    前記レジストは開口部を有し、
    前記開口部は前記第１の導電層上に自己整合的に形成され、
    前記レジストをマスクとして、前記第１の導電層上の前記第２の半導体層をエッチングし、
    前記第１の半導体層及び前記第２の半導体層に加熱処理を行って、凹凸形状を有する半導体層を形成し、
    前記凹凸形状を有する半導体層上に第３の絶縁層を形成し、
    前記第３の絶縁層に、前記凹凸形状を有する半導体層に達するコンタクトホールを形成し、
    前記第３の絶縁層上に、前記コンタクトホールを介して前記凹凸形状を有する半導体層と電気的に接続する第２の導電層を形成することを特徴とする半導体装置の作製方法。
  4. 請求項３において、
    前記第２の半導体層をエッチングすることによって、前記第１の導電層上に形成された前記第２の半導体層を除去することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第２の絶縁層を形成する前に、前記第１の半導体層に不純物元素を添加することを特徴とする半導体装置の作製方法。
  6. 絶縁表面上に第１の半導体層を形成し、
    前記第１の半導体層上に第１の絶縁層を形成し、
    前記第１の絶縁層上に導電層を形成し、
    前記導電層上に第２の絶縁層を形成し、
    前記導電層及び前記第２の絶縁層の側面に第３の絶縁層を形成し、
    前記第１の半導体層、前記第２の絶縁層、及び前記第３の絶縁層上に第２の半導体層を形成し、
    前記第２の半導体層上に部分的にレジストを形成し、
    前記レジストは開口部を有し、
    前記開口部は前記導電層上に自己整合的に形成され、
    前記レジストをマスクとして、前記第２の絶縁層上の前記第２の半導体層をエッチングし、
    前記第１の半導体層及び前記第２の半導体層に加熱処理を行うことを特徴とする半導体装置の作製方法。
  7. 絶縁表面上に第１の半導体層を形成し、
    前記第１の半導体層上に第１の絶縁層を形成し、
    前記第１の絶縁層上に第１の導電層を形成し、
    前記第１の導電層上に第２の絶縁層を形成し、
    前記第１の導電層及び前記第２の絶縁層の側面に第３の絶縁層を形成し、
    前記第１の半導体層、前記第２の絶縁層、及び前記第３の絶縁層上に第２の半導体層を形成し、
    前記第２の半導体層上に部分的にレジストを形成し、
    前記レジストは開口部を有し、
    前記開口部は前記第１の導電層上に自己整合的に形成され、
    前記レジストをマスクとして、前記第２の絶縁層上の前記第２の半導体層をエッチングし、
    前記第１の半導体層及び前記第２の半導体層に加熱処理を行って、凹凸形状を有する半導体層を形成し、
    前記凹凸形状を有する半導体層上に第４の絶縁層を形成し、
    前記第４の絶縁層に、前記凹凸形状を有する半導体層に達するコンタクトホールを形成し、
    前記第４の絶縁層上に、前記コンタクトホールを介して前記凹凸形状を有する半導体層と電気的に接続する第２の導電層を形成することを特徴とする半導体装置の作製方法。
  8. 請求項６又は請求項７において、
    前記第２の半導体層をエッチングすることによって、前記第２の絶縁層上に形成された前記第２の半導体層を除去することを特徴とする半導体装置の作製方法。
  9. 請求項６乃至請求項８のいずれか一項において、
    前記第３の絶縁層を形成する前に、前記第１の半導体層に不純物元素を添加することを特徴とする半導体装置の作製方法。
  10. 請求項１乃至請求項９のいずれか一項において、
    前記加熱処理を行う前に、前記第２の半導体層に不純物元素を添加することを特徴とする半導体装置の作製方法。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記加熱処理は、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法、ランプアニール法、またはラピッドサーマルアニール法を用いて行うことを特徴とする半導体装置の作製方法。
  12. 絶縁表面上に島状の結晶性半導体層を形成し、
    前記結晶性半導体層のチャネル形成領域上に、ゲート絶縁膜を介してゲート電極を形成し、
    前記ゲート電極の側面に接する絶縁層を形成し、
    前記結晶性半導体層の一部に不純物元素を導入して、ソース領域及びドレイン領域を形成し、
    前記ソース領域の上面又は前記ドレイン領域の上面に、前記絶縁層の側面と接する半導体層を形成し、
    前記半導体層に加熱処理を行って、前記ソース領域又は前記ドレイン領域の結晶状態を反映した成長によって前記半導体層が結晶化を行うことを特徴とする半導体装置の作製方法。
JP2008149221A 2007-06-15 2008-06-06 半導体装置及びその作製方法 Expired - Fee Related JP5461788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008149221A JP5461788B2 (ja) 2007-06-15 2008-06-06 半導体装置及びその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007158746 2007-06-15
JP2007158746 2007-06-15
JP2008149221A JP5461788B2 (ja) 2007-06-15 2008-06-06 半導体装置及びその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014005841A Division JP5726341B2 (ja) 2007-06-15 2014-01-16 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009021568A JP2009021568A (ja) 2009-01-29
JP2009021568A5 JP2009021568A5 (ja) 2011-07-21
JP5461788B2 true JP5461788B2 (ja) 2014-04-02

Family

ID=40132728

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008149221A Expired - Fee Related JP5461788B2 (ja) 2007-06-15 2008-06-06 半導体装置及びその作製方法
JP2014005841A Expired - Fee Related JP5726341B2 (ja) 2007-06-15 2014-01-16 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014005841A Expired - Fee Related JP5726341B2 (ja) 2007-06-15 2014-01-16 半導体装置の作製方法

Country Status (3)

Country Link
US (3) US7772054B2 (ja)
JP (2) JP5461788B2 (ja)
KR (1) KR101476624B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749850B2 (en) * 2007-11-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5503895B2 (ja) * 2008-04-25 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP5773379B2 (ja) * 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
TWI600168B (zh) 2016-11-02 2017-09-21 律勝科技股份有限公司 薄膜電晶體的積層體結構
CN107015546A (zh) * 2017-06-07 2017-08-04 天津仁义塑料制品股份有限公司 一种电磁加热餐盒生产加工流水线

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148975A (ja) 1984-08-16 1986-03-10 Seiko Epson Corp 薄膜トランジスタ
JPH02137373A (ja) * 1988-11-18 1990-05-25 Nec Corp 半導体装置の製造方法
US5079180A (en) * 1988-12-22 1992-01-07 Texas Instruments Incorporated Method of fabricating a raised source/drain transistor
US5200351A (en) * 1989-10-23 1993-04-06 Advanced Micro Devices, Inc. Method of fabricating field effect transistors having lightly doped drain regions
JPH0563190A (ja) * 1991-06-24 1993-03-12 Nippon Telegr & Teleph Corp <Ntt> Ｍｉｓ型電界効果トランジスタ及びその製法
JPH05110099A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5250454A (en) * 1992-12-10 1993-10-05 Allied Signal Inc. Method for forming thickened source/drain contact regions for field effect transistors
JPH06291145A (ja) * 1993-04-05 1994-10-18 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法
JPH07307307A (ja) * 1994-05-16 1995-11-21 Citizen Watch Co Ltd 半導体装置の製造方法
JPH0864553A (ja) * 1994-08-23 1996-03-08 Nippon Steel Corp 半導体装置の製造方法
JP3761918B2 (ja) 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JP2006135340A (ja) * 1994-09-13 2006-05-25 Toshiba Corp 半導体装置
JP3474286B2 (ja) * 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH08241999A (ja) * 1995-03-02 1996-09-17 Hitachi Ltd 半導体装置とその製造方法
JP4663047B2 (ja) * 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001111058A (ja) * 1999-10-12 2001-04-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
WO2001050536A1 (fr) 2000-01-07 2001-07-12 Sharp Kabushiki Kaisha Dispositif semi-conducteur, son procede de fabrication et dispositif de traitement de l'information
JP2006114923A (ja) * 2000-01-07 2006-04-27 Sharp Corp 半導体装置、その製造方法、および情報処理装置
US6743666B1 (en) * 2001-04-27 2004-06-01 Advanced Micro Devices, Inc. Selective thickening of the source-drain and gate areas of field effect transistors
US6429084B1 (en) 2001-06-20 2002-08-06 International Business Machines Corporation MOS transistors with raised sources and drains
JP2003110109A (ja) 2001-09-28 2003-04-11 Sharp Corp 半導体装置及びその製造方法並びに携帯電子機器
US7238557B2 (en) 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4193097B2 (ja) 2002-02-18 2008-12-10 日本電気株式会社 半導体装置およびその製造方法
AU2003247513A1 (en) 2002-06-10 2003-12-22 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
US7115488B2 (en) 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
DE10360000B4 (de) 2003-12-19 2009-12-10 Advanced Micro Devices, Inc., Sunnyvale Abstandselement für eine Gateelektrode mit Zugspannung eines Transistorelements und ein Verfahren zur Herstellung
TWI279852B (en) * 2004-03-16 2007-04-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5337380B2 (ja) 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5486781B2 (ja) 2007-07-19 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5503895B2 (ja) 2008-04-25 2014-05-28 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US7772054B2 (en) 2010-08-10
US8969147B2 (en) 2015-03-03
US20120034744A1 (en) 2012-02-09
JP5726341B2 (ja) 2015-05-27
KR20080110519A (ko) 2008-12-18
JP2014099640A (ja) 2014-05-29
US8048729B2 (en) 2011-11-01
US20100279477A1 (en) 2010-11-04
JP2009021568A (ja) 2009-01-29
KR101476624B1 (ko) 2014-12-26
US20080311709A1 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
JP5461788B2 (ja) 半導体装置及びその作製方法
JP5285235B2 (ja) 半導体装置
JP5393057B2 (ja) 半導体装置の作製方法
US9130051B2 (en) Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
KR101342871B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2008166743A (ja) 半導体装置及びその作製方法
JP2009032794A (ja) 半導体装置及びその作製方法
JP5222628B2 (ja) 半導体装置
JP5052033B2 (ja) 半導体装置の作製方法
JP5411456B2 (ja) 半導体装置
JP5100012B2 (ja) 半導体装置及びその作製方法
JP5674856B2 (ja) 半導体装置及び半導体装置の作製方法
JP5089037B2 (ja) 半導体装置の作製方法
JP2008211144A (ja) 半導体装置の作製方法及び半導体装置
JP5063097B2 (ja) 半導体装置およびその作製方法
JP5105915B2 (ja) 半導体装置及びその作製方法
JP5259977B2 (ja) 半導体装置及び半導体装置の作製方法
JP2008235336A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140116

R150 Certificate of patent or registration of utility model

Ref document number: 5461788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees