JP5393057B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5393057B2
JP5393057B2 JP2008145776A JP2008145776A JP5393057B2 JP 5393057 B2 JP5393057 B2 JP 5393057B2 JP 2008145776 A JP2008145776 A JP 2008145776A JP 2008145776 A JP2008145776 A JP 2008145776A JP 5393057 B2 JP5393057 B2 JP 5393057B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor layer
layer
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008145776A
Other languages
English (en)
Other versions
JP2009021565A (ja
JP2009021565A5 (ja
Inventor
悟 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008145776A priority Critical patent/JP5393057B2/ja
Publication of JP2009021565A publication Critical patent/JP2009021565A/ja
Publication of JP2009021565A5 publication Critical patent/JP2009021565A5/ja
Application granted granted Critical
Publication of JP5393057B2 publication Critical patent/JP5393057B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及び半導体装置の作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を示す。
近年、ガラス等の絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴとも記す）を形成し、当該薄膜トランジスタをスイッチング素子として利用する半導体装置の作製が盛んに行われている。当該薄膜トランジスタは、絶縁表面を有する基板上に島状の半導体層を形成し、当該島状の半導体層の一部をトランジスタのチャネル形成領域として利用している。
特開平８−３３５７０２ 特開平３−２２５６７
しかしながら、島状の半導体層を有する薄膜トランジスタは、半導体層の端部に起因して様々な不良が生じる恐れがある。例えば、半導体層を島状に形成した場合、半導体層の端部に段差が生じるため、半導体層の端部においてゲート絶縁膜の被覆性が悪くなりやすい。例えば、島状の半導体層端部において、ゲート絶縁膜が局所的に薄くなる場合がある。島状の半導体層の端部においてゲート絶縁膜の被覆が十分に行えない場合、ゲート電極として機能する導電層と半導体層との短絡や、リーク電流が生じる恐れがある。特に近年では、薄膜トランジスタの低消費電力化や動作速度を向上させるため、ゲート絶縁膜の薄膜化が望まれており、ゲート絶縁膜を薄く設けた際には半導体層の端部の被覆不良がより顕著な問題となる。
また、島状の半導体層の端部、特にゲート電極として機能する導電層及び半導体層が重畳する領域では、端部（角部）で電界が集中しやすくなる。電界が集中すると、ゲート電極として機能する導電層と半導体層との間に形成されたゲート絶縁膜の絶縁破壊等により、リーク電流が発生する問題がある。その他、ゲート絶縁膜の被覆不良は、素子やゲート絶縁膜の静電放電（ＥＳＤ；Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）等にもつながり、半導体装置の製造において、歩留まりが低下する要因ともなっている。
上記のような半導体層の端部に起因する問題が生じると、薄膜トランジスタの動作特性が劣化し、信頼性も低下してしまう。また、半導体装置の製造において、歩留まりも低下してしまう。本発明はこのような問題を鑑みてなされたものであり、信頼性の向上した新規な構造の半導体装置及びその作製方法を提供することを課題とする。
本発明の作製方法の一は、絶縁表面を有する基板上に、島状の半導体層を形成し、第１の変質処理を行い、前記島状の半導体層の表面に第１の絶縁膜を形成し、前記第１の絶縁膜を除去し、前記第１の絶縁膜が除去された前記島状の半導体層に第２の変質処理を行い、該島状の半導体層の表面に第２の絶縁膜を形成し、前記第２の絶縁膜上に導電層を形成し、前記第１の変質処理と前記第２の変質処理により、前記島状の半導体層の上端部を丸めることを特徴とする。
本発明の作製方法の一は、絶縁表面を有する基板上に、島状の半導体層を形成し、第１の変質処理を行い、前記島状の半導体層の表面に第１の絶縁膜を形成し、前記第１の絶縁膜を除去し、前記第１の絶縁膜が除去された前記島状の半導体層に第２の変質処理を行い、該島状の半導体層の表面に第２の絶縁膜を形成し、前記第２の絶縁膜上に導電層を形成し、前記第１の変質処理と前記第２の変質処理により、前記島状の半導体層の上端部及び下端部を丸めることを特徴とする。
本発明の作製方法の一は、絶縁表面を有する基板上に、島状の半導体層を形成し、第１の変質処理を行い、前記島状の半導体層の表面に第１の絶縁膜を形成し、前記第１の絶縁膜を除去し、前記第１の絶縁膜が除去された前記島状の半導体層に第２の変質処理を行い、該島状の半導体層の表面に第２の絶縁膜を形成し、前記第２の絶縁膜を除去し、前記第２の絶縁膜が除去された前記島状の半導体層に第３の変質処理を行い、該島状の半導体層の表面に第３の絶縁膜を形成し、前記第３の絶縁膜上に導電層を形成し、前記第１の変質処理、前記第２の変質処理及び前記第３の変質処理により、前記島状の半導体層の上端部及び下端部を丸めることを特徴とする。
なお、本明細書において、変質処理とは、基板、半導体層、絶縁膜、導電層に対して行う酸化処理、窒化処理、酸化窒化処理、表面改質処理等のことである。
本発明の作製方法の一において、第１の変質処理、第２の変質処理及び第３の変質処理は、プラズマ処理により行うことを特徴とする。なお、本明細書において、プラズマ処理とは、基板、半導体層、絶縁膜、導電層に対するプラズマを用いた酸化処理、窒化処理、酸化窒化処理、表面改質処理を範疇に含んでいる。
本発明の作製方法の一において、島状の半導体層は、１０ｎｍ乃至３０ｎｍの膜厚であることを特徴とする。
本発明の作製方法の一において、絶縁膜は、１ｎｍ乃至１０ｎｍの膜厚であることを特徴とする。
また、本発明の構成の一は、絶縁表面を有する基板と、基板上に設けられた半導体層と、半導体層を覆うように形成された絶縁膜と、絶縁膜を介して半導体層上に設けられた導電層とを有し、半導体層の断面は、上端部が丸形形状を有することを特徴とする。
本発明の構成の一は、絶縁表面を有する基板と、基板上に設けられた半導体層と、半導体層を覆うように形成された絶縁膜と、絶縁膜を介して半導体層上に設けられた導電層とを有し、半導体層の断面は、上端部及び下端部が丸形形状を有することを特徴とする。
なお、本明細書において、端部とは島状に形成された半導体層の縁部分（エッジ部分）を示す。
本発明の構成の一において、半導体層は、１０ｎｍ乃至３０ｎｍの膜厚であることを特徴とする。
本発明の構成の一において、絶縁膜は、１ｎｍ乃至１０ｎｍの膜厚であることを特徴とする。
本発明の構成の一において、半導体層の膜厚をｔ（ｔ＞０）、半導体層の断面の端部の曲率半径をｒ（ｒ＞０）とすると、ｔとｒの関係が（ｔ／２）≦ｒ≦２ｔの条件式を満たすことを特徴とする。
本発明の構成の一において、半導体層の膜厚をｔ（ｔ＞０）、半導体層の断面の端部の曲率半径をｒ（ｒ＞０）とすると、ｔとｒの関係が（ｔ／４）≦ｒ≦ｔの条件式を満たすことを特徴とする。
本発明の構成の一において、絶縁膜は、半導体層の材料を含むことを特徴とする。
本発明を適用することで、半導体層を薄膜化することができる。また、半導体層の端部が丸みをもつことにより、半導体層の端部に起因する不良を低減させることができる。よって、半導体層の端部の特性により半導体装置に及ぼす影響を低減することができ、信頼性の向上した半導体装置を提供することができる。また、半導体装置の製造において、歩留まりを向上させることが可能になる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
図１は、本発明に係る半導体装置の主要な構成を説明するための上面図及び断面図である。図１は、特に薄膜トランジスタの構成を示しており、図１（Ａ）は上面図、図１（Ｂ）は図１（Ａ）における破線Ｏ−Ｐ間の断面図、図１（Ｃ）は図１（Ａ）における破線Ｑ−Ｒ間の断面図を示している。なお、図１（Ａ）は、一部薄膜等を省略している。
図１に示す薄膜トランジスタ１１３は、基板１０１上に絶縁膜１０２ａ、絶縁膜１０２ｂを介して島状に設けられた半導体層１０３と、当該半導体層１０３上に形成された絶縁膜１０４、絶縁膜１０５と、該絶縁膜１０４、絶縁膜１０５を介して設けられたゲート電極として機能する導電層１０６と、該導電層１０６上に絶縁膜１０７、絶縁膜１０８を介して設けられたソース電極又はドレイン電極を形成する導電層１１０ａ、１１０ｂとを有している。
図１（Ｂ）、（Ｃ）に示すように、半導体層１０３の断面の上端部は丸みをもつように形成されている。また、半導体層１０３上に設けられた絶縁膜１０４、１０５の上端部も丸みをもつように形成されている。半導体層１０３の断面上端部に丸みをもたせることにより、半導体層１０３の上端部における絶縁膜１０４、１０５の被覆性を良好にすることができる。よって、半導体層１０３の端部における絶縁膜１０４、１０５の被覆不良に起因した不良、例えば、半導体層とゲート絶縁膜の短絡、リーク電流の発生、静電破壊等を防止することができる。
基板１０１としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁膜が形成された金属基板等を用いることができる。
基板１０１上には半導体層１０３が形成されている。基板１０１と半導体層１０３の間には、下地絶縁膜として機能する絶縁膜１０２ａ、絶縁膜１０２ｂを設けてもよい。絶縁膜１０２ａ、１０２ｂは、基板１０１からアルカリ金属などの不純物が拡散して、半導体層１０３が汚染されることを防ぐものであり、ブロッキング層として適宜設ければよい。また、基板１０１表面に凹凸がある場合、下地絶縁膜は平坦化する膜として設けることもできる。
絶縁膜１０２ａ、絶縁膜１０２ｂは、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等を用いて形成する。また、本実施の形態では、下地絶縁膜を絶縁膜１０２ａ、１０２ｂの２層の積層構造としたが、単層構造でも３層以上の積層構造でもよい。例えば、本実施の形態に示すように２層の積層構造とする場合、１層目に窒化酸化シリコン層、２層目に酸化窒化シリコン層を形成することができる。また、１層目に窒化シリコン層を形成し、２層目に酸化シリコン層を形成してもよい。
半導体層１０３は島状に形成されている。半導体層１０３は、非結晶半導体、結晶性半導体、多結晶半導体、微結晶半導体等様々な半導体を用いることができる。具体的には、シリコン、ゲルマニウム、シリコンゲルマニウム等の種々の半導体材料を用いて形成することができる。半導体層１０３の膜厚は、１０ｎｍ乃至１５０ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍ、より好ましくは１０ｎｍ乃至３０ｎｍの範囲で形成する。
半導体層１０３を５０ｎｍ以下程度の薄膜で形成することにより、ＴＦＴをより小型化することができる。また、ＴＦＴのしきい値電圧を小さくするためにチャネル形成領域への不純物元素のドープ量を増加させた場合でも、半導体層１０３を薄膜で形成することにより完全空乏型のＴＦＴを作製しやすくなるため、Ｓ値が小さく、しきい値電圧の小さなＴＦＴを作製することができる。
半導体層１０３は、チャネル形成領域１１１と、ソース領域又はドレイン領域として機能する不純物領域１１２ａ、１１２ｂとを有する。不純物領域１１２ａ、１１２ｂには、一導電型を付与する不純物元素が添加されている。また、チャネル形成領域１１１に、トランジスタの閾値電圧を制御するための一導電型を付与する不純物元素が添加されていてもよい。チャネル形成領域１１１は、絶縁膜１０４、絶縁膜１０５を介して導電層１０６と略一致する領域に形成されており、不純物領域１１２ａ、１１２ｂの間に位置するものである。
また、半導体層１０３に、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する低濃度不純物領域を形成してもよい。低濃度不純物領域は、チャネル形成領域１１１と、ソース領域又はドレイン領域として機能する不純物領域１１２ａ、１１２ｂとの間に形成することができる。また、低濃度不純物領域は、ソース領域又はドレイン領域として機能する不純物領域１１２ａ、１１２ｂと比較して、不純物濃度が低いものとする。
絶縁膜１０４は、半導体層１０３に接して形成されており、絶縁膜１０４上に絶縁膜１０５が形成されている。また、絶縁膜１０４及び絶縁膜１０５上に、導電層１０６が形成されている。絶縁膜１０４及び絶縁膜１０５は、薄膜トランジスタ１１３のゲート絶縁膜として機能する。すなわち、本発明に係るゲート絶縁膜は、単層構造で形成することもできるし、２層以上の積層構造で形成することもできる。なお、複数の絶縁膜の境界は明確なものでなくともよい。
上述したように、半導体層１０３を島状に形成した場合は、半導体層１０３の端部に起因する様々な不良が生じやすい。例えば、ゲート電極と重畳する半導体層１０３の端部、さらにはゲート電極と重畳する半導体層１０３に形成されたチャネル形成領域１１１端部（チャネル形成領域１１１と、ソース領域又はドレイン領域として機能する不純物領域１１２ａ、１１２ｂとの境界付近）は不良が生じやすく、静電破壊等の影響を受けやすい。
この要因としては、チャネル形成領域１１１の端部及びゲート電極の両者が重畳する領域において、チャネル形成領域１１１の端部（半導体層の端部）の側面と接するゲート絶縁膜を介して寄生チャネルを形成しやすいこと、チャネル形成領域１１１の端部の中央付近と比較してチャネル形成領域１１１の端部のソース領域又はドレイン領域として機能する不純物領域１１２ａ、１１２ｂとの境界付近の領域に高い電圧が加わること、上層に形成されるゲート電極（導電層）を加工する際にエッチング等の影響を受けること、半導体層１０３の端部においてゲート絶縁膜が局所的に薄くなること等が挙げられる。
したがって、半導体層１０３の端部に丸みをもたせることにより、半導体層１０３の端部におけるゲート絶縁膜として機能する絶縁膜１０４、１０５の被覆性を良好にすることによって、半導体層１０３の端部における絶縁膜１０４、１０５の被覆不良に起因した不良、例えば、半導体層とゲート電極との短絡、リーク電流の発生、静電破壊等を防止することができる。
本明細書において、半導体層の「端部」とは、島状に形成された半導体層の縁部分（エッジ部分）を示す。
島状の半導体層１０３の膜厚をｔ（ｔ＞０）とし、島状の半導体層１０３の端部の曲率半径をｒ（ｒ＞０）とすると、ｔとｒの関係が（ｔ／２）≦ｒ≦２ｔの条件式を満たしている。また、端部の曲率半径をｒとするとき、曲率中心位置１２０は基板側に存在する。
絶縁膜１０４、絶縁膜１０５は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、フッ素含有酸化シリコン（ＳｉＯＦ）、炭素含有酸化シリコン（ＳｉＯＣ）、ダイヤモンドライクカーボン（ＤＬＣ）、ポーラスシリカ等の材料を用いて形成することができる。
絶縁膜１０４、絶縁膜１０５を介して半導体層１０３上にゲート電極として機能する導電層１０６が形成されている。導電層１０６は、タンタル、タングステン、チタン、モリブデン、クロム、アルミニウム、銅、又はニオブ等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成することができる。化合物材料としては、窒素化合物、酸素化合物、炭素化合物、ハロゲン化合物などを用いることができ、具体的には窒化タングステン、窒化チタン、窒化アルミニウム等が挙げられる。導電層１０６は、これらの材料のうち１つ又は複数を用いて、単層構造、又は積層構造で形成する。また、導電層１０６は、リン等の一導電型を付与する不純物元素を添加した多結晶シリコン等を用いて形成してもよい。
層間絶縁膜として機能する絶縁膜１０７、絶縁膜１０８が、導電層１０６を覆うように形成されている。本実施の形態では、層間絶縁膜は、絶縁膜１０７と絶縁膜１０８との積層構造で形成されている。絶縁膜１０７及び絶縁膜１０８は、窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜、又は他の珪素を含む絶縁膜を用いて形成することができる。また、層間絶縁膜は、単層構造で形成することもできるし、３層以上の積層構造で形成することができる。
また、絶縁膜１０４、１０５、１０７、１０８には、半導体層１０３に達するコンタクトホール１０９ａ、１０９ｂ（開口部）が形成されている。さらに、コンタクトホール１０９ａ、１０９ｂを覆うように、導電層１１０ａ、１１０ｂが形成されている。導電層１１０ａ、１１０ｂは、ソース電極又はドレイン電極として機能し、ソース領域又はドレイン領域の一部とそれぞれ電気的に接続されている。導電層１１０ａ、１１０ｂは、銀、金、銅、ニッケル、プラチナ、鉛、イリジウム、ロジウム、タングステン、アルミニウム、タンタル、モリブデン、カドミウム、亜鉛、鉄、チタン、ジルコニウム、バリウム等の金属、及びＳｉ、Ｇｅ又はその合金もしくはその窒化物を用いて形成する。また、これらの積層構造としてもよい。
本実施の形態に係る半導体装置は、半導体層を５０ｎｍ以下程度の薄膜で形成することにより、半導体装置をより小型化することができる。また、半導体層の端部に丸みをもたせることにより、半導体層の端部に起因する不良を低減させることができる。よって、信頼性の高い半導体装置を作製することができる。また、半導体装置を歩留まり良く製造することも可能である。
次に、図１で示した半導体装置の作製方法の一例に関して、図２、図３を用いて具体的に説明する。
まず、基板１０１上に下地絶縁膜として機能する絶縁膜１０２ａ、１０２ｂを形成し、該絶縁膜１０２ａ、１０２ｂ上に島状の半導体層１０３を形成する（図２（Ａ）参照）。基板１０１は、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁膜が形成された金属基板等を用いることができる。
絶縁膜１０２ａ、１０２ｂは、ＣＶＤ法、スパッタリング法、原子層堆積法（ＡＬＤ法、Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の材料を用いて形成する。絶縁膜１０２ａ、１０２ｂは、基板１０１から半導体層１０３へアルカリ金属等が拡散し、半導体層１０３が汚染されることを防ぐブロッキング層として機能する。また、基板１０１の表面に凹凸がある場合、絶縁膜１０２ａ、１０２ｂは基板表面を平坦化させる膜として機能する。なお、絶縁膜１０２ａ、１０２ｂは、基板１０１からの不純物拡散や基板表面の凹凸が問題とならなければ、形成しなくともよい。また、本実施の形態では、下地絶縁膜を２層の積層構造としているが、単層構造としてもよいし、３層以上の積層構造としてもよい。
半導体層１０３は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体（以下「アモルファス半導体：ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。例えば、島状の半導体層１０３は、気相成長法やスパッタリング法によって、基板１０１全面に形成した半導体層を結晶化した後、選択的にエッチングすることによって形成することができる。
半導体層１０３を形成する材料としてはシリコンを主成分とする材料を用いることが好ましく、具体的には、シリコン、シリコンゲルマニウム等を用いて形成することができる。また、ゲルマニウムを用いて形成してもよい。
半導体層の結晶化方法としては、レーザ結晶化法、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる結晶化法又はこれらの方法を組み合わせた方法等により行うことができる。
レーザ結晶化法を適用する場合は、連続発振型レーザ（以下、ＣＷレーザともいう）やパルス発振型のレーザ（以下、パルスレーザともいう）から得られるレーザビームを用いることができる。ここで用いることができるレーザの例としては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、銅蒸気レーザ若しくは金蒸気レーザ等の気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種又は複数種添加されているものを媒質とするレーザ、ガラスレーザ、アレキサンドライトレーザ、ルビーレーザ若しくはＴｉ：サファイアレーザなどの固体レーザ等が挙げられる。固体レーザの場合は、発振されるレーザビームの基本波から第４高調波までを適宜選択して照射することができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。Ｎｄ：ＹＶＯ４レーザをＣＷレーザとして用いる場合は、レーザのパワー密度は０．０１ＭＷ／ｃｍ２〜１００ＭＷ／ｃｍ２程度（好ましくは０．１ＭＷ／ｃｍ２〜１０ＭＷ／ｃｍ２）必要である。そして、走査速度を１０ｃｍ／ｓｅｃ〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、第２高調波はエネルギー効率の点で、更に高次の高調波より優れているためで、ここでは第２高調波（５３２ｎｍ）を用いることが好ましい。
ＣＷレーザを用いてレーザ結晶化を行う場合は、連続的に半導体層にエネルギーを与えることができるため、一旦半導体層を溶融状態にすると、溶融状態を継続させることができる。よって、ＣＷレーザを走査することによって半導体層の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成できるため好ましい。また、このとき固体レーザを用いると、気体レーザ等と比較して出力の安定性が高く、安定した処理が見込まれるため好ましい。なお、ＣＷレーザに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いると、同様の効果が得られる。繰り返し周波数が高いパルスレーザを用いると半導体層が溶融してから固化するまでの時間よりもレーザのパルス発振の間隔が短ければ常に半導体層を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体層を形成することができる。また、レーザビームをＴＥＭ００（シングル横モード）で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。
半導体層１０３は、基板全面に形成した半導体層を選択的にレジストからなるマスクで覆い、当該レジストからなるマスクに覆われていない半導体層をエッチングすることによって、島状に形成することができる。半導体層をエッチングする方法は、ドライエッチング法やウェットエッチング法を用いることができる。ドライエッチングを行う場合、エッチングガスは下地絶縁膜に対してエッチング選択比が十分高いものを用いる。つまり、ここでは絶縁膜１０２ａ、１０２ｂに対するエッチングレートが低く、半導体層１０３に対するエッチングレートが高いものを用いればよい。エッチングガスとしては、例えば、Ｃｌ２、ＢＣｌ３、若しくはＳｉＣｌ４等の塩素系ガス、ＣＦ４、ＮＦ３、若しくはＳＦ６等のフッ素系ガス、又はＨＢｒガスなどの臭素系ガスを用いることができる。また、Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガスを適宜加えてもよい。また、フッ素系ガスにＯ２ガスを適宜加えてもよい。所望の形状に加工後、マスクは除去する。
なお、島状の半導体層１０３は、端部の断面が垂直に近いテーパ形状となるように形成してもよいし、緩やかなテーパ形状となるように形成してもよい。例えばテーパ角４５°以上９５°未満、好ましくは６０°以上９５°未満となるような形状としても良いし、テーパ角が４５°未満の緩やかな形状としてもよい。半導体層１０３の端部の形状は、エッチング条件を変化させることにより、適宜選択することができる。
なお、半導体層１０３は種々の結晶化法を用いる薄膜プロセスに変えて、絶縁表面に単結晶半導体層を設けたＳＯＩ基板を用いてもよい。この場合、絶縁表面に設けられた単結晶半導体を用いて、半導体層１０３を形成することができる。
次に、図２（Ｂ）に示すように、半導体層１０３に変質処理を行うことにより半導体層１０３表面に絶縁膜１１５を形成する。ここで、変質処理とは、基板、半導体層、絶縁膜、導電層に対する酸化処理、窒化処理、酸化窒化処理、表面改質処理等を示す。半導体層１０３の絶縁膜１１５を形成したい領域に所望の処理をすればよい。具体的には、半導体層１０３の表面を熱酸化処理、オゾン水等の酸化力の強い溶液での処理、プラズマ処理等を行い、半導体層１０３の表面にに当該半導体層１０３の酸化物を形成する。これは、上記半導体層１０３の窒化物、酸化窒化物、及び窒化酸化物を形成する場合も同様である。絶縁膜１１５を形成することにより、半導体層１０３を薄膜化することができる。なお、半導体層１０３にプラズマ処理を行うことにより、絶縁膜１１５の膜厚の制御が容易になる。
次に、図２（Ｃ）に示すように、絶縁膜１１５をエッチングにより除去する。絶縁膜１１５を除去する方法は、ドライエッチングやウェットエッチングを用いることができる。例えば、ドライエッチングを行う場合、エッチングガスとしては、Ｃｌ２、ＢＣｌ３、若しくはＳｉＣｌ４等の塩素系ガス、ＣＦ４、ＮＦ３、ＳＦ６等のフッ素系ガス、ＣＨＦ３、Ｃ５Ｆ８、Ｃ４Ｆ８等のフルオロカーボンガス、又はＨＢｒガスを用いることができる。さらに、Ｈｅ、Ａｒ、Ｘｅ等の不活性ガスを適宜加えてもよい。また、フッ素系ガスにＯ２ガスやＨ２ガスを加えてもよい。本実施の形態では、Ｃ４Ｆ８とＨｅの混合ガスを用いてドライエッチングをする。半導体層１０３に変質処理を行うことにより半導体層１０３表面に絶縁膜を形成し、該絶縁膜１１５を除去することにより半導体層１０３を薄膜化することができる。エッチング後、半導体層１０３は、薄膜化され、半導体層１０３の端部は丸みをもつ形状となる。
次に、図２（Ｄ）に示すように、絶縁膜１１５が除去された半導体層１０３にさらに変質処理を行い半導体層１０３表面に絶縁膜１０４を形成する。半導体層１０３に変質処理を行い、絶縁膜１０４を形成する方法は、絶縁膜１１５を形成した場合と同様である。半導体層１０３に変質処理を行い、絶縁膜１０４を形成することにより、半導体層１０３を更に薄膜化することができ、半導体層１０３の端部に更に丸みをもたせることができる。
なお、島状の半導体層１０３の膜厚をｔ（ｔ＞０）とし、島状の半導体層１０３の断面の端部の曲率半径をｒ（ｒ＞０）とすると、ｔとｒの関係が（ｔ／２）≦ｒ≦２ｔの条件式を満たしている。また、端部の曲率半径をｒとするとき、曲率中心位置１２０は基板側に存在する。
半導体層１０３を薄膜化した後の半導体層１０３の膜厚は、０．５ｎｍ乃至２００ｎｍ、好ましくは１ｎｍ乃至５０ｎｍ、より好ましくは１ｎｍ乃至１０ｎｍの範囲で形成する。
次に、図２（Ｅ）に示すように、絶縁膜１０２ｂ及び絶縁膜１０４上に絶縁膜１０５を形成する。絶縁膜１０５は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム等の材料を用いて形成する。絶縁膜１０５の膜厚は、１ｎｍ乃至５０ｎｍ、好ましくは１ｎｍ乃至２０ｎｍ、より好ましくは、１ｎｍ乃至１０ｎｍの範囲で形成する。
以上のようにして形成される絶縁膜１０４及び絶縁膜１０５は、ゲート絶縁膜として用いることができる。なお、絶縁膜１０４は単層でゲート絶縁膜として用いることもできるし、絶縁膜１０４を除去した後に絶縁膜１０５を形成することにより絶縁膜１０５を単層でゲート絶縁膜として用いることもできる。本実施の形態では、絶縁膜１０４及び絶縁膜１０５の積層構造とする。半導体層１０３に変質処理を行い、半導体層１０３表面に絶縁膜１０４を形成することで、ゲート絶縁膜として機能する絶縁膜１０４の被覆性を良好にすることができる。また、半導体層を島状に加工する際のエッチングや様々な工程に付随するフッ酸（ＨＦ）等を用いた洗浄工程の影響により、半導体層の下端部及びその付近の絶縁膜（下地絶縁膜）が除去される場合でも、半導体層を十分に被覆することができる。よって、半導体層の端部におけるゲート絶縁膜の被覆不良に起因した半導体層とゲート絶縁膜の短絡、リーク電流の発生、静電破壊等を防止することができる。
次に、図３（Ａ）に示すように、絶縁膜１０４及び絶縁膜１０５を介して半導体層１０３上にゲート電極として機能する導電層１０６を形成する。ゲート電極として機能する導電層１０６は、ＣＶＤ法やスパッタリング法により、導電材料を用いて基板全体に導電層を形成した後、当該導電層を選択的にエッチングして、所望の形状に加工して形成する。導電材料としては、タンタル、タングステン、チタン、モリブデン、クロム、アルミニウム、銅、又はニオブ等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いることができる。導電層１０６は、これらの導電材料を用いて、単層構造又は積層構造で形成する。ゲート電極として機能する導電層１０６は、膜厚５０ｎｍ乃至１０００ｎｍ、好ましくは、１００ｎｍ乃至８００ｎｍ、より好ましくは２００ｎｍ乃至５００ｎｍの範囲で形成する。
本実施の形態では、ゲート電極として機能する導電層１０６として、膜厚３０ｎｍの窒化タンタル層、膜厚３７０ｎｍのタングステン層の積層構造で形成する。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、導電層１０６を所望のテーパ形状を有するようにエッチングすることができる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いてタングステン層のエッチングを行い、ＳＦ６、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて窒化タンタル層をＩＣＰエッチングする。各層の導電層の幅は概略一致するようにしてもよいし、導電層の側面をテーパ形状にしてもよい。また、本発明で用いるドライエッチング装置は、ＩＣＰエッチング装置に限らず、平行平板型エッチング装置、マイクロ波エッチング装置、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング装置を用いてもよい。なお、上層の導電層（タングステン層）と比較して下層の導電層（窒化タンタル層）の幅が大きくなるように形成してもよい。また、ゲート電極の側面に接してサイドウォールを形成してもよい。
次いで、図３（Ｂ）に示すように、導電層１０６をマスクとして、一導電型を付与する不純物元素を添加し、ソース領域又はドレイン領域として機能する一導電型を有する不純物領域１１２ａ、１１２ｂを形成する。また、半導体層１０３にチャネル形成領域１１１が形成される。一導電型を付与する不純物元素は、ｎ型を付与する不純物元素（例えばリンやヒ素等）であっても、ｐ型を付与する不純物元素（例えば、ボロンやアルミニウムやガリウム等）であってもよい。本実施の形態では、一導電型を付与する不純物元素としてｎ型を付与する不純物元素であるリンを用いる。ここでは、ソース領域又はドレイン領域として機能する一導電型を有する不純物領域に、一導電型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。
また、不純物領域１１２ａ、１１２ｂには、ソース領域及びドレイン領域に加えて、ＬＤＤ領域が含まれていてもよい。また、ＬＤＤ領域は、ゲート電極とオーバーラップするように形成されてもよい。
また、チャネル形成領域１１１に、トランジスタの閾値電圧を制御するための一導電型を付与する不純物元素を添加してもよい。チャネル形成領域１１１に所定の濃度の不純物元素を添加することで、強制的にトランジスタの閾値電圧をシフトさせ、所望の閾値電圧とすることが可能である。一導電型を付与する不純物元素としては、ボロン、アルミニウム、ガリウム等のｐ型を付与する元素、リン、ヒ素等のｎ型を付与する元素を用いることができる。本実施の形態の場合は、ｐ型を付与する元素を用いることができ、例えば、ボロンを約１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加することができる。なお、チャネル形成領域１１１に対する不純物元素の添加は、導電層１０６を形成する前に行えばよい。
なお、半導体層１０３に一導電型を付与する不純物元素を添加した後、熱処理を行って添加した不純物元素を活性化することが好ましい。熱処理は、レーザビームの照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至６５０℃の温度範囲で行うとよい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃、４時間の加熱を行うことにより、活性化を行うことができる。
次に、基板１０１上に設けられた絶縁膜や導電層を覆うように層間絶縁膜を形成する。本実施の形態では、層間絶縁膜は、絶縁膜１０７と、絶縁膜１０８の積層構造とする（図３（Ｂ））。絶縁膜１０７と絶縁膜１０８は、ＣＶＤ法、スパッタリング法、ＡＬＤ法、塗布法、又はそれらの組み合わせ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む絶縁材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料、又はシロキサン樹脂等のシロキサン材料を用いて形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコンと酸素の結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、少なくともフルオロ基を用いてもよい。また、絶縁膜１０７は、ＣＶＤ法やスパッタリング法、ＡＬＤ法等を用いて絶縁膜を形成した後、当該絶縁膜に酸素雰囲気下又は窒素雰囲気下で高密度プラズマ処理を行って形成してもよい。なお、ここでは、ゲート電極の上層に２層の積層構造の絶縁膜１０７、絶縁膜１０８を形成しているが、層間絶縁膜は単層構造としてもよいし、３層以上の積層構造としてもよい。層間絶縁膜を積層構造にする場合、下層の絶縁膜（ゲート電極と接する側）は無機絶縁材料を用いて形成するのが好ましい。本実施の形態では、絶縁膜１０７をＣＶＤ法により、窒化シリコンを用いて形成し、絶縁膜１０７上に、シロキサンを塗布して絶縁膜１０８を形成する。
次に、レジストからなるマスクを用いて絶縁膜１０４、絶縁膜１０５、絶縁膜１０７、絶縁膜１０８に半導体層１０３に達するコンタクトホール（開口部）を形成する。コンタクトホールを形成するためのエッチングは、絶縁膜に用いられている材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜１０４、絶縁膜１０５、絶縁膜１０７、絶縁膜１０８を除去し、ソース領域又はドレイン領域に達するコンタクトホールを形成することができる。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチングガスとしては、ＣＨＦ３、Ｃ５Ｆ８、Ｃ４Ｆ８等を代表とするフルオロカーボンガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４若しくは、ＣＣｌ４等を代表とする塩素系ガス、ＣＦ４、ＳＦ６若しくはＮＦ３等を代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種又は複数種の元素を用いることができる。本実施の形態では、絶縁膜１０７、絶縁膜１０８は、ＣＦ４、Ｏ２、Ｈｅを用いてエッチングし、さらに絶縁膜１０４、絶縁膜１０５は、Ｃ４Ｆ８、Ｈｅを用いてＩＣＰエッチングをすることにより、コンタクトホールを形成する。
次に、図３（Ｃ）に示すように、コンタクトホールを覆うように導電層を形成し、導電層をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極又はドレイン電極として機能する導電層１１０ａ、１１０ｂを形成する。導電層１１０ａ、１１０ｂは、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電層を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層１１０ａ、１１０ｂを形成することができる。さらには、リフロー法、ダマシン法を用いてもよい。
ソース電極又はドレイン電極として機能する導電層１１０ａ、１１０ｂは、ＣＶＤ法やスパッタリング法により、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、又はネオジムから選ばれる金属元素、又は当該金属元素を含む合金材料若しくは、化合物材料を用いて、単層構造又は２層以上の積層構造で形成する。アルミニウムを含む合金材料としては、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料が上げられる。導電層１１０ａ、１１０ｂは、例えば、バリア層とアルミニウムシリコン層とバリア層の積層構造、バリア層とアルミニウムシリコン層と窒化チタン層とバリア層の積層構造を採用することができる。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層１１０ａ、１１０ｂを形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンの半導体層への拡散やヒロックの発生を防止することができる。
本実施の形態では、導電層１１０ａ、１１０ｂは、膜厚６０ｎｍのチタン層、膜厚４０ｎｍの窒化チタン層、膜厚３００ｎｍのアルミニウム層、膜厚１００ｎｍのチタン層の積層構造で形成した後、Ｃｌ２、ＢＣｌ３を用いてＩＣＰエッチングして、ソース電極又はドレイン電極を形成する。
以上により、本発明を適用した薄膜トランジスタ１１３を形成することができる。なお、本実施の形態で示したトランジスタの構造は一例であり、図示した構造に限定されるものではない。
本発明を適用して作製した半導体装置は、半導体層を薄膜化し、該薄膜化した領域にチャネル形成領域を形成している。よって、サブスレッショルド値を小さくし、トランジスタの閾値電圧を下げることも可能になるため、半導体装置の動作特性を向上させることができる。また、半導体層の薄膜化処理に伴い、半導体層の端部に丸みをもたせることにより、該半導体層上に形成された絶縁膜の被覆性を向上させることができる。これにより、半導体層の端部に起因する不良を低減させることができるため、信頼性の高い半導体装置を作製することができる。したがって、半導体装置の高性能化が可能となる。
（実施の形態２）
本実施の形態では、半導体層に変質処理を行い、絶縁膜を形成する際に、プラズマ処理により半導体層表面に絶縁膜を形成し、半導体装置を作製する例について、図４〜図６を用いて説明する。なお、上記実施の形態１と重複する構成は、簡略化及び一部省略して説明する。
基板１０１上に絶縁膜１０２ａ、１０２ｂを介して島状の半導体層１０３を形成するまでは、上記実施の形態１の基板１０１、絶縁膜１０２ａ、１０２ｂ、半導体層１０３等の説明に準じるため省略する（図５（Ａ））。
次に、図５（Ｂ）に示すように、半導体層１０３に変質処理を行い、半導体層１０３表面に絶縁膜１１５を形成する。絶縁膜１１５は、半導体層１０３に対し、図４（Ａ）、及び図４（Ｂ）に示す高密度プラズマ処理装置を用いてプラズマ処理を行うことにより形成される。図４（Ａ）及び図４（Ｂ）は、高密度プラズマ処理装置の一例を示しており、これらに図示される構造に限定されない。
本実施の形態で用いる高密度プラズマ処理装置について以下に説明する。高密度プラズマ処理装置は、図４（Ａ）に示すように、少なくとも第１のプラズマ処理室２０１、第２のプラズマ処理室２０２、ロードロック室２０３、及び共通室２０４を備えている。第１のプラズマ処理室２０１ではプラズマ処理による酸化を行い、第２のプラズマ処理室２０２ではプラズマ処理による窒化を行う。図４（Ａ）の各チャンバーはそれぞれ真空排気されるようになっており、プラズマ処理による酸化及びプラズマ処理による窒化を、大気に晒すことなく連続的に行うことができる。高密度プラズマ処理装置は、図４（Ａ）に示す以外に、さらにＣＶＤ用のチャンバー、スパッタ用のチャンバー、熱アニール用のチャンバーの少なくとも１つを備えてもよく、これらのチャンバーによって成膜とプラズマ処理、プラズマ処理と熱アニールを、大気に晒すことなく連続的に行うことができる。第１のプラズマ処理室２０１及び第２のプラズマ処理室２０２の周囲には、磁石、コイルなどの磁場を発生させる手段を設けないため、装置の簡略化が可能である。
共通室２０４にはロボットアーム２０５が設置されている。ロードロック室２０３には、図５（Ａ）で示した基板１０１が複数収納されるカセット２０６が設置されている。カセット２０６に収納された基板１０１の１枚を、ロボットアーム２０５により、共通室２０４を経由して第１のプラズマ処理室２０１又は第２のプラズマ処理室２０２に搬送することができる。また、ロボットアーム２０５により、第１のプラズマ処理室２０１から共通室２０４を経由して第２のプラズマ処理室２０２に基板１０１を搬送し、逆に第２のプラズマ処理室２０２から共通室２０４を経由して第１のプラズマ処理室２０１に基板１０１を搬送することもできる。
図４（Ｂ）は、第１のプラズマ処理室２０１及び第２のプラズマ処理室２０２に共通する構成を示す。第１のプラズマ処理室２０１、第２のプラズマ処理室２０２は、所定の圧力まで減圧可能な真空ポンプ（図示せず）が接続され、排気口２１０から排気ガスが排気されるようになっている。また、第１のプラズマ処理室２０１及び第２のプラズマ処理室２０２には基板保持台２１１が設けられ、プラズマ処理による酸化又はプラズマ処理による窒化が行われる基板１０１は、基板保持台２１１に保持される。この基板保持台２１１はステージとも呼ばれ、基板１０１を加熱できるようにヒーターを備えている。酸素、窒素、水素、希ガス、アンモニア等の気体は、矢印２１２で示すようにガス導入口からプラズマ処理室内に導入される。プラズマを励起させるためのマイクロ波２１３は、アンテナ２１４上に設けられた導波管２１５を介して導入される。プラズマは、上記気体導入後のプラズマ処理室内の圧力が５Ｐａ以上５００Ｐａ以下で、誘電体板２１６直下の斜線で示す領域２１７で生成し、斜線で示す領域と離間して配置された基板１０１上に供給される。複数の孔が開けられたシャワープレート２１８を図４に示すように設けてもよい。このプラズマ処理室内で得られるプラズマは、電子温度が１．５ｅＶ以下で電子密度が１×１０１１ｃｍ−３以上、すなわち低電子温度及び高電子密度で実現され、プラズマ電位は０Ｖ以上５Ｖ以下である。電子温度、電子密度、及びプラズマ電位に関するプラズマメータは、公知の方法、例えばダブルプローブ法などのプローブ計測法を用いて測定できる。
本実施の形態では、第１のプラズマ処理室２０１に酸素、水素及びアルゴンを流量比がＯ２：Ｈ２：Ａｒ＝１：１：１００となるように導入し、周波数が２．４５ＧＨｚのマイクロ波を用いてプラズマを生成させる。必ずしも水素を導入しなくてもプラズマ処理による酸化は可能であるが、酸素の流量に対する水素の流量の比（Ｈ２／Ｏ２）を０以上１．５以下の範囲とするのが好ましい。酸素の流量は例えば０．１ｓｃｃｍ以上１００ｓｃｃｍ以下、アルゴンの流量は例えば１００ｓｃｃｍ以上５０００ｓｃｃｍ以下の範囲内で設定し、水素を導入する場合の水素の流量は例えば０．１ｓｃｃｍ以上１００ｓｃｃｍ以下の範囲内で設定する。アルゴンの代わりに他の希ガスを導入してもよい。第１のプラズマ処理室２０１内の圧力は、５Ｐａ以上５００Ｐａ以下の範囲において適当な値に設定する。基板１０１を第１のプラズマ処理室２０１の基板保持台２１１上に設置し、基板保持台２１１に備えられたヒーターの温度を４００℃に保持する。そして、基板１０１上の半導体層１０３に対しプラズマ処理により酸化を行う。本実施の形態では、図５（Ｂ）から明らかなように、半導体層１０３に覆われていない部分の下地絶縁膜もプラズマ処理により酸化される。但し、下地絶縁膜が酸化物からなる場合、プラズマ処理による酸化を行っても下地絶縁膜の表面に酸化膜は形成されない。
上述のプラズマ処理による酸化によって、図５（Ｂ）に示す、酸化膜からなる絶縁膜１１５が半導体層１０３の表面に２０ｎｍ以下の厚さに形成される。絶縁膜１１５中には第１のプラズマ処理室２０１に導入されたアルゴンが所定の濃度、例えば１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１６ａｔｏｍｓ／ｃｍ３以下含まれている。絶縁膜１１５が形成される際、半導体層１０３の端部に形成される絶縁膜の膜厚は他の部分より薄くならない。また、その端部において、絶縁膜１１５にクラックが生じることもない。ガラス基板にかえて耐熱性のプラスチック基板を用いる場合は、基板保持台２１１に備えられたヒーターの温度を例えば２５０℃に保持する。
半導体層１０３上でのプラズマは、電子温度が１．５ｅＶ以下、電子密度が１×１０１１ｃｍ−３以上であるため、また半導体層とプラズマが生成する領域とは離間しているため、プラズマ処理による酸化により得られる絶縁膜のプラズマ損傷は抑制される。プラズマを発生させるために２．４５ＧＨｚのマイクロ波を用いることで１３．５６ＭＨｚの周波数を用いる場合よりも、低電子温度及び高電子密度を容易に実現できる。また、低電子温度及び高電子密度が得られるならば、２．４５ＧＨｚのマイクロ波を用いる以外の方法でもよい。
次に、図５（Ｃ）に示すように、プラズマ処理によって形成された絶縁膜１１５を除去する。絶縁膜１１５の除去する方法は、ドライエッチングやウェットエッチングを用いることができる。例えば、ドライエッチングを行う場合、エッチングガスとしては、ＣＨＦ３、Ｃ５Ｆ８、Ｃ４Ｆ８等のフルオロカーボン系ガス、Ｃｌ２、ＢＣｌ３、若しくはＳｉＣｌ４等の塩素系ガス、ＣＦ４、ＮＦ３、若しくは、ＳＦ６等のフッ素系ガス、又はＨＢｒガスを用いることができる。さらに、Ｈｅ、Ａｒ、Ｘｅ等の不活性ガスを適宜加えてもよい。また、フッ素系ガスにＯ２ガスを加えてもよい。半導体層１０３にプラズマ処理をして形成した絶縁膜１１５を除去することにより、半導体層１０３を薄膜化することができる。エッチング後、半導体層１０３は薄膜化され、半導体層の端部は丸みをもつ形状となる。本実施の形態では、Ｃ４Ｆ８、Ｈｅを用いてＩＣＰエッチングする。
次に、図５（Ｄ）に示すように、半導体層１０３に対してプラズマ処理を行い、半導体層１０３表面に絶縁膜１１６を形成する。半導体層１０３に対してプラズマ処理により酸化する方法は、絶縁膜１１５を形成した場合と同様である。半導体層１０３に対してプラズマ処理を行い、絶縁膜１１６を形成することにより、半導体層１０３を更に薄膜化することができる。絶縁膜１１６は、ゲート絶縁膜として用いることができる。
第２のプラズマ処理室２０２において、絶縁膜１１６に対してプラズマ処理により窒化を行い、シリコンオキシナイトライド膜にして、これをゲート絶縁膜とすることもできる。プラズマ処理による窒化の際、第２のプラズマ処理室２０２に導入するガスは、窒素及びアルゴンを用い、ガラス基板の温度は前述のプラズマ処理による酸化のときと同じとする。窒素及びアルゴンに水素を更に加えてもよく、アルゴンを他の希ガスに換えてもよい。窒素の代わりに、アンモニア、Ｎ２Ｏのような、高温での熱処理により窒化する際に用いるガスを使用することができる。絶縁膜１１６には、第２のプラズマ処理室２０２に導入された希ガスが所定の濃度含まれている。
半導体層１０３に対し、最初に第２のプラズマ処理室２０２でプラズマ処理による窒化を行って窒化膜を形成してもよい。さらに、その窒化膜に対し、第１のプラズマ処理室２０１でプラズマ処理による酸化をおこなってもよい。
図４（Ａ）、（Ｂ）に示す装置を用いた高密度プラズマ処理により形成される絶縁膜の一例は、酸素を含む雰囲気下のプラズマ処理により半導体層１０３の一表面上に３ｎｍ乃至６ｎｍの厚さで酸化シリコン層を形成し、その後窒素を含む雰囲気下でその酸化シリコン層の表面を窒化プラズマで処理した窒素プラズマ処理層を形成する。具体的には、まず、酸素を含む雰囲気下でのプラズマ処理により半導体層１０３の一表面上に３ｎｍ乃至６ｎｍの厚さで酸化シリコン層を形成する。その後、続けて窒素を含む雰囲気下でプラズマ処理を行うことにより酸化シリコン層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を設ける。なお、表面近傍とは、酸化シリコン層の表面から０．５ｎｍ乃至１．５ｎｍの範囲の深さをいう。例えば、窒素を含む雰囲気下でプラズマ処理を行うことによって、酸化シリコン層の表面から垂直方向に概略１ｎｍの深さに窒素を２０原子％乃至５０原子％の割合で含有した構造となる。また、高密度プラズマ処理により絶縁膜の表面も酸化又は窒化することができる。
例えば、半導体層１０３としてシリコン層を形成し、該シリコン層の表面をプラズマ処理で酸化することで、半導体層１０３との界面に歪みのない緻密な酸化膜を形成することができる。また、当該酸化膜をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化膜を形成すると、さらに緻密化することができる。このように形成することにより絶縁耐圧が高い絶縁膜を形成することができる。
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃乃至１０５０℃の範囲で形成される熱酸化処理と同等な絶縁膜を得ることができる。即ち、半導体素子、特に薄膜トランジスタや不揮発性記憶素子のゲート絶縁膜として機能する絶縁膜として信頼性の高い絶縁膜を形成することができる。
このようにして、半導体層１０３をプラズマ処理により酸化、窒化等することで、絶縁膜１１６を形成する。半導体層１０３の膜厚は形成された絶縁膜の膜厚に依存して薄くなるため、半導体層１０３を薄膜化することができる。また、形成された絶縁膜１１６はゲート絶縁膜として用いることができる。
図５（Ｅ）に示すように、絶縁膜１１６を形成した後に、絶縁膜１１７としてＣＶＤ法などにより窒化珪素膜又は酸素を含む窒化珪素膜を形成し、絶縁膜１１６と共にゲート絶縁膜を構成するようにしてもよい。そのことによって、後に形成されるゲート電極及びゲート電極から延びる配線が、酸化膜からなる絶縁膜と接することによって酸化されることを抑制できる。さらに、上記窒化珪素膜又は酸素を含む窒化珪素膜に対し、緻密化等を目的として、低電子温度及び高電子密度でのプラズマ処理により窒化を行ってもよい。
なお、絶縁膜１１６は、単層でゲート絶縁膜として用いることもできるし、絶縁膜１１６を除去した後に絶縁膜１１７を形成することにより絶縁膜１１７を単層でゲート絶縁膜として用いることもできる。本実施の形態では、絶縁膜１１６及び絶縁膜１１７の積層構造とする。
次いで、絶縁膜１１６及び絶縁膜１１７上にゲート電極として用いる導電層を形成する。導電層は、膜厚１００ｎｍ〜５００ｎｍとする。導電層は、スパッタリング法、蒸着法、ＣＶＤ法の手法により形成することができる。導電層は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ネオジムから選ばれた元素、又は前記元素を主成分とする合金材料若しくは化合物材料で形成すればよい。また、導電層としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体層や、ＡｇＰｄＣｕ合金層を用いてもよい。また、単層構造、又は２層以上の積層構造でもよい。例えば、３層構造で形成する場合は、第１の導電層として膜厚５０ｎｍのタングステン膜、第２の導電層として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電層として膜厚３０ｎｍの窒化チタン膜を順次積層してもよい。また、第１の導電層のタングステン膜に代えて窒化タングステン膜を用いてもよいし、第２の導電層のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金（Ａｌ−Ｔｉ）膜を用いてもよいし、第３の導電層の窒化チタン膜に代えてチタン膜を用いてもよい。
次に、図６（Ａ）に示すように、レジストからなるマスクを形成し、導電層を所望の形状に加工し、ゲート電極層として機能する導電層１０６を形成する。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４若しくはＣＣｌ４等を代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３等を代表とするフッ素系ガス又はＯ２を適宜用いることができる。
本実施の形態では、ゲート電極を垂直な側面を有して形成する例を示すが、本発明はこれに限定されない。例えば、第１の導電層と第２の導電層両方が断面から見てテーパ形状を有してもよいし、又は第１の導電層と第２の導電層のどちらか一方が異方性エッチングによって垂直な側面を有していてもよい。テーパ角度も積層する導電層間で異なっていてもよいし、同一でもよい。テーパ形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。
次に、図６（Ｂ）に示すように、導電層をマスクとして、一導電型を付与する不純物元素を添加し、ソース領域又はドレイン領域である一導電型を有する不純物領域１１２ａ、１１２ｂを形成する。また、半導体層にチャネル形成領域１１１が形成される。具体的には、実施の形態１に示す不純物領域の形成方法を適用することができる。
次に、基板１０１上に設けられた絶縁膜や導電層を覆うように層間絶縁膜を形成する。本実施の形態では、絶縁膜１０７と、絶縁膜１０８の積層構造とする。具体的には、実施の形態１に示す層間絶縁膜の形成方法を適用することができる。
次に、レジストからなるマスクを用いて、絶縁膜１０７、絶縁膜１０８、絶縁膜１１６、絶縁膜１１７、に半導体層１０３に達するコンタクトホール（開口部）を形成する。具体的には、実施の形態１に示すコンタクトホールの形成方法を適用することができる。
次に、図６（Ｃ）に示すように、コンタクトホールを覆うように導電層を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極又はドレイン電極として機能する導電層１１０ａ、１１０ｂを形成する。具体的には、実施の形態１に示す導電層１１０ａ、１１０ｂの形成方法を適用することができる。
以上により、本発明を適用した薄膜トランジスタを形成することができる。なお、本実施の形態で示したトランジスタの構造は、一例であり、図示した構造に限定されるものではない。
本実施の形態では、以上説明したように、薄膜トランジスタのゲート絶縁膜を形成するために、低電子温度且つ高電子密度のプラズマによって半導体層に対し、プラズマ処理を行うことが特徴である。本実施の形態によるゲート絶縁膜は、プラズマ損傷及びクラックの発生が抑制されたものであると共に、ガラス基板に影響のない温度で形成可能である。
本実施の形態に係る半導体装置は、半導体層を薄膜化し、該薄膜化した領域にチャネル形成領域を形成している。よって、サブスレッショルド値を小さくし、トランジスタの閾値電圧を下げることも可能になるため、半導体装置の動作特性を向上させることができる。また、半導体層の薄膜化処理に伴い、半導体層の端部に丸みをもたせることにより、該半導体層上に形成された絶縁膜の被覆性を向上させることができる。これにより、半導体層の端部に起因する不良を低減させることができるため、信頼性の高い半導体装置を作製することができる。したがって、半導体装置の高性能化が可能となる。
なお、本実施の形態は、実施の形態１と組み合わせることができる。
（実施の形態３）
本実施の形態では、上記の実施の形態１及び２と異なる作製方法で半導体装置を作製する例について、図７及び図８を用いて説明する。以下、実施の形態１及び実施の形態２と同様の構成については同一の符号を付し、説明を省略する。
図７（Ａ）に示すように、基板１０１上に絶縁膜１０２ａ、１０２ｂを介して島状の半導体層１０３を形成するまでは、上記実施の形態１及び２の基板１０１、絶縁膜１０２ａ、１０２ｂ、半導体層１０３等の説明に準じるため省略する。
次に、図７（Ｂ）に示すように、半導体層１０３に変質処理を行うことにより、半導体層１０３表面に絶縁膜１１５を形成する。半導体層１０３の絶縁膜１１５を形成したい領域に所望の処理をすればよい。具体的には、半導体層１０３の表面を熱酸化処理、オゾン水等の酸化力の強い溶液での処理、プラズマ処理等を行い、半導体層１０３上に当該半導体層の酸化物を形成することができる。これは、上記半導体層１０３の窒化物、酸化窒化物、及び窒化酸化物を形成する場合も同様である。なお、半導体層にプラズマ処理を行うことにより、絶縁膜１１５の膜厚の制御が容易になる。
次に、図７（Ｃ）に示すように、絶縁膜１１５をエッチングにより除去する。絶縁膜１１５の除去する方法は、ドライエッチングやウェットエッチングを用いることができる。例えば、ドライエッチングを行う場合、エッチングガスとしては、Ｃｌ２、ＢＣｌ３、若しくはＳｉＣｌ４等の塩素系ガス、ＣＦ４、ＮＦ３、若しくはＳＦ６等のフッ素系ガス、又はＨＢｒガスを用いることができる。さらに、Ｈｅ、Ａｒ、Ｘｅ等の不活性ガスを適宜加えてもよい。また、フッ素系ガスにＯ２ガスを加えてもよい。絶縁膜１１５のエッチングをする際に、絶縁膜１０２ｂも半導体層１０３の下部に潜り込むような形で除去する。
次に、図７（Ｄ）に示すように、絶縁膜１１５が除去された半導体層１０３にさらに変質処理を行い半導体層１０３表面に絶縁膜１１８を形成する。半導体層１０３に変質処理を行い、絶縁膜１１８を形成する方法は、絶縁膜１１５を形成した場合と同様である。半導体層１０３に変質処理を行い、絶縁膜１１８を形成することにより、半導体層１０３を更に薄膜化することができ、半導体層１０３の上端部及び下端部にさらに丸みをもたせることができる。
次に、図７（Ｅ）に示すように、絶縁膜１１８をエッチングにより除去する。絶縁膜１１８を除去する方法は、絶縁膜１１５の除去の方法と同様である。
次に、図７（Ｆ）に示すように、半導体層１０３に変質処理を行うことにより、半導体層１０３表面に絶縁膜１１９を形成する。半導体層１０３に変質処理を行い、絶縁膜１１９を形成する方法は、絶縁膜１１５及び１１８を形成した場合と同様である。このようにして形成された絶縁膜１１９はゲート絶縁膜として用いることができる。
なお、半導体層１０３の膜厚をｔ（ｔ＞０）、半導体層１０３の断面の端部の曲率半径をｒ（ｒ＞０）とすると、ｔとｒの関係が（ｔ／４）≦ｒ≦ｔの条件式を満たしている。
また、図８（Ａ）に示すように、基板全面に、絶縁膜１０５を形成することもできる。絶縁膜１０５は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＳｉＯＦ、ＳｉＯＣ、ＤＬＣ、ポーラスシリカ等の材料を用いて形成する。なお、絶縁膜１１９を形成せずに、半導体層１０３上に絶縁膜１０５を形成してもよい。また、絶縁膜１１９を除去して絶縁膜１０５を形成してもよい。絶縁膜１０５を形成することにより、半導体層１０３の下端周縁部において絶縁膜１０５で覆われることになり、この部分における電界集中は緩和されることになる。また、半導体層の上端部においても丸みをもつ形状となる。半導体層に変質処理を行うことにより、半導体層表面に絶縁膜を形成することで、絶縁膜の被覆性は良好となる。
次に、絶縁膜１１９、絶縁膜１０５を介して、半導体層１０３上にゲート電極として機能する導電層１０６を形成する。導電層１０６をマスクとして半導体層１０３に一導電型を付与する不純物を添加して、チャネル形成領域１１１、ソース領域又はドレイン領域として機能する不純物領域１１２ａ、１１２ｂを形成する（図８（Ｂ））。
導電層１０６は、タンタル、タングステン、チタン、モリブデン、クロム、アルミニウム、銅、又はニオブ等の金属元素又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。ゲート電極として機能する導電層１０６は、これらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成することができる。導電層１０６の膜厚は、１００ｎｍ乃至１０００ｎｍ、好ましくは、膜厚２００ｎｍ乃至８００ｎｍより好ましくは、３００ｎｍ乃至５００ｎｍの範囲で形成するとよい。また、ゲート電極として機能する導電層１０６は、上述の材料を用いてＣＶＤ法やスパッタリング法により基板全面に形成した後、選択的にエッチングして所望の形状に加工すればよい。
次に、導電層１０６をマスクとして、一導電型を付与する不純物元素を添加し、ソース領域又はドレイン領域である一導電型を有する不純物領域１１２ａ、１１２ｂを形成する。また、半導体層にチャネル形成領域１１１が形成される。具体的には、実施の形態１に示す不純物領域１１２ａ、１１２ｂの形成方法を適用することができる。
次に、図８（Ｃ）に示すように、基板１０１上に設けられた絶縁膜や導電層を覆うように層間絶縁膜を形成する。本実施の形態では、絶縁膜１０７と、絶縁膜１０８の積層構造とする。具体的には、実施の形態１に示す層間絶縁膜の形成方法を適用することができる。
次に、図８（Ｄ）に示すように、レジストからなるマスクを用いて、絶縁膜１１９、絶縁膜１０５、絶縁膜１０７、絶縁膜１０８に半導体層１０３に達するコンタクトホール（開口部）を形成する。具体的には、実施の形態１に示すコンタクトホールの形成方法を適用することができる。
次に、、コンタクトホールを覆うように導電層を形成し、導電層をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極又はドレイン電極として機能する導電層１１０ａ、１１０ｂを形成する。具体的には、実施の形態１に示す導電層１１０ａ、１１０ｂの形成方法を適用することができる。
以上の工程で薄膜トランジスタを含む半導体装置を作製することができる（図８（Ｄ）参照）。
本実施の形態に係る半導体装置は、半導体層を薄膜化し、該薄膜化した領域にチャネル形成領域を形成している。よって、サブスレッショルド値を小さくし、トランジスタの閾値電圧を下げることも可能になるため、半導体装置の動作特性を向上させることができる。また、半導体層の薄膜化処理に伴い、半導体層の端部に丸みをもたせることにより、該半導体層上に形成された絶縁膜の被覆性を向上させることができる。これにより、半導体層の端部に起因する不良を低減させることができるため、信頼性の高い半導体装置を作製することができる。したがって、半導体装置の高性能化が可能となる。
（実施の形態４）
本発明に係る半導体装置は、ＣＰＵ（中央演算回路：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の集積回路に適用することができる。本実施の形態では、上記実施の形態１乃至３に示した半導体装置を適用したＣＰＵの例に関して、図面を用いて以下に説明する。
図９に示すＣＰＵ３６６０は、基板３６００上に演算回路３６０１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ Ｌｏｇｉｃ Ｕｎｉｔ）、演算回路用制御部３６０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部３６０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部３６０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部３６０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ３６０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部３６０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース３６０８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ３６０９、ＲＯＭインターフェース３６２０（ＲＯＭ Ｉ／Ｆ）を主に有している。また、ＲＯＭ３６０９及びＲＯＭインターフェース３６２０は、別チップに設けても良い。これらＣＰＵ３６６０を構成する様々な回路は、上記実施の形態１乃至３に示される薄膜トランジスタ、当該薄膜トランジスタを組み合わせたＣＭＯＳトランジスタ、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタ等を用いて構成することが可能である。
なお、図９に示すＣＰＵ３６６０は、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。したがって、本発明を適用するＣＰＵの構成は、図９に示すものに限定されるものではない。
バスインターフェース３６０８を介してＣＰＵ３６６０に入力された命令は、命令解析部３６０３に入力され、デコードされた後、演算回路用制御部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５に入力される。
演算回路用制御部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用制御部３６０２は、演算回路３６０１の駆動を制御するための信号を生成する。また、割り込み制御部３６０４は、ＣＰＵ３６６０のプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部３６０７は、レジスタ３６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ３６０６の読み出しや書き込みを行う。
また、タイミング制御部３６０５は、演算回路３６０１、演算回路用制御部３６０２、命令解析部３６０３、割り込み制御部３６０４、レジスタ制御部３６０７の駆動のタイミングを制御する信号を生成する。例えば、タイミング制御部３６０５は、基準クロック信号ＣＬＫ１（３６２１）を元に、内部クロック信号ＣＬＫ２（３６２２）を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各回路に供給する。
また、図１０には、画素部とＣＰＵ、その他の回路が同一基板に形成された表示装置、いわゆるシステムオンパネルを示す。基板３７００上に画素部３７０１、当該画素部３７０１が有する画素を選択する走査線駆動回路３７０２と、選択された画素にビデオ信号を供給する信号線駆動回路３７０３とが設けられている。走査線駆動回路３７０２、及び信号線駆動回路３７０３から引き回される配線によりＣＰＵ３７０４と、その他の回路、例えばコントロール回路３７０５とが接続されている。なおコントロール回路３７０５にはインターフェースが含まれている。そして、基板３７００の端部にＦＰＣ端子との接続部を設け、外部信号のやりとりを行う。
その他の回路としては、コントロール回路３７０５の他、映像信号処理回路、電源回路、階調電源回路、ビデオＲＡＭ、メモリ（ＤＲＡＭ、ＳＲＡＭ、ＰＲＯＭ）等を設けることができる。またこれら回路は、ＩＣチップにより形成し、基板上に実装してもよい。更に必ずしも走査線駆動回路３７０２、及び信号線駆動回路３７０３を同一基板上に形成する必要はなく、例えば走査線駆動回路３７０２のみを同一基板上に形成し、信号線駆動回路３７０３をＩＣチップにより形成し実装してもよい。
なお、本実施の形態では、本発明に係る半導体装置をＣＰＵに適用する例を説明したが、本発明はこれに限定されない。例えば、本発明に係る半導体装置は、有機発光素子、無機発光素子、又は液晶素子等を備えた表示装置の画素部及び駆動回路部等に適用することができる。また、その他、本発明に係る半導体装置を適用して、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（携帯電話機、携帯型ゲーム機等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置などを作製することも可能である。
本発明を適用した半導体装置は、導電層及び半導体層の電気的特性を良好にすることができる。よって、半導体装置の信頼性を向上させることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグ、又は無線チップとも呼ばれる。
本実施の形態で示す半導体装置の上面構造の一例について、図１１（Ａ）を参照して説明する。図１１Ａに示す半導体装置２１８０は、メモリ部やロジック部を構成する複数の薄膜トランジスタ等の素子が設けられた薄膜集積回路２１３１と、アンテナとして機能する導電層２１３２を含んでいる。アンテナとして機能する導電層２１３２は、薄膜集積回路２１３１に電気的に接続されている。薄膜集積回路２１３１には、上記実施の形態１乃至４で示した本発明に係る半導体装置を適用することができる。
また、図１１（Ｂ）、（Ｃ）に図１１（Ａ）の断面の模式図を示す。アンテナとして機能する導電層２１３２は、メモリ部及びロジック部を構成する素子の上方に設ければよい。例えば、薄膜集積回路２１３１上方に、絶縁膜２１３０を介してアンテナとして機能する導電層２１３２を設けることができる（図１１（Ｂ）参照）。他にも、アンテナとして機能する導電層２１３２を基板２１３３に別に設けた後、当該基板２１３３及び薄膜集積回路２１３１を、導電層２１３２が間に位置するように貼り合わせて設けることができる（図１１（Ｃ）参照）。図１１（Ｃ）では、絶縁膜２１３０上に設けられた導電層２１３６とアンテナとして機能する導電層２１３２とが、接着性を有する樹脂２１３５中に含まれる導電性粒子２１３４を介して電気的に接続されている例を示す。
なお、本実施の形態では、アンテナとして機能する導電層２１３２をコイル状に設け、電磁誘導方式又は電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限定されずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電層２１３２の形状を適宜決めればよい。
例えば、半導体装置２１８０における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０ＭＨｚ乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層２１３２の長さ等の形状を適宜設定すればよい。例えば、アンテナとして機能する導電層２１３２を線状（例えば、ダイポールアンテナ（図１２（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図１２（Ｂ）参照））又はリボン型の形状（図１２（Ｃ）、（Ｄ）参照）等に形成することができる。また、アンテナとして機能する導電層２１３２の形状は直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状又はこれらを組み合わせた形状で設けてもよい。
アンテナとして機能する導電層２１３２は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。アンテナとして機能する導電層２１３２は、アルミニウム、チタン、銀、銅、金、白金、ニッケル、パラジウム、タンタル、モリブデン等の金属元素、又は当該金属元素を含む合金材料若しくは、化合物材料を導電性材料として用いて、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層２１３２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解又は分散させた導電性ペーストを選択的に印刷することによって設けることができる。導電性粒子としては、銀、金、銅、ニッケル、白金、パラジウム、タンタル、モリブデン、及びチタン等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、又は分散性のナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤及び被覆材として機能する有機樹脂から選ばれた一つ又は複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層２１３２の形成の際は、導電性ペーストを押し出した後に焼成することが好ましい。例えば、導電性のペースト材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下の微粒子）を用いる場合、１５０℃乃至３００℃の温度範囲で焼成することにより硬化させて導電層２１３２を形成することができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
次に、本実施の形態に係る半導体装置の動作例について図１３（Ａ）を用いて説明する。
図１３（Ａ）に示す半導体装置２１８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８及びアンテナ８９を有している。高周波回路８１は、アンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路であり、電源回路８２は受信信号から電源電位を生成する回路である。リセット回路８３はリセット信号を生成する回路である。クロック発生回路８４はアンテナ８９から入力された受信信号を元に各種クロック信号を生成する回路である。データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３及び出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３は判定されたコードに基づいて送信エラー等の有無を検出する回路である。図１３（Ａ）では、制御回路８７の他に、アナログ回路である高周波回路８１、電源回路８２を含んでいる。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置２１８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号という）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置２１８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置２１８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳという）は共通であり、ＶＳＳはＧＮＤとすることができる。
このように、通信手段（例えばリーダ／ライタ、又はリーダ或いはライタのいずれかの機能を有する手段）から半導体装置２１８０に信号を送り、当該半導体装置２１８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
また、半導体装置２１８０は、各回路への電源電圧の供給を、電源（バッテリー）を搭載せず電磁波により行うタイプとしても良いし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、通信手段３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１３（Ｂ）参照）。なお、通信手段３２００は、例えばリーダ／ライタのように信号を読み取る機能及び信号を送信する機能を備えるもの、又は信号を読み取る機能或いは信号を送信するいずれかの機能のみを備えるものである。品物３２２０が含む半導体装置３２３０に通信手段３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、さらに商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際にリーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１３（Ｃ）参照）。半導体装置３２３０、半導体装置３２５０としては、上述した半導体装置２１８０を適用することができる。このように、システムに本発明に係る半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、本発明に係る半導体装置は、信頼性が高いため、品物に設ける半導体装置の誤作動を防止することができる。
なお、上述した以外にも本発明に係る半導体装置に用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保険用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１４を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１４（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１４（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１４（Ｃ）参照）。包装用容器類とは、お弁当の包装紙、ペットボトル等を指す（図１４（Ｄ）参照）。書籍類とは、書物、本等を指す（図１４（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１４（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１４（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１４（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置２１８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置２１８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健洋品類、薬品類等に半導体装置２１８０を設けることにより、偽造や盗難を防止することができる。また、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置２１８０の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル品のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別又は種類等はもちろん体温等の健康状態を容易に管理することが可能である。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
本発明に係る半導体装置の主要な構成の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 プラズマ処理により酸化及びプラズマ処理により窒化が可能な装置を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の一例を示すブロック図。 本発明に係る半導体装置の一例を示す斜視図。 本発明に係る半導体装置の上面構造及び断面構造を示す図。 本発明に係る半導体装置に適用できるアンテナを説明する図。 本発明に係る半導体装置の一例を示すブロック図及び使用形態の例を示す図。 本発明に係る半導体装置の使用形態の例を示す図。
符号の説明
８１ 高周波回路
８２ 電源回路
８３ リセット回路
８４ クロック発生回路
８５ データ復調回路
８６ データ変調回路
８７ 制御回路
８８ 記憶回路
８９ アンテナ
９１ コード抽出回路
９２ コード判定回路
９３ ＣＲＣ判定回路
９４ 出力ユニット回路
１０１ 基板
１０２ａ 絶縁膜
１０２ｂ 絶縁膜
１０３ 半導体層
１０４ 絶縁膜
１０５ 絶縁膜
１０６ 導電層
１０７ 絶縁膜
１０８ 絶縁膜
１０９ａ コンタクトホール
１０９ｂ コンタクトホール
１１０ａ 導電層
１１０ｂ 導電層
１１１ チャネル形成領域
１１２ａ 不純物領域
１１２ｂ 不純物領域
１１３ 薄膜トランジスタ
１１４ 絶縁膜
１１５ 絶縁膜
１１６ 絶縁膜
１１７ 絶縁膜
１１８ 絶縁膜
１１９ 絶縁膜
１２０ 曲率中心位置

２０１ 第１のプラズマ処理室
２０２ 第２のプラズマ処理室
２０３ ロードロック室
２０４ 共通室
２０５ ロボットアーム
２０６ カセット
２１０ 排気口
２１１ 基板保持台
２１２ 矢印
２１３ マイクロ波
２１４ アンテナ
２１５ 導波管
２１６ 誘電体板
２１７ 領域
２１８ シャワープレート
２２７ 絶縁膜
２１３０ 絶縁膜
２１３１ 薄膜集積回路
２１３２ 導電層
２１３３ 基板
２１３４ 導電性粒子
２１３５ 樹脂
２１３６ 導電層
２１８０ 半導体装置
３２００ 通信手段
３２１０ 表示部
３２２０ 品物
３２３０ 半導体装置
３２４０ リーダ／ライタ
３２５０ 半導体装置
３２６０ 商品
３６００ 基板
３６０１ 演算回路
３６０２ 演算回路用制御部
３６０３ 命令解析部
３６０４ 割り込み制御部
３６０５ タイミング制御部
３６０６ レジスタ
３６０７ レジスタ制御部
３６０８ バスインターフェース
３６０９ ＲＯＭ
３６２０ ＲＯＭインターフェース
３６２１ クロック信号ＣＬＫ１
３６２２ クロック信号ＣＬＫ２
３６６０ ＣＰＵ
３７００ 基板
３７０１ 画素部
３７０２ 走査線駆動回路
３７０３ 信号線駆動回路
３７０４ ＣＰＵ
３７０５ コントロール回路

Claims (5)

  1. 絶縁表面を有する基板上に、島状の半導体層を形成し、
    第１の変質処理を行い、前記島状の半導体層の表面に第１の絶縁膜を形成し、
    前記第１の絶縁膜を除去するとともに、前記島状の半導体層の下端部を露出し、
    前記第１の絶縁膜が除去され、下端部が露出した前記島状の半導体層に第２の変質処理を行い、該島状の半導体層の表面に第２の絶縁膜を形成し、
    前記第２の絶縁膜上に導電層を形成し、
    前記第１の変質処理と前記第２の変質処理により、前記島状の半導体層の上端部及び下端部に丸みをもたせることを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記第１の変質処理は、プラズマ処理により行うことを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記第２の変質処理は、プラズマ処理により行うことを特徴とする半導体装置の作製方法。
  4. 絶縁表面を有する基板上に、島状の半導体層を形成し、
    第１の変質処理を行い、前記島状の半導体層の表面に第１の絶縁膜を形成し、
    前記第１の絶縁膜を除去し、
    前記第１の絶縁膜が除去された前記島状の半導体層に第２の変質処理を行い、該島状の半導体層の表面に第２の絶縁膜を形成し、
    前記第２の絶縁膜を除去し、
    前記第２の絶縁膜が除去された前記島状の半導体層に第３の変質処理を行い、該島状の半導体層の表面に第３の絶縁膜を形成し、
    前記第３の絶縁膜上に導電層を形成し、
    前記第１の変質処理、前記第２の変質処理及び前記第３の変質処理により、前記島状の半導体層の上端部に丸みをもたせることを特徴とする半導体装置の作製方法。
  5. 請求項４において、
    前記第３の変質処理は、プラズマ処理により行うことを特徴とする半導体装置の作製方法。
JP2008145776A 2007-06-12 2008-06-03 半導体装置の作製方法 Expired - Fee Related JP5393057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008145776A JP5393057B2 (ja) 2007-06-12 2008-06-03 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007155620 2007-06-12
JP2007155620 2007-06-12
JP2008145776A JP5393057B2 (ja) 2007-06-12 2008-06-03 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013214517A Division JP5703358B2 (ja) 2007-06-12 2013-10-15 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009021565A JP2009021565A (ja) 2009-01-29
JP2009021565A5 JP2009021565A5 (ja) 2011-06-23
JP5393057B2 true JP5393057B2 (ja) 2014-01-22

Family

ID=40131514

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008145776A Expired - Fee Related JP5393057B2 (ja) 2007-06-12 2008-06-03 半導体装置の作製方法
JP2013214517A Expired - Fee Related JP5703358B2 (ja) 2007-06-12 2013-10-15 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013214517A Expired - Fee Related JP5703358B2 (ja) 2007-06-12 2013-10-15 半導体装置の作製方法

Country Status (3)

Country Link
US (2) US8420456B2 (ja)
JP (2) JP5393057B2 (ja)
CN (1) CN101325162B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012153767A1 (ja) * 2011-05-09 2012-11-15 学校法人トヨタ学園 窒化処理方法及び窒化処理装置
US8772130B2 (en) 2011-08-23 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
KR101907972B1 (ko) 2011-10-31 2018-10-17 주식회사 원익아이피에스 기판처리장치 및 방법
JP6033045B2 (ja) * 2012-10-17 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
WO2014061762A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014065301A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105144391A (zh) * 2013-03-01 2015-12-09 应用材料公司 金属氧化物tft稳定性改进
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
KR102657220B1 (ko) * 2013-05-20 2024-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
DE102014220672A1 (de) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2015137022A1 (ja) * 2014-03-14 2015-09-17 ソニー株式会社 電子デバイス及びその製造方法
WO2016130795A1 (en) * 2015-02-12 2016-08-18 Massachusetts Institute Of Technology Methods and apparatus for variable selectivity atomic layer etching
CN106935640A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
WO2017159838A1 (ja) * 2016-03-17 2017-09-21 株式会社Ｊｃｕ プラズマ生成装置
US10580658B2 (en) * 2016-04-13 2020-03-03 Tokyo Electron Limited Method for preferential oxidation of silicon in substrates containing silicon and germanium
KR102614533B1 (ko) * 2016-08-23 2023-12-15 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN109192737B (zh) * 2018-09-10 2021-11-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
US10662522B1 (en) * 2018-11-08 2020-05-26 Sandisk Technologies Llc Thermal metal chemical vapor deposition process
CN110911496B (zh) * 2019-11-11 2023-01-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及显示面板
CN113078257B (zh) * 2020-01-03 2023-09-12 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
CN114944827B (zh) * 2022-06-09 2023-05-26 中国电子科技集团公司第二十九研究所 一种折叠线圈及分布式放大器

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322567A (ja) 1989-06-20 1991-01-30 Nippon Soken Inc 半導体装置およびその製造方法
JPH04301623A (ja) 1991-03-29 1992-10-26 Sharp Corp 薄膜トランジスタの製造方法
JP3078720B2 (ja) 1994-11-02 2000-08-21 三菱電機株式会社 半導体装置およびその製造方法
JP3504025B2 (ja) 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09252114A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 半導体装置の製造方法
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
US6417109B1 (en) * 2000-07-26 2002-07-09 Aiwa Co., Ltd. Chemical-mechanical etch (CME) method for patterned etching of a substrate surface
US6521510B1 (en) 2001-03-23 2003-02-18 Advanced Micro Devices, Inc. Method for shallow trench isolation with removal of strained island edges
JP3595786B2 (ja) * 2001-08-27 2004-12-02 松下電器産業株式会社 半導体装置の製造方法
JP3532188B1 (ja) 2002-10-21 2004-05-31 沖電気工業株式会社 半導体装置及びその製造方法
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
US7728360B2 (en) 2002-12-06 2010-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-gate transistor structure
KR100646160B1 (ko) * 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
JP2004273922A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、並びに電子機器
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
US20070158700A1 (en) * 2004-01-30 2007-07-12 Nec Corporation Field effect transistor and method for producing the same
JP2005236202A (ja) 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置およびその製造方法
JP2005303052A (ja) 2004-04-13 2005-10-27 Seiko Epson Corp 半導体装置の製造方法
JP5073482B2 (ja) 2005-03-31 2012-11-14 東京エレクトロン株式会社 シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7364954B2 (en) 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP4993938B2 (ja) * 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4626410B2 (ja) 2005-06-06 2011-02-09 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7838347B2 (en) 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP2007142287A (ja) * 2005-11-21 2007-06-07 Sharp Corp 回路素子、半導体装置、表示装置及び回路素子の製造方法
TWI429028B (zh) 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
US8895388B2 (en) 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment

Also Published As

Publication number Publication date
US20080308911A1 (en) 2008-12-18
JP2009021565A (ja) 2009-01-29
JP5703358B2 (ja) 2015-04-15
US8921902B2 (en) 2014-12-30
JP2014042051A (ja) 2014-03-06
US20130214393A1 (en) 2013-08-22
US8420456B2 (en) 2013-04-16
CN101325162B (zh) 2013-05-08
CN101325162A (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
JP5393057B2 (ja) 半導体装置の作製方法
JP5656333B2 (ja) 半導体装置
JP5973597B2 (ja) 半導体装置の作製方法
JP5337380B2 (ja) 半導体装置及びその作製方法
JP5337347B2 (ja) 半導体装置、半導体装置の作製方法
JP5411456B2 (ja) 半導体装置
TWI425638B (zh) 半導體裝置及其製造方法
JP5674747B2 (ja) 半導体装置
JP5127288B2 (ja) 半導体装置の作製方法
JP5337346B2 (ja) 半導体装置の作製方法
JP5105915B2 (ja) 半導体装置及びその作製方法
JP5269343B2 (ja) 半導体装置の作製方法
JP5259977B2 (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110414

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131015

R150 Certificate of patent or registration of utility model

Ref document number: 5393057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees