JPH04301623A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH04301623A JPH04301623A JP6711191A JP6711191A JPH04301623A JP H04301623 A JPH04301623 A JP H04301623A JP 6711191 A JP6711191 A JP 6711191A JP 6711191 A JP6711191 A JP 6711191A JP H04301623 A JPH04301623 A JP H04301623A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- polycrystalline silicon
- thin
- insulating film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 239000010408 film Substances 0.000 claims abstract description 40
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 abstract description 13
- 229920001296 polysiloxane Polymers 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関し、特にゲート電極の下方に形成した多結晶
シリコン層における該ゲート電極の下方部分がチャネル
領域となる薄膜トランジスタの製造方法に関する。
造方法に関し、特にゲート電極の下方に形成した多結晶
シリコン層における該ゲート電極の下方部分がチャネル
領域となる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】上述した薄膜トランジスタとして、従来
、図２（ｆ）に示すものが知られている。この薄膜トラ
ンジスタは、多結晶シリコン層１２’の上に形成したゲ
ート電極１４と対向する多結晶シリコン層１２’部分が
チャネル領域として機能する構造のものである。
、図２（ｆ）に示すものが知られている。この薄膜トラ
ンジスタは、多結晶シリコン層１２’の上に形成したゲ
ート電極１４と対向する多結晶シリコン層１２’部分が
チャネル領域として機能する構造のものである。
【０００３】この薄膜トランジスタの製造は以下のよう
にして行われている。即ち、図２（ａ）に示すように、
絶縁基板１１の上に非晶質シリコン層１２を形成する。 絶縁基板１１の代わりに絶縁膜を用いてもよい。次いで
、熱処理を行って前記非晶質シリコン層１２を多結晶シ
リコン層１２’になし（図２（ｂ）参照）、続いてパタ
ーニングしたのちＣＶＤ法を用いて、例えばＳｉＯ２か
らなるゲート絶縁膜１３を形成し（図２（ｃ）参照）、
更にこのゲート絶縁膜１３の上の一部に例えばｎ＋多結
晶シリコンからなるゲート電極１４を形成する（図２（
ｄ）参照）。
にして行われている。即ち、図２（ａ）に示すように、
絶縁基板１１の上に非晶質シリコン層１２を形成する。 絶縁基板１１の代わりに絶縁膜を用いてもよい。次いで
、熱処理を行って前記非晶質シリコン層１２を多結晶シ
リコン層１２’になし（図２（ｂ）参照）、続いてパタ
ーニングしたのちＣＶＤ法を用いて、例えばＳｉＯ２か
らなるゲート絶縁膜１３を形成し（図２（ｃ）参照）、
更にこのゲート絶縁膜１３の上の一部に例えばｎ＋多結
晶シリコンからなるゲート電極１４を形成する（図２（
ｄ）参照）。
【０００４】しかる後、図２（ｅ）に示すようにゲート
電極１４をマスクとして多結晶シリコン層１２’にＮ型
の不純物をイオン注入し、これによりソース・ドレイン
領域となるＮ型多結晶シリコン層１５を得、続いてゲー
ト絶縁膜１３及びゲート電極１４の上に層間絶縁膜１６
を形成した後、不純物活性化のために焼鈍する。その後
、図２（ｆ）に示すように、層間絶縁膜１６及びその下
のゲート絶縁膜１３を貫通してコンタクトホール１７を
形成し、コンタクトホール１７及びその周辺部にＡｌ等
の導電材料からなる配線１８を形成し、次いで全体を覆
って保護層１９を形成する。
電極１４をマスクとして多結晶シリコン層１２’にＮ型
の不純物をイオン注入し、これによりソース・ドレイン
領域となるＮ型多結晶シリコン層１５を得、続いてゲー
ト絶縁膜１３及びゲート電極１４の上に層間絶縁膜１６
を形成した後、不純物活性化のために焼鈍する。その後
、図２（ｆ）に示すように、層間絶縁膜１６及びその下
のゲート絶縁膜１３を貫通してコンタクトホール１７を
形成し、コンタクトホール１７及びその周辺部にＡｌ等
の導電材料からなる配線１８を形成し、次いで全体を覆
って保護層１９を形成する。
【０００５】
【発明が解決しようとする課題】ところで、ＴＦＴにお
いては、閾電圧（Ｖｔｈ）を低く、移動度（μ）を大き
く、かつリーク電流を小さくするのが好ましい。そのた
めには、熱処理後の多結晶シリコン層１２’としては膜
厚が薄く、結晶粒の大きなものを形成する必要がある。
いては、閾電圧（Ｖｔｈ）を低く、移動度（μ）を大き
く、かつリーク電流を小さくするのが好ましい。そのた
めには、熱処理後の多結晶シリコン層１２’としては膜
厚が薄く、結晶粒の大きなものを形成する必要がある。
【０００６】しかしながら、多結晶シリコンの結晶粒径
は非晶質シリコンの膜厚が厚い程大きくなる傾向がある
が、上述した従来法による場合には、熱処理後の多結晶
シリコン層１２’の膜厚が最終的に作成されるＴＦＴの
膜厚になるため、結晶粒径の大きなものを得ようとする
と、非晶質シリコンの膜厚を厚く、即ち多結晶シリコン
の膜厚が厚くなってしまい、その結果ＴＦＴのリーク電
流が大きくなるという欠点があった。
は非晶質シリコンの膜厚が厚い程大きくなる傾向がある
が、上述した従来法による場合には、熱処理後の多結晶
シリコン層１２’の膜厚が最終的に作成されるＴＦＴの
膜厚になるため、結晶粒径の大きなものを得ようとする
と、非晶質シリコンの膜厚を厚く、即ち多結晶シリコン
の膜厚が厚くなってしまい、その結果ＴＦＴのリーク電
流が大きくなるという欠点があった。
【０００７】本発明は、このような従来技術の欠点を解
決するものであり、膜厚が薄く、かつ結晶粒が大きい多
結晶シリコン層を形成でき、これにより閾電圧が低く、
移動度が大きく、かつリーク電流が小さい薄膜トランジ
スタを製造することが可能な薄膜トランジスタの製造方
法を提供することを目的とする。
決するものであり、膜厚が薄く、かつ結晶粒が大きい多
結晶シリコン層を形成でき、これにより閾電圧が低く、
移動度が大きく、かつリーク電流が小さい薄膜トランジ
スタを製造することが可能な薄膜トランジスタの製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、ゲート電極の下方に形成した多結晶シ
リコン層における該ゲート電極の下方部分がチャネル領
域となる薄膜トランジスタの製造方法において、絶縁膜
又は絶縁基板上に非晶質シリコン層を形成する工程と、
熱処理を施して該非晶質シリコン層を該多結晶シリコン
層とする工程と、該多結晶シリコン層に薄肉化処理を行
って薄肉にする工程と、薄肉となった多結晶シリコン層
の上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜
の上にゲート電極を形成する工程とを含んでおり、その
ことにより上記目的が達成される。
タの製造方法は、ゲート電極の下方に形成した多結晶シ
リコン層における該ゲート電極の下方部分がチャネル領
域となる薄膜トランジスタの製造方法において、絶縁膜
又は絶縁基板上に非晶質シリコン層を形成する工程と、
熱処理を施して該非晶質シリコン層を該多結晶シリコン
層とする工程と、該多結晶シリコン層に薄肉化処理を行
って薄肉にする工程と、薄肉となった多結晶シリコン層
の上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜
の上にゲート電極を形成する工程とを含んでおり、その
ことにより上記目的が達成される。
【０００９】なお、上記薄肉化処理としては、酸化させ
酸化した部分を除去する処理法、又はエッチングによる
処理法を用いることができる。
酸化した部分を除去する処理法、又はエッチングによる
処理法を用いることができる。
【００１０】
【作用】上記構成の薄膜トランジスタの製造方法におい
ては、非晶質シリコン層が熱処理を受けて多結晶シリコ
ン層に変化するとき、まだ非晶質シリコン層は薄肉化処
理を施されておらず厚みのある状態となっている。この
ため、上記熱処理により形成された多結晶シリコン層の
結晶粒径は、大きくなる。そして、このような多結晶シ
リコン層を薄肉となすので、最終的に多結晶シリコン層
は薄肉であって結晶粒径が大きいものとなる。
ては、非晶質シリコン層が熱処理を受けて多結晶シリコ
ン層に変化するとき、まだ非晶質シリコン層は薄肉化処
理を施されておらず厚みのある状態となっている。この
ため、上記熱処理により形成された多結晶シリコン層の
結晶粒径は、大きくなる。そして、このような多結晶シ
リコン層を薄肉となすので、最終的に多結晶シリコン層
は薄肉であって結晶粒径が大きいものとなる。
【００１１】
【実施例】本発明の実施例について以下に説明する。
【００１２】図１（ｇ）は本発明方法により製造された
薄膜トランジスタを示す断面図である。この装置は、絶
縁基板１の上に部分的に多結晶シリコン層２’が形成さ
れ、その多結晶シリコン層２’と絶縁基板１の上を覆っ
てゲート絶縁膜３が形成され、更にゲート絶縁膜３の上
にゲート電極４が形成され、このゲート電極４とゲート
絶縁膜３とを覆って層間絶縁膜６が形成されている。こ
の層間絶縁膜６及びゲート絶縁膜３には、これらを貫通
してコンタクトホール７が開設され、このコンタクトホ
ール７内から上縁部にわたってＡｌ等からなる配線８が
形成され、この配線８及び層間絶縁膜６を覆って保護層
１０が形成されている。なお、多結晶シリコン層２’の
ゲート電極４の下方部分をチャネル領域となしてある。
薄膜トランジスタを示す断面図である。この装置は、絶
縁基板１の上に部分的に多結晶シリコン層２’が形成さ
れ、その多結晶シリコン層２’と絶縁基板１の上を覆っ
てゲート絶縁膜３が形成され、更にゲート絶縁膜３の上
にゲート電極４が形成され、このゲート電極４とゲート
絶縁膜３とを覆って層間絶縁膜６が形成されている。こ
の層間絶縁膜６及びゲート絶縁膜３には、これらを貫通
してコンタクトホール７が開設され、このコンタクトホ
ール７内から上縁部にわたってＡｌ等からなる配線８が
形成され、この配線８及び層間絶縁膜６を覆って保護層
１０が形成されている。なお、多結晶シリコン層２’の
ゲート電極４の下方部分をチャネル領域となしてある。
【００１３】次に、このような構造の薄膜トランジスタ
の製造方法について説明する。まず、図１（ａ）に示す
ように石英等の絶縁基板１の上に非晶質シリコン層２を
形成する。この非晶質シリコン層２は、後述する熱処理
により多結晶シリコン層２’となるものであり、例えば
Ｓｉ２Ｈ６（ジシラン）を原料ガスとしてＬＰＣＶＤ法
により形成され、厚みとしては２０００オングストロー
ムとしてある。なお、この実施例では絶縁基板１を使用
したが、これに代えてＳｉＯ２、Ｓｉ３Ｎ４等の材質か
らなる絶縁膜を用いることもできる。
の製造方法について説明する。まず、図１（ａ）に示す
ように石英等の絶縁基板１の上に非晶質シリコン層２を
形成する。この非晶質シリコン層２は、後述する熱処理
により多結晶シリコン層２’となるものであり、例えば
Ｓｉ２Ｈ６（ジシラン）を原料ガスとしてＬＰＣＶＤ法
により形成され、厚みとしては２０００オングストロー
ムとしてある。なお、この実施例では絶縁基板１を使用
したが、これに代えてＳｉＯ２、Ｓｉ３Ｎ４等の材質か
らなる絶縁膜を用いることもできる。
【００１４】次いで、この状態のものに熱処理を施して
、非晶質シリコン層２を結晶化した多結晶シリコン層２
’となす（図１（ｂ）参照）。熱処理条件としては、温
度が６００゜ＣのＮ２ガス雰囲気中で２４時間処理した
。また、多結晶シリコン層２’の結晶粒径は５〜１０μ
ｍとなった。
、非晶質シリコン層２を結晶化した多結晶シリコン層２
’となす（図１（ｂ）参照）。熱処理条件としては、温
度が６００゜ＣのＮ２ガス雰囲気中で２４時間処理した
。また、多結晶シリコン層２’の結晶粒径は５〜１０μ
ｍとなった。
【００１５】その後、図１（ｂ）に示すものを、温度が
１０００゜ＣのＯ２雰囲気中で加熱処理し、多結晶シリ
コン層２’の表面に約３０００オングストロームの多結
晶シリコン酸化膜１０を形成し（図１（ｃ）参照）、例
えば１０％の希ＨＦにより前記多結晶シリコン酸化膜１
０を除去する。この多結晶シリコン酸化膜１０は、耐圧
が低く、またリーク電流が大きく粗悪な膜質なので、全
部除去するのが好ましい。これにより、約５００オング
ストロームの薄肉の多結晶シリコン層２’が得られる（
図１（ｄ）参照）。
１０００゜ＣのＯ２雰囲気中で加熱処理し、多結晶シリ
コン層２’の表面に約３０００オングストロームの多結
晶シリコン酸化膜１０を形成し（図１（ｃ）参照）、例
えば１０％の希ＨＦにより前記多結晶シリコン酸化膜１
０を除去する。この多結晶シリコン酸化膜１０は、耐圧
が低く、またリーク電流が大きく粗悪な膜質なので、全
部除去するのが好ましい。これにより、約５００オング
ストロームの薄肉の多結晶シリコン層２’が得られる（
図１（ｄ）参照）。
【００１６】次いで、その多結晶シリコン層２’をパタ
ーニングした後、図１（ｅ）に示すように、例えばＣＶ
Ｄ法を使用してゲート絶縁膜３を形成する。このゲート
絶縁膜３は、たとえば厚みを１０００オングストローム
、膜質をＳｉＯ２膜としている。
ーニングした後、図１（ｅ）に示すように、例えばＣＶ
Ｄ法を使用してゲート絶縁膜３を形成する。このゲート
絶縁膜３は、たとえば厚みを１０００オングストローム
、膜質をＳｉＯ２膜としている。
【００１７】その後、上記ゲート絶縁膜３の上に、図１
（ｆ）に示すようにゲート電極４を形成する。このゲー
ト電極４は、例えばｎ＋多結晶シリコンからなり、厚み
を４５００オングストロームとしてある。そして、ゲー
ト電極４をマスクとしてイオン注入を行う。このイオン
注入は、例えば１００ｋｅＶのエネルギーによりＰ（リ
ン）を注入密度１×１０１５／ｃｍ２で注入して行った
。 これにより、多結晶シリコン層２’は、マスクとしたゲ
ート電極４の下方部分を除いて不純物層５が形成された
。
（ｆ）に示すようにゲート電極４を形成する。このゲー
ト電極４は、例えばｎ＋多結晶シリコンからなり、厚み
を４５００オングストロームとしてある。そして、ゲー
ト電極４をマスクとしてイオン注入を行う。このイオン
注入は、例えば１００ｋｅＶのエネルギーによりＰ（リ
ン）を注入密度１×１０１５／ｃｍ２で注入して行った
。 これにより、多結晶シリコン層２’は、マスクとしたゲ
ート電極４の下方部分を除いて不純物層５が形成された
。
【００１８】次いで、図１（ｇ）に示すように、ゲート
電極４及びゲート絶縁膜３を覆って、例えば６０００オ
ングストロームの層間絶縁膜６を形成する。そして形成
後、上記Ｐの活性化のための熱処理を行う。この熱処理
としては、例えば温度が９５０゜ＣのＮ２雰囲気中で３
０分間加熱した。
電極４及びゲート絶縁膜３を覆って、例えば６０００オ
ングストロームの層間絶縁膜６を形成する。そして形成
後、上記Ｐの活性化のための熱処理を行う。この熱処理
としては、例えば温度が９５０゜ＣのＮ２雰囲気中で３
０分間加熱した。
【００１９】しかる後、上記層間絶縁膜６とその下のゲ
ート絶縁膜３を貫通させてコンタクトホール７を開設し
、そのコンタクトホール７内と上縁部（層間絶縁膜６の
上表面）に、厚みが１μｍ以下の配線８を形成し、次い
で配線８及び層間絶縁膜６を覆って保護層９を形成した
。
ート絶縁膜３を貫通させてコンタクトホール７を開設し
、そのコンタクトホール７内と上縁部（層間絶縁膜６の
上表面）に、厚みが１μｍ以下の配線８を形成し、次い
で配線８及び層間絶縁膜６を覆って保護層９を形成した
。
【００２０】したがって、このように製造された薄膜ト
ランジスタは、非晶質シリコン層２が熱処理を受けて多
結晶シリコン層２’に変化するとき、まだ非晶質シリコ
ン層２は薄肉化処理を施されておらず厚みのある状態と
なっている。このため、上記熱処理により形成された多
結晶シリコン層２’の結晶粒径は、大きくなる。そして
、このような多結晶シリコン層２’を薄肉となすので、
最終的に多結晶シリコン層２’は薄肉であって結晶粒径
が大きいものとなる。よって、閾電圧が低く、移動度が
大きく、しかもリーク電流が小さいものとなる。
ランジスタは、非晶質シリコン層２が熱処理を受けて多
結晶シリコン層２’に変化するとき、まだ非晶質シリコ
ン層２は薄肉化処理を施されておらず厚みのある状態と
なっている。このため、上記熱処理により形成された多
結晶シリコン層２’の結晶粒径は、大きくなる。そして
、このような多結晶シリコン層２’を薄肉となすので、
最終的に多結晶シリコン層２’は薄肉であって結晶粒径
が大きいものとなる。よって、閾電圧が低く、移動度が
大きく、しかもリーク電流が小さいものとなる。
【００２１】なお、上記実施例においては多結晶シリコ
ン層２’を薄肉にする手法として、酸化させ酸化した部
分を除去する方式を用いたが、その方式に代えてドライ
エッチングもしくはウェットエッチングを用いてもよい
。
ン層２’を薄肉にする手法として、酸化させ酸化した部
分を除去する方式を用いたが、その方式に代えてドライ
エッチングもしくはウェットエッチングを用いてもよい
。
【００２２】
【発明の効果】本発明の薄膜トランジスタの製造方法に
よる場合には、薄肉で結晶粒径の大きな結晶シリコン層
２’を形成することができ、これにより閾電圧が低く、
移動度が大きく、しかもリーク電流が小さい薄膜トラン
ジスタを提供することができる。
よる場合には、薄肉で結晶粒径の大きな結晶シリコン層
２’を形成することができ、これにより閾電圧が低く、
移動度が大きく、しかもリーク電流が小さい薄膜トラン
ジスタを提供することができる。
【図１】（ａ）〜（ｇ）は本発明方法の製造工程を順に
示す断面図である。
示す断面図である。
【図２】（ａ）〜（ｆ）は従来方法の製造工程を順に示
す断面図である。
す断面図である。
２ 非晶質シリコン層
２’多結晶シリコン層
４ ゲート電極
Claims (1)
- 【請求項１】ゲート電極の下方に形成した多結晶シリコ
ン層における該ゲート電極の下方部分がチャネル領域と
なる薄膜トランジスタの製造方法において、絶縁膜又は
絶縁基板上に非晶質シリコン層を形成する工程と、熱処
理を施して該非晶質シリコン層を該多結晶シリコン層と
する工程と、該多結晶シリコン層に薄肉化処理を行って
薄肉にする工程と、薄肉となった多結晶シリコン層の上
にゲート絶縁膜を形成する工程と、該ゲート絶縁膜の上
にゲート電極を形成する工程とを含む薄膜トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6711191A JPH04301623A (ja) | 1991-03-29 | 1991-03-29 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6711191A JPH04301623A (ja) | 1991-03-29 | 1991-03-29 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04301623A true JPH04301623A (ja) | 1992-10-26 |
Family
ID=13335463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6711191A Pending JPH04301623A (ja) | 1991-03-29 | 1991-03-29 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04301623A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448612B1 (en) | 1992-12-09 | 2002-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Pixel thin film transistor and a driver circuit for driving the pixel thin film transistor |
| JP2006324338A (ja) * | 2005-05-17 | 2006-11-30 | Rohm Co Ltd | 薄膜トランジスタ素子の製造方法 |
| JP2014042051A (ja) * | 2007-06-12 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296563A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electronics Corp | 絶縁ゲ−ト型トランジスタおよびその製造方法 |
| JPH0281421A (ja) * | 1988-09-16 | 1990-03-22 | Fuji Electric Co Ltd | 多結晶シリコン膜の形成方法 |
| JPH03203378A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 薄膜トランジスタ |
-
1991
- 1991-03-29 JP JP6711191A patent/JPH04301623A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296563A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electronics Corp | 絶縁ゲ−ト型トランジスタおよびその製造方法 |
| JPH0281421A (ja) * | 1988-09-16 | 1990-03-22 | Fuji Electric Co Ltd | 多結晶シリコン膜の形成方法 |
| JPH03203378A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 薄膜トランジスタ |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448612B1 (en) | 1992-12-09 | 2002-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Pixel thin film transistor and a driver circuit for driving the pixel thin film transistor |
| US6608353B2 (en) | 1992-12-09 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having pixel electrode connected to a laminate structure |
| US7045399B2 (en) | 1992-12-09 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7061016B2 (en) | 1992-12-09 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7105898B2 (en) | 1992-12-09 | 2006-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| JP2006324338A (ja) * | 2005-05-17 | 2006-11-30 | Rohm Co Ltd | 薄膜トランジスタ素子の製造方法 |
| JP2014042051A (ja) * | 2007-06-12 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8921902B2 (en) | 2007-06-12 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
| JPS5856409A (ja) | 半導体装置の製造方法 | |
| JPH05102483A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5300443A (en) | Method for fabricating complementary enhancement and depletion mode field effect transistors on a single substrate | |
| US4507846A (en) | Method for making complementary MOS semiconductor devices | |
| JPH07153969A (ja) | 分離型多結晶シリコン内構成体の製造方法 | |
| US5681778A (en) | Semiconductor processing method of forming a buried contact and conductive line | |
| US4470191A (en) | Process for making complementary transistors by sequential implantations using oxidation barrier masking layer | |
| US4494996A (en) | Implanting yttrium and oxygen ions at semiconductor/insulator interface | |
| JPH04301623A (ja) | 薄膜トランジスタの製造方法 | |
| US4722912A (en) | Method of forming a semiconductor structure | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH11121757A (ja) | 半導体装置およびその製造方法 | |
| JP2776059B2 (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JPH0590589A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPS59165451A (ja) | 半導体装置の製造方法 | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0684939A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970623 |