JPS5856409A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5856409A
JPS5856409A JP56155185A JP15518581A JPS5856409A JP S5856409 A JPS5856409 A JP S5856409A JP 56155185 A JP56155185 A JP 56155185A JP 15518581 A JP15518581 A JP 15518581A JP S5856409 A JPS5856409 A JP S5856409A
Authority
JP
Japan
Prior art keywords
layer
silicon layer
implanted
single crystal
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56155185A
Other languages
English (en)
Inventor
Kenji Maeguchi
前口　賢二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56155185A priority Critical patent/JPS5856409A/ja
Priority to US06/423,146 priority patent/US4463492A/en
Publication of JPS5856409A publication Critical patent/JPS5856409A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁基板上の半導体層に素子を形成した構造の
半導体装置の製造方法に関する。
近年絶縁基板上の半導体装置１例えは５Ｏ８（Ｓｔｌｉ
ｅｏｎ　ｏｎ　５ａｐｐｈｉｒ・）Ｍｌ牛導体装置かそ
の高速性、低消費電力性から注目されてきている。
従来サファイア上のシリコン層中には高密度な格子欠陥
や圧縮応力が存在し、半導体装置の電気的特性を変化さ
せていｆｃいすなわちＭＯＳデバイス特性における実効
移動度の低下、しきい値電圧の変動、リーク電流の増加
等が挙けられる。
最近、前記シリコン層中に高濃度の８４”をイオン注入
することでシリコン層中の一部（例えばシリコンとサフ
ァイア界面近傍）を非晶質化し、次に約６００℃以上の
温度で７ニールすることで非晶質化していない領域（例
えばシリコン表面ＩＩ）を種に界面側へ同相成長させる
ことで大幅な結晶欠陥密度の減少と圧縮応力の減少を実
現する方法か開発されている。この方法は欠陥密度の高
い５ｌ−ｔ７フイア界面領域を非晶質化し、欠陥密度の
少ないシリコ７表ｔｈｉ＠の結晶層を橿に同相成長させ
たことで欠陥減少を果したことにある。モして固相成長
を低温（例えば９００℃以下ンで行なえはシリコン層中
の圧縮応力の減少も同時に実現できる。−万、このより
なＳｉ　　イオン注入技術による結晶性改良を笑顔にデ
バイスへ応用する場合、従来ではデバイス製作前にシリ
コン層全面に８１＋をイオン注入して非晶質層を形成し
、次に６００’Ｃ以上の熱処理を施して固相成長を行な
って結晶性を改良し、その後に通常のデバイス製作工程
を行なうことでデバイス特性の向上を得ていた。しかし
麿からこのような従来方法では固相成長後にデバイス製
作工程中に導入される９００’Ｃ以上の熱処理工程にて
前に述べたシリコン層中の圧縮応力がＳｌとす７アイア
の熱膨張係数の違いに、よって再び生じるという問題が
あった。
本発明は上記欠点を解消するため罠なされたもので、非
晶質層の再結晶化と不純物の活性化とを同時に行なうこ
とによって絶縁基板上に良好な結晶性と圧縮応力が低減
された単結晶半導体層を簡単に形成し得る半導体装置の
製造方法を提供しようとするものである。
以下１本発明をｎチャンネルＭｏｓ型半導体装置に適用
した例についてｍ１図（ａ）〜（幻を参照して説明する
。
実施例 （１）　　ｔず、サファイア基板１土に単結晶シリコン
層を例えはエピタキシャル成長法によ）形成し、このシ
リコン層をフォトエツチング技術によＦ）　／＋ターニ
ングして島状の単結晶シリコン層２を形成した後、例え
Ｖｉ９００’ｃ以上の高温酸素雰囲気中で熱酸化処理し
てシリコン層２表面にダート酸化膜３を成長させた（第
１９（ａ）図示）。
つづいて、　Ｓｌ＋をダート酸化膜３を通して単結晶シ
リコン層２にイオン注入し、表面側を除くシリコン層２
に非晶質層４を選択的に形成した（第１図（ｂ）図示）
。
［ｉ＋）　　次いで、がロンをサファイア基板１の界面
付近の非晶質層４にピークをもつ濃度分布６となるよう
にイオン注入した（第１図（ｅ）図示）。
このがロンのイオン注入はサファイア基板１界面のシリ
コン層を高濃度ｐ型領域とすることによシ、サファイア
基板１界面に存在するｎ型界面単位による電子の反転層
の形成を防ぐために行なう。電子の反転層力・形成され
にチ・ンネルトランジスタがサファイア基板１の界面付
近全通して流れる、いわゆるパックチャンネル現象を起
こす。
（ｌｉｌ）　　次いで、全面に６００℃の低圧ＣＶＤ　
＠　４ｃ　１９不純物ドープ多結晶シリコン膜を堆積し
、これをフォトエツチング技術によ多Δターニングして
ダート電極６．を形成した（第１図（ｄｌ示）。
つづいて、ダート電極６をマスクとしてソース。
ドレイン領域を形成するための砒素を濃度分布７となる
ように非晶質層４を有するシリコン層３にイオン注入し
た（第１図（・）図示）。
Ｏｖ）　　次いで、全面に例えは６００℃の低圧ＣＶＤ
法によ、り　５ｔＯ２膜（層間絶縁ＩＩ）ａｔ−堆積し
た後、９００℃のＰＯＣ１ｓ雰囲気中で燐処塩を施して
電子の安定化を行なった。この燻処理時において１、シ
リコン層２上層の単結晶層′ｔ−樵とした同相成長によ
って非晶質層４が再結晶化され、良好な結晶性を有する
亨結晶シリコン層９に変換されると共に、イオン注入さ
れ九カロン、砒素が活性化されｎ”　Ｗのソース、ドレ
イン領域ＪＯ。
１１が形成され、かつソース、ドレイン領域１０９１１
間にｐ″′″領域とｐ領域からなるチャンネル領域Ｊ２
か形成された。なお、燐処理時間は３０分間行なえは十
分である。つづいて、８１０、　Ｊ［ａにコンタクトホ
ールを開孔し、全面にＡ７Ｉ！ｌｉ真９蒸！シ、これを
Δターニングしてソース、ドレイン取出しＡＩ電極１３
　、１４１ｆ形成し、ｎチャンネルＭＯ８型半導体装置
を製造した（第１図（ｆ）図示〕。
しかして、本発明方法はＳｔ　　のイオン注入後直ちに
固相成長を行なわず、ＪＩ造工程中に用いられるがロン
や砒素等のイオン注入後に不純物の活性化と固相成長を
同時に１回の熱処理で行なうために、以下に示す檀々の
効果を有する。
第１ｉ１ｔシリコン層２の濃度を変えたシ（例えば？ロ
ン）、導電型を変えたり（例えは砒素）する目的でイオ
ン注入された不純物は非晶′Ｘ層４中にはぼと）込まれ
るため、非晶質層４か再結晶化する際不純物が容易に８
１と置換され。
その結果活性化温度を低下できることである。
活性化温度が低いことは、製造プロセスの低温化を実現
でき、ダート電極６下へのソース、ドレイン領域１０．
１１の広がシを抑制できるため、累、子の微細化に対し
て有利である。
ｗＪ２に、砒Ｘを非晶質層４に導入すると、その不純物
の拡散は速くなるため、低温で活性したにもかかわらす
深いソース、ドレイン領域１０．１１を形成できること
である。つｔｒ、砒素のような拡散係数の小さい不純物
でもサファイア基板１にまで到達するソース、ドレイン
領域１０．１１を形成でき、ひいてはソース。
ドレイン領域の接合容量を低減できＳＯＳ構造の高速性
を維持できる。
第３に、イオン注入層の活性化と固相成長を１回の熱処
理工程で行なうことによって、プロセスの簡略化と、結
晶性の改善はもとより圧縮応力が低減された単結晶クリ
；ン層９金形成できることである。
なお、上記実施例ではサファイア基板界面付近の単結晶
シリコン層に非晶質層を形成する場合について述べたが
、かならずしもこうした方法に限定されない。例えば、
第２図に示す如く島状の単結晶シリコン層２の表面側に
非晶質層４′を形成し、その後−ロン非晶質層４′付近
にピークをもつ不純物分布５′となるようにイオン注入
してもよい。
また、上記実施例では燐処理（リングツメン工程で不純
物の活性化と固相成長を同時に行なったが、その他の熱
処理工程時に不純物の活性化と同相成長を行なってもよ
い。また熱アニールに代えてレーデアニールしてもよい
。
上記実施例では絶縁基板としてサファイア基板を用いた
が、これに限定されず例えばスピネル基板、５ｉｏ２基
板、第１絶縁層上に半導体層を介して第２の絶縁層を設
けた多層構造の基板等を用いてもよい。
本発明方法はｎチャンネルＭＯ８型半導体装置の製造の
みに限らず、ｐチャンネルＭＯ８型半導体製造や相補型
ＭＯ８半導体装置の製造等にも同様に適用できる。
以上詳述した如く９本発明によれは絶縁基板上の単結晶
半導体層に形成した非晶質層の再結晶化と同半導体層に
導入した不純物の活性化を一回の熱処理工程により行な
うことによって、活性化温度の低減化、プロセスの簡略
化を図ることかできると共に圧縮応力が低減され、妙）
つ結晶性か良好な単結晶半導体層を形成でき、ひいては
高性能、高信頼性、高密度の半導体装置を製造できる等
顕著な効果を有する。
【図面の簡単な説明】
第１図（＆）〜（ｆ）は本発明の実施例におけるｎチャ
ンネルＭＯ８型半導体装置の製造を示す工程断面図、第
２図は本発明の他実施例を示すｎチャンネルＭＯ８型牛
導体装置の非晶質層形成工程の断面図である。 １・・・サファイア基板、２．９−島状の単結晶シリコ
ン層、３・・・ｒ−ト酸化膜、４　ｔ　’′・・・非晶
質層、６・・・ダート電極、１０−真　型ソース領域、
１１・・・ｎ型ドレイン領域、１２．１３・・・Ａノミ
極。 第１図

Claims (1)

  1. 【特許請求の範囲】 絶縁基板上に単結晶半導体層を形成し、この半導体層の
    厚さ方向に結晶格子の規則性を破壊するイオンを注入し
    て非晶質層を選択的に形成した後、残存した単結晶層を
    種とした固相成長によりて前記非晶質層を再結晶化する
    に際し。 前記固相成長前に非晶質層を含む半導体層に不純物を導
    入し、固相成長によって該加重質層の再結晶化と同時に
    不純物の活性化を行なうことｔ−特徴とする半導体装置
    の製造方法。
JP56155185A 1981-09-30 1981-09-30 半導体装置の製造方法 Pending JPS5856409A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56155185A JPS5856409A (ja) 1981-09-30 1981-09-30 半導体装置の製造方法
US06/423,146 US4463492A (en) 1981-09-30 1982-09-24 Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56155185A JPS5856409A (ja) 1981-09-30 1981-09-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5856409A true JPS5856409A (ja) 1983-04-04

Family

ID=15600335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56155185A Pending JPS5856409A (ja) 1981-09-30 1981-09-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4463492A (ja)
JP (1) JPS5856409A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091623A (ja) * 1983-10-26 1985-05-23 Toshiba Corp 半導体単結晶薄膜の製造方法
JPS6163016A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Ｓｏｉ形成方法
JPS6163014A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Ｓｏｉ製造方法
JPH02174237A (ja) * 1988-12-27 1990-07-05 Sony Corp 半導体装置の製造方法
US5457058A (en) * 1989-10-09 1995-10-10 Canon Kabushiki Kaisha Crystal growth method

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US4553315A (en) * 1984-04-05 1985-11-19 Harris Corporation N Contact compensation technique
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4588447A (en) * 1984-06-25 1986-05-13 Rockwell International Corporation Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films
US4573257A (en) * 1984-09-14 1986-03-04 Motorola, Inc. Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key
JPH0824184B2 (ja) * 1984-11-15 1996-03-06 ソニー株式会社 薄膜トランジスタの製造方法
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
IT1209682B (it) * 1985-12-23 1989-08-30 Sgs Microelettronica Spa Processo per la fabbricazione mediante ricristallizzazione epitassiale di transistori ad effetto di campo a gate isolato con giunzioni a profondita' minima.
US4775641A (en) * 1986-09-25 1988-10-04 General Electric Company Method of making silicon-on-sapphire semiconductor devices
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
US4797721A (en) * 1987-04-13 1989-01-10 General Electric Company Radiation hardened semiconductor device and method of making the same
JPS6432622A (en) * 1987-07-28 1989-02-02 Mitsubishi Electric Corp Formation of soi film
US5296087A (en) * 1987-08-24 1994-03-22 Canon Kabushiki Kaisha Crystal formation method
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface
JPS6476760A (en) * 1987-09-18 1989-03-22 Toshiba Corp Manufacture of semiconductor device
US5021119A (en) * 1987-11-13 1991-06-04 Kopin Corporation Zone-melting recrystallization process
US5453153A (en) * 1987-11-13 1995-09-26 Kopin Corporation Zone-melting recrystallization process
US4997780A (en) * 1988-09-21 1991-03-05 Ncr Corporation Method of making CMOS integrated devices in seeded islands
EP0390608B1 (en) * 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
JPH0397224A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
US5024965A (en) * 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
DE4029060C2 (de) * 1990-09-13 1994-01-13 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
US5104818A (en) * 1991-04-15 1992-04-14 United Technologies Corporation Preimplanted N-channel SOI mesa
US5298434A (en) * 1992-02-07 1994-03-29 Harris Corporation Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
EP0566838A3 (en) * 1992-02-21 1996-07-31 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5863823A (en) * 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
US5864162A (en) * 1993-07-12 1999-01-26 Peregrine Seimconductor Corporation Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire
US5973363A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US5930638A (en) * 1993-07-12 1999-07-27 Peregrine Semiconductor Corp. Method of making a low parasitic resistor on ultrathin silicon on insulator
JP3403812B2 (ja) * 1994-05-31 2003-05-06 株式会社半導体エネルギー研究所 薄膜トランジスタを用いた半導体装置の作製方法
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US5510278A (en) * 1994-09-06 1996-04-23 Motorola Inc. Method for forming a thin film transistor
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
US5807771A (en) * 1996-06-04 1998-09-15 Raytheon Company Radiation-hard, low power, sub-micron CMOS on a SOI substrate
US7195960B2 (en) * 1996-06-28 2007-03-27 Seiko Epson Corporation Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
US6261886B1 (en) * 1998-08-04 2001-07-17 Texas Instruments Incorporated Increased gate to body coupling and application to DRAM and dynamic circuits
US5956603A (en) * 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US6184112B1 (en) * 1998-12-02 2001-02-06 Advanced Micro Devices, Inc. Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2006033041A1 (en) * 2004-09-22 2006-03-30 Koninklijke Philips Electronics N.V. Integrated circuit fabrication using solid phase epitaxy and silicon on insulator technology
TWI283071B (en) * 2005-01-19 2007-06-21 Au Optronics Corp Methods of manufacturing a thin film transistor and a display
US20070052021A1 (en) * 2005-08-23 2007-03-08 Semiconductor Energy Laboratory Co., Ltd. Transistor, and display device, electronic device, and semiconductor device using the same
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9165945B1 (en) * 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240843A (en) * 1978-05-23 1980-12-23 Western Electric Company, Inc. Forming self-guarded p-n junctions by epitaxial regrowth of amorphous regions using selective radiation annealing
US4338616A (en) * 1980-02-19 1982-07-06 Xerox Corporation Self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
US4379727A (en) * 1981-07-08 1983-04-12 International Business Machines Corporation Method of laser annealing of subsurface ion implanted regions
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091623A (ja) * 1983-10-26 1985-05-23 Toshiba Corp 半導体単結晶薄膜の製造方法
JPS6163016A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Ｓｏｉ形成方法
JPS6163014A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol Ｓｏｉ製造方法
JPH02174237A (ja) * 1988-12-27 1990-07-05 Sony Corp 半導体装置の製造方法
US5457058A (en) * 1989-10-09 1995-10-10 Canon Kabushiki Kaisha Crystal growth method

Also Published As

Publication number Publication date
US4463492A (en) 1984-08-07

Similar Documents

Publication Publication Date Title
JPS5856409A (ja) 半導体装置の製造方法
US4969031A (en) Semiconductor devices and method for making the same
JPH0523055B2 (ja)
JPS6388841A (ja) シリコン・オン・インシュレータ半導体素子
JPH09321307A (ja) 半導体装置
JPH09219524A (ja) 半導体装置及びその製造方法
JPH0640582B2 (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
JPS62203380A (ja) 半導体素子の製造方法
JP3311940B2 (ja) 半導体装置及びその製造方法
JPH11163343A (ja) 半導体装置およびその製造方法
JP2004055943A (ja) 半導体装置とその製造方法
JP2002359367A (ja) 半導体基板、その製造方法及び半導体装置
JPS63122177A (ja) 半導体装置とその製造方法
JPS5856467A (ja) 半導体装置の製造方法
JPH0575041A (ja) Ｃｍｏｓ半導体装置
JP2565192B2 (ja) 半導体装置の製造方法
JPH0227769A (ja) 半導体装置
JPH05299349A (ja) Ｓｏｉ基板の製造方法
JPS63117459A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH03200319A (ja) 多結晶シリコンの形成方法
JPH07335870A (ja) 半導体装置およびその製造方法
JPH04301623A (ja) 薄膜トランジスタの製造方法
JPS5935464A (ja) 相補型ｍｏｓ半導体装置及びその製造方法
JPH01278768A (ja) ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法
JPS62213131A (ja) ３−ｖ族半導体装置の製造方法