JPS6163014A - Soi製造方法 - Google Patents

Soi製造方法

Info

Publication number
JPS6163014A
JPS6163014A JP59183725A JP18372584A JPS6163014A JP S6163014 A JPS6163014 A JP S6163014A JP 59183725 A JP59183725 A JP 59183725A JP 18372584 A JP18372584 A JP 18372584A JP S6163014 A JPS6163014 A JP S6163014A
Authority
JP
Japan
Prior art keywords
insulating film
film
region
soi
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59183725A
Other languages
English (en)
Inventor
Takemitsu Kunio
國尾 武光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59183725A priority Critical patent/JPS6163014A/ja
Publication of JPS6163014A publication Critical patent/JPS6163014A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683Continuous wave laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691Scanning of a beam

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は80I形成方法に関するものであり、詳しくは
MIa型デバイス構造形成後に単結晶化レーザ・アニー
ルを行なう80I製造方法である。
(従来技術とその問題点) 80I結晶を用いたデバイスの電気特性を著しく劣下さ
せている原因は素子能動領域(MIS型構造ではゲート
領域)に結晶粒界が存在するためである。
そこで従来より素子領域中に結晶粒界を存在させない方
法として、第1図に示すヒート・シンク法(汚材ら、電
子通信学会技術研究報告、OPM83−13)や第2図
に示すインダイレクト・レーザヒート法(向弁ら4半導
体・集積回路技術第5回シンポジウム講演論文算、P6
)などが提案されている。第1,2図中で1が多結晶S
i、2が絶縁膜、3がSi基板、4がキャップ膜、5が
層間絶縁膜である。しかし、これらの素子領域の大きさ
は切〜ωμm×10〜20μmであり、また現在おもに
使用されているAr  イオンレーザのパワー限界から
、層間絶縁膜が1μmの場合、溶融幅は最大約100μ
m程度である。このため、第3図に示すように素子領域
6が多数個配置されている場合、レーザービームを素子
領域からはずれずに走査することはむずかしい。このた
め、デバイス動作に重要な、素子能動領域のいくつかに
、結晶粒界が存在してしまい、デバイスの電気特性を著
しく劣化させるという欠点があった。
(発明の目的) 本発明の目的はこのような従来の欠点を除去せしめて、
結晶粒界が入らない素子能動領域を容易に形成できる新
規な80Ijl造方法を提供することにある。
(発明の構成) 本発明によればMIa型デバイス用80I結晶製造方法
に8いて、まず少なくとも表面に絶縁層膜IIを形成す
るが、このとき前記絶縁膜工のレーザ元に対する反射率
が前記絶縁膜■の反射単に対して小さくなるようにして
あき、その後少なくとも前記ゲートを含むように前記レ
ーザ元によりアニールすることを特徴とするSOI製造
方法が得られる。
(実施例) 以下本発明(こついて図面を参照して実施例を示す。
Si基板7上に熱酸化等の方法でSi0!膜8を厚さ1
μm形成し、さらにその上に多結晶質8iをOVD等の
方法で厚さ5000kを堆積しパターニングして素子領
域9(60X15μm 2>となるべき部分とする。そ
の後、素子領域表面を熱酸化して厚さ400Aの5iO
1膜10を形成した(第4図)。少さらに多結晶Siを
厚さ5000λ成長させパターニングしてゲート幅15
μm、ゲート長2μmのゲート電極11を形成し、ゲー
1−tlliiillの表面に熱酸焦で厚さ520Aの
8 i 0H膜12を形成した状態が第5図である。こ
のとき、ゲート以外の素子領域表面も酸化されるので酸
化膜13の厚さは850A程度になる。
この構造にArレーザ光を照射するとゲート電極による
光の吸収のため、ゲートを極面下の素子能動領域の発熱
量は他の素子領域に較べて少なく、ゲート直下の素子能
動領域の温度は他の素子領域に比較して低くなる。
しかも5i02膜12と13の厚さが異なるので5i0
2膜による反射率に差が生じる。この両者の酸化膜厚に
よる反射率はArレーザ光に対して、ゲート電極上にお
いて、約25%、ゲート電極以外の素子領域において1
2%となっており、同一レーザパワーで照射するとゲー
トおよび素子能動領域部分の発熱量は他の素子領域に較
べて更に少なくなる。
ゲートから能動領域への熱伝導を考慮してもゲート電極
直下の素子能動領域の温度は他の素子領域に比較して温
度が低くなる。
第5図のような構造を一直線上に、多数個並べたものが
、第6図である。第6図に示すようにビーム径80〜1
00μmのレーザ・ビーム14をゲート電極11に平行
に(ゲート幅方向に)走査する。これにより素子能動領
域を含む素子領域を単結晶化できる。
以上をもって本実施例が終了する。
なお本実施例ではゲート電極としてSiを用いたが、高
融点金属やそのシリサイド、ポリサイド等でもよい。
(本発明の効果) MIa型デバイスの電気特性の、向上には少なくともゲ
ート下の素子能動領域のみに結晶粒界が存在しない事が
必要であり、これを実現するにはビーム・アニール時に
素子能動領域の温度が他の素子領域に較べて低くなるこ
とが重要である。本発明方法を用いれば一回のビーム照
射により素子領域と素子能動領域とが自己整合的に温度
差を生じ、ゲート下の素子能動領域に結晶粒界が入らな
い。
また、第6図に示すように、多数個の素子領域をレーザ
・ビームの一走査で単結晶化するとき、第1図、第2図
のような構造では、溶融@(約100μm)と素子領域
の大きさく40〜60μm X 10〜20μm)の関
係より、レーザ・ビームを素子領域からはずさすに照射
することはむすかしく、はずれたことにより素子領域に
結晶粒界が生じてしまう。
しかし、本発明の方法はビーム幅(約100μm)に対
して、少なくとも単結晶化しなくてはならない領域が(
2μm×15μm)と小さいため、単結晶化すべき領域
からレーザ・ビームがはすれる確率が小さくなる。
また、本発明ではゲートに多結晶8iを使った場合これ
も単結晶化されるために、ゲートの抵抗が多結晶8iの
場合にくらべて、%〜%に減少し、素子の高速動作の一
助となる。
さらに、チャネル領域の不純物拡散をイオン注入で行な
ったとき、不純物の活性化のために熱処理が必要となる
が、ビーム・アニール前に注入を行ない、単結晶化アニ
ールと活性化熱処理を同時に行なえて、熱工程の削減に
なる。
【図面の簡単な説明】
第1図、第2図は従来の80I基板の断面図。 第3図は従来の80I基板の平面図。 第4図、第5図は本発明の実施例を示T断面図。 第6図は本発明の実施例を示す平面図。 図において、 1.9.11・−・・・・多結晶Si 、 2・・・・
・・絶縁膜、3.7・・・・・・8i基板、4・・・・
・・キャップ厳、5・・・・・・層間分離膜、6・・・
・・・素子領域、8.10 、12 、13・・・・・
・5i02膜工業技術院長 第 4 図 審 る 図

Claims (1)

  1. 【特許請求の範囲】  MIS型デバイス用SOI結晶製造方法において、ま
    ず少なくとも表面に絶縁層を備えた基板上晶質 の素子を形成すべき領域に非晶質または多結晶質Si層
    を形成し、引き続きこのSi層上に絶縁膜Iを形成した
    のち、前記絶縁膜I上にゲート電極を形成し、その後前
    記ゲート上に絶縁膜IIを形成するが、このとき前記絶縁
    膜Iのレーザ光に対する反射率が前記絶縁膜IIの反射率
    に対して小さくなるようにしておき、その後少なくとも
    前記ゲートを含むように前記レーザ光によりアニールす
    ることを特徴とするSOI製造方法。
JP59183725A 1984-09-04 1984-09-04 Soi製造方法 Pending JPS6163014A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59183725A JPS6163014A (ja) 1984-09-04 1984-09-04 Soi製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183725A JPS6163014A (ja) 1984-09-04 1984-09-04 Soi製造方法

Publications (1)

Publication Number Publication Date
JPS6163014A true JPS6163014A (ja) 1986-04-01

Family

ID=16140869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59183725A Pending JPS6163014A (ja) 1984-09-04 1984-09-04 Soi製造方法

Country Status (1)

Country Link
JP (1) JPS6163014A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4381201A (en) Method for production of semiconductor devices
US5006913A (en) Stacked type semiconductor device
JPH0451071B2 (ja)
JPH07118443B2 (ja) 半導体装置の製法
JPH0147897B2 (ja)
JPS60150618A (ja) 半導体装置の製造方法
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPH09283443A (ja) 半導体薄膜の製造方法
JPS6163014A (ja) Soi製造方法
JPS6230314A (ja) 結晶性半導体薄膜の製造方法
JP3146702B2 (ja) 薄膜トランジスタの製造方法
JP2709376B2 (ja) 非単結晶半導体の作製方法
JPH0467336B2 (ja)
JPS6163016A (ja) Soi形成方法
JPH0697196A (ja) 半導体装置およびその製造方法
JP4514908B2 (ja) 半導体装置の製造方法
JP2831006B2 (ja) 薄膜トランジスタの製造方法
JP4211085B2 (ja) 薄膜トランジスタの製造方法
JPH09326495A (ja) 薄膜トランジスタ及びその製造方法
JP3533477B2 (ja) ポリシリコン膜の形成方法
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JPS59198765A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JP2853143B2 (ja) 半導体装置の製造方法
JPH09213953A (ja) 単一電子素子の製造方法
JPS6315471A (ja) 薄膜トランジスタとその製造方法