JP4514908B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4514908B2 JP4514908B2 JP2000205412A JP2000205412A JP4514908B2 JP 4514908 B2 JP4514908 B2 JP 4514908B2 JP 2000205412 A JP2000205412 A JP 2000205412A JP 2000205412 A JP2000205412 A JP 2000205412A JP 4514908 B2 JP4514908 B2 JP 4514908B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- film pattern
- pattern
- crystal silicon
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関する。さらに、詳しくは液晶パネルなどに用いられる薄膜トランジスタなどに関する。
【０００２】
【従来の技術】
低消費電力、低電圧動作、軽量、薄型、カラー表示などを特徴とする液晶パネルは、パーソナルコンピューター（ＰＣ）やビデオ機器などへ急速にその用途を拡大している。近年、アクティブマトリクス駆動のカラー液晶パネルは、ブラウン管（cathod ray tube : ＣＲＴ）に近い高画質が期待できるので、高画質化、大画面化が進められている。
【０００３】
ところで、液晶パネルには薄膜トランジスタ（以下、ＴＦＴという）が設けられており、ＴＦＴがスイッチング素子となり、液晶の配向が制御され、画像が表示される。ＴＦＴは通常、ガラス基板上にアモルファスシリコン膜を成長させ、これをチャネル導体としてトランジスタを構成する。ＴＦＴは液晶パネルの高画質化のため、速い応答速度が要求されている。しかしながら、アモルファスシリコンは単結晶シリコンや多結晶シリコンに比べて電流担体の移動度が低いため、ＴＦＴの応答速度を上げるには限界がある。
【０００４】
また、アモルファスシリコンは電流担体の移動度が低いので、ＴＦＴを駆動させるドライバＩＣをガラス基板上にＴＦＴと同時に製造できない。従って、ドライバＩＣは単結晶シリコン基板を用いた通常のＬＳＩのプロセスで製造され、液晶パネルに実装されている。
多結晶シリコンはアモルファスシリコンより電流担体の移動度が高いので、多結晶シリコンを能動層に用いることにより、所望の応答速度をもつＴＦＴやドライバＩＣを製造することができる。しかしながら、多結晶シリコンは６００℃以上の加熱雰囲気でＳｉＨ4 などを熱分解するＣＶＤ（Chemical Vapor Deposition ）法で成膜される。液晶パネルに使用する基板であるガラス基板の融点は、多結晶シリコンの成長温度より低いため、ガラス基板上に直接、結晶性のよい多結晶シリコンを成長させることができない。このため、結晶性がよく、高移動度が得られる多結晶シリコンを成長させる基板として融点が高い石英ガラスを使用する必要がある。しかし、この石英ガラスは高価であるため、特殊用途の液晶パネルにのみに用いられ、一般の液晶パネルには用いられていない。
【０００５】
ガラス基板上に多結晶シリコン膜を得る方法としては、まず、ガラス基板上にアモルファスシリコン膜を低温のＣＶＤ法にて成膜し、短パルスのエキシマレーザーを照射することにより、ガラス基板に影響を与えないで、アモルファスシリコン膜のみを溶融し、結晶化させて多結晶シリコンを得る方法が多く用いられている。近年では、このために、ガラス基板の大口径化に対応した高出力、線状ビームのエキシマレーザーが開発されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、レーザー照射によって溶融結晶化して得られる多結晶シリコンは、照射エネルギー密度だけではなくビームプロファイルやアモルファスシリコンの膜表面の状態にも影響を受け易い。従って、大口径のガラス基板上に、広範囲にわたって、均一に結晶粒径の大きな多結晶シリコンを形成することは困難であった。
【０００７】
図６（ａ）及び図６（ｂ）はガラス基板内のシリコンの結晶性を評価したグラフである。図６（ａ）は高いエネルギーで照射した場合のピーク波数を示すグラフであり、図６（ｂ）は比較的低いエネルギーで照射した場合のピーク波数を示すグラフである。
図６（ａ）及び図６（ｂ）の横軸はともにガラス基板上に形成した多結晶シリコンの位置を示し、縦軸はともにピーク波数を示す。非晶質シリコン（α−Ｓｉ）は４８０ｃｍ-1付近にブロードな山をもち、単結晶シリコン（ｃ−Ｓｉ）は５２０．５ｃｍ-1にピークをもち、多結晶シリコン（ｐ−Ｓｉ）はその中間的なピークを示す。エキシマレーザーで形成した多結晶シリコンはピーク波数が大きい方が電流担体の移動度が高いものが得られやすいという相関がある。
【０００８】
比較的低いレーザーエネルギーの条件では、図６（ｂ）に示すように、ピーク波数のバラツキ、すなわち、結晶粒径のバラツキは小さいが、ピーク波数が低い、すなわち、結晶粒径の小さい結晶しか得られない。従って、この条件で得られた多結晶シリコンを用いても速い応答速度のＴＦＴを製造することができない。
一方、比較的高いエネルギーの条件では、図６（ａ）に示すように、部分的には▲１▼に示すようなピーク波数の高い箇所があり、大きな結晶粒径の多結晶シリコンが得られていることがわかる。しかし、▲２▼に示すようにピーク波数が低いところがあり、結晶粒径のバラツキが大きいことを示している。また、得られた多結晶シリコンの表面の凹凸も大きくなっている。結晶性のバラツキが大きくなるのは、レーザーパワーの変動やビームのエッジの影響があったためである。
【０００９】
以上のように、従来の技術ではガラス基板上のアモルファスシリコン膜にレーザー光を照射することにより、結晶粒径の大きい多結晶シリコンを広範囲にわたって均一に得ることができない。ＴＦＴやドライバＩＣの応答速度は能動層である多結晶シリコンの結晶粒の大きさに依存し、結晶粒が大きい方が、応答速度が速い。従って、従来の技術では、ＴＦＴやドライバＩＣの応答速度のバラツキが大きく、所望の応答速度をもつＴＦＴやドライバＩＣをガラス基板上に歩留りよく製造することができないという問題がある。
【００１０】
本発明は以上の問題点を鑑みて創作されたものであり、ガラス基板上の多数のトランジスタの能動領域に、均一で、かつ大きな結晶粒を形成することができる半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記した課題を解決するため、本発明は絶縁性基板の上に、下から順に、非単結晶シリコン膜と透光性の絶縁膜のパターンと、前記絶縁膜のパターンの面積より小さい面積を有する金属膜のパターンとが積層された構造を形成する工程と、前記絶縁性基板の前記積層された構造が形成された面側からのみ、前記金属膜のパターンをマスクとして、かつ前記絶縁膜のパターンを通して、前記非単結晶シリコン膜にレーザー光を照射して加熱し、前記非単結晶シリコン膜の前記金属膜のパターンの外側の領域を溶融させ、さらに前記金属膜のパターンの外側の領域からの熱伝導により前記非単結晶シリコン膜の溶融領域を広げて、前記金属膜のパターンの下の前記非単結晶シリコン膜を溶融させる工程とを有し、前記金属膜のパターンの下の前記非単結晶シリコン膜を溶融させた後、前記絶縁性基板の上に前記積層された構造のみが形成されている状態で前記溶融した非単結晶シリコン膜が冷却されて、結晶化し、多結晶シリコンを形成することを特徴とする。
【００１２】
以上のように、本発明においては、非単結晶シリコン膜全体にわたって結晶粒径が均一でかつ、大きな多結晶シリコンを得るのではなく、結晶粒径の大きさにより特性に影響を与える領域のみに結晶粒径が均一でかつ大きな多結晶シリコン膜を得ることができるようにすることを目的としている。
本発明によれば、非単結晶シリコン膜上に下から順に絶縁膜のパターンと、この絶縁膜のパターンより小さい面積を有する金属膜のパターンとを積層した構造、いわゆる、階段形状を形成している。そして、この階段形状でレーザー光を照射して非単結晶シリコン膜を溶融している。このとき、レーザー光は絶縁膜のパターンを通過し、非単結晶シリコン膜まで達する。この場合、絶縁膜のパターンに反射防止膜の機能をもたせることにより、レーザーエネルギーをより効率よく用いることができる。
【００１３】
すなわち、非単結晶シリコン膜は金属膜のパターンの外側の絶縁膜のパターンの下の領域でレーザー光の照射を受けるので、そこは金属膜のパターンの直下の領域より高温となり溶融させることがきる。また、金属膜のパターンの直下の非単結晶シリコン膜はレーザー光の照射を受けないが、金属膜のパターンの外側の領域から熱拡散（熱伝導）で温度が上がり溶融させることができる。このとき、非単結晶シリコン膜の温度分布は、金属膜のパターンの直下の領域では、金属膜のパターンの外側であって絶縁膜のパターンの下の領域より温度が低い状態となる。
【００１４】
これが冷却されるときには、金属膜のパターンは熱伝導度が高いので、金属膜のパターンの直下の非単結晶シリコン膜の冷却速度は速い。これに対して、絶縁膜のパターンは熱伝導度が低いので、絶縁膜のパターンの下の非単結晶シリコン膜の冷却速度は遅い。従って、金属膜のパターンの下の中央部から外側両側に向かって結晶化が進む。
【００１５】
これにより、絶縁性基板上の非単結晶シリコン膜の所望の領域を自己整合的に結晶粒径が均一で、かつ大きな多結晶シリコンに変換することができる。従って、上記階段形状を絶縁性基板上の多数のトランジスタを形成する領域に形成しておくことにより、特にその能動層に限って電流担体の移動度が高い多結晶シリコンを広い範囲にわたって、均一に形成することができる。
【００１６】
上記方法をトランジスタの作成に適用した場合、例えば、金属膜のパターンをゲート電極とし、その下の絶縁膜のパターンをゲート絶縁膜とし、その下の多結晶シリコン膜をトランジスタのチャネル領域とすると、そのチャネル領域ではチャネル長の方向に一つの結晶粒が形成される。このとき、チャネル長方向に交差する方向に延びるチャネル幅が広い場合、チャネル幅方向にこの結晶粒が複数並ぶことになる。このように、チャネル長方向に大きな粒径の結晶が一つしかなく、この結晶粒がチャネル幅方向に連なってチャネル領域を構成している。従って、チャネル長の方向には結晶と結晶との粒界が存在しないので、電流担体の移動度が上がり、トランジスタの応答速度をはじめとするその他の特性を向上させることができる。
【００１７】
さらに、上記階段状形状を絶縁性基板上の多数のトランジスタを形成する領域に形成しておくことにより、単結晶シリコンを能動層としたトランジスタに近い特性をもつ高性能なトランジスタを大口径の絶縁性基板上に歩留りよく形成することができる。さらに、絶縁性基板上に駆動回路一体型の液晶パネルを容易に製造することができる。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態について図を参照しながら説明する。
（第１の実施の形態）
図１（ａ）は本発明の第１の実施の形態の半導体装置を示す断面図であり、図１（ｂ）は平面図である。図１（ａ）は、図１（ｂ）のＩＶ―ＩＶに沿った断面図である。
【００１９】
図１（ａ）に示すように、ガラス基板１０の上に下から順に、ｐ−Ｓｉ膜パターン１４、ＳｉＯ2 膜パターン１６ａ及びＭｏからなる金属膜パターン１８ａが形成されている。ＳｉＯ2 膜パターン１６ａはＳｉＯ2 膜パターン１６ａの下に形成されたｐ−Ｓｉ膜パターン１４ｂの面積より小さく形成されている。また、ＳｉＯ2 膜パターン１６ａの上に形成された金属膜パターン１８ａはＳｉＯ2 膜パターン１６ａの面積より小さく形成されている。
【００２０】
すなわち、下から順に、ａ−Ｓｉ膜パターン１４、ＳｉＯ2 膜パターン１６ａ及び金属膜パターン１８ａがいわゆる、階段形状に形成されている。
ここで、ｐ−Ｓｉ膜パターン１４ｂはトランジスタの能動層であり、ＳｉＯ2 膜パターン１６ａはゲート絶縁膜であり、金属膜パターン１８ａはゲート電極である。ｐ−Ｓｉ膜パターン１４ｂにはソース１５ｂ及びドレイン１５ａが形成されている。ソース１５ｂとドレイン１５ａとの間のチャネル長の方向には結晶粒（グレイン）が一つ形成され、それがチャネル長に交差する方向に複数並んでトランジスタのチャネル部を構成している。
【００２１】
この実施の形態の半導体装置によれば、トランジスタのチャネル長の方向にｐ−Ｓｉの結晶粒が一つしかない。すなわち、チャネル長の方向には結晶と結晶の粒界が存在しないので、電流担体の移動度を向上させることができる。従って、トランジスタの応答速度をはじめとするトランジスタ特性を向上させることができる。
【００２２】
（第２の実施の形態）
図２（ａ）〜（ｄ）の左側の図面は本発明の第２の実施の形態の半導体装置の製造方法を工程順に説明する断面図であり、図２（ａ）〜（ｃ）の右側の図面は平面図である。図２（ａ）〜（ｃ）の左側の断面図は右側の平面図のＶ−Ｖ、ＶＩ―ＶＩ及びＶＩＩ−ＶＩＩに沿った断面を示す。
第２の実施の形態の半導体装置の製造方法においては、ａ−Ｓｉ膜１４ｃをパターニングした後に溶融・結晶化させてｐ−Ｓｉ膜パターン１４ｄを形成し、かつａ−Ｓｉ膜パターン１４ｃ上のレーザー光を透光させるためのＳｉＯ2 膜パターン１６ｂ及びレーザー光を反射させるための金属膜パターン１８ｂをそのまま残して、それぞれゲート絶縁膜及びゲート電極として用いていることを特徴としている。
【００２３】
図２（ａ）に示すように、まず、ＰＥ−ＣＶＤ（Plasma enhanced chemical vapor deposition)により、絶縁性基板であるガラス基板１０ａ上に下から順に、ＳｉＯ2 、及び非単結晶シリコンである非晶質シリコン（以下、ａ−Ｓｉという）を連続成長させ、それぞれ、下地ＳｉＯ2 膜１２ａ、及びａ−Ｓｉ膜を形成する。ａ−Ｓｉ膜の膜厚は例えば５０ｎｍとする。なお、ガラス基板１０ａ上にシリカコートされたものを使用してもよい。
【００２４】
次いで、ａ−Ｓｉ膜上にフォトリソグラフィーによりレジスト膜（図示せず）をパターニングし、これをマスクにしてａ−Ｓｉ膜を島状にパターニングしてａ−Ｓｉ膜パターン１４ｃを形成する。
次に、図２（ｂ）に示すように、ａ−Ｓｉ膜パターン１４ｃの上に、ＣＶＤ法にてＳｉＯ2 膜を５０ｎｍ成膜し、スパッタリングによりＳｉＯ2 膜１２ａ上にＭｏ膜を３００ｎｍ成膜する。フォトリソグラフィーにてレジスト膜（図示せず）をａ−Ｓｉ膜パターン１４ｃの面積より小さくなるようにパターニングし、これをマスクにしてＭｏ膜をエッチングして、ゲート電極１８ｂを形成する。ゲート電極１８ｂの幅は２μｍ以下で形成するのが好ましく、例えば、０．８μｍで形成する。
【００２５】
次に、同じく図２（ｂ）に示すように、フォトリソグラフィーでレジスト膜（図示せず）をａ−Ｓｉ膜パターン１４ｃの面積より小さく、かつゲート電極１８ｂより大きい面積になるようにパターニングし、これをマスクにしてＳｉＯ2 膜をエッチングして、ゲート絶縁膜１６ｂを形成する。
これにより、ａ−Ｓｉ膜パターン１４ｃ、ゲート絶縁膜１６ｂ及びゲート電極１８ｂが下から順に階段形状になるように形成される。
【００２６】
次に、ガラス基板１０ａの温度を室温に保持した状態で、パルス幅が４０ｎｓｅｃ〜数１００ｎｓｅｃのパルス状の紫外線レーザー、例えば、Ｘｅ−Ｃｌエキシマレーザー（波長３０８ｎｍ）を用いて、エネルギー密度約３５０ｍＪ／ｃｍ2 で、ガラス基板１０ａ上のａ−Ｓｉ膜パターン１４ｃに照射する。パルス状の紫外線レーザーを用いているのはガラス基板１０に影響を与えないで、ａ−Ｓｉ膜１４ｃを加熱するためである。
【００２７】
次に、図３及び図４を参照して、エキシマレーザー光を照射したときのａ−Ｓｉ膜パターン１４ｃからｐ−Ｓｉ膜（多結晶シリコン膜）１４ｄへの変換の様子を詳細に説明する。図３は図２（ｂ）で示す工程が完了した後、試料にレーザー光を照射している状態を示す断面図である。すなわち、図２（ｃ）を拡大したものである。
【００２８】
図４は図３に示すａ−Ｓｉ膜１４ｃにエキシマレーザー光を照射したときの温度分布を示すグラフである。図４のＡ領域はＭｏからなるゲート電極１８ｂの下のａ−Ｓｉ膜パターン１４ｃの温度分布を示し、Ｂ領域及びＣ領域は金属膜パターン１８ｂの外側両側のゲート絶縁膜１６ｂの下のａ−Ｓｉ膜パターン１４ｃの温度分布を示している。また、Ｄ領域及びＥ領域はゲート絶縁膜１６ｂの両側外側のａ−Ｓｉ膜パターン１４ｃが露出している部分の温度分布を示している。
【００２９】
ゲート電極１８ｂはレーザーを反射させるＭｏからなり、その下にはレーザーの反射が最小になる膜厚で形成されたゲート絶縁膜１６ｂが、ゲート電極１８ｂより大きく形成されている。
図３に示すように、レーザー光を照射したとき、レーザー光はゲート電極１８ｂにより反射されて、その下のａ−Ｓｉ膜パターン１４ｃには達しない。一方、ゲート絶縁膜１６ｂは透光性であるのでその下のａ−Ｓｉ膜パターン１４ｃにレーザーが到達する。レーザー光が照射されるとＢ領域及びＣ領域からの熱の拡散によりＡ領域の温度も上昇する。このとき、ゲート電極１８ｂの下のａ−Ｓｉ膜パターン１４ｃのＡ領域では、レーザー光の照射を直接受けないため、Ｂ領域及びＣ領域より温度が低くなる。なお、Ｄ領域及びＥ領域がＢ領域及びＣ領域より温度が低くなっているのは入射状態及び放熱状態が違うためである。
【００３０】
このようにして、レーザー光を照射することにより、ａ−Ｓｉ膜パターン１４ｃでは図４のような温度分布を保ちながら全体にわたってａ−Ｓｉ膜パターン１４ｃが溶融する。その後、レーザー光のパルスが終わると、溶融したａ−Ｓｉ膜パターン１４ｃは冷却されて結晶化する。ここで、領域Ａと領域Ｂ及び領域Ｃとの冷却速度は異なる。これは、領域Ａの上方には熱伝導率の大きいゲート電極１８ｂがあり、領域Ｂ及び領域Ｃの上方には熱伝導率の小さいゲート絶縁膜１６ｂがあり、放熱状態が異なるためである。すなわち、領域Ａでは熱が逃げやすいので冷却速度が速く、領域Ｂ及び領域Ｃの上部には熱が逃げにくいので冷却速度が遅い。従って、図４の温度分布はＡ領域とＢ，Ｃ領域との温度差が拡大するように変化していく。
【００３１】
これにより、図３に示すように、溶融したａ−Ｓｉ膜パターン１４ｃはＡ領域からＢ領域及びＣ領域に向かって結晶化が進む。すなわち、金属膜パター１８ｂの下部の中心部から金属膜パターン１８ｂの短手方向の両側外側に向かって結晶化が進む。これにより、ゲート電極１８ｂの短手方向の全体の幅である０．８μｍ程度にわたって一つの結晶粒を成長させることができる。一方、ゲート電極１８ｂの長手方向には一つの結晶粒が複数個連なるように形成される。このようにして、ゲート電極１８ｂの下部に局所的に結晶粒径が大きいｐ−Ｓｉ膜パターン１４ｄを得ることができる。
【００３２】
このようにして、チャネル長の方向に結晶粒が一つのみ形成されたチャネル部をゲート電極１８ｂに対して自己整合的に形成することができる。
次に、ゲート電極１８ｂをマスクにして、イオンドーピング法などによりリンなどの導電型不純物をｐ−Ｓｉ膜１４ｄに注入する。続いて、アニールし、導電型不純物を活性化させて、ソース１５ｂとドレイン１５ａとを形成する。このイオンドーピング法は発生させた導電型不純物のイオン種を質量分離することなくすべて打ち込む方法である。これにより、プラズマ中の水素も同時に打ち込まれ、イオン電流密度が高くなるので、ｐ−Ｓｉ膜１４ｄの温度が上昇する。従って、ｐ−Ｓｉ膜１４ｄの結晶性が維持されるため、低温アニール、例えば、３００℃の温度でリンなどの導電型不純物を活性化させることができる。
【００３３】
なお、ＬＤＤ（lightly doped dorain) 構造とする場合，まず、低濃度のリンなどの導電型不純物をゲート絶縁膜１６ｂを突き抜ける加速エネルギーに設定してｐ−Ｓｉ膜パターン１４ｄに注入する。その後、高濃度のリンなどの導電型不純物をゲート絶縁膜１６ｂがマスクになる加速エネルギーでｐ−Ｓｉ膜パターン１４ｄに注入する。
【００３４】
これにより、自己整合的にソース１５ｂ及びドレイン１５ａが形成され、素子サイズ及び寄生容量が小さいＬＤＤ構造を有するトランジスタをガラス基板１０ａ上に容易に形成することができる。
次に、図２（ｄ）に示すように、カバーＳｉＯ2 膜２４をＣＶＤ法にて形成し、続いて、フォトリソグラフィーとエッチングによりドレイン１５ａのコンタクト窓を開口する。そして、ＩＴＯ（Indium tin oxide) をスパッタリングにて成膜し、フォトリソグラフィー及びエッチングにより、ＩＴＯをパターニングして画素電極２６を形成する。
【００３５】
次に、カバーＳｉＯ2 膜２４にフォトリソグラフィー及びエッチングによりソース１５ｂ部のコンタクト窓を形成する。そして、Ａｌをスパッタリングにて成膜し、フォトリソグラフィー及びエッチングにより、Ａｌをパターニングして、ソース電極２８を形成する。
以上により、図１の半導体装置が完成する。
【００３６】
上記第２の実施の形態によれば、大口径のガラス基板１０ａ上のａ−Ｓｉ膜パターン１４ｃにゲート絶縁膜１６ｂ及びゲート電極１８ｂを階段形状で形成し、レーザー光を照射することにより、チャネル長の方向に結晶粒が一つのみ形成されたチャネル部をゲート電極１８ｂに対して自己整合的に形成することができる。
【００３７】
このため、ゲート電極１８ｂをチャネル部に位置合わせする必要がない。従って、ゲート電極１８ｂの短手方向の幅を縮小することができるため、容易にチャネル長を短くすることができる。これにより、トランジスタの応答速度をはじめとする特性を向上させることができる。
また、上記階段形状をガラス基板１０ａ上の多数のトランジスタを形成する領域に形成しておくことにより、特にその能動層に限って電流担体の移動度が高い多結晶シリコンを均一に形成することができる。
【００３８】
従って、大口径のガラス基板上に高性能なトランジスタを歩留りよく製造することができ、また、ＴＦＴとドライバＩＣとを同時に形成することができる。
そして、ＴＦＴとドライバＩＣとを同時に形成することができるので、駆動回路一体型の液晶パネルを容易に製造することができる。
また、予め、ａ−Ｓｉ膜を島状にエッチングしてａ−Ｓｉ膜パターン１４ｃを形成してからレーザー光を照射している。このため、ａ−Ｓｉ膜パターン１４ｃからの放熱は少ないので、低いエネルギーのレーザー光で効率よくａ−Ｓｉ膜パターン１４ｃを溶融して、結晶を得ることができる。また、複数のａ−Ｓｉ膜パターン１４ｃ間での温度差を小さくすることができるので、ガラス基板１０ａ上に、均一なｐ−Ｓｉ結晶粒１７ｂを有する複数のｐ−Ｓｉ膜パターン１４を広い範囲にわたって得ることができる。
【００３９】
なお、本実施の形態において、レーザー照射後にソース及びドレインに導電型不純物を注入し、その後、導電型不純物の活性化アニールを行っているが、レーザー照射の工程の前にソース１５ｂ及びドレイン１５ａに導電型不純物の注入を行い、レーザー光の照射でａ−Ｓｉ膜パターン１４ｃの溶融と導電型不純物の活性化とを同時に行ってもよい。このときのレーザーのエネルギー密度は、例えば、ａ−Ｓｉ膜パターン１４ｃの溶融エネルギ密度３５０ｍＪ／ｃｍ2 とする。なお、一般に不純物の活性化のみが目的のときは２５０ｍＪ／ｃｍ2 〜２８０ｍＪ／ｃｍ2 である。
【００４０】
（第３の実施の形態）
図５（ａ）〜（ｄ）の左側の図面は本発明の第３の実施の形態の半導体装置の製造方法を工程順に示す断面図であり、図５（ａ）〜（ｄ）の右側の図面は平面図である。図５（ｂ）〜（ｄ）の断面図はそれぞれ同平面図のＩ−Ｉ、ＩＩ―ＩＩ及びＩＩＩ―ＩＩＩに沿った断面を示す。
【００４１】
第２の実施の形態との相違点は、ａ−Ｓｉ膜１４をパターニングせずにそのまま溶融・結晶化させた後、ｐ−Ｓｉ膜をパターニングし、かつ形成されたｐ−Ｓｉ膜パターン１４ｂ上のレーザー光を透光させるためのＳｉＯ2 膜パターン１６ａ及びレーザー光を反射させるための金属膜パターン１８ａを除去し、新たにゲート絶縁膜１３及びゲート電極１８ｃを形成していることである。
【００４２】
まず、図５（ａ）に示すように、絶縁性基板であるガラス基板１０に下から順に、下地ＳｉＯ2 膜１２、ａ−Ｓｉ膜１４及びＳｉＯ2 膜１６を形成する。ａ−Ｓｉ膜１４の膜厚は例えば５０ｎｍとする。ＳｉＯ2 膜１６の膜厚はレーザ光に対する反射防止膜になる膜厚に設定し、例えば５０ｎｍとする。
その後、ＳｉＯ2 膜１６の上にＭｏ（モリブデン）をスパッタリングにより、２０ｎｍの厚さで成膜し、金属膜１８を形成する。
【００４３】
次に、図５（ｂ）に示すように、フォトリソグラフィーにより、レジスト膜（図せず）をパターニングし、このレジスト膜をマスクとして金属膜１８をエッチングして、金属膜パターン１８ａを形成する。ａ−Ｓｉ膜１４をレーザー光で溶融する際、金属膜パターン１８ａの直下のａ−Ｓｉ膜１４は金属膜パターン１８ａの両側外側の下のａ−Ｓｉ膜１４から、すなわち、左右からの熱拡散により溶融するので、ガラス基板１０が耐えられる温度で溶融できるａ−Ｓｉ膜１４の幅Ｗとしては２μｍ程度が限界である。従って、金属膜パターン１８ａの幅Ｗは２μｍ以下とすることが好ましい。
【００４４】
次に、フォトリソグラフィーにより、金属膜パターン１８ａを被覆し、かつその面積より大きくレジスト膜（図示せず）をパターニングし、これをマスクにしてＳｉＯ2 膜１６をエッチングして、ＳｉＯ2 膜パターン１６ａを形成する。なお、金属膜パターン１８ａから側方にＳｉＯ2 膜パターン１６ａがはみ出す寸法Ｗａは３μｍより小さくすることが好ましい。
【００４５】
これにより、ａ−Ｓｉ膜１４の上に、下から順に、ＳｉＯ2 膜パターン１６ａとこのＳｉＯ2 パターン１６ａより小さい面積を有する金属膜パターン１８ａを積層した構造、いわゆる階段形状を形成することができる。
次に、ガラス基板１０全面にパルス幅が４０ｎｓｅｃ〜数１００ｎｓｅｃのパルス状の紫外線レーザーを照射し、ａ−Ｓｉ膜１４を多結晶シリコン膜（以下、ｐ−Ｓｉという）に変換する。紫外線レーザとしてＸｅ−Ｃｌエキシマレーザー（波長３０８ｎｍ）を用い、エネルギー密度を約３５０ｍＪ／ｃｍ2 とする。このとき、ａ−Ｓｉ膜１４、ＳｉＯ2 膜パターン１６ａ及び金属膜パターン１８ａはいわゆる、階段形状に形成されているので、第２の実施の形態と同様に、金属膜パターン１８ａはレーザー光を反射し、金属膜パターン１８ａの外側両側のＳｉＯ2 膜パターン１６ａの領域のみがレーザー光を透過し、この下のａ−Ｓｉ膜１４の温度が上昇する。
【００４６】
そして、金属膜パターン１８ａの下部のａ−Ｓｉ膜１４は横からの熱拡散で温度上昇しａ−Ｓｉ膜１４全体にわたって溶融する。これが冷却されて、金属膜パターン１８ａの中心から外側両側に向かって結晶化が進む。
これにより、金属膜パターン１８ａの短手方向の全体の幅である２．０μｍ程度にわたって一つの結晶粒を成長させることができる。一方、金属膜パターン１８ａの長手方向には一つの結晶粒が連なるように形成される。このようにして、金属膜パターン１８ａの下部に局所的に結晶粒径が大きいｐ−Ｓｉ膜１４ａを得ることができる。
【００４７】
次に、金属膜パターン１８ａ及びＳｉＯ2 膜パターン１６ａを除去した後、図１（ｄ）に示すように、ｐ−Ｓｉ膜１４ａ上にフォトリソグラフィーによりレジスト膜（図示せず）のマスクを形成し、このマスクに従って、ｐ−Ｓｉ膜１４ａをエッチングして、ｐ−Ｓｉ膜パターン１４ｂを形成する。このｐ−Ｓｉ膜パターン１４ｂはガラス基板１０上に多数形成され、これをトランジスタの能動層として使用するすることができる。
【００４８】
次に、ｐ−Ｓｉ膜パターン１４ｂの上にＣＶＤ（chemical vapor deposition)法により、シリコン酸化膜からなるゲート絶縁膜１３を形成する。続いて、ゲート絶縁膜１３の上に、スパッタ法によりＡｌ膜を形成する。
次に、Ａｌ膜の上に、フォトリソグラフィーにより、レジスト膜（図示せず）のマスクを形成する。このとき、複数のトランジスタのゲートパターンを有する露光用マスクを、ｐ−Ｓｉ膜パターン１４ｂの中に形成されている大きな結晶粒の長手方向の幅がトランジスタのゲート長、すなわち、チャネル長になるように位置合わせし、露光、現像して、レジスト膜をパターニングする。続いて、このレジスト膜をマスクにして、Ａｌ膜をエッチングして、ゲート電極１８ｃを形成する。
【００４９】
次に、公知の方法により、リンなどの導電型不純物を導入し、ソース及びドレインを形成して、ＴＦＴなどのトランジスタを形成する。
以上により、図１の半導体装置が完成する。
上記第３の実施の形態によれば、上記のような階段形状をガラス基板１０上の予め決まられたトランジスタを形成する領域に多数形成し、これにレーザー光を照射することにより、ａ−Ｓｉ膜１４の所望の領域、すなわち、ａ−Ｓｉ膜１４のトランジスタを形成するための領域をｐ−Ｓｉ膜１４ａに変換することができる。また、ａ−Ｓｉ膜１４をＳｉＯ2 膜パターン１６ａで覆われた状態でレーザーを照射するので、平坦性のよいｐ−Ｓｉ膜１４を得ることができる。
【００５０】
すなわち、上記階段形状を絶縁性基板上の多数のトランジスタを形成する領域に形成しておくことにより、特にその能動層に限って単結晶に近い電流担体の移動度をもつ多結晶シリコンを広い範囲にわたって均一に、かつ平坦に形成することができる。
この各トランジスタを形成する領域のｐ−Ｓｉ膜パターン１４ｂには一つの大きな結晶粒が複数連なって形成された領域があり、この一つの結晶粒の長手方向の幅がトランジスタのチャネル長になるようにして、トランジスタを形成している。これにより、トランジスタのチャネル長には結晶と結晶の粒界が存在しないので、単結晶を能動層に用いたトランジスタと同等の応答速度をもつトランジスタをガラス基板１０上に容易に形成することができる。
【００５１】
従って、大口径のガラス基板１０上に単結晶を能動層としたトランジスタに近い応答速度をもつ、高性能なトランジスタを歩留りよく形成することができる。また、大口径のガラス基板上にＴＦＴとドライバＩＣとを同時に形成することができるので、駆動回路一体型の液晶パネルを容易に製造することができる。
前述の実施の形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明は、その要旨から逸脱することなく、他のいろいろな形で実施することができる。本発明の範囲は、特許請求範囲によって示すものであって、実施の形態には、なんら拘束されない。
【００５２】
（付記１） 絶縁性基板の上に、下から順に、非単結晶シリコン膜と透光性の絶縁膜のパターンと、前記絶縁膜のパターンの面積より小さい面積を有する金属膜のパターンとが積層された構造を形成する工程と、
前記金属膜のパターンをマスクとして、かつ前記絶縁膜のパターンを通して、前記非単結晶シリコン膜にレーザー光を照射して加熱し、前記非単結晶シリコン膜の一部を溶融させる工程とを有し、
熱伝導により前記非単結晶シリコン膜の溶融領域を広げて、前記金属膜のパターンの下の前記非単結晶シリコン膜を溶融させた後、
前記溶融した非単結晶シリコン膜が冷却されて、結晶化し、多結晶シリコンを形成することを特徴とする半導体装置の製造方法。
【００５３】
（付記２） 前記絶縁性基板は石英ガラス以外のガラス基板であるか、又は前記ガラス基板上にシリコン含有絶縁膜が形成されたものであることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記金属膜のパターンの幅が２μｍ以下であることを特徴とする付記１に記載の半導体装置の製造方法。
【００５４】
（付記４） 前記絶縁膜のパターンは前記レーザー光に対する反射防止膜であることを特徴とする付記１〜３のいずれか１項に記載の半導体装置の製造方法。
（付記５） 前記非単結晶シリコン膜にレーザー光を照射して加熱する工程の前に、
前記金属膜のパターンをマスクとして前記非単結晶シリコン膜に導電型不純物を導入する工程を有し、前記非単結晶シリコン膜にレーザー光を照射して加熱する工程で前記非単結晶シリコン膜の溶融とともに前記導電型不純物の活性化を行うことを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。
【００５５】
（付記６） 前記多結晶シリコン膜は前記金属膜のパターンの下がチャネル領域となっており、かつ前記金属膜のパターンの両側がソース／ドレイン領域となっているトランジスタの能動層であり、前記絶縁膜のパターンはゲート絶縁膜であり、前記金属膜のパターンはゲート電極であることを特徴とする付記１〜５のいずれか１項に記載の半導体装置の製造方法。
【００５６】
（付記７） 絶縁性基板と、
前記絶縁性基板上に形成された多結晶シリコン膜と、
前記多結晶シリコン膜の上に形成された、前記多結晶シリコン膜の形成領域よりも小さい面積を有する透光性の絶縁膜のパターンと、
前記絶縁膜のパターン上に形成された、前記絶縁膜のパターンの面積よりも小さい面積を有する金属膜のパターンとを有する半導体装置であって、
前記多結晶シリコン膜は前記金属膜のパターンの下がチャネル領域となっており、かつ前記金属膜のパターンの両側がソース／ドレイン領域となっているトランジスタの能動層であり、前記絶縁膜のパターンはゲート絶縁膜であり、前記金属膜のパターンはゲート電極であり、前記金属膜のパターンの下の多結晶シリコンはチャネル長の方向で結晶粒が一つとなっていることを特徴とする半導体装置。
【００５７】
（付記８） 前記結晶粒の長さは２μｍ以下であることを特徴とする付記７に記載の半導体装置。
【００５８】
【発明の効果】
以上説明したように、非単結晶シリコン膜上に下から順に透光性の絶縁膜のパターンと、この絶縁膜のパターンより小さい面積を有する金属膜のパターンとを積層した構造、いわゆる、階段形状を形成している。そして、この階段形状で絶縁膜のパターンを通してレーザー光を照射し、非単結晶シリコン膜を全体にわたって溶融している。これが冷却されると、金属膜のパターンと、絶縁膜のパターンとの熱伝導度の違いにより、金属膜のパターンの下の中央部から外側両側に向かって結晶化が進むことになる。これにより、絶縁性基板上の非単結晶シリコン膜の所望の領域を自己整合的に結晶粒径が均一で、かつ大きな多結晶シリコンに変換することができる。
【００５９】
すなわち、上記階段形状を絶縁性基板上の多数のトランジスタを形成する領域に形成しておくことにより、特にその能動層に限って電流担体の移動度が高い多結晶シリコンを広い範囲にわたって均一に形成することができる。従って、高性能なトランジスタを大口径の絶縁性基板上に歩留りよく形成することが可能となる。さらに、絶縁性基板上に駆動回路一体型の液晶パネルを容易に製造することが可能となる。
【図面の簡単な説明】
【図１】 ( ａ）は第１の実施の形態である半導体装置を示す断面図であり、（ｂ）は同じく平面図であり、（ａ）は（ｂ）のＩＶ−ＩＶ線に沿う断面図に相当する。
【図２】（ａ）〜（ｄ）は第２の実施の形態である半導体装置の製造方法を工程順に示す断面図及び平面図である。
【図３】図１（ｃ）を拡大した断面図であり、レーザー照射によりａ−Ｓｉ膜を溶融している状態を示す。
【図４】図３におけるａ−Ｓｉ膜の温度分布を示す図である。
【図５】（ａ）〜（ｄ）は第３の実施の形態である半導体装置の製造方法を工程順に示す断面図及び平面図である。
【図６】従来技術のレーザー照射による結晶化の状態を面内にわたって示すグラフである。
【符号の説明】
１０ ガラス基板、
１２ 下地ＳｉＯ2 膜、
１４ ａ−Ｓｉ膜、
１４ｂ ａ−Ｓｉ膜パターン、
１５ａ ドレイン、
１５ｂ ソース、
１６ ＳｉＯ2 膜 、
１６ａ ＳｉＯ2 膜パターン、
１６ｂ ゲート絶縁膜、
１７ａ，１７ｂ 結晶粒、
１８ 金属膜、
１８ａ 金属膜パターン、
１８ｂ ゲート電極、
２４ カバーＳｉＯ2 膜、
２６ 画素電極、
２８ ソース電極。
【発明の属する技術分野】
本発明は半導体装置の製造方法に関する。さらに、詳しくは液晶パネルなどに用いられる薄膜トランジスタなどに関する。
【０００２】
【従来の技術】
低消費電力、低電圧動作、軽量、薄型、カラー表示などを特徴とする液晶パネルは、パーソナルコンピューター（ＰＣ）やビデオ機器などへ急速にその用途を拡大している。近年、アクティブマトリクス駆動のカラー液晶パネルは、ブラウン管（cathod ray tube : ＣＲＴ）に近い高画質が期待できるので、高画質化、大画面化が進められている。
【０００３】
ところで、液晶パネルには薄膜トランジスタ（以下、ＴＦＴという）が設けられており、ＴＦＴがスイッチング素子となり、液晶の配向が制御され、画像が表示される。ＴＦＴは通常、ガラス基板上にアモルファスシリコン膜を成長させ、これをチャネル導体としてトランジスタを構成する。ＴＦＴは液晶パネルの高画質化のため、速い応答速度が要求されている。しかしながら、アモルファスシリコンは単結晶シリコンや多結晶シリコンに比べて電流担体の移動度が低いため、ＴＦＴの応答速度を上げるには限界がある。
【０００４】
また、アモルファスシリコンは電流担体の移動度が低いので、ＴＦＴを駆動させるドライバＩＣをガラス基板上にＴＦＴと同時に製造できない。従って、ドライバＩＣは単結晶シリコン基板を用いた通常のＬＳＩのプロセスで製造され、液晶パネルに実装されている。
多結晶シリコンはアモルファスシリコンより電流担体の移動度が高いので、多結晶シリコンを能動層に用いることにより、所望の応答速度をもつＴＦＴやドライバＩＣを製造することができる。しかしながら、多結晶シリコンは６００℃以上の加熱雰囲気でＳｉＨ4 などを熱分解するＣＶＤ（Chemical Vapor Deposition ）法で成膜される。液晶パネルに使用する基板であるガラス基板の融点は、多結晶シリコンの成長温度より低いため、ガラス基板上に直接、結晶性のよい多結晶シリコンを成長させることができない。このため、結晶性がよく、高移動度が得られる多結晶シリコンを成長させる基板として融点が高い石英ガラスを使用する必要がある。しかし、この石英ガラスは高価であるため、特殊用途の液晶パネルにのみに用いられ、一般の液晶パネルには用いられていない。
【０００５】
ガラス基板上に多結晶シリコン膜を得る方法としては、まず、ガラス基板上にアモルファスシリコン膜を低温のＣＶＤ法にて成膜し、短パルスのエキシマレーザーを照射することにより、ガラス基板に影響を与えないで、アモルファスシリコン膜のみを溶融し、結晶化させて多結晶シリコンを得る方法が多く用いられている。近年では、このために、ガラス基板の大口径化に対応した高出力、線状ビームのエキシマレーザーが開発されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、レーザー照射によって溶融結晶化して得られる多結晶シリコンは、照射エネルギー密度だけではなくビームプロファイルやアモルファスシリコンの膜表面の状態にも影響を受け易い。従って、大口径のガラス基板上に、広範囲にわたって、均一に結晶粒径の大きな多結晶シリコンを形成することは困難であった。
【０００７】
図６（ａ）及び図６（ｂ）はガラス基板内のシリコンの結晶性を評価したグラフである。図６（ａ）は高いエネルギーで照射した場合のピーク波数を示すグラフであり、図６（ｂ）は比較的低いエネルギーで照射した場合のピーク波数を示すグラフである。
図６（ａ）及び図６（ｂ）の横軸はともにガラス基板上に形成した多結晶シリコンの位置を示し、縦軸はともにピーク波数を示す。非晶質シリコン（α−Ｓｉ）は４８０ｃｍ-1付近にブロードな山をもち、単結晶シリコン（ｃ−Ｓｉ）は５２０．５ｃｍ-1にピークをもち、多結晶シリコン（ｐ−Ｓｉ）はその中間的なピークを示す。エキシマレーザーで形成した多結晶シリコンはピーク波数が大きい方が電流担体の移動度が高いものが得られやすいという相関がある。
【０００８】
比較的低いレーザーエネルギーの条件では、図６（ｂ）に示すように、ピーク波数のバラツキ、すなわち、結晶粒径のバラツキは小さいが、ピーク波数が低い、すなわち、結晶粒径の小さい結晶しか得られない。従って、この条件で得られた多結晶シリコンを用いても速い応答速度のＴＦＴを製造することができない。
一方、比較的高いエネルギーの条件では、図６（ａ）に示すように、部分的には▲１▼に示すようなピーク波数の高い箇所があり、大きな結晶粒径の多結晶シリコンが得られていることがわかる。しかし、▲２▼に示すようにピーク波数が低いところがあり、結晶粒径のバラツキが大きいことを示している。また、得られた多結晶シリコンの表面の凹凸も大きくなっている。結晶性のバラツキが大きくなるのは、レーザーパワーの変動やビームのエッジの影響があったためである。
【０００９】
以上のように、従来の技術ではガラス基板上のアモルファスシリコン膜にレーザー光を照射することにより、結晶粒径の大きい多結晶シリコンを広範囲にわたって均一に得ることができない。ＴＦＴやドライバＩＣの応答速度は能動層である多結晶シリコンの結晶粒の大きさに依存し、結晶粒が大きい方が、応答速度が速い。従って、従来の技術では、ＴＦＴやドライバＩＣの応答速度のバラツキが大きく、所望の応答速度をもつＴＦＴやドライバＩＣをガラス基板上に歩留りよく製造することができないという問題がある。
【００１０】
本発明は以上の問題点を鑑みて創作されたものであり、ガラス基板上の多数のトランジスタの能動領域に、均一で、かつ大きな結晶粒を形成することができる半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記した課題を解決するため、本発明は絶縁性基板の上に、下から順に、非単結晶シリコン膜と透光性の絶縁膜のパターンと、前記絶縁膜のパターンの面積より小さい面積を有する金属膜のパターンとが積層された構造を形成する工程と、前記絶縁性基板の前記積層された構造が形成された面側からのみ、前記金属膜のパターンをマスクとして、かつ前記絶縁膜のパターンを通して、前記非単結晶シリコン膜にレーザー光を照射して加熱し、前記非単結晶シリコン膜の前記金属膜のパターンの外側の領域を溶融させ、さらに前記金属膜のパターンの外側の領域からの熱伝導により前記非単結晶シリコン膜の溶融領域を広げて、前記金属膜のパターンの下の前記非単結晶シリコン膜を溶融させる工程とを有し、前記金属膜のパターンの下の前記非単結晶シリコン膜を溶融させた後、前記絶縁性基板の上に前記積層された構造のみが形成されている状態で前記溶融した非単結晶シリコン膜が冷却されて、結晶化し、多結晶シリコンを形成することを特徴とする。
【００１２】
以上のように、本発明においては、非単結晶シリコン膜全体にわたって結晶粒径が均一でかつ、大きな多結晶シリコンを得るのではなく、結晶粒径の大きさにより特性に影響を与える領域のみに結晶粒径が均一でかつ大きな多結晶シリコン膜を得ることができるようにすることを目的としている。
本発明によれば、非単結晶シリコン膜上に下から順に絶縁膜のパターンと、この絶縁膜のパターンより小さい面積を有する金属膜のパターンとを積層した構造、いわゆる、階段形状を形成している。そして、この階段形状でレーザー光を照射して非単結晶シリコン膜を溶融している。このとき、レーザー光は絶縁膜のパターンを通過し、非単結晶シリコン膜まで達する。この場合、絶縁膜のパターンに反射防止膜の機能をもたせることにより、レーザーエネルギーをより効率よく用いることができる。
【００１３】
すなわち、非単結晶シリコン膜は金属膜のパターンの外側の絶縁膜のパターンの下の領域でレーザー光の照射を受けるので、そこは金属膜のパターンの直下の領域より高温となり溶融させることがきる。また、金属膜のパターンの直下の非単結晶シリコン膜はレーザー光の照射を受けないが、金属膜のパターンの外側の領域から熱拡散（熱伝導）で温度が上がり溶融させることができる。このとき、非単結晶シリコン膜の温度分布は、金属膜のパターンの直下の領域では、金属膜のパターンの外側であって絶縁膜のパターンの下の領域より温度が低い状態となる。
【００１４】
これが冷却されるときには、金属膜のパターンは熱伝導度が高いので、金属膜のパターンの直下の非単結晶シリコン膜の冷却速度は速い。これに対して、絶縁膜のパターンは熱伝導度が低いので、絶縁膜のパターンの下の非単結晶シリコン膜の冷却速度は遅い。従って、金属膜のパターンの下の中央部から外側両側に向かって結晶化が進む。
【００１５】
これにより、絶縁性基板上の非単結晶シリコン膜の所望の領域を自己整合的に結晶粒径が均一で、かつ大きな多結晶シリコンに変換することができる。従って、上記階段形状を絶縁性基板上の多数のトランジスタを形成する領域に形成しておくことにより、特にその能動層に限って電流担体の移動度が高い多結晶シリコンを広い範囲にわたって、均一に形成することができる。
【００１６】
上記方法をトランジスタの作成に適用した場合、例えば、金属膜のパターンをゲート電極とし、その下の絶縁膜のパターンをゲート絶縁膜とし、その下の多結晶シリコン膜をトランジスタのチャネル領域とすると、そのチャネル領域ではチャネル長の方向に一つの結晶粒が形成される。このとき、チャネル長方向に交差する方向に延びるチャネル幅が広い場合、チャネル幅方向にこの結晶粒が複数並ぶことになる。このように、チャネル長方向に大きな粒径の結晶が一つしかなく、この結晶粒がチャネル幅方向に連なってチャネル領域を構成している。従って、チャネル長の方向には結晶と結晶との粒界が存在しないので、電流担体の移動度が上がり、トランジスタの応答速度をはじめとするその他の特性を向上させることができる。
【００１７】
さらに、上記階段状形状を絶縁性基板上の多数のトランジスタを形成する領域に形成しておくことにより、単結晶シリコンを能動層としたトランジスタに近い特性をもつ高性能なトランジスタを大口径の絶縁性基板上に歩留りよく形成することができる。さらに、絶縁性基板上に駆動回路一体型の液晶パネルを容易に製造することができる。
【００１８】
【発明の実施の形態】
以下に、本発明の実施の形態について図を参照しながら説明する。
（第１の実施の形態）
図１（ａ）は本発明の第１の実施の形態の半導体装置を示す断面図であり、図１（ｂ）は平面図である。図１（ａ）は、図１（ｂ）のＩＶ―ＩＶに沿った断面図である。
【００１９】
図１（ａ）に示すように、ガラス基板１０の上に下から順に、ｐ−Ｓｉ膜パターン１４、ＳｉＯ2 膜パターン１６ａ及びＭｏからなる金属膜パターン１８ａが形成されている。ＳｉＯ2 膜パターン１６ａはＳｉＯ2 膜パターン１６ａの下に形成されたｐ−Ｓｉ膜パターン１４ｂの面積より小さく形成されている。また、ＳｉＯ2 膜パターン１６ａの上に形成された金属膜パターン１８ａはＳｉＯ2 膜パターン１６ａの面積より小さく形成されている。
【００２０】
すなわち、下から順に、ａ−Ｓｉ膜パターン１４、ＳｉＯ2 膜パターン１６ａ及び金属膜パターン１８ａがいわゆる、階段形状に形成されている。
ここで、ｐ−Ｓｉ膜パターン１４ｂはトランジスタの能動層であり、ＳｉＯ2 膜パターン１６ａはゲート絶縁膜であり、金属膜パターン１８ａはゲート電極である。ｐ−Ｓｉ膜パターン１４ｂにはソース１５ｂ及びドレイン１５ａが形成されている。ソース１５ｂとドレイン１５ａとの間のチャネル長の方向には結晶粒（グレイン）が一つ形成され、それがチャネル長に交差する方向に複数並んでトランジスタのチャネル部を構成している。
【００２１】
この実施の形態の半導体装置によれば、トランジスタのチャネル長の方向にｐ−Ｓｉの結晶粒が一つしかない。すなわち、チャネル長の方向には結晶と結晶の粒界が存在しないので、電流担体の移動度を向上させることができる。従って、トランジスタの応答速度をはじめとするトランジスタ特性を向上させることができる。
【００２２】
（第２の実施の形態）
図２（ａ）〜（ｄ）の左側の図面は本発明の第２の実施の形態の半導体装置の製造方法を工程順に説明する断面図であり、図２（ａ）〜（ｃ）の右側の図面は平面図である。図２（ａ）〜（ｃ）の左側の断面図は右側の平面図のＶ−Ｖ、ＶＩ―ＶＩ及びＶＩＩ−ＶＩＩに沿った断面を示す。
第２の実施の形態の半導体装置の製造方法においては、ａ−Ｓｉ膜１４ｃをパターニングした後に溶融・結晶化させてｐ−Ｓｉ膜パターン１４ｄを形成し、かつａ−Ｓｉ膜パターン１４ｃ上のレーザー光を透光させるためのＳｉＯ2 膜パターン１６ｂ及びレーザー光を反射させるための金属膜パターン１８ｂをそのまま残して、それぞれゲート絶縁膜及びゲート電極として用いていることを特徴としている。
【００２３】
図２（ａ）に示すように、まず、ＰＥ−ＣＶＤ（Plasma enhanced chemical vapor deposition)により、絶縁性基板であるガラス基板１０ａ上に下から順に、ＳｉＯ2 、及び非単結晶シリコンである非晶質シリコン（以下、ａ−Ｓｉという）を連続成長させ、それぞれ、下地ＳｉＯ2 膜１２ａ、及びａ−Ｓｉ膜を形成する。ａ−Ｓｉ膜の膜厚は例えば５０ｎｍとする。なお、ガラス基板１０ａ上にシリカコートされたものを使用してもよい。
【００２４】
次いで、ａ−Ｓｉ膜上にフォトリソグラフィーによりレジスト膜（図示せず）をパターニングし、これをマスクにしてａ−Ｓｉ膜を島状にパターニングしてａ−Ｓｉ膜パターン１４ｃを形成する。
次に、図２（ｂ）に示すように、ａ−Ｓｉ膜パターン１４ｃの上に、ＣＶＤ法にてＳｉＯ2 膜を５０ｎｍ成膜し、スパッタリングによりＳｉＯ2 膜１２ａ上にＭｏ膜を３００ｎｍ成膜する。フォトリソグラフィーにてレジスト膜（図示せず）をａ−Ｓｉ膜パターン１４ｃの面積より小さくなるようにパターニングし、これをマスクにしてＭｏ膜をエッチングして、ゲート電極１８ｂを形成する。ゲート電極１８ｂの幅は２μｍ以下で形成するのが好ましく、例えば、０．８μｍで形成する。
【００２５】
次に、同じく図２（ｂ）に示すように、フォトリソグラフィーでレジスト膜（図示せず）をａ−Ｓｉ膜パターン１４ｃの面積より小さく、かつゲート電極１８ｂより大きい面積になるようにパターニングし、これをマスクにしてＳｉＯ2 膜をエッチングして、ゲート絶縁膜１６ｂを形成する。
これにより、ａ−Ｓｉ膜パターン１４ｃ、ゲート絶縁膜１６ｂ及びゲート電極１８ｂが下から順に階段形状になるように形成される。
【００２６】
次に、ガラス基板１０ａの温度を室温に保持した状態で、パルス幅が４０ｎｓｅｃ〜数１００ｎｓｅｃのパルス状の紫外線レーザー、例えば、Ｘｅ−Ｃｌエキシマレーザー（波長３０８ｎｍ）を用いて、エネルギー密度約３５０ｍＪ／ｃｍ2 で、ガラス基板１０ａ上のａ−Ｓｉ膜パターン１４ｃに照射する。パルス状の紫外線レーザーを用いているのはガラス基板１０に影響を与えないで、ａ−Ｓｉ膜１４ｃを加熱するためである。
【００２７】
次に、図３及び図４を参照して、エキシマレーザー光を照射したときのａ−Ｓｉ膜パターン１４ｃからｐ−Ｓｉ膜（多結晶シリコン膜）１４ｄへの変換の様子を詳細に説明する。図３は図２（ｂ）で示す工程が完了した後、試料にレーザー光を照射している状態を示す断面図である。すなわち、図２（ｃ）を拡大したものである。
【００２８】
図４は図３に示すａ−Ｓｉ膜１４ｃにエキシマレーザー光を照射したときの温度分布を示すグラフである。図４のＡ領域はＭｏからなるゲート電極１８ｂの下のａ−Ｓｉ膜パターン１４ｃの温度分布を示し、Ｂ領域及びＣ領域は金属膜パターン１８ｂの外側両側のゲート絶縁膜１６ｂの下のａ−Ｓｉ膜パターン１４ｃの温度分布を示している。また、Ｄ領域及びＥ領域はゲート絶縁膜１６ｂの両側外側のａ−Ｓｉ膜パターン１４ｃが露出している部分の温度分布を示している。
【００２９】
ゲート電極１８ｂはレーザーを反射させるＭｏからなり、その下にはレーザーの反射が最小になる膜厚で形成されたゲート絶縁膜１６ｂが、ゲート電極１８ｂより大きく形成されている。
図３に示すように、レーザー光を照射したとき、レーザー光はゲート電極１８ｂにより反射されて、その下のａ−Ｓｉ膜パターン１４ｃには達しない。一方、ゲート絶縁膜１６ｂは透光性であるのでその下のａ−Ｓｉ膜パターン１４ｃにレーザーが到達する。レーザー光が照射されるとＢ領域及びＣ領域からの熱の拡散によりＡ領域の温度も上昇する。このとき、ゲート電極１８ｂの下のａ−Ｓｉ膜パターン１４ｃのＡ領域では、レーザー光の照射を直接受けないため、Ｂ領域及びＣ領域より温度が低くなる。なお、Ｄ領域及びＥ領域がＢ領域及びＣ領域より温度が低くなっているのは入射状態及び放熱状態が違うためである。
【００３０】
このようにして、レーザー光を照射することにより、ａ−Ｓｉ膜パターン１４ｃでは図４のような温度分布を保ちながら全体にわたってａ−Ｓｉ膜パターン１４ｃが溶融する。その後、レーザー光のパルスが終わると、溶融したａ−Ｓｉ膜パターン１４ｃは冷却されて結晶化する。ここで、領域Ａと領域Ｂ及び領域Ｃとの冷却速度は異なる。これは、領域Ａの上方には熱伝導率の大きいゲート電極１８ｂがあり、領域Ｂ及び領域Ｃの上方には熱伝導率の小さいゲート絶縁膜１６ｂがあり、放熱状態が異なるためである。すなわち、領域Ａでは熱が逃げやすいので冷却速度が速く、領域Ｂ及び領域Ｃの上部には熱が逃げにくいので冷却速度が遅い。従って、図４の温度分布はＡ領域とＢ，Ｃ領域との温度差が拡大するように変化していく。
【００３１】
これにより、図３に示すように、溶融したａ−Ｓｉ膜パターン１４ｃはＡ領域からＢ領域及びＣ領域に向かって結晶化が進む。すなわち、金属膜パター１８ｂの下部の中心部から金属膜パターン１８ｂの短手方向の両側外側に向かって結晶化が進む。これにより、ゲート電極１８ｂの短手方向の全体の幅である０．８μｍ程度にわたって一つの結晶粒を成長させることができる。一方、ゲート電極１８ｂの長手方向には一つの結晶粒が複数個連なるように形成される。このようにして、ゲート電極１８ｂの下部に局所的に結晶粒径が大きいｐ−Ｓｉ膜パターン１４ｄを得ることができる。
【００３２】
このようにして、チャネル長の方向に結晶粒が一つのみ形成されたチャネル部をゲート電極１８ｂに対して自己整合的に形成することができる。
次に、ゲート電極１８ｂをマスクにして、イオンドーピング法などによりリンなどの導電型不純物をｐ−Ｓｉ膜１４ｄに注入する。続いて、アニールし、導電型不純物を活性化させて、ソース１５ｂとドレイン１５ａとを形成する。このイオンドーピング法は発生させた導電型不純物のイオン種を質量分離することなくすべて打ち込む方法である。これにより、プラズマ中の水素も同時に打ち込まれ、イオン電流密度が高くなるので、ｐ−Ｓｉ膜１４ｄの温度が上昇する。従って、ｐ−Ｓｉ膜１４ｄの結晶性が維持されるため、低温アニール、例えば、３００℃の温度でリンなどの導電型不純物を活性化させることができる。
【００３３】
なお、ＬＤＤ（lightly doped dorain) 構造とする場合，まず、低濃度のリンなどの導電型不純物をゲート絶縁膜１６ｂを突き抜ける加速エネルギーに設定してｐ−Ｓｉ膜パターン１４ｄに注入する。その後、高濃度のリンなどの導電型不純物をゲート絶縁膜１６ｂがマスクになる加速エネルギーでｐ−Ｓｉ膜パターン１４ｄに注入する。
【００３４】
これにより、自己整合的にソース１５ｂ及びドレイン１５ａが形成され、素子サイズ及び寄生容量が小さいＬＤＤ構造を有するトランジスタをガラス基板１０ａ上に容易に形成することができる。
次に、図２（ｄ）に示すように、カバーＳｉＯ2 膜２４をＣＶＤ法にて形成し、続いて、フォトリソグラフィーとエッチングによりドレイン１５ａのコンタクト窓を開口する。そして、ＩＴＯ（Indium tin oxide) をスパッタリングにて成膜し、フォトリソグラフィー及びエッチングにより、ＩＴＯをパターニングして画素電極２６を形成する。
【００３５】
次に、カバーＳｉＯ2 膜２４にフォトリソグラフィー及びエッチングによりソース１５ｂ部のコンタクト窓を形成する。そして、Ａｌをスパッタリングにて成膜し、フォトリソグラフィー及びエッチングにより、Ａｌをパターニングして、ソース電極２８を形成する。
以上により、図１の半導体装置が完成する。
【００３６】
上記第２の実施の形態によれば、大口径のガラス基板１０ａ上のａ−Ｓｉ膜パターン１４ｃにゲート絶縁膜１６ｂ及びゲート電極１８ｂを階段形状で形成し、レーザー光を照射することにより、チャネル長の方向に結晶粒が一つのみ形成されたチャネル部をゲート電極１８ｂに対して自己整合的に形成することができる。
【００３７】
このため、ゲート電極１８ｂをチャネル部に位置合わせする必要がない。従って、ゲート電極１８ｂの短手方向の幅を縮小することができるため、容易にチャネル長を短くすることができる。これにより、トランジスタの応答速度をはじめとする特性を向上させることができる。
また、上記階段形状をガラス基板１０ａ上の多数のトランジスタを形成する領域に形成しておくことにより、特にその能動層に限って電流担体の移動度が高い多結晶シリコンを均一に形成することができる。
【００３８】
従って、大口径のガラス基板上に高性能なトランジスタを歩留りよく製造することができ、また、ＴＦＴとドライバＩＣとを同時に形成することができる。
そして、ＴＦＴとドライバＩＣとを同時に形成することができるので、駆動回路一体型の液晶パネルを容易に製造することができる。
また、予め、ａ−Ｓｉ膜を島状にエッチングしてａ−Ｓｉ膜パターン１４ｃを形成してからレーザー光を照射している。このため、ａ−Ｓｉ膜パターン１４ｃからの放熱は少ないので、低いエネルギーのレーザー光で効率よくａ−Ｓｉ膜パターン１４ｃを溶融して、結晶を得ることができる。また、複数のａ−Ｓｉ膜パターン１４ｃ間での温度差を小さくすることができるので、ガラス基板１０ａ上に、均一なｐ−Ｓｉ結晶粒１７ｂを有する複数のｐ−Ｓｉ膜パターン１４を広い範囲にわたって得ることができる。
【００３９】
なお、本実施の形態において、レーザー照射後にソース及びドレインに導電型不純物を注入し、その後、導電型不純物の活性化アニールを行っているが、レーザー照射の工程の前にソース１５ｂ及びドレイン１５ａに導電型不純物の注入を行い、レーザー光の照射でａ−Ｓｉ膜パターン１４ｃの溶融と導電型不純物の活性化とを同時に行ってもよい。このときのレーザーのエネルギー密度は、例えば、ａ−Ｓｉ膜パターン１４ｃの溶融エネルギ密度３５０ｍＪ／ｃｍ2 とする。なお、一般に不純物の活性化のみが目的のときは２５０ｍＪ／ｃｍ2 〜２８０ｍＪ／ｃｍ2 である。
【００４０】
（第３の実施の形態）
図５（ａ）〜（ｄ）の左側の図面は本発明の第３の実施の形態の半導体装置の製造方法を工程順に示す断面図であり、図５（ａ）〜（ｄ）の右側の図面は平面図である。図５（ｂ）〜（ｄ）の断面図はそれぞれ同平面図のＩ−Ｉ、ＩＩ―ＩＩ及びＩＩＩ―ＩＩＩに沿った断面を示す。
【００４１】
第２の実施の形態との相違点は、ａ−Ｓｉ膜１４をパターニングせずにそのまま溶融・結晶化させた後、ｐ−Ｓｉ膜をパターニングし、かつ形成されたｐ−Ｓｉ膜パターン１４ｂ上のレーザー光を透光させるためのＳｉＯ2 膜パターン１６ａ及びレーザー光を反射させるための金属膜パターン１８ａを除去し、新たにゲート絶縁膜１３及びゲート電極１８ｃを形成していることである。
【００４２】
まず、図５（ａ）に示すように、絶縁性基板であるガラス基板１０に下から順に、下地ＳｉＯ2 膜１２、ａ−Ｓｉ膜１４及びＳｉＯ2 膜１６を形成する。ａ−Ｓｉ膜１４の膜厚は例えば５０ｎｍとする。ＳｉＯ2 膜１６の膜厚はレーザ光に対する反射防止膜になる膜厚に設定し、例えば５０ｎｍとする。
その後、ＳｉＯ2 膜１６の上にＭｏ（モリブデン）をスパッタリングにより、２０ｎｍの厚さで成膜し、金属膜１８を形成する。
【００４３】
次に、図５（ｂ）に示すように、フォトリソグラフィーにより、レジスト膜（図せず）をパターニングし、このレジスト膜をマスクとして金属膜１８をエッチングして、金属膜パターン１８ａを形成する。ａ−Ｓｉ膜１４をレーザー光で溶融する際、金属膜パターン１８ａの直下のａ−Ｓｉ膜１４は金属膜パターン１８ａの両側外側の下のａ−Ｓｉ膜１４から、すなわち、左右からの熱拡散により溶融するので、ガラス基板１０が耐えられる温度で溶融できるａ−Ｓｉ膜１４の幅Ｗとしては２μｍ程度が限界である。従って、金属膜パターン１８ａの幅Ｗは２μｍ以下とすることが好ましい。
【００４４】
次に、フォトリソグラフィーにより、金属膜パターン１８ａを被覆し、かつその面積より大きくレジスト膜（図示せず）をパターニングし、これをマスクにしてＳｉＯ2 膜１６をエッチングして、ＳｉＯ2 膜パターン１６ａを形成する。なお、金属膜パターン１８ａから側方にＳｉＯ2 膜パターン１６ａがはみ出す寸法Ｗａは３μｍより小さくすることが好ましい。
【００４５】
これにより、ａ−Ｓｉ膜１４の上に、下から順に、ＳｉＯ2 膜パターン１６ａとこのＳｉＯ2 パターン１６ａより小さい面積を有する金属膜パターン１８ａを積層した構造、いわゆる階段形状を形成することができる。
次に、ガラス基板１０全面にパルス幅が４０ｎｓｅｃ〜数１００ｎｓｅｃのパルス状の紫外線レーザーを照射し、ａ−Ｓｉ膜１４を多結晶シリコン膜（以下、ｐ−Ｓｉという）に変換する。紫外線レーザとしてＸｅ−Ｃｌエキシマレーザー（波長３０８ｎｍ）を用い、エネルギー密度を約３５０ｍＪ／ｃｍ2 とする。このとき、ａ−Ｓｉ膜１４、ＳｉＯ2 膜パターン１６ａ及び金属膜パターン１８ａはいわゆる、階段形状に形成されているので、第２の実施の形態と同様に、金属膜パターン１８ａはレーザー光を反射し、金属膜パターン１８ａの外側両側のＳｉＯ2 膜パターン１６ａの領域のみがレーザー光を透過し、この下のａ−Ｓｉ膜１４の温度が上昇する。
【００４６】
そして、金属膜パターン１８ａの下部のａ−Ｓｉ膜１４は横からの熱拡散で温度上昇しａ−Ｓｉ膜１４全体にわたって溶融する。これが冷却されて、金属膜パターン１８ａの中心から外側両側に向かって結晶化が進む。
これにより、金属膜パターン１８ａの短手方向の全体の幅である２．０μｍ程度にわたって一つの結晶粒を成長させることができる。一方、金属膜パターン１８ａの長手方向には一つの結晶粒が連なるように形成される。このようにして、金属膜パターン１８ａの下部に局所的に結晶粒径が大きいｐ−Ｓｉ膜１４ａを得ることができる。
【００４７】
次に、金属膜パターン１８ａ及びＳｉＯ2 膜パターン１６ａを除去した後、図１（ｄ）に示すように、ｐ−Ｓｉ膜１４ａ上にフォトリソグラフィーによりレジスト膜（図示せず）のマスクを形成し、このマスクに従って、ｐ−Ｓｉ膜１４ａをエッチングして、ｐ−Ｓｉ膜パターン１４ｂを形成する。このｐ−Ｓｉ膜パターン１４ｂはガラス基板１０上に多数形成され、これをトランジスタの能動層として使用するすることができる。
【００４８】
次に、ｐ−Ｓｉ膜パターン１４ｂの上にＣＶＤ（chemical vapor deposition)法により、シリコン酸化膜からなるゲート絶縁膜１３を形成する。続いて、ゲート絶縁膜１３の上に、スパッタ法によりＡｌ膜を形成する。
次に、Ａｌ膜の上に、フォトリソグラフィーにより、レジスト膜（図示せず）のマスクを形成する。このとき、複数のトランジスタのゲートパターンを有する露光用マスクを、ｐ−Ｓｉ膜パターン１４ｂの中に形成されている大きな結晶粒の長手方向の幅がトランジスタのゲート長、すなわち、チャネル長になるように位置合わせし、露光、現像して、レジスト膜をパターニングする。続いて、このレジスト膜をマスクにして、Ａｌ膜をエッチングして、ゲート電極１８ｃを形成する。
【００４９】
次に、公知の方法により、リンなどの導電型不純物を導入し、ソース及びドレインを形成して、ＴＦＴなどのトランジスタを形成する。
以上により、図１の半導体装置が完成する。
上記第３の実施の形態によれば、上記のような階段形状をガラス基板１０上の予め決まられたトランジスタを形成する領域に多数形成し、これにレーザー光を照射することにより、ａ−Ｓｉ膜１４の所望の領域、すなわち、ａ−Ｓｉ膜１４のトランジスタを形成するための領域をｐ−Ｓｉ膜１４ａに変換することができる。また、ａ−Ｓｉ膜１４をＳｉＯ2 膜パターン１６ａで覆われた状態でレーザーを照射するので、平坦性のよいｐ−Ｓｉ膜１４を得ることができる。
【００５０】
すなわち、上記階段形状を絶縁性基板上の多数のトランジスタを形成する領域に形成しておくことにより、特にその能動層に限って単結晶に近い電流担体の移動度をもつ多結晶シリコンを広い範囲にわたって均一に、かつ平坦に形成することができる。
この各トランジスタを形成する領域のｐ−Ｓｉ膜パターン１４ｂには一つの大きな結晶粒が複数連なって形成された領域があり、この一つの結晶粒の長手方向の幅がトランジスタのチャネル長になるようにして、トランジスタを形成している。これにより、トランジスタのチャネル長には結晶と結晶の粒界が存在しないので、単結晶を能動層に用いたトランジスタと同等の応答速度をもつトランジスタをガラス基板１０上に容易に形成することができる。
【００５１】
従って、大口径のガラス基板１０上に単結晶を能動層としたトランジスタに近い応答速度をもつ、高性能なトランジスタを歩留りよく形成することができる。また、大口径のガラス基板上にＴＦＴとドライバＩＣとを同時に形成することができるので、駆動回路一体型の液晶パネルを容易に製造することができる。
前述の実施の形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明は、その要旨から逸脱することなく、他のいろいろな形で実施することができる。本発明の範囲は、特許請求範囲によって示すものであって、実施の形態には、なんら拘束されない。
【００５２】
（付記１） 絶縁性基板の上に、下から順に、非単結晶シリコン膜と透光性の絶縁膜のパターンと、前記絶縁膜のパターンの面積より小さい面積を有する金属膜のパターンとが積層された構造を形成する工程と、
前記金属膜のパターンをマスクとして、かつ前記絶縁膜のパターンを通して、前記非単結晶シリコン膜にレーザー光を照射して加熱し、前記非単結晶シリコン膜の一部を溶融させる工程とを有し、
熱伝導により前記非単結晶シリコン膜の溶融領域を広げて、前記金属膜のパターンの下の前記非単結晶シリコン膜を溶融させた後、
前記溶融した非単結晶シリコン膜が冷却されて、結晶化し、多結晶シリコンを形成することを特徴とする半導体装置の製造方法。
【００５３】
（付記２） 前記絶縁性基板は石英ガラス以外のガラス基板であるか、又は前記ガラス基板上にシリコン含有絶縁膜が形成されたものであることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 前記金属膜のパターンの幅が２μｍ以下であることを特徴とする付記１に記載の半導体装置の製造方法。
【００５４】
（付記４） 前記絶縁膜のパターンは前記レーザー光に対する反射防止膜であることを特徴とする付記１〜３のいずれか１項に記載の半導体装置の製造方法。
（付記５） 前記非単結晶シリコン膜にレーザー光を照射して加熱する工程の前に、
前記金属膜のパターンをマスクとして前記非単結晶シリコン膜に導電型不純物を導入する工程を有し、前記非単結晶シリコン膜にレーザー光を照射して加熱する工程で前記非単結晶シリコン膜の溶融とともに前記導電型不純物の活性化を行うことを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。
【００５５】
（付記６） 前記多結晶シリコン膜は前記金属膜のパターンの下がチャネル領域となっており、かつ前記金属膜のパターンの両側がソース／ドレイン領域となっているトランジスタの能動層であり、前記絶縁膜のパターンはゲート絶縁膜であり、前記金属膜のパターンはゲート電極であることを特徴とする付記１〜５のいずれか１項に記載の半導体装置の製造方法。
【００５６】
（付記７） 絶縁性基板と、
前記絶縁性基板上に形成された多結晶シリコン膜と、
前記多結晶シリコン膜の上に形成された、前記多結晶シリコン膜の形成領域よりも小さい面積を有する透光性の絶縁膜のパターンと、
前記絶縁膜のパターン上に形成された、前記絶縁膜のパターンの面積よりも小さい面積を有する金属膜のパターンとを有する半導体装置であって、
前記多結晶シリコン膜は前記金属膜のパターンの下がチャネル領域となっており、かつ前記金属膜のパターンの両側がソース／ドレイン領域となっているトランジスタの能動層であり、前記絶縁膜のパターンはゲート絶縁膜であり、前記金属膜のパターンはゲート電極であり、前記金属膜のパターンの下の多結晶シリコンはチャネル長の方向で結晶粒が一つとなっていることを特徴とする半導体装置。
【００５７】
（付記８） 前記結晶粒の長さは２μｍ以下であることを特徴とする付記７に記載の半導体装置。
【００５８】
【発明の効果】
以上説明したように、非単結晶シリコン膜上に下から順に透光性の絶縁膜のパターンと、この絶縁膜のパターンより小さい面積を有する金属膜のパターンとを積層した構造、いわゆる、階段形状を形成している。そして、この階段形状で絶縁膜のパターンを通してレーザー光を照射し、非単結晶シリコン膜を全体にわたって溶融している。これが冷却されると、金属膜のパターンと、絶縁膜のパターンとの熱伝導度の違いにより、金属膜のパターンの下の中央部から外側両側に向かって結晶化が進むことになる。これにより、絶縁性基板上の非単結晶シリコン膜の所望の領域を自己整合的に結晶粒径が均一で、かつ大きな多結晶シリコンに変換することができる。
【００５９】
すなわち、上記階段形状を絶縁性基板上の多数のトランジスタを形成する領域に形成しておくことにより、特にその能動層に限って電流担体の移動度が高い多結晶シリコンを広い範囲にわたって均一に形成することができる。従って、高性能なトランジスタを大口径の絶縁性基板上に歩留りよく形成することが可能となる。さらに、絶縁性基板上に駆動回路一体型の液晶パネルを容易に製造することが可能となる。
【図面の簡単な説明】
【図１】 ( ａ）は第１の実施の形態である半導体装置を示す断面図であり、（ｂ）は同じく平面図であり、（ａ）は（ｂ）のＩＶ−ＩＶ線に沿う断面図に相当する。
【図２】（ａ）〜（ｄ）は第２の実施の形態である半導体装置の製造方法を工程順に示す断面図及び平面図である。
【図３】図１（ｃ）を拡大した断面図であり、レーザー照射によりａ−Ｓｉ膜を溶融している状態を示す。
【図４】図３におけるａ−Ｓｉ膜の温度分布を示す図である。
【図５】（ａ）〜（ｄ）は第３の実施の形態である半導体装置の製造方法を工程順に示す断面図及び平面図である。
【図６】従来技術のレーザー照射による結晶化の状態を面内にわたって示すグラフである。
【符号の説明】
１０ ガラス基板、
１２ 下地ＳｉＯ2 膜、
１４ ａ−Ｓｉ膜、
１４ｂ ａ−Ｓｉ膜パターン、
１５ａ ドレイン、
１５ｂ ソース、
１６ ＳｉＯ2 膜 、
１６ａ ＳｉＯ2 膜パターン、
１６ｂ ゲート絶縁膜、
１７ａ，１７ｂ 結晶粒、
１８ 金属膜、
１８ａ 金属膜パターン、
１８ｂ ゲート電極、
２４ カバーＳｉＯ2 膜、
２６ 画素電極、
２８ ソース電極。
Claims (2)
- 絶縁性基板の上に、下から順に、非単結晶シリコン膜と透光性の絶縁膜のパターンと、前記絶縁膜のパターンの面積より小さい面積を有する金属膜のパターンとが積層された構造を形成する工程と、
前記絶縁性基板の前記積層された構造が形成された面側からのみ、前記金属膜のパターンをマスクとして、かつ前記絶縁膜のパターンを通して、前記非単結晶シリコン膜にレーザー光を照射して加熱し、前記非単結晶シリコン膜の前記金属膜のパターンの外側の領域を溶融させ、
さらに前記金属膜のパターンの外側の領域からの熱伝導により前記非単結晶シリコン膜の溶融領域を広げて、前記金属膜のパターンの下の前記非単結晶シリコン膜を溶融させる工程とを有し、
前記金属膜のパターンの下の前記非単結晶シリコン膜を溶融させた後、前記絶縁性基板の上に前記積層された構造のみが形成されている状態で前記溶融した非単結晶シリコン膜が冷却されて、結晶化し、多結晶シリコンを形成することを特徴とする半導体装置の製造方法。 - 前記非単結晶シリコン膜にレーザー光を照射して加熱する工程の前に、前記金属膜のパターンをマスクとして前記非単結晶シリコン膜に導電型不純物を導入する工程を有し、前記非単結晶シリコン膜にレーザー光を照射して加熱する工程で前記非単結晶シリコン膜の溶融とともに前記導電型不純物の活性化を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000205412A JP4514908B2 (ja) | 2000-07-06 | 2000-07-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000205412A JP4514908B2 (ja) | 2000-07-06 | 2000-07-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002025906A JP2002025906A (ja) | 2002-01-25 |
| JP4514908B2 true JP4514908B2 (ja) | 2010-07-28 |
Family
ID=18702501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000205412A Expired - Fee Related JP4514908B2 (ja) | 2000-07-06 | 2000-07-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4514908B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4954495B2 (ja) * | 2005-04-27 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR102431926B1 (ko) * | 2020-11-23 | 2022-08-11 | 김성진 | 산화물 박막 트랜지스터 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975670A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPH07118443B2 (ja) * | 1984-05-18 | 1995-12-18 | ソニー株式会社 | 半導体装置の製法 |
| JPS6163016A (ja) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Ｓｏｉ形成方法 |
| JPH07120802B2 (ja) * | 1985-08-08 | 1995-12-20 | ソニー株式会社 | 半導体装置の製造方法 |
| JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
-
2000
- 2000-07-06 JP JP2000205412A patent/JP4514908B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002025906A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7056775B2 (en) | Semiconductor device and process for fabricating the same | |
| JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
| US6001714A (en) | Method and apparatus for manufacturing polysilicon thin film transistor | |
| TWI224868B (en) | Method of forming poly-silicon thin film transistor | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH0794757A (ja) | 半導体装置の作製方法 | |
| JP2006093715A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| JP3421882B2 (ja) | 多結晶半導体薄膜の作成方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP2000260709A (ja) | 半導体薄膜の結晶化方法及びそれを用いた半導体装置 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JP4514908B2 (ja) | 半導体装置の製造方法 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JP2005123563A (ja) | ポリシリコン結晶化の制御方法 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09246183A (ja) | 多結晶半導体膜の製造方法 | |
| JP2000077353A (ja) | 半導体装置の作製方法 | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JP3380527B2 (ja) | 半導体装置の作製方法 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR100496138B1 (ko) | 실리콘 결정화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |