JPS59165451A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59165451A JPS59165451A JP3911183A JP3911183A JPS59165451A JP S59165451 A JPS59165451 A JP S59165451A JP 3911183 A JP3911183 A JP 3911183A JP 3911183 A JP3911183 A JP 3911183A JP S59165451 A JPS59165451 A JP S59165451A
- Authority
- JP
- Japan
- Prior art keywords
- region
- polycrystalline silicon
- silicon
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- -1 silicon ions Chemical class 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 9
- 239000007790 solid phase Substances 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- 239000011521 glass Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の属する技術分野］１
本発明は非品質基板上に形成された多結晶シリコン薄膜
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
［従来技術とその問題点］
ガラス等の非品質基板上に多結晶シリコン薄膜半導体装
置を形成する場合、製造技術上の最大の問題点は、島状
多結晶シリコンの周辺に垂直段差が生ピ、配線・層間絶
縁膜に段切れと称する破断が発生する。段切れを防ぐた
めには、段差形状を水平化（テーバ−をりける）するか
、膜厚を薄くして段差を少なくするか，あるいは、ステ
ップ・カバレージの優れた方法を用いて層間絶縁膜・配
線材料を堆積するしかない。しかし、多結晶シリコ７薄
Ｍは．８０８プロセスで用いられるウエット方式、異方
性エツチング技術では、テーバ−エツチングすることは
出来ない。また、ドライ方式を用いても、テーバ−エツ
チングは難かしい。シリコン膜を薄くすることも試みら
れているが、半導体装置の電気的特性を低下させないた
めには、多結晶シリコン膜は、少しでも厚い方が良く、
現在の技術では、０．３μｍ以下の膜厚にすることは電
気的特性上不利である。層間絶縁膜等をスパッタ装置等
で形成する方法もあるが、半導体装置が、ＭＯＳＦＥＴ
のようにゲート絶縁膜の形成方法によって電気的特性が
著しく左右される場合、スパッタ法は使えない。
置を形成する場合、製造技術上の最大の問題点は、島状
多結晶シリコンの周辺に垂直段差が生ピ、配線・層間絶
縁膜に段切れと称する破断が発生する。段切れを防ぐた
めには、段差形状を水平化（テーバ−をりける）するか
、膜厚を薄くして段差を少なくするか，あるいは、ステ
ップ・カバレージの優れた方法を用いて層間絶縁膜・配
線材料を堆積するしかない。しかし、多結晶シリコ７薄
Ｍは．８０８プロセスで用いられるウエット方式、異方
性エツチング技術では、テーバ−エツチングすることは
出来ない。また、ドライ方式を用いても、テーバ−エツ
チングは難かしい。シリコン膜を薄くすることも試みら
れているが、半導体装置の電気的特性を低下させないた
めには、多結晶シリコン膜は、少しでも厚い方が良く、
現在の技術では、０．３μｍ以下の膜厚にすることは電
気的特性上不利である。層間絶縁膜等をスパッタ装置等
で形成する方法もあるが、半導体装置が、ＭＯＳＦＥＴ
のようにゲート絶縁膜の形成方法によって電気的特性が
著しく左右される場合、スパッタ法は使えない。
一方、半導体装置の電気的特性については、シリコン半
導体装置に比べて著しく劣っている。この主たる原因は
、多結晶シリコンの結晶粒径が小さいためであシ、粒径
増大化が図られている。例えば、レーザー光線・電子線
を用いた粒径増大策は、レーザー・アニールあるいはＥ
−Ｂアニールとして現在研究段階である。また、粒径を
大きくするため罠は、膜成長中の基板温度を高くするこ
とも有効であるが、非晶質基板がガラス（石英ガラスは
除く）では、市販されている超耐熱ガラス（コーニング
７０５９）でも、５５０°Ｃ以上に基板温度を上げるこ
とは出来ない。
導体装置に比べて著しく劣っている。この主たる原因は
、多結晶シリコンの結晶粒径が小さいためであシ、粒径
増大化が図られている。例えば、レーザー光線・電子線
を用いた粒径増大策は、レーザー・アニールあるいはＥ
−Ｂアニールとして現在研究段階である。また、粒径を
大きくするため罠は、膜成長中の基板温度を高くするこ
とも有効であるが、非晶質基板がガラス（石英ガラスは
除く）では、市販されている超耐熱ガラス（コーニング
７０５９）でも、５５０°Ｃ以上に基板温度を上げるこ
とは出来ない。
［発明の目的］
本発明は、上記の点に鑑みなされたものであ）島状多結
晶シリコン膜のテーパー・エツチングおよび、膜特性、
特に固相成長法を用いた結晶粒径増大を可能にした半導
体装置の製造方法を提供するものである。
晶シリコン膜のテーパー・エツチングおよび、膜特性、
特に固相成長法を用いた結晶粒径増大を可能にした半導
体装置の製造方法を提供するものである。
［発明の概要］
即ち、本発明はシリコンイオンを多結晶シリコン膜に注
入することによって生じた損傷領域をエツチングに利用
し、テーパー化するとともに、非晶質化した損傷領域結
晶性を同相成長法を用いて改善し、結晶粒径の増大化を
可能にしたものである０ テーパー・エツチング可能なシリコンイオン注入条件と
、固相成長法を用いた結晶改善に必要なシリコンイオン
注入条件は、注入量が２×１０〜５ Ｘ １０１５Ｓｔ
”７ｍ、加速電圧が３０〜６０Ｋｅｖの範囲にあり、２
つの目的に対して、シリコンイオン注入条件が一致して
いる点が本発明の特徴である。
入することによって生じた損傷領域をエツチングに利用
し、テーパー化するとともに、非晶質化した損傷領域結
晶性を同相成長法を用いて改善し、結晶粒径の増大化を
可能にしたものである０ テーパー・エツチング可能なシリコンイオン注入条件と
、固相成長法を用いた結晶改善に必要なシリコンイオン
注入条件は、注入量が２×１０〜５ Ｘ １０１５Ｓｔ
”７ｍ、加速電圧が３０〜６０Ｋｅｖの範囲にあり、２
つの目的に対して、シリコンイオン注入条件が一致して
いる点が本発明の特徴である。
また、固相成長時に必要な熱処理温度は５５０°Ｃ以下
であｐ、市販されているガラスの耐熱限界温度以下であ
ることも本発明の特徴である。
であｐ、市販されているガラスの耐熱限界温度以下であ
ることも本発明の特徴である。
更に、半導体装置製造においては、シリコン以外の他の
不純物、例えばＭＯＳＦＥＴでは、ソース・ドレーン領
域には、リンイオンあるいはホウ素イオンが注入され、
電気的活性化のために熱処理が必要であるが、本発明に
おける固相成長時の熱処理で、注入不純物イオンの電気
的活性化が図れることも特徴である。
不純物、例えばＭＯＳＦＥＴでは、ソース・ドレーン領
域には、リンイオンあるいはホウ素イオンが注入され、
電気的活性化のために熱処理が必要であるが、本発明に
おける固相成長時の熱処理で、注入不純物イオンの電気
的活性化が図れることも特徴である。
［発明の効果］
本発明によって、多結晶シリコンの膜厚が１μｍ程度と
厚くなっても、およそ６０度のテーパー角を持った島状
シリコン領域が形成可能になり、厚さ１０００ＡのＣＶ
Ｄ−８ｉ０゜を堆積しても、周辺部での段切れの発生を
防ぐことが出来た。これにより半導体装置製造工程が短
縮され、低コスト化が可能になり、更に、装置の歩留り
、信頼性が著しく向上した。
厚くなっても、およそ６０度のテーパー角を持った島状
シリコン領域が形成可能になり、厚さ１０００ＡのＣＶ
Ｄ−８ｉ０゜を堆積しても、周辺部での段切れの発生を
防ぐことが出来た。これにより半導体装置製造工程が短
縮され、低コスト化が可能になり、更に、装置の歩留り
、信頼性が著しく向上した。
一方、同相成長法による結晶粒径増大例では、０．０７
μｍの平均粒径が、０，２μｍに増大したことにより、
ＭＯＳＦＥＴの実効移動度（μｅｆｆ）が、１０ｄ／Ｖ
−ｓｅｅから、３０ａｌ ／Ｖ−ｓｅｃ に向上した。
μｍの平均粒径が、０，２μｍに増大したことにより、
ＭＯＳＦＥＴの実効移動度（μｅｆｆ）が、１０ｄ／Ｖ
−ｓｅｅから、３０ａｌ ／Ｖ−ｓｅｃ に向上した。
これは、半導体装置の動作速度の向上およびコンダクタ
ンスの向上を意味している。
ンスの向上を意味している。
本発明は、製造工種および電気的特性向上に画期的な効
果をもたらすものである。
果をもたらすものである。
［発明の実施例］
本発明の実施例を図面を参照して詳細に説明する。
第１図は非晶質基板（１）上に多結晶シリコン層（２）
が形成されている状態を示している９本実施例では、非
晶質基板は、コーニング７０５９ガラスであり、多結晶
シリコン層は、真空蒸着法で形成され基板温度５００℃
、膜厚４０００Ｘ、平均結晶粒径７００Ｘ、配向面方法
（１１０）である。
が形成されている状態を示している９本実施例では、非
晶質基板は、コーニング７０５９ガラスであり、多結晶
シリコン層は、真空蒸着法で形成され基板温度５００℃
、膜厚４０００Ｘ、平均結晶粒径７００Ｘ、配向面方法
（１１０）である。
第２図では、第１図に示した多結晶シリコン層（２）に
シリコンイオン（３）を注入し、シリコン層内に損傷領
域（非晶質領域）（４）を形成している状態を示す。本
実施例のイオン注入条件は、加速電圧４０ＫｅＶ、注入
量３ Ｘ １０１５８ ｉ＋／ｃｒｌ テある。イオン
注入に際しては、゛住人中に温度上昇し、自然の核成長
を起こさせないよう、注入電流はｌμＡ／ｄを越えては
ならない。この結果、損傷領域は表面からおよそｓｏ
ｏｆの範囲（〜Ｒ１＋△Ｒｐ）に分布することになシ、
この範囲は完全に非晶質化されている。
シリコンイオン（３）を注入し、シリコン層内に損傷領
域（非晶質領域）（４）を形成している状態を示す。本
実施例のイオン注入条件は、加速電圧４０ＫｅＶ、注入
量３ Ｘ １０１５８ ｉ＋／ｃｒｌ テある。イオン
注入に際しては、゛住人中に温度上昇し、自然の核成長
を起こさせないよう、注入電流はｌμＡ／ｄを越えては
ならない。この結果、損傷領域は表面からおよそｓｏ
ｏｆの範囲（〜Ｒ１＋△Ｒｐ）に分布することになシ、
この範囲は完全に非晶質化されている。
第３，４図は、半導体装置形成のだめ島状多結晶シリコ
ン領域を残すための工程を示している。
ン領域を残すための工程を示している。
パターン変換差を考慮したレジストマスク（５）がシリ
コン膜上に形成されており、ケミカル・ドライエツチン
グ（ＣＤＥ）法を用いて、不要なンリコン膜をエツチン
グ除去すると所定のテーパー角度を持った島状シリコン
領域（６）が形成される。このようなテーパー・エツチ
ングが出来る坪由は、非晶質化した。シリコンと、多結
晶シリコンとでは、フッ素ラジカルに対するエツチング
のされ方が違い非晶質化シリコンのエツチング速度が多
結晶シリコンのそれに対して大きいためである。本実施
例では、テーパー角度はおよそ６０度であったが、角度
はＣＤＥ装置依存性が認められたつしかし、シリコン膜
厚に対する損傷領の厚さの割合は、１／４〜１／６程度
が最も効果的であシ、加速電圧は３０〜６０ＫｅＶ、注
入量は３×１０〜５Ｘ１０／ｍの範囲のシリコン・イオ
ン注入条件が最適である。
コン膜上に形成されており、ケミカル・ドライエツチン
グ（ＣＤＥ）法を用いて、不要なンリコン膜をエツチン
グ除去すると所定のテーパー角度を持った島状シリコン
領域（６）が形成される。このようなテーパー・エツチ
ングが出来る坪由は、非晶質化した。シリコンと、多結
晶シリコンとでは、フッ素ラジカルに対するエツチング
のされ方が違い非晶質化シリコンのエツチング速度が多
結晶シリコンのそれに対して大きいためである。本実施
例では、テーパー角度はおよそ６０度であったが、角度
はＣＤＥ装置依存性が認められたつしかし、シリコン膜
厚に対する損傷領の厚さの割合は、１／４〜１／６程度
が最も効果的であシ、加速電圧は３０〜６０ＫｅＶ、注
入量は３×１０〜５Ｘ１０／ｍの範囲のシリコン・イオ
ン注入条件が最適である。
第５図は、固相成長を起こさせる前の状態を示しておシ
、島状シリコン領域（６）は深さ方向に完全に非晶質化
した領域面ともとの多結晶状態を保持した領域（７）と
に分離されている。
、島状シリコン領域（６）は深さ方向に完全に非晶質化
した領域面ともとの多結晶状態を保持した領域（７）と
に分離されている。
次罠、上記試料を窒素中５４０’０．４０時間熱処理す
ると、非晶質化した領域（８）は、下地（７）の結晶状
態を選択的に受は継ぎ、下地の結晶粒径よシも大きな結
晶粒径を持ち、面方位の整った改善された多結晶シリコ
ン領域（９ｊが成長する。本実施例では平均粒径が０．
２μｍに成長していた。この現象は一般に固相成長法と
呼ばれ、ＳＯＳデバイスでは公知の事例である。第６図
は、同相成長法によって改善された多結晶シリコン領域
を持つテーパー化された島状多結晶シリコン領域がガラ
ス基板（１）上に形成された状態を示している。
ると、非晶質化した領域（８）は、下地（７）の結晶状
態を選択的に受は継ぎ、下地の結晶粒径よシも大きな結
晶粒径を持ち、面方位の整った改善された多結晶シリコ
ン領域（９ｊが成長する。本実施例では平均粒径が０．
２μｍに成長していた。この現象は一般に固相成長法と
呼ばれ、ＳＯＳデバイスでは公知の事例である。第６図
は、同相成長法によって改善された多結晶シリコン領域
を持つテーパー化された島状多結晶シリコン領域がガラ
ス基板（１）上に形成された状態を示している。
本発明による試料を用いた半導体装置形成例としてＭＯ
ＳＦＥＴの例を第７図に示す。島状多結晶シリコン領域
（６）′およびガ□ラス基板（１）全面をゲート絶縁膜
αＯ）で被覆する。本実施例では、ＣＶＤ法を用イ、膜
厚１５００Ｘ ｏｓｉｏ２ｉ ｔ ４７０°Ｃで形成し
た。
ＳＦＥＴの例を第７図に示す。島状多結晶シリコン領域
（６）′およびガ□ラス基板（１）全面をゲート絶縁膜
αＯ）で被覆する。本実施例では、ＣＶＤ法を用イ、膜
厚１５００Ｘ ｏｓｉｏ２ｉ ｔ ４７０°Ｃで形成し
た。
次にチャンネル領域をレジスト等でマスキングした後、
ソース・ドレーン領域α荀形成用にリンイオン注入を行
なう。注入条件は、２ Ｘ １０１５ｆ ／７゜１６０
ＫｅＶである。注入不純物の活性化は５００°Ｃ２ｏ時
間窒素中で熱処理することによって行なわれた。
ソース・ドレーン領域α荀形成用にリンイオン注入を行
なう。注入条件は、２ Ｘ １０１５ｆ ／７゜１６０
ＫｅＶである。注入不純物の活性化は５００°Ｃ２ｏ時
間窒素中で熱処理することによって行なわれた。
続いて、ソース・ドレーン・ゲート絶縁膜（１１，１３
゜１２）をアルミニウムによって形成し、フォーミング
ガス中でシンターすることによってアルミゲー）ＭＯＳ
ＦＥＴが試作された。
゜１２）をアルミニウムによって形成し、フォーミング
ガス中でシンターすることによってアルミゲー）ＭＯＳ
ＦＥＴが試作された。
膜厚４０００Ａの多結晶シリコン膜を用いたアルミゲー
）ＭＯＳＦＥＴの製造歩留りをシリコンイオン注入有無
について比較すると、シリコンイオン注入を行なわない
工程を経たＭＯＳＦＥＴはおよそ語チ、一方シリコンイ
オン注入を行ない、テーパー化されたＭＯＳＦＥＴはお
よそ９５チの歩留りを示し本発明は画期的な歩留り向上
をもたらすことが分る。
）ＭＯＳＦＥＴの製造歩留りをシリコンイオン注入有無
について比較すると、シリコンイオン注入を行なわない
工程を経たＭＯＳＦＥＴはおよそ語チ、一方シリコンイ
オン注入を行ない、テーパー化されたＭＯＳＦＥＴはお
よそ９５チの歩留りを示し本発明は画期的な歩留り向上
をもたらすことが分る。
一方、電気的特性は、シリコンイオン注入を行なわない
ＭＯＳＦＥＴの実効移動度は、およそ１ＯＣｎｔ／■・
ｓｅｃであったが、固相成長法によシ改善された多結晶
シリコン膜上に形成したＭＯＳＦＥＴはおよそ３０ｃｎ
ｔ／Ｖ・ｓｅｅの実効移動度を示した。
ＭＯＳＦＥＴの実効移動度は、およそ１ＯＣｎｔ／■・
ｓｅｃであったが、固相成長法によシ改善された多結晶
シリコン膜上に形成したＭＯＳＦＥＴはおよそ３０ｃｎ
ｔ／Ｖ・ｓｅｅの実効移動度を示した。
［発明の他の実施例］
本発明の第２の実施例として、ソース・ドレーンに−リ
ンイオン注入したＮチャンネルＭＯ８ＦＢＴの製造工程
を示す。第５図のように、完全に非晶質化した領域（８
）ともとの多結晶状態を保持した領域（７）から成る島
状シリコン領域を持つ試料に、第８図に示すようにレジ
スト０５）をマスクとして、リンイオンαｂ）注入を行
なう。注入量はＩ Ｘ １０１５ｆ／ｃｒｔ１００Ｋｅ
ｖの加速電圧である。多結晶シリコン中のソース・ドレ
ーンとなるべき領域には、選択的にリンネ細物分布αη
が形成される。次にレジスト０５）を除去し、５５０°
Ｃ５時間の熱処理を施すと、固相成長法によシ結晶性が
改善された多結晶領域に選択的に耐シリコン領域が形成
されたソース・ドレーン領域α＆が作られる。結晶性の
改善結果として、平均結晶粒径は０．２μｍ程度に増大
し、Ｎ＋シリコン領域のシート抵抗値はおよそｌＸＩＯ
３Ω／口であった。この試料を用いて再び第７図の構造
のアルミゲー）ＭＯＳＦＥＴを製作し、電気的特性を評
価した結果、実効移動度はおよそ３０ ａｄ ／ Ｖ−
ｓｅｃであった。
ンイオン注入したＮチャンネルＭＯ８ＦＢＴの製造工程
を示す。第５図のように、完全に非晶質化した領域（８
）ともとの多結晶状態を保持した領域（７）から成る島
状シリコン領域を持つ試料に、第８図に示すようにレジ
スト０５）をマスクとして、リンイオンαｂ）注入を行
なう。注入量はＩ Ｘ １０１５ｆ／ｃｒｔ１００Ｋｅ
ｖの加速電圧である。多結晶シリコン中のソース・ドレ
ーンとなるべき領域には、選択的にリンネ細物分布αη
が形成される。次にレジスト０５）を除去し、５５０°
Ｃ５時間の熱処理を施すと、固相成長法によシ結晶性が
改善された多結晶領域に選択的に耐シリコン領域が形成
されたソース・ドレーン領域α＆が作られる。結晶性の
改善結果として、平均結晶粒径は０．２μｍ程度に増大
し、Ｎ＋シリコン領域のシート抵抗値はおよそｌＸＩＯ
３Ω／口であった。この試料を用いて再び第７図の構造
のアルミゲー）ＭＯＳＦＥＴを製作し、電気的特性を評
価した結果、実効移動度はおよそ３０ ａｄ ／ Ｖ−
ｓｅｃであった。
尚、イオン注入不純物に対するマスクは、レジストのみ
ならず、絶縁物金属を用いても同様の効果がある。また
、非晶質基板と多結晶シリコン層との間に、他の薄膜を
設けた場合も、本発明は同等の結果が得られる。
ならず、絶縁物金属を用いても同様の効果がある。また
、非晶質基板と多結晶シリコン層との間に、他の薄膜を
設けた場合も、本発明は同等の結果が得られる。
第１図、第２図、第３図、第４図、第５図、第６図、第
７図、第８図及び第９図は島状多結晶シリコン膜のテー
パー・エツチングおよび結晶粒径が増大化した状態を達
成する本発明の実施工程を示した断面図である。 図において、 １・・・非晶質基板、２・・・多結晶シリコン層、３・
・・シリコン・イオン、４・・・損傷領域、５・・・レ
ジスト・マスク、６・・・島状シリコン領域、６′・・
・改善された島状シリコン領域、９・・・改善された多
結晶シリコン領域、１０・・・ゲート絶縁膜、 １１、、１２ 、１３・・ソース・ゲート・ドレーン電
極、１４・・・ソース・ドレーン領域、 １５・・・レジストマスク、 １６・・・リン・イオン、 １７・・・リンネ鈍物分布、 １８・・・ソース・ドレーン領域。 第 １ 図 第 ３゛ 図 第６図 第 ８ 図 第 ９ 図
７図、第８図及び第９図は島状多結晶シリコン膜のテー
パー・エツチングおよび結晶粒径が増大化した状態を達
成する本発明の実施工程を示した断面図である。 図において、 １・・・非晶質基板、２・・・多結晶シリコン層、３・
・・シリコン・イオン、４・・・損傷領域、５・・・レ
ジスト・マスク、６・・・島状シリコン領域、６′・・
・改善された島状シリコン領域、９・・・改善された多
結晶シリコン領域、１０・・・ゲート絶縁膜、 １１、、１２ 、１３・・ソース・ゲート・ドレーン電
極、１４・・・ソース・ドレーン領域、 １５・・・レジストマスク、 １６・・・リン・イオン、 １７・・・リンネ鈍物分布、 １８・・・ソース・ドレーン領域。 第 １ 図 第 ３゛ 図 第６図 第 ８ 図 第 ９ 図
Claims (2)
- （１）非晶質基板上に′形成された多結晶シリコン薄膜
を能動領域として用いる半導体装置の製造工程において
、前記多結晶シリコン薄膜にシリコン・イオンを注入す
る工程さ、シリコン・イオンが注入された多結晶シリコ
ン薄膜をドライ・エツチング法によりテーバー角度を周
囲にもつ島状多結晶シリコン領域を形成する工程と、次
に、同相成長法を応用してシリコン膜の結晶性を改善す
るために、島状多結晶シリコン領域が形成された非晶質
基板を熱処理する工程とを有することを特徴とする半導
体装置の製造方法。 - （２）多結晶シリコン薄膜の電気伝導度および伝導形を
制御するための不純物イオン注入工程を熱処理工程の前
に設けてシリコン膜の結晶性改善および注入不純物の電
気的活性化を同時に行なうことを特徴とする特許 導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3911183A JPS59165451A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3911183A JPS59165451A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59165451A true JPS59165451A (ja) | 1984-09-18 |
| JPH0412629B2 JPH0412629B2 (ja) | 1992-03-05 |
Family
ID=12543964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3911183A Granted JPS59165451A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165451A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61119079A (ja) * | 1984-11-15 | 1986-06-06 | Sony Corp | 薄膜トランジスタの製造方法 |
| JPS63119576A (ja) * | 1986-11-07 | 1988-05-24 | Ricoh Co Ltd | 薄膜トランジスターの活性領域の形成方法 |
| JPH06132303A (ja) * | 1991-11-29 | 1994-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| NL9301811A (nl) * | 1992-10-28 | 1994-05-16 | Ryoden Semiconductor Syst Eng | Dunne-film veldeffecttransistor en werkwijze voor het vervaardigen daarvan, evenals van een halfgeleiderelement dat ervan voorzien is. |
| JP2010129707A (ja) * | 2008-11-27 | 2010-06-10 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
-
1983
- 1983-03-11 JP JP3911183A patent/JPS59165451A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61119079A (ja) * | 1984-11-15 | 1986-06-06 | Sony Corp | 薄膜トランジスタの製造方法 |
| JPS63119576A (ja) * | 1986-11-07 | 1988-05-24 | Ricoh Co Ltd | 薄膜トランジスターの活性領域の形成方法 |
| JPH0828509B2 (ja) * | 1986-11-07 | 1996-03-21 | 株式会社リコー | 薄膜トランジスターの活性領域の形成方法 |
| JPH06132303A (ja) * | 1991-11-29 | 1994-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| NL9301811A (nl) * | 1992-10-28 | 1994-05-16 | Ryoden Semiconductor Syst Eng | Dunne-film veldeffecttransistor en werkwijze voor het vervaardigen daarvan, evenals van een halfgeleiderelement dat ervan voorzien is. |
| US5514880A (en) * | 1992-10-28 | 1996-05-07 | Mitsubishi Denki Kabushiki Kaisha | Field effect thin-film transistor for an SRAM with reduced standby current |
| US5736438A (en) * | 1992-10-28 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Field effect thin-film transistor and method of manufacturing the same as well as semiconductor device provided with the same |
| JP2010129707A (ja) * | 2008-11-27 | 2010-06-10 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0412629B2 (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4343082A (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| US5231038A (en) | Method of producing field effect transistor | |
| JP2638004B2 (ja) | 絶縁体上半導体集積回路構造を製造する方法 | |
| US5371026A (en) | Method for fabricating paired MOS transistors having a current-gain differential | |
| US4078947A (en) | Method for forming a narrow channel length MOS field effect transistor | |
| US5472888A (en) | Depletion mode power MOSFET with refractory gate and method of making same | |
| JPH043670B2 (ja) | ||
| KR19980033385A (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| JPH04230071A (ja) | 電界効果トランジスタを有する集積回路とその製造 方法 | |
| KR950002274B1 (ko) | 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법 | |
| US4992846A (en) | Polycrystalline silicon active layer for good carrier mobility | |
| CN100356583C (zh) | 用于制造薄膜半导体器件的方法 | |
| USRE32613E (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| JPS59165451A (ja) | 半導体装置の製造方法 | |
| US4259779A (en) | Method of making radiation resistant MOS transistor | |
| US5144393A (en) | Structure for a PSD type field effect transistor | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| GB2074374A (en) | Method of making field effect transistors | |
| JP3556407B2 (ja) | 半導体装置の製造方法 | |
| US5925915A (en) | Semiconductor on insulator devices | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JPH04301623A (ja) | 薄膜トランジスタの製造方法 | |
| KR0135040B1 (ko) | Mosfet 제조방법 |