JPH0412629B2 - - Google Patents

Info

Publication number
JPH0412629B2
JPH0412629B2 JP3911183A JP3911183A JPH0412629B2 JP H0412629 B2 JPH0412629 B2 JP H0412629B2 JP 3911183 A JP3911183 A JP 3911183A JP 3911183 A JP3911183 A JP 3911183A JP H0412629 B2 JPH0412629 B2 JP H0412629B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon
region
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3911183A
Other languages
English (en)
Other versions
JPS59165451A (ja
Inventor
Yasuhisa Oana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP3911183A priority Critical patent/JPS59165451A/ja
Publication of JPS59165451A publication Critical patent/JPS59165451A/ja
Publication of JPH0412629B2 publication Critical patent/JPH0412629B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 [発明の属する技術分野] 本発明は非晶質基板上に形成された多結晶シリ
コン薄膜半導体装置の製造方法に関する。
[従来技術とその問題点] ガラス等の非晶質基板上に多結晶シリコン薄膜
半導体装置を形成する場合、製造技術上の最大の
問題点は、島状多結晶シリコンの周辺に垂直段差
が生じ、配線・層間絶縁膜に段切れと称する破断
が発生する。段切れを防ぐためには、段差形状を
水平化(テーパーをつける)するか、膜厚を薄く
して段差を少なくするか、あるいは、ステツプ・
カバレージの優れた方法を用いて層間絶縁膜・配
線材料を堆積するしかない。しかし、多結晶シリ
コン薄膜は、SOSプロセスで用いられるウエツト
方式、異方性エツチング技術では、テーパーエツ
チングすることは出来ない。また、ドライ方式を
用いても、テーパーエツチングは難かしい。シリ
コン膜を薄くすることも試みられているが、半導
体装置の電気的特性を低下させないためには、多
結晶シリコン膜は、少しでも厚い方が良く、現在
の技術では、0.3μm以下の膜厚にすることは電気
的特性上不利である。層間絶縁膜等をスパツタ装
置等で形成する方法もあるが、半導体装置が、
MOSFETのようにゲート絶縁膜の形成方法によ
つて電気的特性が著しく左右される場合、スパツ
タ法は使えない。
一方、半導体装置の電気的特性については、シ
リコン半導体装置に比べて著しく劣つている。こ
の主たる原因は、多結晶シリコンの結晶粒径が小
さいためであり、粒径増大化が図られている。例
えば、レーザー光線・電子線を用いた粒径増大策
は、レーザー・アニールあるいはE.Bアニールと
して現在研究段階である。また、粒径を大きくす
るためには、膜成長中の基板温度を高くすること
も有効であるが、非晶質基板がガラス(石英ガラ
スは除く)では、市販されている超耐熱ガラス
(コーニング7059)でも、550℃以上に基板温度を
上げることは出来ない。
[発明の目的] 本発明は、上記の点に鑑みなされたものであり
島状多結晶シリコン膜のテーパー・エツチングお
よび、膜特性、特に固相成長法を用いた結晶粒径
増大を可能にした半導体装置の製造方法を提供す
るものである。
[発明の概要] 即ち、本発明はシリコンイオンを多結晶シリコ
ン膜に注入することによつて生じた損傷領域をエ
ツチングに利用し、テーパー化するとともに、非
晶質化した損傷領域結晶性を固相成長法を用いて
改善し、結晶粒径の増大化を可能にしたものであ
る。
テーパー・エツチング可能なシリコンイオン注
入条件と、固相成長法を用いた結晶改善に必要な
シリコンイオン注入条件は、注入量が2×1015
5×1015Si+/cm2、加速電圧が30〜60KeVの範囲
にあり、2つの目的に対して、シリコンイオン注
入条件が一致している点が本発明の特徴である。
また、固相成長時に必要な熱処理温度は550℃以
下であり、市販されているガラスの耐熱限界温度
以下であることも本発明の特徴である。
更に、半導体装置製造においては、シリコン以
外の他の不純物、例えばMOSFETでは、ソー
ス・ドレーン領域には、リンイオンあるいはホウ
素イオンが注入され、電気的活性化のために熱処
理が必要であるが、本発明における固相成長時の
熱処理で、注入不純物イオンの電気活性化が図れ
ることも特徴である。
[発明の効果] 本発明によつて、多結晶シリコンの膜厚が1μ
m程度と厚くなつても、およそ60度のテーパー角
を持つた島状シリコン領域が形成可能になり、厚
さ1000ÅのCVD−SiO2を堆積しても、周辺部で
の段切れの発生を防ぐことが出来た。これにより
半導体装置製造工程が短縮され、低コスト化が可
能になり、更に、装置の歩留り、信頼性が著しく
向上した。
一方、固相成長法による結晶粒径増大例では、
0.07μmの平均粒径が、0.2μmに増大したことに
より、MOSFETの実効移動度(μeff)が、10
cm2/V・secから、30cm2/V・secに向上した。こ
れは、半導体装置の動作速度の向上およびコンダ
クタンスの向上を意味している。
本発明は、製造工程および電気的特性向上に画
期的な効果をもたらすものである。
[発明の実施例] 本発明の実施例を図面を参照して詳細に説明す
る。
第1図は非晶質基板1上に多結晶シリコン層2
が形成されている状態を示している。本実施例で
は、非晶質基板は、コーニング7059ガラスであ
り、多結晶シリコン層は、真空蒸着法で形成され
基板温度500℃、膜厚4000Å、平均結晶粒径700
Å、配向面方法(110)である。
第2図では、第1図に示した多結晶シリコン層
2にシリコンイオン3を注入し、シリコン層内に
損傷領域(非晶質領域)4を形成している状態を
示す。本実施例のイオン注入条件は、加速電圧
40KeV、注入量3×1015Si+/cm2である。イオン
注入に際しては、注入中に温度上昇し、自然の核
成長を起こさせないよう、注入電流は1μA/cm2
越えてはならない。この結果、損傷領域は表面か
らおよそ800Åの範囲(〜RP+ΔRP)に分布する
ことになり、この範囲は完全に非晶質化されてい
る。
第3,4図は、半導体装置形成のため島状多結
晶シリコン領域を残すための工程を示している。
パターン変換差を考慮したレジストマスク5がシ
リコン膜上に形成されており、ケミカル・ドライ
エツチング(CDE)法を用いて、不要なシリコ
ン膜をエツチング除去すると所定のテーパー角度
を持つた島状シリコン領域6が形成される。この
ようなテーパー・エツチングが出来る理由は、非
晶質化したシリコンと、多結晶シリコンとでは、
フツ素ラジカルに対するエツチングのされ方が違
い非晶質化シリコンのエツチング速度が多結晶シ
リコンのそれに対して大きいためである。本実施
例では、テーパー角度はおよそ60度であつたが、
角度はCDE装置依存性が認められた。しかし、
シリコン膜厚に対する損傷領の厚さの割合は、1/
4〜1/6程度が最も効果的であり、加速電圧は30〜
60KeV、注入量は3×1015〜5×1015/cm2の範囲
のシリコン・イオン注入条件が最適である。
第5図は、固相成長を起こさせる前の状態を示
しており、島状シリコン領域6は深さ方向に完全
に非晶質化した領域8ともとの多結晶状態を保持
した領域7とに分離されている。
次に、上記試料を窒素中540℃、40時間熱処理
すると、非晶質化した領域8は、下地7の結晶状
態を選択的に受け継ぎ、下地の結晶粒径よりも大
きな結晶粒径を持ち、面方位の整つた改善された
多結晶シリコン領域9が成長する。本実施例では
平均粒径が0.2μmに成長していた。この現象は一
般に固相成長法と呼ばれ、SOSデバイスでは公知
の事例である。第6図は、固相成長法によつて改
善された多結晶シリコン領域を持つテーパー化さ
れた島状多結晶シリコン領域がガラス基板1上に
形成された状態を示している。
本発明による試料を用いた半導体装置実施例と
してMOSFETの例を第7図に示す。島状多結晶
シリコン領域6′およびガラス基板1全面をゲー
ト絶縁膜10で被覆する。本実施例では、CVD
法を用い、膜厚1500ÅのSiO2膜を470℃で形成し
た。次にチヤンネル領域をレジスト等でマスキン
グした後、ソース・ドレーン領域14形成用にリ
ンイオン注入を行なう。注入条件は、2×
1015P+/cm2、160KeVである。注入不純物の活性
化は500℃20時間窒素中で熱処理することによつ
て行なわれた。続いて、ソース・ドレーン・ゲー
ト電極11,13,12をアルミニウムによつて
形成し、フオーミングガス中でシンターすること
によつてアルミゲートMOSFETが試作された。
膜厚4000Åの多結晶シリコン膜を用いたアルミ
ニウムゲートMOSFETの製造歩留りをシリコン
イオン注入有無について比較すると、シリコンイ
オン注入を行なわない工程を経たMOSFETはお
よそ35%、一方シリコンイオン注入を行ない、テ
ーパー化されたMOSFETはおよそ95%の歩留り
を示し本発明は画期的な歩留り向上をもたらすこ
とが分る。
一方、電気的特性は、シリコンイオン注入を行
なわないMOSFETの実効移動度は、およそ10
cm2/V・secであつたが、固相成長法により改善
された多結晶シリコン膜上に形成したMOSFET
はおよそ30cm2/V・secの実効移動度を示した。
[発明の他の実施例] 本発明の第2の実施例として、ソース・ドレー
ンにリンイオン注入したNチヤンネルMOSFET
の製造工程を示す。第5図のように、完全に非晶
質化した領域8ともとの多結晶状態を保持した領
域7から成る島状シリコン領域を持つ試料に、第
8図に示すようにレジスト15をマスクとして、
リンイオン16注入を行なう。注入量は1×
1015P+/cm2100KeVの加速電圧である。多結晶シ
リコン中のソース・ドレーンとなるべき領域に
は、選択的にリン不純物分布17が形成される。
次にレジスト15を除去し、550℃5時間の熱処
理を施すと、固相成長法により結晶性が改善され
た多結晶領域に選択的にN+シリコン領域が形成
されたソース・ドレーン領域18が作られる。結
晶性の改善結果として、平均結晶粒径は0.2μm程
度に増大し、N+シリコン領域のシート抵抗値は
およそ1×103Ω/口であつた。この試料を用い
て再び第7図の構造のアルミゲートMOSFETを
製作し、電気的特性を評価した結果、実効移動度
はおよそ30cm2/V・secであつた。
尚、イオン注入不純物に対するマスクは、レジ
ストのみならず、絶縁物金属を用いても同様の効
果がある。また、非晶質基板と多結晶シリコン層
との間に、他の薄膜を設けた場合も、本発明は同
等の結果が得られる。
【図面の簡単な説明】
第1図、第2図、第3図、第4図、第5図、第
6図、第7図、第8図及び第9図は島状多結晶シ
リコン膜のテーパー・エツチングおよび結晶粒径
が増大化した状態を達成する本発明の実施工程を
示した断面図である。 図において、1……非晶質基板、2……多結晶
シリコン層、3……シリコン・イオン、4……損
傷領域、5……レジスト・マスク、6……島状シ
リコン領域、6′……改善された島状シリコン領
域、9……改善された多結晶シリコン領域、10
……ゲート絶縁膜、11,12,13……ソー
ス・ゲート・ドレーン電極、14……ソース・ド
レーン領域、15……レジストマスク、16……
リン・イオン、17……リン不純物分布、18…
…ソース・ドレーン領域。

Claims (1)

  1. 【特許請求の範囲】 1 非晶質基板上に形成された多結晶シリコン薄
    膜を能動領域として用いる半導体装置の製造工程
    において、前記多結晶シリコン薄膜にシリコン・
    イオンを注入する工程と、シリコン・イオンが注
    入された多結晶シリコン薄膜をドライ・エツチン
    グ法によりテーパー角度を周囲にもつ島状多結晶
    シリコン領域を形成する工程と、次に、固相成長
    法を応用してシリコン膜の結晶性を改善するため
    に、島状多結晶シリコン領域が形成された非晶質
    基板を熱処理する工程とを有することを特徴とす
    る半導体装置の製造方法。 2 多結晶シリコン薄膜の電気伝導度および伝導
    形を制御するための不純物イオン注入工程を熱処
    理工程の前に設けてシリコン膜の結晶性改善およ
    び注入不純物の電気的活性化を同時に行なうこと
    を特徴とする前記特許請求の範囲第1項記載の半
    導体装置の製造方法。
JP3911183A 1983-03-11 1983-03-11 半導体装置の製造方法 Granted JPS59165451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3911183A JPS59165451A (ja) 1983-03-11 1983-03-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3911183A JPS59165451A (ja) 1983-03-11 1983-03-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59165451A JPS59165451A (ja) 1984-09-18
JPH0412629B2 true JPH0412629B2 (ja) 1992-03-05

Family

ID=12543964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3911183A Granted JPS59165451A (ja) 1983-03-11 1983-03-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59165451A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824184B2 (ja) * 1984-11-15 1996-03-06 ソニー株式会社 薄膜トランジスタの製造方法
JPH0828509B2 (ja) * 1986-11-07 1996-03-21 株式会社リコー 薄膜トランジスターの活性領域の形成方法
JPH06132303A (ja) * 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JP5487601B2 (ja) * 2008-11-27 2014-05-07 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPS59165451A (ja) 1984-09-18

Similar Documents

Publication Publication Date Title
US5275872A (en) Polycrystalline silicon thin film transistor
US6569715B1 (en) Large grain single crystal vertical thin film polysilicon mosfets
JPS6336147B2 (ja)
US4992846A (en) Polycrystalline silicon active layer for good carrier mobility
JPH043670B2 (ja)
JPS62177909A (ja) 半導体装置の製造方法
CN100356583C (zh) 用于制造薄膜半导体器件的方法
USRE32613E (en) Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
JPH0412629B2 (ja)
US4259779A (en) Method of making radiation resistant MOS transistor
JPH0478025B2 (ja)
JPH0770481B2 (ja) シリコン半導体層の形成方法
JPH05183164A (ja) 半導体素子
GB2074374A (en) Method of making field effect transistors
JP2882844B2 (ja) 薄膜半導体装置の製造方法
JPS6161544B2 (ja)
JPH03132078A (ja) 半導体装置及びその製造方法
JP2941984B2 (ja) 半導体装置
JPH03200319A (ja) 多結晶シリコンの形成方法
JPS59165450A (ja) 半導体装置の製造方法
JPH08204189A (ja) 半導体装置の製造方法
JPH06302616A (ja) 半導体装置の製造方法
JPH0320084A (ja) 薄膜トランジスタの製造方法
JPH0555258A (ja) 薄膜トランジスタの製造方法
JPH0629543A (ja) 半導体装置の製造方法