CN101325162B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN101325162B
CN101325162B CN2008101251105A CN200810125110A CN101325162B CN 101325162 B CN101325162 B CN 101325162B CN 2008101251105 A CN2008101251105 A CN 2008101251105A CN 200810125110 A CN200810125110 A CN 200810125110A CN 101325162 B CN101325162 B CN 101325162B
Authority
CN
China
Prior art keywords
dielectric film
semiconductor layer
island semiconductor
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101251105A
Other languages
English (en)
Other versions
CN101325162A (zh
Inventor
冈本悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101325162A publication Critical patent/CN101325162A/zh
Application granted granted Critical
Publication of CN101325162B publication Critical patent/CN101325162B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于提供一种半导体装置以及其制造方法，在该半导体装置中，防止起因于设置为岛状的半导体层的端部的缺陷，而提高可靠性。本发明的半导体装置的制造方法包括如下步骤：在具有绝缘表面的衬底上形成岛状半导体层；进行第一变质处理，在所述岛状半导体层的表面形成第一绝缘膜；去掉所述第一绝缘膜；对去掉了所述第一绝缘膜的所述岛状半导体层进行第二变质处理，在该岛状半导体层的表面形成第二绝缘膜；在所述第二绝缘膜上形成导电层，其中通过所述第一变质处理和所述第二变质处理，使所述岛状半导体层的上端部具有圆度。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。注意，在本说明书中，半导体装置是指通过利用半导体特性能够工作的所有装置。
背景技术
近年来，积极地制造如下半导体装置：在玻璃等具有绝缘表面的衬底上形成薄膜晶体管(以下也写为TFT)，并且将该薄膜晶体管用作开关元件。在该薄膜晶体管中，在具有绝缘表面的衬底上形成岛状半导体层，并且将该岛状半导体层的一部分用作晶体管的沟道形成区。
[专利文件1]专利申请公开Hei8-335702
[专利文件2]专利申请公开Hei3-22567
然而，具有岛状半导体层的薄膜晶体管有可能发生起因于半导体层的端部的各种各样的缺陷。例如，当将半导体层形成为岛状时，在半岛体层的端部发生台阶(step)，因此在半导体层的端部栅绝缘膜的覆盖性容易不好。例如，有在岛状半导体层的端部栅绝缘膜局部性地变薄的情况。当岛状半导体层的端部不能十分由栅绝缘膜覆盖时，有可能发生用作栅电极的导电层和半导体层之间的短路、漏电流。特别是近年来，为了实现薄膜晶体管的低耗电量化且提高工作速度，要求栅绝缘膜的薄膜化，并且，当提供薄的栅绝缘膜时，半导体层的端部的覆盖缺陷成为更显著的问题。
此外，在岛状半导体层的端部，特别在用作栅电极的导电层和半导体层重叠的区域中，电场容易集中在端部(角部)。当电场集中时，有如下问题：由于形成在用作栅电极的导电层和半导体层之间的栅绝缘膜的绝缘击穿等，发生漏电流。此外，栅绝缘膜的覆盖缺陷引起元件、栅绝缘膜的静电放电(ESD；Electro Static Discharge)等，也成为在半导体装置的制造中降低成品率的主要原因。
发明内容
当发生起因于半导体层的端部的上述问题时，薄膜晶体管的工作特性退化，可靠性也降低。此外，在半导体装置的制造中，成品率也降低。鉴于这种问题，本发明的目的在于提供一种可靠性提高了且具有新结构的半导体装置及其制造方法。
本发明的制造方法之一的特征在于：在具有绝缘表面的衬底上形成岛状半导体层；进行第一变质处理来在所述岛状半导体层的表面形成第一绝缘膜；去掉所述第一绝缘膜；对去掉了所述第一绝缘膜的所述岛状半导体层进行第二变质处理来在该岛状半导体层的表面形成第二绝缘膜；在所述第二绝缘膜上形成导电层，其中通过所述第一变质处理和所述第二变质处理，使所述岛状半导体层的上端部具有圆度。
本发明的制造方法之一的特征在于：在具有绝缘表面的衬底上形成岛状半导体层；进行第一变质处理来在所述岛状半导体层的表面形成第一绝缘膜；去掉所述第一绝缘膜；对去掉了所述第一绝缘膜的所述岛状半导体层进行第二变质处理来在该岛状半导体层的表面形成第二绝缘膜；在所述第二绝缘膜上形成导电层，其中通过所述第一变质处理和所述第二变质处理，使所述岛状半导体层的上端部以及下端部具有圆度。
本发明的制造方法之一的特征在于：在具有绝缘表面的衬底上形成岛状半导体层；进行第一变质处理来在所述岛状半导体层的表面形成第一绝缘膜；去掉所述第一绝缘膜；对去掉了所述第一绝缘膜的所述岛状半导体层进行第二变质处理来在该岛状半导体层的表面形成第二绝缘膜；去掉所述第二绝缘膜；对去掉了所述第二绝缘膜的所述岛状半导体层进行第三变质处理来在该岛状半导体层的表面形成第三绝缘膜；在所述第三绝缘膜上形成导电层，其中通过所述第一变质处理、所述第二变质处理以及所述第三变质处理，使所述岛状半导体层的上端部以及下端部具有圆度。
注意，在本说明书中，变质处理是指对衬底、半导体层、绝缘膜、导电层进行的氧化处理、氮化处理、氧氮化处理、表面改性处理等。
在本发明的制造方法之一中，第一变质处理、第二变质处理以及第三变质处理通过等离子体处理进行。注意，在本说明书中，等离子体处理在其范畴内包括对衬底、半导体层、绝缘膜、导电层进行的利用等离子体的氧化处理、氮化处理、氧氮化处理、表面改性处理。
在本发明的制造方法之一中，岛状半导体层的厚度为10nm至30nm。
在本发明的制造方法之一中，绝缘膜的厚度为1nm至10nm。
此外，本发明的结构之一包括：具有绝缘表面的衬底；设置在衬底上的半导体层；覆盖半导体层地形成的绝缘膜；中间夹着绝缘膜设置在半导体层上的导电层，其中半导体层的截面的上端部具有圆形形状。
此外，本发明的结构之一包括：具有绝缘表面的衬底；设置在衬底上的半导体层；覆盖半导体层地形成的绝缘膜；中间夹着绝缘膜设置在半导体层上的导电层，其中半导体层的截面的上端部以及下端部具有圆形形状。
注意，在本说明书中，端部是指形成为岛状的半导体层的边部分(边缘部分)。
在本发明的结构之一中，半导体层的厚度为10nm至30nm。
在本发明的结构之一中，绝缘膜的厚度为1nm至10nm。
在本发明的结构之一中，当将半导体层的厚度设定为t(t＞0)，而将半导体层的截面的端部的曲率半径设定为r(r＞0)时，t和r的关系满足(t/2)≤r≤2t的条件式。
在本发明的结构之一中，当将半导体层的厚度设定为t(t＞0)，而将半导体层的截面的端部的曲率半径设定为r(r＞0)时，t和r的关系满足(t/4)≤r≤t的条件式。
在本发明的结构之一中，绝缘膜包括半导体层的材料。
通过应用本发明，可以实现半导体层的薄膜化。此外，通过半导体层的端部具有圆度，可以降低起因于半导体层的端部的缺陷。因此，可以降低半导体装置由半导体层的端部的特性而受到的影响，而可以提供可靠性提高的半导体装置。此外，可以在半导体装置的制造中提高成品率。
附图说明
图1A至1C是表示根据本发明的半导体装置的主要结构的例子的图；
图2A至2E是表示根据本发明的半导体装置的制造方法的例子的图；
图3A至3C是表示根据本发明的半导体装置的制造方法的例子的图；
图4A和4B是表示能够通过等离子体处理实现氧化并通过等离子体处理氮化的装置的图；
图5A至5E是表示根据本发明的半导体装置的制造方法的例子的图；
图6A至6C是表示根据本发明的半导体装置的制造方法的例子的图；
图7A至7F是表示根据本发明的半导体装置的制造方法的例子的图；
图8A至8D是表示根据本发明的半导体装置的制造方法的例子的图；
图9是表示根据本发明的半导体装置的一个例子的框图；
图10是表示根据本发明的半导体装置的一个例子的立体图；
图11A至11C是表示根据本发明的半导体装置的顶面结构及截面结构的图；
图12A至12D是说明可以应用于根据本发明的半导体装置的天线的图；
图13A至13C是表示根据本发明的半导体装置的一个例子的框图以及表示使用方式的例子的图；
图14A至14H是表示根据本发明的半导体装置的使用方式的例子的图。
本发明的选择图是图1A至1C。
具体实施方式
以下参照附图来说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通人员可以很容易地理解一个事实，就是其方式及详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，有时在不同附图中共同使用表示相同部分的附图标记。
实施方式1
图1A至1C是用来说明根据本发明的半导体装置的主要结构的俯视图及截面图。图1A至1C特别表示薄膜晶体管的结构，其中图1A表示俯视图，图1B表示沿图1A中的虚线O-P的截面图，图1C表示沿图1A中的虚线Q-R的截面图。注意，在图1A中部分地省略薄膜等。
图1A至1C所示的薄膜晶体管113包括：在衬底101上中间夹着绝缘膜102a、绝缘膜102b而设置为岛状的半导体层103；形成在该半导体层103上的绝缘膜104、绝缘膜105；中间夹着绝缘膜104、绝缘膜105而设置的用作栅电极的导电层106；在该导电层106上中间夹着绝缘膜107、绝缘膜108而设置的形成源电极或漏电极的导电层110a、110b。
如图1B、1C所示，半导体层103的截面的上端部被形成为具有圆度。此外，设置在半导体层103上的绝缘膜104、105的上端部也被形成为具有圆度。通过将半导体层103的截面的上端部形成为具有圆度，可以使半导体层103的上端部的绝缘膜104、105的覆盖性良好。因此，可以防止起因于半导体层103的端部的绝缘膜104、105的覆盖缺陷的缺陷，例如，半导体层和栅绝缘膜之间的短路、漏电流的发生、静电破坏等。
作为衬底101，可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、其表面上形成有绝缘膜的金属衬底等。
在衬底101上形成有半导体层103。也可以在衬底101和半导体层103之间设置用作基底绝缘膜的绝缘膜102a、绝缘膜102b。绝缘膜102a及102b是防止碱金属等杂质从衬底101扩散而半导体层103被污染的，作为阻挡层适当地设置即可。此外，当在衬底101的表面上有凹凸时，也可以作为平坦化膜设置基底绝缘膜。
通过使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等形成绝缘膜102a、绝缘膜102b。此外，在本实施方式中，基底绝缘膜具有由绝缘膜102a、102b构成的两层的叠层结构，但是也可以具有单层结构或三层以上的叠层结构。例如，在如本实施方式所示地采用两层的叠层结构的情况下，可以形成氮氧化硅层作为第一层，并且形成氧氮化硅层作为第二层。另外，也可以形成氮化硅层作为第一层，并且形成氧化硅层作为第二层。
半导体层103被形成为岛状。作为半导体层103，可以使用各种各样的半导体诸如非晶半导体、结晶半导体、多晶半导体、微晶半导体等。具体地说，可以通过使用各种半导体材料诸如硅、锗、硅锗等来形成。在半导体层103的厚度为10nm至150nm、优选为10nm至100nm、更优选为10nm至30nm的范围下形成。
通过以50nm以下左右的薄膜形成半导体层103，可以使TFT更小型化。此外，也在为了使TFT的阈值电压变小而增加对沟道形成区的杂质元素的掺杂量的情况下，通过以薄膜的方式形成半导体层103，容易制造完全耗尽型的TFT，所以可以制造S值小且阈值电压小的TFT。
半导体层103具有沟道形成区111、用作源区或漏区的杂质区112a、112b。在杂质区112a、112b中添加有赋予一种导电类型的杂质元素。此外，也可以在沟道形成区111中添加有用来控制晶体管的阈值电压的赋予一种导电类型的杂质元素。沟道形成区111形成在隔着绝缘膜104、绝缘膜105与导电层106大体一致的区域中，并且位于杂质区112a和112b之间。
此外，也可以在半导体层103中形成用作LDD(Lightly Doped Drain；轻掺杂漏)区的低浓度杂质区。低浓度杂质区可以形成在沟道形成区111和用作源区或漏区的杂质区112a、112b之间。此外，低浓度杂质区的杂质浓度低于用作源区或漏区的杂质区112a、112b。
与半导体层103接触地形成有绝缘膜104，并且在绝缘膜104上形成有绝缘膜105。此外，在绝缘膜104以及绝缘膜105上形成有导电层106。绝缘膜104以及绝缘膜105用作薄膜晶体管113的栅绝缘膜。换言之，根据本发明的栅绝缘膜既可以以单层结构形成，又可以以两层以上的叠层结构形成。注意，多个绝缘膜的境界也可以不明确。
如上所述，在将半导体层103形成为岛状的情况下，容易发生起因于半导体层103的端部的各种各样的缺陷。例如，在重叠于栅电极的半导体层103的端部、以及在形成在重叠于栅电极的半导体层103中的沟道形成区111的端部(沟道形成区111和用作源区或漏区的杂质区112a、112b的境界附近)容易发生缺陷，且容易受到静电破坏等影响。
作为这主要原因，可以举出：在沟道形成区111的端部以及栅电极两者重叠的区域中，通过接触于沟道形成区111的端部(半导体层的端部)的侧面的栅绝缘膜而容易形成寄生沟道；与沟道形成区111的端部的中央附近相比，对沟道形成区111的端部的与用作源区或漏区的杂质区112a、112b的境界附近的区域施加高电压；当加工形成在上层的栅电极(导电层)时受到蚀刻等的影响；在半导体层103的端部栅绝缘膜局部性地变薄；等等。
从而，通过将半导体层103的端部形成为具有圆度，使半导体层103的端部的用作栅绝缘膜的绝缘膜104、105的覆盖性良好，可以防止起因于半导体层103的端部的绝缘膜104、105的覆盖缺陷的缺陷，例如，半导体层和栅电极之间的短路、漏电流的发生、静电破坏等。
在本说明书中，半导体层的“端部”是指形成为岛状的半导体层的边部分(边缘部分)。
当将岛状半导体层103的厚度设定为t(t＞0)，而将岛状半导体层103的端部的曲率半径设定为r(r＞0)时，t和r的关系满足(t/2)≤r≤2t的条件式。此外，当将端部的曲率半径设定为r时，曲率中心位置120存在于衬底一侧。
绝缘膜104、绝缘膜105可以分别通过使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝、含氟氧化硅(SiOF)、含碳氧化硅(SiOC)、类金刚石碳(DLC)、多孔二氧化硅等材料形成。
中间夹着绝缘膜104、绝缘膜105在半导体层103上形成有用作栅电极的导电层106。导电层106可以通过使用钽、钨、钛、钼、铬、铝、铜、铌等金属元素、或者包含该金属元素的合金材料或化合物材料形成。作为化合物材料，可以使用氮化合物、氧化合物、碳化合物、卤化合物等，具体地可以举出氮化钨、氮化钛、氮化铝等。导电层106通过使用这些材料中的一种或多种以单层结构或叠层结构形成。此外，导电层106也可以通过使用添加有磷等赋予一种导电类型的杂质元素的多晶硅等来形成。
覆盖导电层106地形成有用作层间绝缘膜的绝缘膜107、绝缘膜108。在本实施方式中，层间绝缘膜由绝缘膜107和绝缘膜108所构成的叠层结构形成。绝缘膜107以及绝缘膜108可以通过使用氮化硅膜、氮氧化硅膜、氧氮化硅膜、氧化硅膜、或者其他包含硅的绝缘膜来形成。此外，层间绝缘膜既可以以单层结构形成，又可以以三层以上的叠层结构形成。
此外，在绝缘膜104、105、107、108中形成有到达半导体层103的接触孔109a、109b(开口部)。再者，覆盖接触孔109a、109b地形成有导电层110a、110b。导电层110a、110b用作源电极或漏电极，分别与源区或漏区的一部分电连接。导电层110a、110b通过使用银、金、铜、镍、铂、铅、铱、铑、钨、铝、钽、钼、镉、锌、铁、钛、锆、钡等金属、以及Si、Ge或者其合金或其氮化物来形成。此外，也可以采用它们的叠层结构。
对根据本实施方式的半导体装置来说，通过将半导体层形成为50nm以下左右的厚度，可以实现半导体装置的更小型化。此外，通过将半导体层的端部形成为具有圆度，可以降低起因于半导体层的端部的缺陷。因此，可以制造可靠性高的半导体装置。此外，也可以成品率好地制造半导体装置。
接着，参照图2A至2E以及图3A至3C具体地说明图1A至1C所示的半导体装置的制造方法的一个例子。
首先，在衬底101上形成用作基底绝缘膜的绝缘膜102a、102b，并且在该绝缘膜102a、102b上形成岛状半导体层103(参照图2A)。作为衬底101，可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、其表面上形成有绝缘膜的金属衬底等。
绝缘膜102a、102b通过CVD法、溅射法、原子层堆积法(ALD法；AtomicLayer Depositon)等利用氧化硅、氮化硅、氧氮化硅、氮氧化硅等材料来形成。绝缘膜102a、102b用作防止碱金属等从衬底101扩散到半导体层103，而半导体层103被污染的阻挡层。此外，当在衬底101的表面上有凹凸时，绝缘膜102a、102b用作使衬底的表面平坦化的膜。注意，当从衬底101的杂质扩散和衬底的表面上的凹凸不成问题时，也可以不形成绝缘膜102a、102b。此外，在本实施方式中，基底绝缘膜具有两层的叠层结构，但是也可以具有单层结构或三层以上的叠层结构。
半导体层103可以通过使用如下材料形成：通过使用以硅烷或锗烷为代表的半导体材料气体的气相成长法或溅射法制造的非晶半导体(以下称为“非晶半导体：AS”)；通过利用光能或热能将非晶半导体晶化而成的多晶半导体；半非晶(也称为微晶。以下也称为“SAS”)半导体；等等。例如，岛状半导体层103可以将通过气相成长法或溅射法形成在衬底101的整个表面上的半导体层晶化之后，选择性地蚀刻来形成。
作为用来形成半导体层103的材料，优选使用以硅为主要成分的材料，具体地说，可以使用硅、硅锗等来形成半导体层103。另外，还可以使用锗来形成半导体层103。
作为半导体层的晶化法，可以采用激光晶化法、利用快速热退火(RTA)或退火炉的热晶化法、使用促进晶化的金属元素的晶化法、或者组合了这些方法的方法等。
在应用激光晶化法的情况下，可以使用从连续振荡型激光器(以下也称为CW激光器)或脉冲振荡型激光器(以下也称为脉冲激光器)振荡出来的激光束。作为这里可以使用的激光器，可以举出气体激光器如Ar激光器、Kr激光器、受激准分子激光器、铜蒸汽激光器或金蒸汽激光器等；以及固体激光器如以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4作为媒质的激光器、玻璃激光器、变石激光器、红宝石激光器、或Ti：蓝宝石激光器等。当使用固体激光器时，可以适当地选择振荡的激光束的基波至四次谐波来照射。例如，可以使用Nd:YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。在作为CW激光器使用Nd:YVO4激光器的情况下，激光器的功率密度需要0.01MW/cm2至100MW/cm2左右(优选为0.1MW/cm2至10MW/cm2)。并且，以大约10cm/sec至2000cm/sec的扫描速度进行照射。另外，这里优选使用二次谐波(532nm)。这是因为二次谐波在能效方面比更高次的高次谐波优越的缘故。
因为当使用CW激光器进行激光晶化时，可以对半导体层连续供给能量，所以一旦使半导体层成为熔化状态，就可以使该熔化状态继续下去。因此，可以通过扫描CW激光器使半导体层的固液界面移动，而形成沿着该移动方向的朝向一个方向的长的晶粒，所以是优选的。此外，此时优选使用固体激光器，这是因为与气体激光器等相比，其输出的稳定性高，而可以期待稳定的处理的缘故。另外，不局限于CW激光器，当使用重复频率为10MHz以上的脉冲激光器时，也可以获得同样效果。当使用重复频率高的脉冲激光器时，如果激光器的脉冲振荡的间隔比半导体层从熔化直到固化的时间短，则可以将半导体层一直保留为熔化状态，并且可以通过固液界面的移动形成由朝向一个方向的长的晶粒构成的半导体层。另外，当将激光束以TEM00(单一横模)振荡来发射时，可以提高在被照射面上获得的线状射束点的能量均匀性，所以是优选的。
半导体层103通过如下工序而可以形成为岛状：利用由抗蚀剂构成的掩模选择性地覆盖形成在衬底的整个表面上的半导体层，并且蚀刻不被该由抗蚀剂构成的掩模覆盖的半导体层。作为蚀刻半导体层的方法，可以使用干蚀刻法、湿蚀刻法。当进行干蚀刻时，使用对于基底绝缘膜的蚀刻选择比十分高的气体作为蚀刻气体。换句话说，这里使用对于绝缘膜102a、102b的蚀刻速度低且对于半导体层103的蚀刻速度高的气体即可。作为蚀刻气体，例如可以使用氯类气体如Cl2、BCl3或SiCl4等；氟类气体如CF4、NF3或SF6等；或者溴类气体如HBr气体等。此外，也可以适当地添加惰性气体如He、Ar、Ne、Kr、Xe等。另外，也可以在氟类气体中适当地添加O2气体。在加工为所希望的形状之后，去掉掩模。
注意，也可以将岛状半导体层103形成为其端部的截面具有近于垂直的锥形形状或平缓锥形形状。例如，半导体层103既可以形成为其锥形角为45度以上且小于95度，优选为60度以上且小于95度的形状，又可以形成为其锥形角小于45度的平缓形状。通过改变蚀刻条件而适当地选择半导体层103的端部的形状。
注意，关于半导体层103，也可以使用在绝缘表面上设置有单晶半导体层的SOI衬底而代替利用各种各样的晶化法的薄膜工序。在此情况下，可以通过利用设置在绝缘表面上的单晶半导体，来形成半导体层103。
接着，如图2B所示，通过对半导体层103进行变质处理在半导体层103的表面形成绝缘膜115。在此，变质处理是指对衬底、半导体层、绝缘膜、导电层进行的氧化处理、氮化处理、氧氮化处理、表面改性处理等。对半导体层103中的要形成绝缘膜115的区域进行所希望的处理即可。具体地说，对半导体层103的表面进行热氧化处理、利用臭氧水等氧化力强的溶液的处理、等离子体处理等，在半导体层103的表面形成该半导体层103的氧化物。这是与形成上述半导体层103的氮化物、氧氮化物、以及氮氧化物的情况同样的。通过形成绝缘膜115，可以使半导体层103薄膜化。注意，通过对半导体层103进行等离子体处理，容易控制绝缘膜115的厚度。
接着，如图2C所示，通过蚀刻去掉绝缘膜115。作为去掉绝缘膜115的方法，可以使用干蚀刻或湿蚀刻。例如，在进行干蚀刻的情况下，作为蚀刻气体，可以使用氯类气体如Cl2、BCl3或SiCl4等；氟类气体如CF4、NF3或SF6等；碳氟化物气体如CHF3、C5F8、C4F8等；或者HBr气体。此外，也可以适当地添加惰性气体如He、Ar、Xe等。此外，也可以对氟类气体添加O2气体或H2气体。在本实施方式中，通过使用C4F8和He的混合气体，进行干蚀刻。可以通过对半导体层103进行变质处理而在半导体层103的表面形成绝缘膜115，去掉该绝缘膜115，来使半导体层103薄膜化。在蚀刻之后，半导体层103被薄膜化，而半导体层103的端部具有圆度。
接着，如图2D所示，对去掉了绝缘膜115的半导体层103还进行变质处理，在半导体层103的表面形成绝缘膜104。对半导体层103进行变质处理来形成绝缘膜104的方法与当形成绝缘膜115时同样。通过对半导体层103进行变质处理来形成绝缘膜104，可以使半导体层103进一步薄膜化，并且将半导体层103的端部形成为更具有圆度。
注意，当将岛状半导体层103的厚度设定为t(t＞0)，而将岛状半导体层103的截面的端部的曲率半径设定为r(r＞0)时，t和r的关系满足(t/2)≤r≤2t的条件式。此外，当将端部的曲率半径设定为r时，曲率中心位置120存在于衬底一侧。
半导体层103在薄膜化了的半导体层103的厚度为0.5nm至200nm、优选为1nm至50nm、更优选为1nm至10nm的范围内形成。
接着，如图2E所示，在绝缘膜102b以及绝缘膜104上形成绝缘膜105。绝缘膜105通过CVD法、溅射法、ALD法等利用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝等材料来形成。绝缘膜105在其厚度为1nm至50nm、优选为1nm至20nm、更优选为1nm至10nm的范围内形成。
如此形成的绝缘膜104以及绝缘膜105可以用作栅绝缘膜。注意，绝缘膜104也可以用作单层栅绝缘膜。还可以通过在去掉绝缘膜104之后形成绝缘膜105，将绝缘膜105用作单层栅绝缘膜。在本实施方式中，栅绝缘膜具有由绝缘膜104以及绝缘膜105构成的叠层结构。通过对半导体层103进行变质处理，在半导体层103的表面形成绝缘膜104，可以使用作栅绝缘膜的绝缘膜104的覆盖性良好。此外，即使在如下情况下，也可以十分覆盖半导体层：因为与当将半导体层加工为岛状时的蚀刻或各种各样的工序一起进行的使用氢氟酸(HF)等的清洗工序的影响，而半导体层的下端部以及其附近的绝缘膜(基底绝缘膜)被去掉。因此，可以防止起因于半导体层的端部的栅绝缘膜的覆盖缺陷的半导体层和栅绝缘膜之间的短路、漏电流的发生、静电破坏等。
接着，如图3A所示，中间夹着绝缘膜104以及绝缘膜105在半导体层103上形成用作栅电极的导电层106。用作栅电极的导电层106通过在利用CVD法或溅射法且使用导电材料在整个衬底上形成导电层之后，选择性地蚀刻该导电层，而加工为所希望的形状来形成。作为导电材料，可以使用钽、钨、钛、钼、铬、铝、铜、铌等金属元素、或者包含该金属元素的合金材料或化合物材料。此外，也可以使用以添加有磷等赋予一种导电类型的杂质元素的多晶硅为代表的半导体材料。导电层106通过使用这些导电材料以单层结构或叠层结构形成。用作栅电极的导电层106在其厚度为50nm至1000nm、优选为100nm至800nm、更优选为200nm至500nm的范围形成。
在本实施方式中，用作栅电极的导电层106通过利用由其厚度为30nm的氮化钽层、其厚度为370nm的钨层构成的叠层结构来形成。可以通过利用ICP(Inductively Coupled Plasma：电感耦合型等离子体)蚀刻法，适当地调节蚀刻条件(施加到线圈形电极层的电力量、施加到衬底一侧的电极层的电力量、衬底一侧的电极温度等)将导电层106蚀刻以具有所希望的锥形形状。在本实施方式中，利用由CF4、Cl2、O2构成的蚀刻气体对钨层进行蚀刻，并且利用由SF6、Cl2、O2构成的蚀刻气体对氮化钽层进行ICP蚀刻。既可以使各层的导电层的宽度大体一致，又可以将导电层的侧面形成为锥形形状。此外，在本发明中使用的干蚀刻装置不局限于ICP蚀刻装置，也可以使用平行平板型蚀刻装置、微波蚀刻装置、ECR(Electron Cyclotron Resonance；电子回旋共振)蚀刻装置。注意，也可以以下层的导电层(氮化钽层)的宽度大于上层的导电层(钨层)的方式形成。此外，也可以接触于栅电极的侧面地形成侧壁。
接着，如图3B所示，通过以导电层106为掩模添加赋予一种导电类型的杂质元素，来形成用作源区或漏区的具有一种导电类型的杂质区112a、112b。此外，在半导体层103中形成沟道形成区111。赋予一种导电类型的杂质元素可以为赋予n型的杂质元素(例如磷或砷等)或赋予p型的杂质元素(例如硼、铝或镓等)。在本实施方式中，作为赋予一种导电类型的杂质元素，使用赋予n型的杂质元素的磷。在此，以用作源区或漏区的具有一种导电类型的杂质区包括5×1019/cm3至5×1020/cm3左右的浓度的赋予一种导电类型的杂质元素的方式添加杂质元素。
此外，在杂质区112a、112b中，除了源区及漏区以外，还可以包括LDD区。此外，LDD区也可以与栅电极重叠地形成。
另外，也可以对沟道形成区111添加用于控制晶体管的阈值电压的赋予一种导电类型的杂质元素。通过对沟道形成区111添加预定浓度的杂质元素，可以强制使晶体管的阈值电压迁移而获得所希望的阈值电压。作为赋予一种导电类型的杂质元素，可以使用赋予p型的元素如硼、铝、镓等；或者赋予n型的元素如磷、砷等。在本实施方式中，可以使用赋予p型的元素，例如可以以大约1×1016cm-3以上且1×1018cm-3以下的浓度添加硼。注意，在形成导电层106之前
进行对沟道形成区111的杂质元素的添加即可。
注意，优选在对半导体层103添加赋予一种导电类型的杂质元素之后进行热处理，来使添加了的杂质元素激活。热处理可以通过激光束的照射或者使用RTA或退火炉来进行。具体而言，在400℃至700℃、优选在500℃至650℃的温度下进行热处理即可。另外，热处理优选在氮气气氛中进行。例如，通过在550℃的温度下进行4小时的热处理，而可以使杂质元素激活。
接着，覆盖设置在衬底101上的绝缘膜、导电层地形成层间绝缘膜。在本实施方式中，层间绝缘膜具有由绝缘膜107、绝缘膜108构成的叠层结构(图3B)。绝缘膜107和绝缘膜108通过CVD法、溅射法、ALD法、涂布法、或者组合了这些方法的方法等利用氧化硅、氮化硅、氧氮化硅、氮氧化硅等无机绝缘材料；DLC(类金刚石碳)等包含碳的绝缘材料；环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、丙烯等有机绝缘材料；硅氧烷树脂等硅氧烷材料来形成。注意，硅氧烷材料相当于包括Si-O-Si键的材料。硅氧烷的骨架结构由硅和氧的键构成。作为取代基，使用至少包含氢的有机基团(例如烷基、芳香烃)。作为取代基，也可以至少使用氟基团。此外，绝缘膜107也可以通过在利用CVD法、溅射法、ALD法等形成绝缘膜之后，在氧气气氛或氮气气氛中对该绝缘膜进行高密度等离子体处理来形成。注意，在此，作为层间绝缘膜，在栅电极的上层形成具有两层的叠层结构的绝缘膜107、绝缘膜108。但是，层间绝缘膜可以具有单层结构或三层以上的叠层结构。在层间绝缘膜具有叠层结构的情况下，优选使用无机绝缘材料来形成下层的绝缘膜(接触于栅电极的一侧)。在本实施方式中，通过CVD法利用氮化硅来形成绝缘膜107，并且在绝缘膜107上涂布硅氧烷来形成绝缘膜108。
接着，通过使用由抗蚀剂构成的掩模在绝缘膜104、绝缘膜105、绝缘膜107、绝缘膜108中形成到达半导体层103的接触孔(开口部)。用来形成接触孔的蚀刻，根据用于绝缘膜的材料的选择比，可以进行一次或多次。可以通过蚀刻去掉绝缘膜104、绝缘膜105、绝缘膜107、绝缘膜108，来形成达到源区或漏区的接触孔。蚀刻可以为湿蚀刻或干蚀刻，也可以采用双方。作为湿蚀刻的蚀刻剂，使用氢氟酸类溶液诸如包括氢氟铵及氟化铵的混合溶液，既可。作为蚀刻气体，可以适当地使用以CHF3、C5F8、C4F8等为代表的碳氟化物气体；以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体；以CF4、SF6、NF3为代表的氟类气体；或者O2。此外，也可以对使用的蚀刻气体添加惰性气体。作为添加的惰性气体，可以使用选自He、Ne、Ar、Kr、Xe中的一种或多种元素。在本实施方式中，通过利用CF4、O2、He蚀刻绝缘膜107、绝缘膜108，并且利用C4F8、He对绝缘膜104、绝缘膜105进行ICP蚀刻，来形成接触孔。
接着，如图3C所示，覆盖接触孔地形成导电层，并且蚀刻导电层来形成分别电连接到各源区或漏区的一部分的用作源电极或漏电极的导电层110a、110b。导电层110a、110b可以通过PVD法、CVD法、气相沉积法等形成导电层之后，将该导电层蚀刻为所希望的形状来形成。此外，可以通过液滴喷射法、印刷法、电镀法等在预定地方选择性地形成导电层110a、110b。还可以使用回流法、镶嵌法。
用作源电极或漏电极的导电层110a、110b通过CVD法、溅射法利用选自铝、钨、钛、钽、钼、镍、铂、铜、金、银、锰、钕中的金属元素、或者包含该金属元素的合金材料或化合物材料以单层结构或两层以上的叠层结构形成。作为包含铝的合金材料，例如可以举出：以铝为主要成分且包含镍的材料；或者，以铝为主要成分且包含镍以及碳和硅中的一方或双方的合金材料。作为导电层110a、110b，例如可以采用：阻挡层、铝硅层、阻挡层的叠层结构；阻挡层、铝硅层、氮化钛层、阻挡层的叠层结构。注意，阻挡层相当于由钛、钛的氮化物、钼、或者钼的氮化物构成的薄膜。由于铝、铝硅的电阻值低且廉价，所以最适合为形成导电层110a、110b的材料。此外，当设置上层和下层的阻挡层时，可以防止铝或铝硅扩散到半导体层、或者小丘的发生。
在本实施方式中，作为导电层110a、110b，形成由厚度为60nm的钛层、厚度为40nm的氮化钛层、厚度为300nm的铝层、厚度为100nm的钛层构成的叠层结构，然后利用Cl2、BCl3进行ICP蚀刻，来形成源电极或漏电极。
通过上述，可以形成应用本发明的薄膜晶体管113。注意，本实施方式所示的晶体管的结构只是一个例子，而不局限于图示的结构。
在应用本发明而制造的半导体装置中，使半导体层薄膜化，并且在该薄膜化了的区域形成有沟道形成区。因此，由于可以降低亚阈值且降低晶体管的阈值电压，所以可以提高半导体装置的工作特性。另外，通过伴随半导体层的薄膜化处理，使半导体层的端部具有圆度，可以提高形成在该半导体层上的绝缘膜的覆盖性。因此，可以降低起因于半导体层的端部的缺陷，所以可以制造可靠性高的半导体装置。从而，可以实现半导体装置的高性能化。
实施方式2
在本实施方式中，参照图4A至图6C说明当对半导体层进行变质处理来形成绝缘膜时，利用等离子体处理在半导体层的表面形成绝缘膜，来制造半导体装置的例子。注意，对于与上述实施方式1重复的结构，简化且部分省略而说明。
直到在衬底101上中间夹着绝缘膜102a、绝缘膜102b来形成岛状半导体层103的工序与上述实施方式1所示的对于衬底101、绝缘膜102a、绝缘膜102b、半导体层103等的说明相同，所以在此省略(图5A)。
接着，如图5B所示，对半导体层103进行变质处理，在半导体层103的表面形成绝缘膜115。绝缘膜115通过对半导体层103进行利用图4A和4B所示的高密度等离子体处理装置的等离子体处理来形成。图4A及4B表示高密度等离子体处理装置的一个例子，而不局限于这些附图所示的结构。
以下说明本实施方式所使用的高密度等离子体处理装置。高密度等离子体处理装置如图4A所示地至少具有第一等离子体处理室201、第二等离子体处理室202、装载闭锁室203、以及公共室204。在第一等离子体处理室201中进行利用等离子体处理的氧化，而在第二等离子体处理室202中进行利用等离子体处理的氮化。图4A所示的各反应室分别可以进行真空排气，并且可以连续进行利用等离子体处理的氧化以及利用等离子体处理的氮化而不暴露于大气。高密度等离子体处理装置除了图4A所示的结构以外还可以具有CVD用反应室、溅射用反应室、热退火用反应室中的至少一种，并且可以利用这些反应室连续进行成膜和等离子体处理、等离子体处理和热退火而不暴露于大气。在第一等离子体处理室201及第二等离子体处理室202的周围不设置磁石、线圈等发生磁场的单元，所以可以实现装置的简化。
在公共室204中设置有机械手臂205。在装载闭锁室203中设置有收纳多个图5A所示的衬底101的盒子206。可以通过利用机械手臂205将收纳在盒子206中的多个衬底101中的一个经过公共室204搬运到第一等离子体处理室201或第二等离子体处理室202。此外，也可以通过利用机械手臂205将衬底101从第一等离子体处理室201经过公共室204搬运到第二等离子体处理室202，与此相反，将衬底101从第二等离子体处理室202经过公共室204搬运到第一等离子体处理室201。
图4B表示第一等离子体处理室201及第二等离子体处理室202共同具有的结构。第一等离子体处理室201及第二等离子体处理室202连接有能够减压到预定压力的真空泵(未图示)，并且从排气口210排除排出气体。此外，在第一等离子体处理室201及第二等离子体处理室202中设置有衬底固定器211，并且被进行利用等离子体处理的氧化或利用等离子体处理的氮化的衬底101保持在衬底固定器211上。该衬底固定器211也称为载物台，并且具有用来加热衬底101的加热器。如箭头212所示，氧、氮、氢、稀有气体、氨等气体从气体引入口引入到等离子体处理室内。用来激发等离子体的微波213通过设置在天线214上的波导管215引入。等离子体以引入上述气体后的等离子体处理室内的压力为5Pa以上且500Pa以下的条件在电介质板216的正下面的斜线所示的区域217生成，且供应于与斜线所示的区域217相离而配置的衬底101上。也可以如图4A和4B所示地设置穿开了多个孔的喷射板218。该等离子体处理室内获得的等离子体的电子温度为1.5eV以下并且其电子密度为1×1011cm-3以上，换言之，实现低电子温度且高电子密度的等离子体，其等离子体电位为0V以上且5V以下。关于电子温度、电子密度、以及等离子体电位的等离子体计器可以通过利用已知的方法例如双探针方法(double probe method)等探针测量方法(probe measuring method)测量。
在本实施方式中，对第一等离子体处理室201以O2∶H2∶Ar＝1∶1∶100的流量比引入氧、氢及氩，并且利用频率为2.45GHz的微波来产生等离子体。即使不引入氢，也可以进行利用等离子体处理的氧化，但是优选将相对于氧的流量的氢的流量的比例(H2/O2)设定为0以上且1.5以下的范围。将氧的流量例如设定为0.1sccm以上且100sccm以下的范围内，且将氩的流量例如设定为100sccm以上且5000sccm以下的范围内，并且将当引入氢时的氢的流量例如设定为0.1sccm以上且100sccm以下的范围内。也可以引入其他稀有气体而代替氩。将第一等离子体处理室201内的压力设定为在5Pa以上且500Pa以下的范围中的恰当的值。将衬底101设置在第一等离子体处理室201中的衬底固定器211上，并且将衬底固定器211具有的加热器的温度保持为400℃。然后，对在衬底101上的半导体层103进行利用等离子体处理的氧化。在本实施方式中，如图5B所示，不被半导体层103覆盖的部分的基底绝缘膜也由等离子体处理氧化。但是，在基底绝缘膜由氧化物构成的情况下，即使进行利用等离子体处理的氧化，也在基底绝缘膜的表面不形成氧化膜。
通过上述利用等离子体处理的氧化，如图5B所示，在半导体层103的表面形成其厚度为20nm以下的由氧化膜构成的绝缘膜115。在绝缘膜115中以预定浓度例如1×1015atoms/cm3以上且1×1016atoms/cm3以下包含有引入在第一等离子体处理室201中的氩。当形成绝缘膜115时，形成在半导体层103的端部的绝缘膜的厚度不薄于其他部分。此外，在该端部，在绝缘膜115中不发生裂缝。在使用耐热性的塑料衬底而代替玻璃衬底的情况下，将衬底固定器211具有的加热器的温度例如保持为250℃。
半导体层103上的等离子体的电子温度为1.5eV以下且其电子密度为1×1011cm-3以上，并且半导体层和生成等离子体的区域相离，所以通过利用等离子体处理的氧化而获得的绝缘膜的等离子体损伤被抑制。通过为了产生等离子体而使用2.45GHz的微波，与当使用13.56MHz的频率时相比，可以容易实现低电子温度及高电子密度。此外，只要可以获得低电子温度及高电子密度，就可以利用使用2.45GHz的微波的方法以外的方法。
接着，如图5C所示，去掉通过等离子体处理而形成的绝缘膜115。作为去掉绝缘膜115的方法，可以使用干蚀刻或湿蚀刻。例如，在进行干蚀刻的情况下，作为蚀刻气体，可以使用碳氟化物类气体如CHF3、C5F8、C4F8等；氯类气体如Cl2、BCl3或SiCl4等；氟类气体如CF4、NF3或SF6等；或者HBr气体。此外，也可以适当地添加惰性气体如He、Ar、Xe等。此外，也可以对氟类气体添加O2气体。通过去掉对半导体层103进行等离子体处理而形成的绝缘膜115，可以使半导体层103薄膜化。在蚀刻之后，半导体层103被薄膜化，而半导体层的端部具有圆度。在本实施方式中，进行使用C4F8、He的ICP蚀刻。
接着，如图5D所示，对半导体层103进行等离子体处理，来在半导体层103的表面形成绝缘膜116。对半导体层103进行的利用等离子体处理的氧化的方法与当形成绝缘膜115时同样。通过对半导体层103进行等离子体处理，形成绝缘膜116，可以使半导体层103进一步薄膜化。绝缘膜116可以用作栅绝缘膜。
也可以在第二等离子体处理室202中，对绝缘膜116进行利用等离子体处理的氮化，将该绝缘膜116成为氧氮化硅薄膜，而使它用作栅绝缘膜。当进行利用等离子体处理的氮化时，使用氮及氩作为引入在第二等离子体处理室202中的气体，并且将玻璃衬底的温度设定为相同于上述的利用等离子体处理的氧化时的温度。也可以对氮及氩还添加氢，并且也可以使用其他稀有气体而代替氩。也可以使用如氨、N2O的利用在高温度下的热处理进行氮化时使用的气体而代替氮。在绝缘膜116中以预定浓度包含有引入在第二等离子体处理室202中的稀有气体。
也可以最初在第二等离子体处理室202中对半导体层103进行利用等离子体处理的氮化，来形成氮化膜。再者，也可以在第一等离子体处理室201中对该氮化膜进行利用等离子体处理的氧化。
作为通过进行使用图4A和4B所示的装置的高密度等离子体处理来形成的绝缘膜的一个例子，通过进行在包含氧的气氛中的等离子体处理，在半导体层103的一个表面上形成其厚度为3nm至6nm的氧化硅层，然后形成在包含氮的气氛中对该氧化硅层的表面进行氮化等离子体处理而成的氮等离子体处理层。具体而言，首先，在包含氧的气氛中进行等离子体处理而在半导体层103的一个表面上以3nm至6nm的厚度形成氧化硅层。然后，接着在包含氮的气氛中进行等离子体处理，在氧化硅层的表面或表面附近设置氮浓度高的氮等离子体处理层。另外，表面附近是指离氧化硅层的表面有0.5nm至1.5nm的范围的深度。例如，通过在包含氮的气氛中进行等离子体处理，获得在离氧化硅层的表面在垂直方向上大约有1nm的深度处以20原子％至50原子％的比例包含氮的结构。另外，通过高密度等离子体处理，也可以使绝缘膜的表面氧化或氮化。
例如，通过形成硅层作为半导体层103，并且利用等离子体处理使该硅层的表面氧化，可以形成在与半导体层103的界面没有歪斜的细致的氧化膜。此外，通过等离子体处理使该氧化膜氮化，以氮取代表层部分的氧形成氮化膜，而可以进一步实现细致化。通过如此形成，可以形成绝缘耐压高的绝缘膜。
不管怎样，通过采用上述那样的利用等离子体处理的固相氧化处理或固相氮化处理，即使使用耐热温度为700℃以下的玻璃衬底，也可以获得与当在950℃至1050℃的范围内进行热氧化处理时形成的氧化膜相同的绝缘膜。换言之，可以形成可靠性高的绝缘膜作为用作半导体元件、特别是薄膜晶体管或非易失性存储元件的栅绝缘膜的绝缘膜。
如此，通过利用等离子体处理使半导体层103氧化、氮化等，来形成绝缘膜116。半导体层103的厚度根据形成了的绝缘膜116的厚度而变薄，所以可以使半导体层103薄膜化。此外，形成了的绝缘膜116可以用作栅绝缘膜。
如图5E所示，也可以在形成绝缘膜116之后，利用CVD法等形成氮化硅膜或包括氧的氮化硅膜作为绝缘膜117，来使它与绝缘膜116一起构成栅绝缘膜。由此，可以抑制以后形成的栅电极及从栅电极延伸的布线与由氧化膜构成的绝缘膜接触而氧化。再者，也可以对上述氮化硅膜或包括氧的氮化硅膜进行以细致化等为目的的利用低电子温度且高电子密度的等离子体处理的氮化。
注意，绝缘膜116可以用作单层栅绝缘膜。还可以通过在去掉绝缘膜116之后形成绝缘膜117，将绝缘膜117用作单层栅绝缘膜。在本实施方式中，采用由绝缘膜116以及绝缘膜117构成的叠层结构。
接着，在绝缘膜116及绝缘膜117上形成用作栅电极的导电层。将导电层的厚度设定为100nm至500nm。导电层可以通过利用溅射法、气相沉积法、CVD法等方法形成。导电层通过利用选自钽、钨、钛、钼、铝、铜、铬、钕中的元素；或者以上述元素为主要成分的合金材料或化合物材料形成，即可。此外，也可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体层、AgPdCu合金层作为导电层。此外，也可以采用单层结构或两层以上的叠层结构。例如，在利用三层结构形成导电层的情况下，也可以依次层叠其厚度为50nm的钨膜、其厚度为500nm的铝和硅的合金(Al-Si)膜、其厚度为30nm的氮化钛膜，分别作为第一导电层、第二导电层、第三导电层。此外，可以使用氮化钨膜而代替第一导电层的钨膜，且可以使用铝和钛的合金(Al-Ti)膜而代替第二导电层的铝和硅的合金(Al-Si)膜，并且可以使用钛膜而代替第三导电层的氮化钛膜。
接着，如图6A所示，形成由抗蚀剂构成的掩模，将导电层加工为所希望的形状，来形成用作栅电极的导电层106。注意，作为蚀刻气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体；以CF4、SF6、NF3等为代表的氟类气体；或者O2。
在本实施方式中，示出以具有相对于衬底垂直的侧面的方式形成栅电极的例子，但是本发明不局限于此。例如，既可以使第一导电层和第二导电层从截面来看都具有锥形形状，又可以使第一导电层和第二导电层中的任一个通过各向异性蚀刻具有相对于衬底垂直的侧面。锥形角度既可以在层叠的导电层之间不同，又可以相同。通过具有锥形形状，提高在其上层叠的膜的覆盖性，且减轻缺陷，因此提高可靠性。
接着，如图6B所示，以导电层为掩模，添加赋予一种导电类型的杂质元素，来形成源区或漏区的具有一种导电类型的杂质区112a、112b。此外，在半导体层103中形成沟道形成区111。具体地说，可以应用实施方式1所示的杂质区112a、112b的形成方法。
接着，覆盖设置在衬底101上的绝缘膜和导电层地形成层间绝缘膜。在本实施方式中，采用由绝缘膜107和绝缘膜108构成的层叠结构。具体地说，可以应用实施方式1所示的层间绝缘膜的形成方法。
接着，通过利用由抗蚀剂构成的掩模在绝缘膜107、绝缘膜108、绝缘膜116、绝缘膜117中形成到达半导体层103的接触孔(开口部)。具体地说，可以应用实施方式1所示的接触孔的形成方法。
接着，如图6C所示，覆盖接触孔地形成导电层，并且蚀刻导电层，来形成与各源区或漏区的一部分分别电连接的用作源电极或漏电极的导电层110a、110b。具体地说，可以应用实施方式1所示的导电层110a、110b的形成方法。
通过上述，可以形成应用了本发明的薄膜晶体管。注意，本实施方式所示的晶体管的结构只是一个例子，而不局限于图示的结构。
在本实施方式中，如上述说明，为了形成薄膜晶体管的栅绝缘膜，对半导体层进行利用低电子温度且高电子密度的等离子体的等离子体处理。根据本实施方式的栅绝缘膜是抑制了等离子体损伤及裂缝的发生的，并且它可以通过利用不影响到玻璃衬底的温度形成。
在根据本实施方式的半导体装置中，使半导体层薄膜化，并且在该薄膜化了的区域形成有沟道形成区。因此，由于可以降低亚阈值且降低晶体管的阈值电压，所以可以提高半导体装置的工作特性。另外，通过伴随半导体层的薄膜化处理，使半导体层的端部具有圆度，可以提高形成在该半导体层上的绝缘膜的覆盖性。因此，可以降低起因于半导体层的端部的缺陷，所以可以制造可靠性高的半导体装置。从而，可以实现半导体装置的高性能化。
注意，本实施方式可以与实施方式1组合。
实施方式3
在本实施方式中，参照图7A至7F及图8A至8D说明利用与上述实施方式1及2不同的制造方法制造半导体装置的例子。以下，对与实施方式1及实施方式2同样的结构附加相同附图标记，而省略说明。
如图7A所示，直到在衬底101上中间夹着绝缘膜102a和102b来形成岛状半导体层103的工序与上述实施方式1及2所示的对于衬底101、绝缘膜102a和102b、半导体层103等的说明相同，所以在此省略。
接着，如图7B所示，通过对半导体层103进行变质处理在半导体层103的表面形成绝缘膜115。对半导体层103中的要形成绝缘膜115的区域进行所希望的处理即可。具体地说，对半导体层103的表面进行热氧化处理、利用臭氧水等氧化力强的溶液的处理、等离子体处理等，可以在半导体层103的表面形成该半导体层103的氧化物。这是与形成上述半导体层103的氮化物、氧氮化物、以及氮氧化物的情况是同样的。注意，通过对半导体层进行等离子体处理，容易控制绝缘膜115的厚度。
接着，如图7C所示，通过蚀刻去掉绝缘膜115。作为去掉绝缘膜115的方法，可以使用干蚀刻或湿蚀刻。例如，在进行干蚀刻的情况下，作为蚀刻气体，可以使用氯类气体如Cl2、BCl3或SiCl4等；氟类气体如CF4、NF3或SF6等；或者HBr气体。此外，也可以适当地添加惰性气体如He、Ar、Xe等。此外，也可以对氟类气体添加O2气体。当蚀刻绝缘膜115时，以侵入在半导体层103的下部的方式去掉绝缘膜102b。
接着，如图7D所示，对去掉了绝缘膜115的半导体层103还进行变质处理，在半导体层103的表面形成绝缘膜118。对半导体层103进行变质处理来形成绝缘膜118的方法与当形成绝缘膜115时同样。通过对半导体层103进行变质处理来形成绝缘膜118，可以使半导体层103进一步薄膜化，并且将半导体层103的上端部以及下端部形成为更具有圆度。
接着，如图7E所示，通过蚀刻去掉绝缘膜118。去掉绝缘膜118的方法与去掉绝缘膜115的方法相同。
接着，如图7F所示，通过对半导体层103进行变质处理，在半导体层103的表面形成绝缘膜119。对半导体层103进行变质处理来形成绝缘膜119的方法与当形成绝缘膜115及绝缘膜118时同样。如此形成的绝缘膜119可以用作栅绝缘膜。
注意，当将半导体层103的厚度设定为t(t＞0)，而将半导体层103的截面的端部的曲率半径设定为r(r＞0)时，t和r的关系满足(t/4)≤r≤t的条件式。
此外，如图8A所示，也可以在衬底的整个表面上形成绝缘膜105。绝缘膜105通过利用CVD法、溅射法且使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、SiOF、SiOC、DLC、多孔二氧化硅等材料形成。注意，也可以在半导体层103上形成绝缘膜105，而不形成绝缘膜119。此外，也可以去掉绝缘膜119而形成绝缘膜105。通过形成绝缘膜105，半导体层103的下端周边部由绝缘膜105覆盖，而缓和该部分中的电场集中。此外，半导体层的上端部也具有圆度。通过对半导体层进行变质处理，在半导体层的表面形成绝缘膜，可以使绝缘膜的覆盖性良好。
接着，中间夹着绝缘膜119、绝缘膜105在半导体层103上形成用作栅电极的导电层106。以导电层106为掩模对半导体层103添加赋予一种导电类型的杂质，来形成沟道形成区111、用作源区或漏区的杂质区112a、112b(图8B)。
导电层106可以通过使用钽、钨、钛、钼、铬、铝、铜、铌等金属元素、或者包含该金属元素的合金材料或化合物材料形成。此外，导电层106也可以通过使用以添加有磷等赋予一种导电类型的杂质元素的多晶硅为代表的半导体材料来形成。用作栅电极的导电层106可以通过使用这些材料中的一种或多种以单层结构或叠层结构形成。在其厚度为100nm至1000nm、优选为200nm至800nm、更优选为300nm至500nm的范围下形成导电层106，即可。此外，用作栅电极的导电层106通过使用上述材料且利用CVD法、溅射法在衬底的整个表面上形成，然后选择性地蚀刻而加工为所希望的形状，即可。
接着，以导电层106为掩模，添加赋予一种导电类型的杂质元素，来形成源区或漏区的具有一种导电类型的杂质区112a、112b。此外，在半导体层103中形成沟道形成区111。具体地说，可以应用实施方式1所示的杂质区112a、112b的形成方法。
接着，如图8C所示，覆盖设置在衬底101上的绝缘膜和导电层地形成层间绝缘膜。在本实施方式中，采用由绝缘膜107和绝缘膜108构成的层叠结构。具体地说，可以应用实施方式1所示的层间绝缘膜的形成方法。
接着，如图8D所示，通过利用由抗蚀剂构成的掩模在绝缘膜119、绝缘膜105、绝缘膜107、绝缘膜108中形成到达半导体层103的接触孔(开口部)。具体地说，可以应用实施方式1所示的接触孔的形成方法。
接着，覆盖接触孔地形成导电层，并且蚀刻导电层，来形成与各源区或漏区的一部分分别电连接的用作源电极或漏电极的导电层110a、110b。具体地说，可以应用实施方式1所示的导电层110a、110b的形成方法。
通过上述工序，可以形成包括薄膜晶体管的半导体装置(参照图8D。)
在根据本实施方式的半导体装置中，使半导体层薄膜化，并且在该薄膜化了的区域形成有沟道形成区。因此，由于可以降低亚阈值且降低晶体管的阈值电压，所以可以提高半导体装置的工作特性。另外，通过伴随半导体层的薄膜化处理，使半导体层的端部具有圆度，可以提高形成在该半导体层上的绝缘膜的覆盖性。因此，可以降低起因于半导体层的端部的缺陷，所以可以制造可靠性高的半导体装置。从而，可以实现半导体装置的高性能化。
实施方式4
根据本发明的半导体装置可以应用于CPU(中央计算电路：CentralProcessing Unit)等的集成电路。在本实施方式中，以下参照附图对于应用上述实施方式1至3所示的半导体装置的CPU的例子进行说明。
图9所示的CPU3660在衬底3600上主要包括计算电路3601(ALU：Arithmetic Logic Unit)、计算电路用控制部3602(ALU Controller)、指令译码部3603(Instruction Decoder)、中断控制部3604(InterruptController)、时序控制部3605(Timing Cotroller)、寄存器3606(Register)、寄存器控制部3607(Register Cotroller)、总线接口3608(Bus I/F)、能够重写的ROM3609、以及ROM接口3620(ROMI/F)。此外，还可以在另外的芯片上设置ROM3609及ROM接口3620。可以通过使用上述实施方式1至3所示的薄膜晶体管、组合了该薄膜晶体管的CMOS晶体管、nMOS晶体管、pMOS晶体管等来构成这些构成CPU3660的各种电路。
注意，图9所示的CPU3660只是简化其结构而表示的一个例子，而实际上的CPU根据其用途具有多种多样的结构。因此，应用本发明的CPU的结构不局限于图9所示的结构。
将通过总线接口3608输入到CPU3660的指令输入到指令译码部3603，并且对其进行译码后，将其输入到计算电路用控制部3602、中断控制部3604、寄存器控制部3607、时序控制部3605。
计算电路用控制部3602、中断控制部3604、寄存器控制部3607、时序控制部3605基于被译码的指令而进行各种控制。具体地说，计算电路用控制部3602产生用来控制计算电路3601的驱动的信号。此外，中断控制部3604当正在实行CPU3660的程序时根据其优先度或屏蔽状态判断来自外部输入输出装置或外围电路的中断要求来进行处理。寄存器控制部3607产生寄存器3606的地址，并且根据CPU的状态进行对于寄存器3606的读出或写入。
此外，时序控制部3605产生用来控制计算电路3601、计算电路用控制部3602、指令译码部3603、中断控制部3604、寄存器控制部3607的驱动时序的信号。例如，时序控制部3605具有内部时钟产生部，并且将内部时钟信号CLK2供应给上述各种电路。所述内部时钟产生部根据基准时钟信号CLK1(3621)产生内部时钟信号CLK2(3622)。
另外，图10表示一种在相同衬底上形成有像素部、CPU以及其它电路的显示装置，即所谓的系统型面板(system-on-panel)。在衬底3700上设置有像素部3701、用来选择该像素部3701所包括的像素的扫描线驱动电路3702、以及用来将视频信号供应给被选择的像素的信号线驱动电路3703。CPU3704和其它电路如控制电路3705由引自扫描线驱动电路3702及信号线驱动电路3703的布线连接。注意，控制电路3705包括接口。并且，在衬底3700的端部设置与FPC端子的连接部，以进行外部信号的交换。
作为其它电路，除了控制电路3705以外，还可以设置图像信号处理电路、电源电路、灰度电源电路、视频RAM、存储器(DRAM、SRAM、PROM)等。此外，这些电路可以由IC芯片形成并安装在衬底上。而且，扫描线驱动电路3702及信号线驱动电路3703并不一定需要形成在相同衬底上，例如，也可以在相同衬底上只形成扫描线驱动电路3702，而信号线驱动电路3703由IC芯片形成并安装。
注意，虽然在本实施方式中说明了将根据本发明的半导体装置应用于CPU的例子，但是本发明不局限于此。例如，根据本发明的半导体装置可以应用于包括有机发光元件、无机发光元件或液晶元件等的显示装置的像素部以及驱动电路部等。另外，还可以通过应用根据本发明的半导体装置，来制造诸如数码相机、汽车音响等声音再现装置、笔记本个人计算机、游戏机、便携式信息终端(手机、便携式游戏机等)、家用游戏机等的具有记录媒体的图像再现装置等。
应用本发明的半导体装置可以使导电层及半导体层的电气特性良好。因此，可以提高半导体装置的可靠性。
实施方式5
在本实施方式中，将说明上述实施方式所示的半导体装置的使用方式的一个例子。具体地说，参照附图以下说明能够以无接触的方式输入/输出数据的半导体装置的应用例子。根据其利用方式，能够以无接触的方式输入/输出数据的半导体装置也称为RFID标签、ID标签、IC标签、IC芯片、RF标签、无线标签、电子标签或无线芯片。
参照图11A对本实施方式所示的半导体装置的俯视结构的一个例子进行说明。图11A所示的半导体装置2180包括薄膜集成电路2131和用作天线的导电层2132，在所述薄膜集成电路2131中设置有构成存储部和逻辑部的多个薄膜晶体管等元件。用作天线的导电层2132电连接到薄膜集成电路2131。可以将上述实施方式1至4所示的根据本发明的半导体装置应用于薄膜集成电路2131。
另外，图11B和11C表示图11A的截面的模式图。用作天线的导电层2132设置在构成存储部及逻辑部的元件的上方即可。例如，可以在薄膜集成电路2131的上方中间夹着绝缘膜2130而设置用作天线的导电层2132(参照图11B)。另外，可以在将用作天线的导电层2132另行设置于衬底2133上之后，将该衬底2133及薄膜集成电路2131贴在一起而设置以使导电层2132位于它们之间(参照图11C)。图11C示出设置在绝缘膜2130上的导电层2136和用作天线的导电层2132通过包含在具有粘结性的树脂2135中的导电粒子2134彼此电连接的例子。
注意，虽然在本实施方式中示出了将用作天线的导电层2132设置为线圈状并且应用电磁感应方式或电磁耦合方式的例子，但是本发明的半导体装置不局限于此，也可以应用微波方式。在采用微波方式的情况下，根据使用的电磁波的波长而适当地决定用作天线的导电层2132的形状即可。
例如，在应用微波方式(例如，UHF带(860MHz带至960MHz带)、2.45GHz带等)作为半导体装置2180的信号传输方式的情况下，考虑到用于信号的传输的电磁波的波长来适当地设定用作天线的导电层2132的长度等形状即可。例如，可以将用作天线的导电层2132形成为线状(例如，偶极天线(参照图12A))、平坦的形状(例如，平板天线(参照图12B))或者蝴蝶型的形状(参照图12C和12D)等。另外，用作天线的导电层2132的形状不局限于直线状，还可以考虑到电磁波的波长以曲线状、蜿蜒形状或者组合这些形状的形状来设置。
通过使用CVD法、溅射法、丝网印刷或凹版印刷等印刷法、液滴喷射法、分配器法、镀敷法等并且使用导电材料来形成用作天线的导电层2132。通过使用铝、钛、银、铜、金、铂、镍、钯、钽、钼等金属元素；包含该金属元素的合金材料；或包含该金属元素的化合物材料作为导电材料以单层结构或叠层结构形成用作天线的导电层2132。
例如，在使用丝网印刷法形成用作天线的导电层2132的情况下，可以通过选择性地印刷将其粒径为几nm至几十μm的导电体粒子溶解或分散在有机树脂中的导电膏来设置。作为导电粒子，可以使用银、金、铜、镍、铂、钯、钽、钼以及钛等中的任一种以上的金属粒子、卤化银的微粒子、或者分散性纳米粒子。另外，作为包含在导电膏中的有机树脂，可以使用选自用作金属粒子的粘合剂、溶剂、分散剂以及覆盖材料的有机树脂中的一种或多种。可以典型地举出环氧树脂、硅树脂等有机树脂。此外，当形成导电层2132时，优选在挤出导电膏之后进行焙烧。例如，在使用以银为主要成分的微粒子(例如其粒径为1nm以上且100nm以下的微粒子)作为导电膏的材料的情况下，可以通过在150℃至300℃的温度范围内进行焙烧来使它硬化，而形成导电层2132。另外，也可以使用以焊料或无铅焊料为主要成分的微粒子，在此情况下，优选使用其粒径为20μm以下的微粒子。焊料或无铅焊料具有成本低的优点。
接着，参照图13A对根据本实施方式的半导体装置的工作例子进行说明。
图13A所示的半导体装置2180具有以无接触的方式进行数据通讯的功能，并且包括高频电路81、电源电路82、复位电路83、时钟产生电路84、数据解调电路85、数据调制电路86、控制其它电路的控制电路87、存储电路88以及天线89。高频电路81是接收来自天线89的信号并且将从数据调制电路86接收的信号从天线89输出的电路。电源电路82是根据接收信号产生电源电位的电路。复位电路83是产生复位信号的电路。时钟产生电路84是基于从天线89输入的接收信号产生各种时钟信号的电路。数据调制电路86是调制从控制电路87接收的信号的电路。此外，作为控制电路87，例如设置有代码抽出电路91、代码判定电路92、CRC判定电路93以及输出单元电路94。此外，代码抽出电路91抽出传送到控制电路87的指令所包括的多个代码的电路。代码判定电路92是对被抽出的代码与相当于参考值的代码进行比较而判定指令内容的电路。CRC判定电路93是基于被判定的代码检测出是否存在发送错误等的电路。在图13A中，除了控制电路87以外，还包括为模拟电路的高频电路81、电源电路82。
接着，对上述半导体装置的工作的一个例子进行说明。首先，天线89接收无线信号。无线信号经由高频电路81传送到电源电路82，并且产生高电源电位(以下，称为VDD)。VDD被供应给半导体装置2180所具有的各电路。另外，经由高频电路81传送到数据解调电路85的信号被解调(以下，称为解调信号)。而且，经由高频电路81并且经过复位电路83及时钟产生电路84的信号以及解调信号被传送到控制电路87。传送到控制电路87的信号被代码抽出电路91、代码判定电路92以及CRC判定电路93等分析。然后，根据被分析的信号输出存储在存储电路88内的半导体装置的信息。被输出的半导体装置的信息经过输出单元电路94而编码化。再者，编码化的半导体装置2180的信息经过数据调制电路86并从天线89作为无线信号发送。另外，低电源电位(以下，称为VSS)在构成半导体装置2180的多个电路中是通用的，并且可以将VSS用作GND。
像这样，通过将信号从通讯装置(例如，读取/写入器、或者具有读取器及写入器中的任一种功能的装置)传送到半导体装置2180并且从该半导体装置2180传送来的信号由读取/写入器接收，可以读出半导体装置的数据。
另外，半导体装置2180既可以是不安装电源(电池)而利用电磁波将电源电压供应给各电路的类型，又可以是安装电源(电池)并且利用电磁波和电源(电池)将电源电压供应给各电路的类型。
接着，对能够以无接触的方式输入/输出数据的半导体装置的使用方式的一个例子进行说明。在包括显示部3210的便携式终端的侧面设置有通讯装置3200，并且在货物3220的侧面设置有半导体装置3230(参照图13B)。注意，通讯装置3200是指如读取/写入器那样具有读取信号的功能以及发送信号的功能的装置、或者具有读取信号的功能以及发送信号的功能中的任一种功能的装置。当将通讯装置3200接近货物3220所包括的半导体装置3230时，与商品有关的信息诸如货物的原材料、原产地、各个生产工序的检查结果、流通过程的历史、以及商品说明等被显示在显示部3210上。另外，当使用传送带搬运商品3260时，可以利用读取/写入器3240和设置在商品3260上的半导体装置3250，对该商品3260进行检查(参照图13C)。作为半导体装置3230、半导体装置3250，可以应用上述半导体装置2180。像这样，通过将根据本发明的半导体装置应用于系统，可以容易获得信息并且实现高功能化和高附加价值化。此外，因为根据本发明的半导体装置的可靠性高，所以可以防止设置在货物上的半导体装置的错误工作。
注意，根据本发明的半导体装置的用途很广泛，除了上述以外，还可以应用于任何东西，只要是以无接触的方式明确对象物的历史等信息并且有利于生产、管理等的商品。例如，可以将它设置到如下物品上来使用：纸币、硬币、有价证券、证书、无记名债券、包装容器、书籍、记录介质、随身物品、交通工具、食品、衣物、保健用品、生活用品、药品、以及电子设备等。参照图14A至14H对它们的例子进行说明。
纸币和硬币是在市场上流通的金钱，并且包括在特定区域中与货币同样通用的东西(兑换钱)、纪念硬币等。有价证券是指支票、证券、期票等(参照图14A)。证书是指驾驶执照、居民卡等(参照图14B)。无记名债券是指邮票、米券、各种赠券等(参照图14C)。包装容器是指用于盒饭的包装纸、塑料瓶等(参照图14D)。书籍是指书、合订本等(参照图14E)。记录介质是指DVD软件、录像磁带等(参照图14F)。交通工具是指自行车等车辆、船舶等(参照图14G)。随身物品是指提包、眼镜等(参照图14H)。食品是指食物、饮料等。衣物是指衣服、鞋等。保健用品是指医疗器具、健康器具等。生活用品是指家具、照明设备等。药品是指医药品、农药等。电子设备是指液晶显示装置、EL显示装置、电视装置(电视接收机、薄型电视接收机)、以及手机等。
通过将半导体装置2180设置到纸币、硬币、有价证券、证书、无记名债券等，可以防止对其的伪造。另外，通过将半导体装置2180设置到包装容器、书籍、记录介质、随身物品、食品、生活用品、电子设备等，可以谋求实现检查系统或租赁店的系统等的效率化。通过将半导体装置2180设置到交通工具、保健用品、药品等，可以防止对其的伪造或偷窃。另外，若是药品，可以防止误吃药。半导体装置2180可以通过贴附在物品的表面上或嵌入在物品中而设置。例如，将半导体装置2180嵌入在书籍的纸中，或者嵌入在由有机树脂构成的包装的该有机树脂中即可。
像这样，通过将半导体装置设置到包装容器、记录介质、随身物品、食品、衣物、生活用品、电子设备等，可以谋求实现检查系统或租赁店的系统等的效率化。另外，通过将半导体装置设置到交通工具，可以防止对其的伪造或偷窃。另外，通过将半导体装置嵌入在动物等生物中，可以容易识别各个生物。例如，通过将具有传感器的半导体装置嵌入或贴附到家畜等生物中，可以不只管理出生年份、性别或种类等，而且可以容易管理体温等健康状态。
注意，本实施方式可以与上述实施方式自由地组合来实施。
本说明书根据2007年6月12日在日本专利局受理的日本专利申请编号2007-155620而制作，所述申请内容包括在本说明书中。

Claims (24)

1.一种半导体装置的制造方法，包括如下步骤：
在玻璃衬底上形成第一绝缘膜；
在所述第一绝缘膜上形成岛状半导体层；
通过进行第一变质处理，在所述岛状半导体层的表面形成第二绝缘膜；
去掉所述第二绝缘膜以及所述第一绝缘膜的一部分，使得经蚀刻的第一绝缘膜的端部处在所述岛状半导体层的下方；
通过对去掉了所述第二绝缘膜的所述岛状半导体层进行第二变质处理，在该岛状半导体层的表面形成第三绝缘膜；
在所述第三绝缘膜上形成第四绝缘膜，使得所述第四绝缘膜覆盖所述岛状半导体层的下端部；
在所述第四绝缘膜上形成第一导电层；
在所述第一导电层上形成第五绝缘膜；
在所述第三绝缘膜、所述第四绝缘膜和所述第五绝缘膜中形成接触孔；以及
形成电连接到所述岛状半导体层的第二导电层，
其中，通过所述第一变质处理和所述第二变质处理，使所述岛状半导体层的上端部和所述下端部具有圆度。
2.一种半导体装置的制造方法，包括如下步骤：
在玻璃衬底上形成第一绝缘膜；
在所述第一绝缘膜上形成第二绝缘膜；
在所述第二绝缘膜上形成岛状半导体层；
通过进行第一变质处理，在所述岛状半导体层的表面形成第三绝缘膜；
去掉所述第三绝缘膜以及所述第二绝缘膜的一部分，使得经蚀刻的第二绝缘膜的端部处在所述岛状半导体层的下方；
通过对去掉了所述第三绝缘膜的所述岛状半导体层进行第二变质处理，在该岛状半导体层的表面形成第四绝缘膜；
在所述第四绝缘膜上形成第五绝缘膜，使得所述第五绝缘膜覆盖所述岛状半导体层的下端部；
在所述第五绝缘膜上形成第一导电层；
在所述第一导电层上形成第六绝缘膜；
在所述第四绝缘膜、所述第五绝缘膜和所述第六绝缘膜中形成接触孔；以及
形成电连接到所述岛状半导体层的第二导电层，
其中，通过所述第一变质处理和所述第二变质处理，使所述岛状半导体层的上端部以及所述下端部具有圆度。
3.根据权利要求1所述的半导体装置的制造方法，其中所述第一变质处理是等离子体处理。
4.根据权利要求1所述的半导体装置的制造方法，其中所述第二变质处理是等离子体处理。
5.根据权利要求1所述的半导体装置的制造方法，其中所述第三绝缘膜的厚度为1nm至10nm。
6.根据权利要求2所述的半导体装置的制造方法，其中所述第一变质处理是等离子体处理。
7.根据权利要求2所述的半导体装置的制造方法，其中所述第二变质处理是等离子体处理。
8.根据权利要求2所述的半导体装置的制造方法，其中被进行了所述第二变质处理的所述岛状半导体层的厚度为10nm至30nm。
9.根据权利要求2所述的半导体装置的制造方法，其中所述第四绝缘膜的厚度为1nm至10nm。
10.一种半导体装置的制造方法，包括如下步骤：
在玻璃衬底上形成第一绝缘膜；
在所述第一绝缘膜上形成岛状半导体层；
通过进行第一变质处理，在所述岛状半导体层的表面形成第二绝缘膜；
去掉所述第二绝缘膜以及所述第一绝缘膜的一部分，使得经蚀刻的第一绝缘膜的端部处在所述岛状半导体层的下方；
通过对去掉了所述第二绝缘膜的所述岛状半导体层进行第二变质处理，在该岛状半导体层的表面形成第三绝缘膜；
去掉所述第三绝缘膜；
通过对去掉了所述第三绝缘膜的所述岛状半导体层进行第三变质处理，在该岛状半导体层的表面形成第四绝缘膜；
在所述第四绝缘膜上形成第五绝缘膜，使得所述第五绝缘膜覆盖所述岛状半导体层的下端部；
在所述第五绝缘膜上形成第一导电层；
在所述第一导电层上形成第六绝缘膜；
在所述第四绝缘膜、所述第五绝缘膜和所述第六绝缘膜中形成接触孔；以及
形成电连接到所述岛状半导体层的第二导电层，
其中，通过所述第一变质处理、所述第二变质处理以及所述第三变质处理，使所述岛状半导体层的上端部以及所述下端部具有圆度。
11.根据权利要求10所述的半导体装置的制造方法，其中所述第三变质处理是等离子体处理。
12.根据权利要求10所述的半导体装置的制造方法，其中被进行了所述第三变质处理的所述岛状半导体层的厚度为10nm至30nm。
13.根据权利要求10所述的半导体装置的制造方法，其中所述第四绝缘膜的厚度为1nm至10nm。
14.一种半导体装置，包括：
玻璃衬底；
设置在所述玻璃衬底上的第一绝缘膜；
设置在所述第一绝缘膜上的岛状半导体层；
覆盖所述岛状半导体层地形成的第二绝缘膜；
设置在所述第二绝缘膜上的第三绝缘膜；
中间夹着所述第二绝缘膜和所述第三绝缘膜而设置在所述岛状半导体层上的第一导电层；
设置在所述第一导电层上的第四绝缘膜；以及
设置在所述第四绝缘膜上的第二导电层，
其中所述第二导电层通过设置在所述第二绝缘膜、所述第三绝缘膜和所述第四绝缘膜中的接触孔而电连接到所述岛状半导体层，
其中，所述岛状半导体层的截面的上端部和下端部具有圆度，
所述岛状半导体层的厚度为10nm至30nm，并且
所述岛状半导体层的所述截面的所述下端部被所述第三绝缘膜覆盖。
15.一种半导体装置，包括：
玻璃衬底；
设置在所述玻璃衬底上的第一绝缘膜；
设置在所述第一绝缘膜上的第二绝缘膜；
设置在所述第二绝缘膜上的岛状半导体层；
覆盖所述岛状半导体层地形成的第三绝缘膜；
在所述第三绝缘膜上的第四绝缘膜；
中间夹着所述第三绝缘膜和所述第四绝缘膜而设置在所述岛状半导体层上的第一导电层；
设置在所述第一导电层上的第五绝缘膜；以及
设置在所述第五绝缘膜上的第二导电层，
其中所述第二导电层通过设置在所述第三绝缘膜、所述第四绝缘膜和所述第五绝缘膜中的接触孔而电连接到所述岛状半导体层，
其中，所述岛状半导体层的截面的上端部以及下端部具有圆度，
所述岛状半导体层的厚度为10nm至30nm，并且
所述岛状半导体层的所述截面的所述下端部被所述第四绝缘膜覆盖。
16.根据权利要求14所述的半导体装置，其中所述第二绝缘膜的厚度为1nm至10nm。
17.根据权利要求14所述的半导体装置，其中当所述岛状半导体层的厚度为t(t＞0)，而所述岛状半导体层的截面的端部的曲率半径为r(r＞0)时，t和r的关系满足(t/2)≤r≤2t的条件式。
18.根据权利要求14所述的半导体装置，其中当所述岛状半导体层的厚度为t(t＞0)，而所述岛状半导体层的截面的端部的曲率半径为r(r＞0)时，t和r的关系满足(t/4)≤r≤t的条件式。
19.根据权利要求14所述的半导体装置，其中所述第二绝缘膜包括所述岛状半导体层的材料。
20.根据权利要求15所述的半导体装置，其中所述第三绝缘膜的厚度为1nm至10nm。
21.根据权利要求15所述的半导体装置，其中当所述岛状半导体层的厚度为t(t＞0)，而所述岛状半导体层的截面的端部的曲率半径为r(r＞0)时，t和r的关系满足(t/2)≤r≤2t的条件式。
22.根据权利要求15所述的半导体装置，其中当所述岛状半导体层的厚度为t(t＞0)，而所述岛状半导体层的截面的端部的曲率半径为r(r＞0)时，t和r的关系满足(t/4)≤r≤t的条件式。
23.根据权利要求15所述的半导体装置，其中所述第三绝缘膜包括所述岛状半导体层的材料。
24.一种半导体装置的制造方法，包括如下步骤：
在玻璃衬底上形成第一绝缘膜；
在所述第一绝缘膜上形成岛状半导体层；
通过进行第一变质处理，在所述岛状半导体层的表面形成第二绝缘膜；
去掉所述第二绝缘膜以及所述第一绝缘膜的一部分，使得经蚀刻的第一绝缘膜的端部处在所述岛状半导体层的下方；
通过对去掉了所述第二绝缘膜的所述岛状半导体层进行第二变质处理，在该岛状半导体层的表面形成第三绝缘膜；
在所述第三绝缘膜上形成第四绝缘膜，使得所述第四绝缘膜覆盖所述岛状半导体层的下端部；
在所述第四绝缘膜上形成第一导电层；
在所述第一导电层上形成第五绝缘膜；
在所述第三绝缘膜、所述第四绝缘膜和所述第五绝缘膜中形成接触孔；以及
形成电连接到所述岛状半导体层的第二导电层，
其中，通过所述第一变质处理和所述第二变质处理，使所述岛状半导体层的上端部和下端部具有圆度，
其中被进行了所述第二变质处理的所述岛状半导体层的厚度为10nm至30nm；且
其中当所述岛状半导体层的厚度为t(t＞0)，而所述岛状半导体层的截面的端部的曲率半径为r(r＞0)时，t和r的关系满足(t/2)≤r≤2t的条件式。
CN2008101251105A 2007-06-12 2008-06-11 半导体装置及半导体装置的制造方法 Expired - Fee Related CN101325162B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007155620 2007-06-12
JP2007155620 2007-06-12
JP2007-155620 2007-06-12

Publications (2)

Publication Number Publication Date
CN101325162A CN101325162A (zh) 2008-12-17
CN101325162B true CN101325162B (zh) 2013-05-08

Family

ID=40131514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101251105A Expired - Fee Related CN101325162B (zh) 2007-06-12 2008-06-11 半导体装置及半导体装置的制造方法

Country Status (3)

Country Link
US (2) US8420456B2 (zh)
JP (2) JP5393057B2 (zh)
CN (1) CN101325162B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6344639B2 (ja) * 2011-05-09 2018-06-20 学校法人トヨタ学園 窒化処理方法及び窒化処理装置
US8772130B2 (en) 2011-08-23 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
KR101907972B1 (ko) * 2011-10-31 2018-10-17 주식회사 원익아이피에스 기판처리장치 및 방법
JP6033045B2 (ja) * 2012-10-17 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150380561A1 (en) * 2013-03-01 2015-12-31 Applied Materials, Inc. Metal oxide tft stability improvement
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
DE102014220672A1 (de) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2015137022A1 (ja) * 2014-03-14 2015-09-17 ソニー株式会社 電子デバイス及びその製造方法
WO2016130795A1 (en) * 2015-02-12 2016-08-18 Massachusetts Institute Of Technology Methods and apparatus for variable selectivity atomic layer etching
CN106935640A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
MX2018010985A (es) * 2016-03-17 2019-05-06 Jcu Corp Dispositivo generador de plasma.
US10580658B2 (en) * 2016-04-13 2020-03-03 Tokyo Electron Limited Method for preferential oxidation of silicon in substrates containing silicon and germanium
KR102614533B1 (ko) * 2016-08-23 2023-12-15 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN109192737B (zh) * 2018-09-10 2021-11-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
US10662522B1 (en) * 2018-11-08 2020-05-26 Sandisk Technologies Llc Thermal metal chemical vapor deposition process
CN110911496B (zh) * 2019-11-11 2023-01-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及显示面板
CN113078257B (zh) * 2020-01-03 2023-09-12 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
CN114944827B (zh) * 2022-06-09 2023-05-26 中国电子科技集团公司第二十九研究所 一种折叠线圈及分布式放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521510B1 (en) * 2001-03-23 2003-02-18 Advanced Micro Devices, Inc. Method for shallow trench isolation with removal of strained island edges
CN1507057A (zh) * 2002-12-06 2004-06-23 ̨������·����ɷ����޹�˾ 多重栅极结构及其制造方法
CN1855396A (zh) * 2005-04-28 2006-11-01 株式会社半导体能源研究所 薄膜晶体管、显示装置以及电子装置的制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322567A (ja) 1989-06-20 1991-01-30 Nippon Soken Inc 半導体装置およびその製造方法
JPH04301623A (ja) 1991-03-29 1992-10-26 Sharp Corp 薄膜トランジスタの製造方法
JP3078720B2 (ja) 1994-11-02 2000-08-21 三菱電機株式会社 半導体装置およびその製造方法
JP3504025B2 (ja) 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09252114A (ja) * 1996-03-15 1997-09-22 Toshiba Corp 半導体装置の製造方法
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
US6417109B1 (en) * 2000-07-26 2002-07-09 Aiwa Co., Ltd. Chemical-mechanical etch (CME) method for patterned etching of a substrate surface
JP3595786B2 (ja) * 2001-08-27 2004-12-02 松下電器産業株式会社 半導体装置の製造方法
JP3532188B1 (ja) 2002-10-21 2004-05-31 沖電気工業株式会社 半導体装置及びその製造方法
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
KR100646160B1 (ko) * 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
JP2004273922A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、並びに電子機器
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP5011727B2 (ja) * 2004-01-30 2012-08-29 日本電気株式会社 電界効果型トランジスタおよびその製造方法
JP2005236202A (ja) 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置およびその製造方法
JP2005303052A (ja) 2004-04-13 2005-10-27 Seiko Epson Corp 半導体装置の製造方法
WO2006106666A1 (ja) * 2005-03-31 2006-10-12 Tokyo Electron Limited シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US7364954B2 (en) 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP4993938B2 (ja) * 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4626410B2 (ja) 2005-06-06 2011-02-09 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7838347B2 (en) 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP2007142287A (ja) * 2005-11-21 2007-06-07 Sharp Corp 回路素子、半導体装置、表示装置及び回路素子の製造方法
TWI429028B (zh) 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
US8895388B2 (en) 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521510B1 (en) * 2001-03-23 2003-02-18 Advanced Micro Devices, Inc. Method for shallow trench isolation with removal of strained island edges
CN1507057A (zh) * 2002-12-06 2004-06-23 ̨������·����ɷ����޹�˾ 多重栅极结构及其制造方法
CN1855396A (zh) * 2005-04-28 2006-11-01 株式会社半导体能源研究所 薄膜晶体管、显示装置以及电子装置的制造方法

Also Published As

Publication number Publication date
US20130214393A1 (en) 2013-08-22
US8921902B2 (en) 2014-12-30
JP5393057B2 (ja) 2014-01-22
JP2014042051A (ja) 2014-03-06
US20080308911A1 (en) 2008-12-18
CN101325162A (zh) 2008-12-17
US8420456B2 (en) 2013-04-16
JP2009021565A (ja) 2009-01-29
JP5703358B2 (ja) 2015-04-15

Similar Documents

Publication Publication Date Title
CN101325162B (zh) 半导体装置及半导体装置的制造方法
CN101232047B (zh) 发光器件及其制造方法
CN101197394B (zh) 半导体装置以及其制造方法
JP5973597B2 (ja) 半導体装置の作製方法
CN100565836C (zh) 半导体器件的制造方法
US7482248B2 (en) Manufacturing method of semiconductor device
CN101064348B (zh) 半导体器件及半导体器件的制造方法
US7767516B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
CN100592499C (zh) 半导体器件的制造方法以及半导体器件和电子装置
KR101416876B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
CN100576480C (zh) 半导体器件的制造方法
CN1959962B (zh) 半导体器件的制造方法
CN1892983B (zh) 半导体装置的制造方法
KR20080024164A (ko) 반도체 디바이스
JP5337347B2 (ja) 半導体装置、半導体装置の作製方法
JP5352045B2 (ja) 集積回路装置の作製方法
CN101064346B (zh) 半导体装置以及半导体装置的制造方法
JP2006186347A (ja) 半導体装置の作製方法
JP5337346B2 (ja) 半導体装置の作製方法
JP2008227320A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130508