CN1855396A - 薄膜晶体管、显示装置以及电子装置的制造方法 - Google Patents

薄膜晶体管、显示装置以及电子装置的制造方法 Download PDF

Info

Publication number
CN1855396A
CN1855396A CNA2006100772229A CN200610077222A CN1855396A CN 1855396 A CN1855396 A CN 1855396A CN A2006100772229 A CNA2006100772229 A CN A2006100772229A CN 200610077222 A CN200610077222 A CN 200610077222A CN 1855396 A CN1855396 A CN 1855396A
Authority
CN
China
Prior art keywords
film transistor
film
equal
thin
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100772229A
Other languages
English (en)
Inventor
荒井康行
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1855396A publication Critical patent/CN1855396A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在形成薄膜晶体管过程中，形成在质量上优于常规CVD方法形成的薄膜，并在不影响衬底的温度下使形成的薄膜在质量上等于或优于通过热氧化方法形成的薄膜。在玻璃衬底设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，至少对玻璃衬底、以预定图案形成的包含非晶硅的半导体薄膜、栅电极和从该栅电极引出的引线、将作为栅绝缘薄膜的绝缘薄膜以及保护薄膜其中之一执行低电子温度和高电子密度的等离子体氧化或等离子体氮化。

Description

薄膜晶体管、显示装置以及电子装置的制造方法
技术领域
本说明书中公开的发明涉及具有例如形成薄膜晶体管的栅绝缘薄膜或栅电极保护薄膜的薄膜晶体管的半导体装置。
背景技术
已知在有源矩阵显示装置中广泛地使用薄膜晶体管作为开关元件。在薄膜晶体管的制造工艺中，一般而言，通常采用CVD方法或热氧化方法来形成绝缘薄膜。
然而，这存在问题：通过CVD方法形成的氧化硅薄膜在薄膜质量方面劣于由热氧化方法获得的氧化硅薄膜，所以通过CVD方法形成的氧化硅薄膜在密度上不足，包含很多诸如碳之类的杂质，并遭受等离子体引起的损伤(等离子体损伤)。
与此对照，为了通过热氧化方法有效地形成高质量的具有预定厚度的氧化硅薄膜，需要在氧气氛围中、在大于或等于800摄氏度的温度下氧化硅。这样，在采用热氧化方法形成薄膜晶体管的栅绝缘薄膜的情况下，不能使用以非碱性玻璃为代表的玻璃衬底，必须使用比玻璃衬底更昂贵的石英衬底。
此外，当对具有拐角部分的硅执行热氧化时，某些情况中，与在硅的顶面大概平整的部分上形成的氧化硅薄膜的厚度相比，硅的拐角部分上形成的氧化硅薄膜的厚度变薄。这是因为由于拐角部分的形状导致的应力，氧化被抑制。
将来，与薄膜晶体管的更加微型化相一致，需要制备比以往更薄的栅绝缘薄膜。例如，尽管通常形成的栅绝缘薄膜的厚度大于或等于100nm，但需要形成厚度为几十nm的薄膜。然而，在使用上述常规方法形成的氧化硅薄膜作为栅绝缘薄膜时，其厚度越薄，在包括沟道形成区域的半导体薄膜和栅电极之间经过薄的氧化硅薄膜流动的泄漏电流的数量越大。而且，当用作栅绝缘薄膜的氧化硅薄膜不具有均匀厚度而是局部具有薄的部分时，存在通过该薄部分产生泄漏电流的可能性。
作为形成栅绝缘薄膜的材料，有时使用氧氮化硅(表示为SiOxNy，注意x＞y)代替氧化硅。然而，需要超过玻璃衬底应变点的高温热处理，以通过诸如N2O(能够执行氮化)这样的氛围中的热处理形成该氧氮化硅薄膜。
最近，注意力集中在采用等离子体处理设备形成用于LSI的场效应晶体管的栅绝缘薄膜的方法，其中该等离子体处理设备能够执行等离子体氧化和等离子体氮化。例如，参考文件1中公开了通过使被等离子体激发的氮与半导体层上的硅直接反应而在该半导体层上形成将要用作栅绝缘薄膜的氮化硅薄膜(参考文件1：日本专利公开号No.2004-319952)。然而，根据参考文件1，所公开的仅是使用SOI(绝缘体上硅)衬底的实例和半导体层可能是体半导体衬底这一点，并没有公开使用能够执行等离子体氧化和等离子体氮化的设备形成薄膜晶体管的栅绝缘薄膜的方法。
发明内容
本说明书中公开的发明的一个目的是，在薄膜晶体管的制造过程中获得一种绝缘薄膜，其在质量上优于通过常规CVD方法的薄膜形成方法形成的绝缘薄膜。本发明的另一个目的是获得一种绝缘薄膜，和使用热氧化方法在高温热处理形成的绝缘薄膜相比，它在不影响玻璃衬底的温度下形成，具有相等或更高的质量。本发明的另一个目的是通过与上述绝缘薄膜情况类似的方法在薄膜晶体管的栅电极之上形成保护薄膜(钝化薄膜)。该保护薄膜(钝化薄膜)也称为阻挡薄膜。上述绝缘薄膜必须具有足够的质量用作薄膜晶体管的栅绝缘薄膜，且上述保护薄膜必须具有足够的质量作为与薄膜晶体管的栅电极接触的保护薄膜。
在形成薄膜晶体管的栅绝缘薄膜或形成薄膜晶体管的栅电极的保护薄膜中，使用能够执行等离子体氧化和等离子体氮化的设备。该设备中，使用微波激励腔中的等离子体，可以同时获得小于或等于1.5eV(优选地小于或等于1.0eV)的电子温度和大于或等于1×1011cm-3的电子密度，而在诸如半导体薄膜、绝缘薄膜或栅电极之类的处理对象上没有磁场。本说明书中，该设备此后称为高密度等离子体处理设备。相应地，因为它能在低电子温度产生高密度的等离子体，可以抑制对将形成的栅绝缘薄膜和保护薄膜的等离子体损伤。
等离子体是电离气体，其中存在大约相等数量的带负电的电子和带正电的离子，总体上是电中性的。注意等离子体的每单位区域中包含的电子的数量或离子的数量称为等离子体密度，在说明书中公开的本发明中等离子体密度表示电子密度。此外，在等离子体中产生电中性的自由基，该自由基对经历等离子体处理的处理对象有影响。这样，某些情况下，本说明书中此后描述的等离子体氧化和等离子体氮化分别称为自由基氧化和自由基氮化。
说明书中公开的本发明的一个特征是一种薄膜晶体管的制造方法，包括以下步骤：在玻璃衬底上形成基绝缘薄膜；在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的预定图案；在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对具有图案的包含非晶硅的该半导体薄膜执行等离子体氧化或等离子体氮化而形成绝缘薄膜(栅绝缘薄膜)；以及在该绝缘薄膜之上形成栅电极和从该栅电极引出的引线。上述等离子体氧化和等离子体氮化在玻璃衬底之上执行，该玻璃衬底在设备中远离等离子体产生区域，该设备包括等离子体处理腔，其中可以在没有磁场的情况下同时获得大于或等于0.5eV且小于或等于1.5eV的电子温度，以及大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度。在执行等离子体氧化之后，还可以执行等离子体氮化，或在执行等离子体氮化之后，还可以执行等离子体氧化。此外，可以对玻璃衬底执行等离子体氮化。
说明书中公开的本发明的一个特征是一种薄膜晶体管的制造方法，包括以下步骤：在玻璃衬底上形成基绝缘薄膜；在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的预定图案；在该具有预定图案的包含非晶硅的半导体薄膜上形成绝缘薄膜；在该绝缘薄膜之上形成栅电极和从该栅电极引出的引线以及在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对栅电极和引线执行等离子体氧化或等离子体氮化而形成保护薄膜。上述等离子体氮化在玻璃衬底之上执行，该玻璃衬底在设备中远离等离子体产生区域，该设备包括等离子体处理腔，其中可以在没有磁场的情况下同时获得大于或等于0.5eV且小于或等于1.5eV的电子温度，以及大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度。可以对玻璃衬底执行等离子体氮化。
说明书中公开的本发明的一个特征是一种薄膜晶体管的制造方法，包括以下步骤：在玻璃衬底上形成基绝缘薄膜；在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的预定图案；在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对具有预定图案的包含非晶硅的半导体薄膜执行等离子体氧化或等离子体氮化形成栅绝缘薄膜；在该栅绝缘薄膜之上形成栅电极和从该栅电极引出的引线；以及在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该栅电极和引线执行等离子体氧化或等离子体氮化形成保护薄膜。上述等离子体氧化和等离子体氮化在玻璃衬底之上执行，该玻璃衬底在设备中远离等离子体产生区域，该设备包括等离子体处理腔，其中可以在没有磁场的情况下同时获得大于或等于0.5eV且小于或等于1.5eV的电子温度，以及大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度。在执行等离子体氧化之后，还可以执行等离子体氮化，或在执行等离子体氮化之后，还可以执行等离子体氧化以形成栅绝缘薄膜。可以对玻璃衬底执行等离子体氮化。
说明书中公开的本发明的一个特征是一种薄膜晶体管的制造方法，包括以下步骤：在玻璃衬底上形成基绝缘薄膜；在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的预定图案；在该具有预定图案的包含非晶硅的半导体薄膜上形成绝缘薄膜；在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该绝缘薄膜执行等离子体氧化或等离子体氮化以形成栅绝缘薄膜；以及在该栅绝缘薄膜之上形成栅电极和从该栅电极引出的引线。上述等离子体氧化和等离子体氮化在玻璃衬底之上执行，该玻璃衬底在设备中远离等离子体产生区域，该设备包括等离子体处理腔，其中可以在没有磁场的情况下同时获得大于或等于0.5eV且小于或等于1.5eV的电子温度，以及大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度。可以给出通过CVD方法等形成的包含氮的氧化硅薄膜、氧化硅薄膜、氮化硅薄膜或包含氧的氮化硅薄膜作为该绝缘薄膜的实例。可以对玻璃衬底执行等离子体氮化。
说明书中公开的本发明的一个特征是一种薄膜晶体管的制造方法，包括以下步骤：在玻璃衬底上形成基绝缘薄膜；在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的预定图案；在该具有预定图案的包含非晶硅的半导体薄膜上形成绝缘薄膜；在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，对该绝缘薄膜执行等离子体氧化或等离子体氮化以形成栅绝缘薄膜；在该栅绝缘薄膜之上形成栅电极和从该栅电极引出的引线；以及在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该电极和引线执行等离子体氧化或等离子体氮化形成保护薄膜。上述等离子体氧化或等离子体氮化在玻璃衬底之上执行，该玻璃衬底在设备中远离等离子体产生区域，该设备包括等离子体处理腔，其中可以在没有磁场的情况下同时获得大于或等于0.5eV且小于或等于1.5eV的电子温度，以及大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度。可以给出通过CVD方法等形成的包含氮的氧化硅薄膜、氧化硅薄膜、氮化硅薄膜或包含氧的氮化硅薄膜作为该绝缘薄膜的实例。可以对玻璃衬底执行等离子体氮化。
本说明书中公开的发明不限于顶-栅(平面)薄膜晶体管，也可以应用到底-栅薄膜晶体管的制造工艺。
在制造底-栅薄膜晶体管的情况下，可以形成栅电极和从该栅电极引出的引线而不在玻璃衬底上形成基绝缘薄膜。然后，在该栅电极上形成绝缘薄膜，并在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下对该绝缘薄膜执行等离子体氧化或等离子体氮化而形成栅绝缘薄膜。在该栅绝缘薄膜之上，形成包含非晶硅的半导体薄膜，此后由已知方法完成底-栅薄膜晶体管。上述等离子体氧化或等离子体氮化在玻璃衬底之上执行，该玻璃衬底在设备中远离等离子体产生区域，该设备包括等离子体处理腔，其中可以在没有磁场的情况下同时获得大于或等于0.5eV且小于或等于1.5eV的电子温度，以及大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度。可以给出通过CVD方法等形成的包含氮的氧化硅薄膜、氧化硅薄膜、氮化硅薄膜或包含氧的氮化硅薄膜作为该绝缘薄膜的实例。可以对栅电极和从该栅电极引出的引线执行等离子体氧化或等离子体氮化。
上述每个方法中设置的大于或等于0.5eV且小于或等于1.5eV的电子温度，以及大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度是用于减小等离子体损伤并充分执行等离子体氧化或等离子体氮化的条件。此外，设置玻璃衬底的温度大于或等于100摄氏度且比玻璃衬底的应变点低是因为考虑了玻璃衬底的耐热性。在使用具有高于650摄氏度应变点的玻璃衬底的情况下，大于或等于100摄氏度且比应变点低的温度优选地为550摄氏度或更低。因为使用碱性玻璃或非碱性玻璃的玻璃衬底具有超过500摄氏度的应变点，可以在小于或等于400摄氏度(为大于或等于100摄氏度且低于玻璃衬底的应变点的温度)的温度下执行等离子体氧化或等离子体氮化。此外，玻璃衬底的温度必须大于或等于200摄氏度、优选地大于或等于250摄氏度，以使用上述高密度等离子体处理设备执行等离子体氧化或等离子体氮化。
除了玻璃衬底，还可以使用耐热塑料衬底。热塑性聚酰亚胺(TPI)是一种耐热塑料。在执行等离子体氧化或等离子体氮化中，耐热塑料衬底的温度必须设置为小于或等于使用的耐热塑料衬底的玻璃转变点的温度且大于或等于200摄氏度。说明书中公开的本发明的情况中，优选地使用具有大于或等于200摄氏度、或优选地大于或等于250摄氏度的玻璃转换点的耐热塑料。此外，可以使用比玻璃衬底的耐热性高的石英衬底。
通过等离子体氧化或等离子体氮化，在包含非晶硅的半导体薄膜、绝缘薄膜、保护薄膜或玻璃衬底的表面上形成氧化物(氧化物薄膜)或氮化物(氮化物薄膜)。使用包括这种氧化物(氧化物薄膜)或氮化物(氮化物薄膜)的薄膜晶体管制造有源矩阵显示装置。此外，使用薄膜晶体管制造有源矩阵显示装置，该薄膜晶体管包括包含非晶硅的半导体薄膜、绝缘薄膜或经历等离子体氧化或等离子体氮化的保护薄膜。
根据说明书公开的本发明，可以在不影响玻璃衬底或耐热塑料衬底的温度下形成具有均匀厚度的致密且薄的栅绝缘薄膜，其中等离子体损伤和裂缝的产生受到抑制。使用这种栅绝缘薄膜形成的薄膜晶体管比以往晶体管产生较少的经过该栅绝缘薄膜的泄漏电流。此外，可以省略通过诸如CVD方法的薄膜形成方法形成栅绝缘薄膜的步骤。
根据说明书公开的本发明，通过对由诸如CVD方法这样已知的薄膜形成方法形成的绝缘薄膜(例如包含氮的氧化硅薄膜或氮化硅薄膜)执行等离子体氧化或等离子体氮化，可以在不影响玻璃衬底或耐热塑料衬底的温度下形成致密的栅绝缘薄膜。使用这种栅绝缘薄膜形成的薄膜晶体管比以往的晶体管产生较少的经过栅绝缘薄膜的泄漏电流。而且，很容易去除由诸如CVD方法或溅射方法这样的薄膜形成方法形成的薄膜(不限于绝缘薄膜)表面上的颗粒(灰尘)，可以通过等离子体氧化去除薄膜中诸如碳这样的杂质。
此外，根据说明书公开的本发明，因为可以形成其中等离子体损伤得到抑制的均匀厚度的致密保护薄膜，可以改善栅电极和从该栅电极引出的引线的抗热性、抗蚀性和抗氧化性。此外，可以省略通过诸如CVD方法之类的薄膜形成方法形成保护薄膜的步骤。
附图说明
附图中：
图1A到1D的剖面图示出了对应于实施例模式1的薄膜晶体管的制造工艺；
图2A和2B示出了能够执行等离子体氧化和等离子体氮化的设备；
图3A到3D的剖面图示出了对应于实施例模式2的薄膜晶体管的制造工艺；
图4A到4D的剖面图示出了对应于实施例模式3的薄膜晶体管的制造工艺；
图5A和5B的剖面图示出了对有灰尘附着的绝缘薄膜执行的等离子体处理；
图6A到6D的剖面图示出了对应于实施例模式4的薄膜晶体管的制造工艺；
图7A到7C的剖面图示出了对应于实施例模式5的薄膜晶体管的制造工艺；
图8A和8B示出了对应于实施例1的EL显示装置；
图9示出了对应于实施例2的液晶显示装置；
图10A到10C示出了对应于实施例3的电子装置；以及
图11示出了对应于实施例模式8的根据等离子体氧化时间形成氧化物薄膜的平均薄膜厚度的变化。
具体实施方式
下述实施例模式中，将描述在形成薄膜晶体管过程中执行等离子体氧化或等离子体氮化的实例。每个实施例模式将彼此结合适当执行。
(实施例模式1)
如图1A所示，在玻璃衬底101上形成基绝缘薄膜102。除了使用玻璃衬底，可以使用耐热塑料衬底。该基绝缘薄膜102可以采用由一层或多层形成的结构，且在实施例模式1中，通过CVD方法等在其上连续形成包含氧的氮化硅薄膜和包含氮的氧化硅薄膜(氧氮化硅薄膜)。形成基绝缘薄膜102的目的是防止杂质从玻璃衬底101扩散到后来形成的半导体薄膜。因此，因为氧化硅薄膜不足以获得该目的，需要形成比氧化硅薄膜更有效防止杂质扩散的氮化硅薄膜或包含氧的氮化硅薄膜。此外，在与硅的接触方面，氧化硅薄膜优于氮化硅薄膜。
在基绝缘薄膜102之上，形成具有预定图案的包含非晶硅的半导体薄膜103。该实施例模式中，通过CVD方法等在基绝缘薄膜102的整个表面上形成包含非晶硅的半导体薄膜，该半导体薄膜然后在光刻步骤中形成预定图案。在通过CVD方法等形成包含非晶硅的半导体薄膜的情况下，该半导体薄膜可以包含锗。此外，包含非晶硅的半导体薄膜在形成预定图案之前可以掺杂以赋予p型电导性的杂质或赋予n型电导性的杂质。必须考虑以后执行等离子体氧化或等离子体氮化过程中包含非晶硅的半导体薄膜103厚度的减小而确定该薄膜的厚度。
半导体薄膜103的侧面相对于玻璃衬底101或基绝缘薄膜102的表面的角度θ为85°到100°。注意在将该半导体薄膜形成预定图案过程中，该半导体薄膜可以形成锥形形状，从而角度θ为30°到60°。
使用图2A和2B所示的高密度等离子体处理设备对半导体薄膜103执行等离子体处理。图2A和2B示出了高密度等离子体设备的实例，然而本发明不限于这些图示中示出的结构。
如图2A所示，高密度等离子体处理设备至少包括第一等离子体处理腔201、第二等离子体处理腔202、预真空锁腔(load lock chamber)203以及公共腔204。在第一等离子体处理腔201中执行等离子体氧化，且在第二等离子体处理腔202中执行等离子体氮化。图2A中的每个腔是抽真空的，可以连续执行等离子体氧化和等离子体氮化而不暴露于空气。除了图2A中示出的腔，该高密度等离子体处理设备还可以包括用于CVD的腔、用于溅射的腔和用于热退火的腔的至少其中之一，由此能够连续执行薄膜形成和等离子体处理，或等离子体处理和热退火而不暴露于空气。
在公共腔204中提供机械手205。在预真空锁腔203中，提供存储多个处理衬底200的盒子206。盒子206中存储的一个处理衬底200可以使用机械手205通过公共腔204传递到第一等离子体处理腔201或第二等离子体处理腔202。此外，处理衬底200可以使用机械手205通过公共腔204从第一等离子体处理腔201传递到第二等离子体处理腔202，或者，也可以通过公共腔204从第二等离子体处理腔202反向传递到第一等离子体处理腔201。
图2B示出了第一等离子体处理腔201和第二等离子体处理腔202中的共同结构。能够降低压力到预定值的真空泵(未示出)与第一等离子体处理腔201和第二等离子体处理腔202相连，空气从排气口210排出。此外，在第一等离子体处理腔201和第二等离子体处理腔202中提供衬底固定器211，需要经历等离子体氧化或等离子体氮化的处理衬底200固定在衬底固定器211上。该衬底固定器211也称为台架，它配备有加热器以加热衬底200。诸如氧气、氮气、氢气、稀有气体或氨气之类的气体从气体引入孔进入到等离子体处理腔，如箭头212所示。用于激励等离子体的微波213通过在天线214上提供的波导215引入。在引入大于或等于5Pa且小于或等于500Pa的上述气体之后，等离子体在等离子体处理腔中以一定压力在介质板216下面的阴影区域217中产生，并供给到远离该区域217提供的处理衬底200上。如图2B所示可以提供具有多个孔的喷射板218。该等离子体处理腔中获得的等离子体具有小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度，换句话说，获得了低电子温度和高电子密度，且具有大于或等于0V和小于或等于5V的等离子体电势。关于电子温度、电子密度和等离子体电势的等离子体参数可以通过已知方法测量，例如，诸如双探针方法之类的探针测量方法。
该实施例模式中，氧气、氢气和氩气以流量比O2∶H2∶Ar＝1∶1∶100引入到第一等离子体处理腔201，使用频率为2.45GHz的微波产生等离子体。可以在不引入氢气的条件下执行等离子体氧化；然而，氢气和氧气的流量比(H2/O2)优选地设置在0到1.5。例如，氧气流量设置在0.1sccm到100sccm，氩气流量设置在100sccm到5000sccm以及在引入氢气的情况下，氢气流量设置在0.1到100sccm。除了氩气之外可以引入其它稀有气体。第一等离子体处理腔201中的压力设置在5Pa到500Pa范围内的合适的值。在第一等离子体处理腔201的衬底固定器211上提供玻璃衬底101，在衬底固定器211下提供的加热器的温度保持在400摄氏度。然后，对玻璃衬底101上的半导体薄膜103上执行等离子体氧化。该实施例模式中，从图1B中明显看出，基绝缘薄膜102没有被半导体薄膜103覆盖的一部分也被等离子体氧化。注意在基绝缘薄膜102由氧化物制成的情况下，既便在执行等离子体氧化时，在基绝缘薄膜102的表面上也不形成氧化物薄膜。
通过上述等离子体氧化，如图1B所示的将要成为栅绝缘薄膜的氧化物薄膜104的厚度小于或等于20nm。氧化物薄膜104中，包含预定浓度的被引入到第一等离子体处理腔201中的氩气，例如大于或等于1×1015原子/cm-3且小于或等于1×1016原子/cm-3。当氧化物薄膜104太薄时，可能产生隧道电流(泄漏电流)。因此，例如厚度设置在10nm。因为半导体薄膜103的拐角部分在形成氧化物薄膜104时变圆，拐角部分上形成的氧化物薄膜104的厚度不比其它部分的薄膜厚度薄。此外，不存在拐角部分上氧化物薄膜104中导致裂缝的可能性。在使用耐热塑料衬底而不是使用玻璃衬底101的情况中，例如，在衬底固定器211下提供的加热器的温度保持在250摄氏度。
因为半导体薄膜103上的等离子体具有小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度，等离子体氧化导致的对氧化物薄膜104的等离子体损伤被抑制。通过使用2.45GHz的微波产生等离子体，可以比使用13.56MHz的情况更容易获得低电子温度和高电子密度。此外，只要能够获得低电子温度和高电子密度，可以采用与使用2.45GHz微波方法不同的方法。
氧化物薄膜104可以用作栅绝缘薄膜；然而，如果在第二等离子体处理腔202中进一步对氧化物薄膜104执行等离子体氮化以形成氧氮化硅薄膜，则该氧氮化硅薄膜可以用作栅绝缘薄膜。可以使用氮气和氩气作为在等离子体氮化中引入到第二等离子体处理腔202中的气体，玻璃衬底的温度可以设置成与上述等离子体氧化情况下相同的温度。还可以添加氢气到氮气和氩气中，可以使用其它稀有气体代替氩气。除了氮气，可以使用诸如氨气或N2O这样的气体，它们在通过高温热处理执行氮化的过程中使用。氧化物薄膜104包含预定浓度的稀有气体，该稀有气体已经被引入到第二等离子体处理腔202。
可以首先在第二等离子体处理腔202中对半导体薄膜103执行等离子体氮化以形成氮化物薄膜。而且，可以在第一等离子体处理腔201中执行对该氮化物薄膜的等离子体氧化。
在氧气氛围中对半导体薄膜103执行热氧化的情况中，半导体薄膜103与基绝缘薄膜102接触的边缘部分被无意识地氧化。因此，发生这种问题，即半导体薄膜103的边缘部分的厚度比其它部分的厚度薄。尤其当半导体薄膜103具有锥形形状时，薄膜变薄的问题导致麻烦。然而，当执行等离子体氧化时，上述无意识部分的氧化被抑制。对于等离子体氮化，情况相同。
在形成氧化物薄膜104之后，可以通过CVD方法等形成氮化硅薄膜或包含氧的氮化硅薄膜以形成栅绝缘薄膜以及氧化物薄膜104。这样，后来将要形成的栅电极105和从栅电极105引出的引线的氧化由于具有与氧化物薄膜104的接触而被抑制。而且，为致密化目的，可以对氮化硅薄膜或包含氧的氮化硅薄膜执行低电子温度和高电子密度的等离子体氮化。
然后，如图1C所示形成栅电极105和从栅电极105引出的引线。栅电极105和从栅电极105引出的引线可以形成锥形形状，并可以采用包括两层或更多层的叠层结构。然后，半导体薄膜103掺杂以赋予p型电导性的杂质或赋予n型电导性的杂质，且杂质被激活以形成包括源极区域和漏极区域的杂质区域106。杂质区域106可以包括LDD区域以及源极区域和漏极区域。此外，可以形成与栅电极105交叠的LDD区域。
形成保护薄膜107和层间绝缘薄膜108以覆盖栅电极105和从栅电极105引出的引线，在栅绝缘薄膜、保护薄膜107以及层间绝缘薄膜108中形成暴露源极区域和漏极区域的接触孔。然后，在层间绝缘薄膜108之上形成引线109以填充这些接触孔(见图1D)。在形成保护薄膜107中，通过等离子体CVD方法等形成氮化硅薄膜或包含氧的氮化硅薄膜。可以对形成的保护薄膜107执行低电子温度和高电子密度的等离子体处理。除了CVD方法，可以执行低电子温度和高电子密度的等离子体氮化以形成保护薄膜107。
如上所述该实施例模式的一个特点中，对包含非晶硅的半导体薄膜103执行低电子温度和高电子密度的等离子体处理以形成薄膜晶体管的栅绝缘薄膜。在该实施例模式的情况中，需要注意在执行等离子体处理之后半导体薄膜103变薄。该实施例模式的栅绝缘薄膜中，抑制了等离子体损伤和裂缝的产生，不需要象热氧化方法中的高温热处理。因此，可以在不影响玻璃衬底的温度下形成栅绝缘薄膜。
(实施例模式2)
实施例模式2中，使用图2A和2B中示出的高密度等离子体处理设备，对薄膜晶体管的栅电极执行等离子体处理以形成保护薄膜。
类似于实施例模式1，在玻璃衬底301上形成基绝缘薄膜302，其上形成具有预定图案的包含非晶硅的半导体薄膜303(见图3A)。注意该实施例模式中，当形成预定图案时，形成具有30°到60°角度θ的锥形形状。然后，在后来通过CVD方法等形成栅绝缘薄膜中，和角度θ在85°到100°的情况相比较，可以获得优越的台阶覆盖。此外，该实施例模式还可以使用耐热塑料衬底而不是使用玻璃衬底。
在半导体薄膜303之上形成栅绝缘薄膜304(见图3B)。栅绝缘薄膜304由通过等离子体CVD方法等形成的包含氮的氧化硅薄膜(氧氮化硅薄膜)、包含氧的氮化硅薄膜、氮化硅薄膜或氧化硅薄膜形成。而且，通过执行等离子体氧化或等离子体氮化，可以在已经由等离子体CVD方法等形成的薄膜的表面上形成氮化物层或氧化物层。备选地，栅绝缘薄膜304可以由实施例模式1中描述的方法通过等离子体处理形成，而不是使用CVD方法形成。
在栅绝缘薄膜304之上形成图3B中示出的栅电极305和从该栅电极305引出的引线。通过溅射方法形成高熔点的金属薄膜，例如熔点大于或等于2000摄氏度的钼、钨、或钽，且在光刻步骤中形成引线形状；因此，形成了栅电极305以及从该栅电极305引出的引线。除了溅射方法，可以使用不需要光刻步骤的方法，例如飞沫放电(喷墨)方法。栅电极305和从该栅电极305引出的引线可以形成锥形形状，可以采用包括两层或更多层的叠层结构。
在图2A所示的高密度等离子体处理设备的第二等离子体处理腔202中对栅电极305和从该栅电极305引出的引线执行等离子体氮化，以在栅电极305和从该栅电极305引出的引线的表面之上形成金属氮化物(氮化钼、氮化钨、氮化钽等)。该金属氮化物是保护薄膜306(见图3C)。在保护薄膜306没有绝缘属性而具有导电属性的情况下，保护薄膜306可以看成栅电极305的一部分。此时，从图3C明显看出，栅绝缘薄膜304没有被栅电极305覆盖的一部分也经历等离子体处理。保护薄膜306包含预定浓度的被引入到第二等离子体处理腔202的稀有气体。栅绝缘薄膜304的没有被栅电极305覆盖的一部分也包含该稀有气体。除了上述等离子体氮化，也可以执行实施例模式1中描述的等离子体氧化以形成保护薄膜306。
在该实施例模式中，在等离子体氮化中使用频率为2.45GHz的微波，氮气和氩气用作引入第二等离子体处理腔202的气体。衬底固定器211下提供的加热器的温度保持在400摄氏度。例如，氮气流量设置在20sccm到2000sccm，氩气流量设置在100sccm到10000sccm。第二等离子体处理腔202中的压力设置在5Pa到500Pa范围内的合适值。还可以添加氢气到氮气和氩气中，诸如氨气之类的由氮化合物组成的气体可以代替氮气，其它稀有气体可以代替氩气。当使用耐热塑料衬底而不是玻璃衬底301的情况下，衬底固定器211下提供的加热器的温度保持在250摄氏度。
因为栅电极305和从该栅电极305引出的导线之上的等离子体具有小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度，抑制了对通过等离子体氮化获得的保护薄膜306的等离子体损伤。
形成该实施例模式的保护薄膜306以覆盖栅电极305和从该栅电极305引出的引线的全部顶面和侧面。作为在栅电极的整个顶面和侧面之上形成保护薄膜的方法，可以给出使用阳极氧化的方法作为实例。然而，既然不是形成单个薄膜晶体管而是形成多个薄膜晶体管，因此有必要使所有栅电极相连接，从而每个栅电极在阳极氧化中都具有相同的电势，在阳极氧化之后需要一个分割薄膜晶体管的每个栅电极的步骤。另一方面，在通过等离子体处理形成保护薄膜的情况下，不需要这样的分割步骤。此外，能够承受阳极氧化的材料限于铝、钽等。
接着，半导体薄膜303被掺杂以赋予p型电导性的杂质或赋予n型电导性的杂质，且杂质被激活以形成包括源极区域和漏极区域的杂质区域307。可以在形成保护薄膜306之前且在形成栅电极305和从该栅电极305引出的引线之后执行该掺杂步骤。而且，在形成保护薄膜306之后可以执行第二掺杂。除了包括源极区域和漏极区域，杂质区域307还可以包括LDD区域。此外，可以形成与栅电极305交叠的LDD区域。
该实施例模式中，因为通过等离子体处理形成保护薄膜306，因此不需要通过等离子体CVD方法等形成例如氮化硅或包含氧的氮化硅的薄膜以形成保护薄膜306。因此，在形成保护薄膜306之后，如图3D所示，形成层间绝缘薄膜308以覆盖栅电极305和从该栅电极305引出的引线，在栅绝缘薄膜304和层间绝缘薄膜308中形成暴露源极区域和漏极区域的接触孔，在层间绝缘薄膜308之上形成引线309以填充这些接触孔。
引线309可以具有包括两层和更多层的叠层结构。例如，三层第一钛薄膜、铝薄膜和第二钛薄膜相继通过溅射方法等形成。而且，该实施例模式中可以对第一钛薄膜执行低电子温度和高电子密度的等离子体氮化以在第一钛薄膜的表面上形成氮化钛层。优选地连续形成第一钛薄膜、等离子体氮化、并形成铝薄膜和第二钛薄膜而不暴露于空气。通过形成包含诸如铬、钼和钨这样熔点比铝高的金属作为其主要成分的薄膜，而不是形成第一和第二钛薄膜以在其间插入铝薄膜，可以解决在使用第一和第二钛薄膜的情况下由铝的低耐热性导致的问题。
该实施例模式中，在形成栅绝缘薄膜304之前，可以使用如图2A和2B中所示的高密度等离子体处理设备对半导体薄膜303的边缘部分执行等离子体氧化或等离子体氮化。在如该实施例模式的半导体薄膜303具有锥形形状的情况下，尽管在图3C和3D中没有示出，不仅杂质区域307，而且与栅电极305重叠的半导体薄膜303的沟道形成区域的边缘部分实际上是锥形形状。因此，由于这个原因，使用半导体薄膜303的薄膜晶体管有时与半导体薄膜不具有锥形形状的情况呈现不同的特性。这样的薄膜晶体管称为寄生晶体管，通过对半导体薄膜303的边缘部分(锥形部分)执行等离子体氧化或等离子体氮化并在其上形成氧化硅或氮化硅，可以防止形成寄生晶体管。
该实施例模式可以与实施例模式1相结合实施。
(实施例模式3)
实施例模式3中，采用图2A和2B中所示的高密度等离子体处理设备对由等离子体CVD等方法形成的绝缘薄膜(栅绝缘薄膜)执行等离子体处理。这样，由等离子体CVD等方法形成的该绝缘薄膜的表面被调整以提高栅绝缘薄膜的质量。
类似于实施例模式2，在玻璃衬底401上形成基绝缘薄膜402，其上形成具有预定图案的包含非晶硅的半导体薄膜403(见图4A)。该实施例模式中，还可以使用耐热塑料衬底而不是使用玻璃衬底。
通过等离子体CVD方法等在半导体薄膜403之上形成绝缘薄膜404。该实施例模式中，形成包含氮的氧化硅薄膜(氧氮化硅薄膜)作为该绝缘薄膜404。除了包含氮的氧化硅薄膜，可以通过CVD方法等形成包含氧的氮化硅薄膜、氧化硅薄膜和氮化硅薄膜。
在图2A所示的高密度等离子体处理设备的第二等离子体处理腔202中对形成的绝缘薄膜404执行等离子体氮化。该绝缘薄膜404包含预定浓度的已经被引入到第二等离子体处理腔202中的稀有气体。经历等离子体氮化的绝缘薄膜404被用作栅绝缘薄膜(见图4B)。
该实施例模式中，在等离子体氮化中使用频率为2.45GHz的微波，氮气和氩气作为引入第二等离子体处理腔202中的气体。衬底固定器211下提供的加热器的温度保持在400摄氏度。氮气和氩气流量设置在实施例模式2所述的范围。还可以添加氢气到氮气和氩气中，诸如氨气这样的由氮化合物组成的气体可以代替氮气，其它稀有气体可以代替氩气。在使用耐热塑料衬底代替玻璃衬底401的情况下，例如，衬底固定器211下提供的加热器的温度保持在250摄氏度。绝缘薄膜404上的等离子体具有小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度。
除了等离子体氮化，可以在图2A所示的高密度等离子体处理设备的第一等离子体处理腔201中执行等离子体氧化。
存在灰尘附着在由CVD方法或溅射方法形成的薄膜上的情况。尽管可以考虑所述灰尘的各种形状，但图5A中示出了无机物质形成的粒状灰尘501附着到绝缘薄膜404的表面的状态。根据本实施例模式考虑对具有灰尘附着在其上的绝缘薄膜404执行等离子体氮化或等离子体氧化的情况。注意上述灰尘也称为颗粒，要求由CVD方法、溅射方法等形成的薄膜具有尽可能小的颗粒。
通过等离子体氧化或等离子体氮化，对灰尘501下的部分以及不存在灰尘的部分执行氧化或氮化处理(见图5B)。绝缘薄膜404的厚度通过等离子体氧化或等离子体氮化而增加，灰尘501下部分的厚度也类似地增加。此外，至少灰尘501的表面部分502被氧化或氮化。因此，灰尘501的体积增大。注意当绝缘薄膜404和灰尘501由氮化物形成时并且对其执行等离子体氮化，或者，当绝缘薄膜404和灰尘501由氧化物形成时并且对其执行等离子体氧化，灰尘501的体积不增加，绝缘薄膜404的表面不被氮化或氧化。
当绝缘薄膜404的厚度和灰尘501的体积增加时，如图5B所示，可以获得一个状态，其中，可以通过简单的清洗方法，例如冲刷或兆频超声波清洗很容易从氧化的或氮化的绝缘薄膜404的表面去除灰尘501。这样，通过等离子体氧化或等离子体氮化，甚至具有几个纳米尺寸的灰尘也很容易被去除。所述情况不仅适用于本实施例模式，同样适用于其它对附着有灰尘(颗粒)的栅电极或半导体薄膜执行等离子体处理的实施例模式。
上述解释用于灰尘(颗粒)由无机物质形成的情况；然而，在灰尘由有机物质形成的情况下，通过等离子体氧化执行灰化，并且可以在没有单独执行清洗的情况下去除灰尘。
对绝缘薄膜404执行等离子体处理之后，如图4C所示形成栅电极405和从该栅电极405引出的引线。栅电极405和从该栅电极405引出的引线可以具有锥形形状，可以采用包括两层或更多层的叠层结构。接着，半导体薄膜403被掺杂以赋予p型电导性的杂质或赋予n型电导性的杂质，且杂质被激活，以形成包括源极区域和漏极区域的杂质区域406。除了包括源极区域和漏极区域，杂质区域406还可以包括LDD区域。此外，可以形成与栅电极405交叠的LDD区域。
形成保护薄膜407和层间绝缘薄膜408以覆盖栅电极405和从该栅电极405引出的引线，在绝缘薄膜404、保护薄膜407和层间绝缘薄膜408中形成暴露源极区域和漏极区域的接触孔。然后，在层间绝缘薄膜408之上形成引线409以填充这些接触孔(见图4D)。在形成保护薄膜407中，通过等离子体CVD方法等形成氮化硅薄膜或包含氧的氮化硅薄膜。可以对形成的保护薄膜407执行低电子温度和高电子密度的等离子体处理。作为保护薄膜407，通过等离子体CVD方法等形成氧化硅薄膜，并且可以对其执行低电子温度和高电子密度的等离子体处理。保护薄膜407可以通过如实施例模式2中的低电子温度和高电子密度的等离子体氮化形成，而不是采用CVD方法形成。
该实施例模式中，当半导体薄膜403具有如图4A所示的锥形形状时，在形成栅绝缘薄膜404之前，半导体薄膜403的边缘部分(锥形部分)可以经历等离子体氧化或等离子体氮化。
该实施例模式可以与实施例模式1和实施例模式2结合实施。
(实施例模式4)
实施例模式4中，将描述在底-栅薄膜晶体管的制造工艺中使用图2A和2B中所示的高密度等离子体处理设备执行等离子体氮化或等离子体氧化的实例。
如图6A所示，在玻璃衬底601上形成栅电极602和从该栅电极602引出的引线。此外，通过溅射方法形成高熔点金属薄膜，例如熔点大于或等于2000摄氏度的钼、钨、或钽，并在光刻步骤中形成引线形状；由此，形成了栅电极602以及从该栅电极602引出的引线。除了溅射方法，可以使用不需要光刻步骤的方法，例如飞沫放电(喷墨)方法。可以使用耐热塑料衬底代替玻璃衬底。该实施例模式中，栅电极602和从该栅电极602引出的引线可以形成如图6A所示的锥形形状；然而，形成锥形形状并不是必要的。
此外，栅电极602和从该栅电极602引出的引线可以以实施例模式2中描述的方法形成，且可以采用包括两层或更多层的叠层结构。
在图2A所示的高密度等离子体处理设备的第一等离子体处理腔201中对栅电极602和从该栅电极602引出的引线执行等离子体氧化，以在栅电极602和从该栅电极602引出的引线的表面上形成金属氧化物(氧化钼、氧化钨、氧化钽等)。这些金属氧化物在图6B中以第一保护薄膜603示出。同时，从图6B可以明显看出，玻璃衬底601也经历等离子体处理。氧化物薄膜和玻璃衬底601包含预定浓度的已经被引入到第一等离子体处理腔201的稀有气体。
该实施例模式的等离子体氧化中，使用频率为2.45GHz的微波，例如，氧气、氢气和氩气以流量比O2∶H2∶Ar＝1∶1∶100引入到第一等离子体处理腔201。氧气、氢气和氩气的流量设置在实施例模式1中所述的范围。类似于实施例模式1，可以不引入氢气执行等离子体氧化。除了氩气，可以引入其它稀有气体。第一等离子体处理腔201中的压力设置在5Pa到500Pa范围内的合适值。在第一等离子体处理腔201的衬底固定器211上提供玻璃衬底601，衬底固定器211下提供的加热器的温度保持在400摄氏度。然后，对玻璃衬底601上的栅电极602和从该栅电极602引出的引线执行等离子体氧化。由此，形成如图6B所示的第一保护薄膜603。当使用耐热塑料衬底而不是玻璃衬底601的情况下，衬底固定器211下提供的加热器的温度保持在250摄氏度。
因为栅电极602和从该栅电极602引出的导线之上的等离子体具有小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度，抑制了对由等离子体氧化获得的氧化物薄膜的等离子体损伤。
形成该实施例模式的第一保护薄膜603以覆盖栅电极602和从该栅电极602引出的引线的全部顶面和侧面。作为在栅电极的整个顶面和侧面之上形成保护薄膜的方法，已知使用阳极氧化的方法。然而，既然不是形成单个薄膜晶体管而是形成多个薄膜晶体管，必须将所有栅电极相连接使得每个栅电极在阳极氧化中都具有相同的电势，在阳极氧化之后需要一个分割薄膜晶体管的每个栅电极的步骤。另一方面，在通过等离子体处理形成氧化物薄膜的情况下，不需要这样的分割步骤。
除了等离子体氧化，可以通过实施例模式2中描述的方法执行等离子体氮化以形成第一保护薄膜603。在这种情况下，形成金属氮化物(氮化钼、氮化钨、氮化钽等)。可以在等离子体氧化之后连续地执行等离子体氮化，或也可以在等离子体氮化之后连续地执行等离子体氧化。
当第一保护薄膜603是氧化钼、氧化钨、氧化钽等的绝缘薄膜时，第一保护薄膜603可以是栅绝缘薄膜的一部分。
在第一保护薄膜603和玻璃衬底601上通过等离子体CVD方法等形成绝缘薄膜604(见图6C)。该实施例模式中，形成包含氮的氧化硅薄膜(氧氮化硅薄膜)作为绝缘薄膜604。除了包含氮的氧化硅薄膜，可以通过CVD方法等形成氮化硅薄膜、包含氧的氮化硅薄膜或氧化硅薄膜。
在图2A所示的高密度等离子体处理设备的第二等离子体处理腔202中对绝缘薄膜604执行等离子体氮化。经历等离子体氮化的绝缘薄膜604用作栅绝缘薄膜。
该实施例模式的等离子体氮化中，使用2.45GHz频率的微波，氮气和氩气用作引入第二等离子体处理腔202的气体，在衬底固定器211下提供的加热器的温度保持在400摄氏度。氮气和氩气流量设置在实施例模式2所述的范围内。还可以添加氢气到氮气和氩气中，氨气可以代替氮气，其它稀有气体可以代替氩气。在使用耐热塑料衬底而不是玻璃衬底601的情况下，衬底固定器211下提供的加热器的温度保持在250摄氏度。绝缘薄膜604之上的等离子体具有小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度。
除了等离子体氮化，可以在如图2A所示的高密度等离子体处理设备的第一等离子体处理腔201中执行等离子体氧化。
然后，如图6D所示，例如，通过已知方法，形成具有预定形状的包含非晶硅的半导体薄膜605、第二保护薄膜606、掺杂以赋予n型导电性的杂质(例如磷)的第二半导体薄膜607以及引线608。如有必要，诸如磷这样的包含在第二半导体薄膜607中的杂质被激活。第二保护薄膜606通常被称为沟道保护薄膜。
该实施例模式中制造的底-栅薄膜晶体管不限于图6D所示的结构。在没有沟道保护薄膜的情况下，可以使用具有其它结构的底-栅薄膜晶体管，例如沟道刻蚀薄膜晶体管。
上面描述的是对栅电极602和从该栅电极602引出的引线以及绝缘薄膜604都执行低电子温度和高电子密度的等离子体处理的实例。然而，可以只对它们其中之一执行低电子温度和高电子密度的等离子体处理。此外，当第一保护薄膜603足以用作栅绝缘薄膜时，可以在没有提供绝缘薄膜604的情况下使用第一保护薄膜603作为栅绝缘薄膜。
(实施例模式5)
实施例模式5描述了在形成保护薄膜之后对该保护薄膜执行等离子体处理的实例。该保护薄膜对应于实施例模式1和图1D中示出的保护薄膜107或实施例模式3和图4D中示出的保护薄膜407。
形成保护薄膜的工艺可以跟随在实施例模式1或实施例模式3之后。可选地，可以跳过实施例模式3中实施的对绝缘薄膜404执行的等离子体处理，执行形成保护薄膜404的工艺。图7A示出了一种状态，其中，在实施例模式3之后形成保护薄膜407，换句话说，通过对绝缘薄膜404的等离子体处理形成保护薄膜407。该实施例模式中，使用由等离子体CVD方法等形成的氮化硅薄膜、包含氧的氮化硅薄膜或氧化硅薄膜作为保护薄膜407。图7A中的附图标记401到407一般表示实施例模式3中相同的成分。
接着，如图7B所示，在形成保护薄膜407之后，在图2A所示的高密度等离子体处理设备的第二等离子体处理腔202中执行等离子体处理。在等离子体处理中，使用频率为2.45GHz的微波，氢气和稀有气体用作引入第二等离子体处理腔202的气体。在衬底固定器211下提供的加热器的温度保持大于或等于350摄氏度且小于或等于450摄氏度。该实施例模式中使用氩气作为稀有气体。例如，氢气流量设置在20sccm到2000sccm而氩气流量设置在100sccm到10000sccm。保护薄膜407之上的等离子体具有小于或等于1.5eV的电子温度和大于或等于1×1011cm-3的电子密度。图7B中示出的参考符号“H”表示氢自由基。
如上所述，因为氢气用作引入气体，在执行等离子体处理之后保护薄膜407包含氢。因为在等离子体处理中玻璃衬底401被加热，保护薄膜407中的氢穿过绝缘薄膜404扩散到包含非晶硅的半导体薄膜403以氢化该半导体薄膜403。如图7B所示，氢还扩散到栅电极405下的沟道形成区域。在等离子体处理之后，玻璃衬底401可以以大于或等于350摄氏度且小于或等于450摄氏度的温度在包含氢气的氛围中加热预定时间，以进一步氢化该半导体薄膜403。
此外，作为引入到第二等离子体处理腔202中的气体，氨气(NH3)可以添加到氢气和氩气，或氨气可以代替氢气。在这种情况下，氢气从保护薄膜407的表面引入，半导体薄膜403可以被氢化，可以对保护薄膜407执行等离子体氮化。当保护薄膜407是包含氧的氮化硅薄膜时，至少保护薄膜407的表面被氮化。当保护薄膜407是氧化硅时，至少保护薄膜407的表面被氮化以形成氧氮化硅。当保护薄膜407是氮化硅薄膜时，可以获得其致密化。
此外，在对绝缘薄膜404执行低电子温度和高电子密度的等离子体处理中，当在引入到第一等离子体处理腔201或第二等离子体处理腔202中的气体中包含氢气时，氢被添加到绝缘薄膜404。然后，在衬底固定器211下提供的加热器温度为大于或等于350摄氏度且小于或等于450摄氏度的温度下加热玻璃衬底401，以使添加的氢扩散到半导体薄膜403，并可以氢化半导体薄膜403。此外，仅使用氢气和稀有气体作为引入气体，在等离子体处理中可以防止执行氮化和氧化。
在氢化半导体薄膜403之后半导体薄膜403被掺杂且激活的情况下，当在大于或等于500摄氏度的温度下执行激活时，从半导体薄膜403中去除氢。因此，需要改变顺序如下：形成绝缘薄膜404和栅电极405、对半导体薄膜403执行掺杂并在大于或等于500摄氏度的温度下执行激活、然后如图7C所示通过等离子体处理氢化半导体薄膜403。图7C中示出的参考符号“H*”表示氢自由基。此后，玻璃衬底401可以在大于或等于350摄氏度且小于或等于400摄氏度的温度下在包含氢的氛围中加热预定时间以进一步氢化半导体薄膜403。
该实施例模式中的氢化可以结合其它实施例模式实施。
(实施例模式6)
实施例模式6中，将描述使用图2A和2B中示出的高密度等离子体处理设备对玻璃衬底执行等离子体氮化的实例。
实施例模式1到5中使用的玻璃衬底一般是非碱性玻璃。非碱性玻璃包含氧化硅作为它的主要成分，并包含氧化硼、氧化铝和碱土金属的氧化物。通过对这种非碱性玻璃执行等离子体氮化，可以在其表面上形成包含氮化硅或包含氧的氮化硅作为其主要成分的氮化物层。
因此，当使用实施例模式1、2、3或5中的低电子温度和高电子密度对玻璃衬底执行等离子体氮化时，不必通过CVD方法等形成氮化硅薄膜或包含氧的氮化硅薄膜作为基绝缘薄膜。此外，可以更大地抑制等离子体损伤，可以与由CVD方法形成的氮化硅薄膜或包含氧的氮化硅薄膜的情况相比形成更致密的氮化物薄膜。
(实施例模式7)
实施例模式7中，将描述采用多栅结构作为薄膜晶体管结构的实例。多栅结构是这样一种结构，其中具有图1D等所示的标准结构(单栅结构)的两个或更多的薄膜晶体管串联连接，且其中相应薄膜晶体管的栅电极彼此连接。已知和单栅结构的情况相比较，通过采用多栅结构可以减小关断电流(off current)。
实施例模式1到6中所述的等离子体处理可以应用到具有多栅结构的薄膜晶体管的制造工艺。通过在制造具有多栅结构的薄膜晶体管中执行低电子温度和高电子密度的等离子体氧化或者等离子体氮化，可以获得与具有单栅结构的薄膜晶体管的情况类似的效果。
(实施例模式8)
将描述使用上述高密度等离子体处理设备对处理对象执行等离子体氧化过程中的氧化特性。具体而言，将描述因为在等离子体氧化中使用的气体的不同而导致的氧化速率的改变。
首先，通过CVD方法在玻璃衬底上形成厚度大约为100nm的氧氮化硅薄膜(SiOxNy薄膜，注意x＞y)作为基绝缘薄膜，在该基绝缘薄膜上通过CVD方法形成厚度大约为66nm的非晶硅薄膜。接着，执行热处理以去除非晶硅薄膜中包含的氢，然后，通过激光照射晶化该非晶硅薄膜以形成晶体硅薄膜。接着，使用高密度等离子体处理设备对该晶体硅薄膜执行等离子体氧化。等离子体氧化中，玻璃衬底放置在衬底固定器上，衬底固定器下提供的加热器的温度设置在400摄氏度。
该实施例模式中，在氩气和氧气的流量分别设置在500sccm和5sccm(条件1)时，或在氩气、氧气和氢气的流量分别设置在500sccm、5sccm和5sccm(条件2)时执行等离子体氧化。在条件1和2中，压力设置在133.33Pa。条件1和2的唯一不同之处在于是否引入了氢气。
图11中示出了条件1和2的非晶硅薄膜的氧化速度。注意图11中横坐标表示处理时间(秒sec)，纵坐标表示平均薄膜厚度(纳米nm)。处理时间意味着对非晶硅薄膜执行等离子体氧化的时间。平均薄膜厚度意味着一个平均值的结果，通过测量由等离子体氧化而氧化该非晶硅薄膜形成的氧化物薄膜的25个部分的薄膜厚度获得该平均值。
条件1和2中，随着高密度等离子体处理设备的处理时间增加，进行非晶硅薄膜的氧化，在该非晶硅薄膜上形成的氧化物薄膜的平均薄膜厚度增加。此外，和在条件1(其中引入氩气和氧气)执行等离子体氧化的情况相比较，发现当在条件2(在条件1中添加氢气)下执行等离子体氧化时非晶硅薄膜上形成的氧化物薄膜的平均薄膜厚度较厚。换句话说，发现和没有添加氢气的条件相比，通过在添加氢气的条件下执行等离子体氧化，可以减小形成具有预定厚度的氧化物薄膜的处理时间，在相同的处理时间可以获得较厚的氧化物薄膜。
[实施例1]
作为在有源矩阵显示装置中使用实施例模式1到7中制造的薄膜晶体管的实例，描述了一种在像素部分包括发光元件的EL(电致发光)显示装置。
图8A的顶视图示出了有源矩阵显示装置的一个实例，图8B示出了沿着图8A的线g-h的EL显示装置的剖面图。
如图8A所示，该实施例中示出的显示装置包括在衬底701上提供的像素部分704。此外，提供面对衬底701的相对衬底706以在它们之间插入像素部分704。像素部分704提供有衬底701之上的薄膜晶体管，该薄膜晶体管具有实施例模式1到7中描述的任何结构。衬底701和相对衬底706与密封材料705接触。此外，在衬底701的外部通过FPC(柔性印刷电路)707提供驱动器电路，该FPC中引线由铜箔等形成。
像素部分704由多个像素形成，每个像素包括发光元件716和用于驱动该发光元件716的薄膜晶体管711，如图8B所示。可以使用实施例模式1到7中所示的任意工艺制造的薄膜晶体管作为薄膜晶体管711。
此外，该实施例中，提供第一电极713以连接到引线712，该引线连接到薄膜晶体管711的源极或漏极区域，并形成绝缘薄膜709以覆盖第一电极713的边缘部分。绝缘薄膜709用作多个像素之间的间隔壁。
使用正光敏丙烯酸树脂薄膜形成绝缘薄膜709。此外，为了获得满意的覆盖，提供绝缘薄膜709以在绝缘薄膜709的上部或下部形成具有一定曲率半径的曲面。例如，当使用正光敏丙烯酸作为绝缘薄膜709的材料时，优选地仅绝缘薄膜709的上部具有一定曲率半径(0.2微米到3微米)的弯曲表面。作为绝缘薄膜709，可以使用光敏的且在由于光而在刻蚀剂中变得不可溶的负型或由于光而在刻蚀剂中变得可溶解的正型。此外作为绝缘薄膜709，可以使用有机材料的单层或叠层结构，例如有机材料为环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚或苯并环丁烯或硅氧烷基树脂。此外，可以对该绝缘薄膜709执行等离子处理以氧化或氮化该绝缘薄膜709；由此，绝缘薄膜709的表面被调整并且可以获得致密的薄膜。通过调整绝缘薄膜709的表面，绝缘薄膜709的强度改善，物理损伤减少，例如物理损伤是在形成开孔部分等中产生的裂缝或刻蚀中的薄膜还原。此外，通过调整绝缘薄膜709的表面，可以改善界面属性例如与绝缘薄膜709上提供的发光层714的接触。
在图8A和8B所示的EL显示装置中，在第一电极713之上形成发光层714，且在该发光层714上形成第二电极715。发光元件716由第一电极713、发光层714和第二电极715的叠层形成。
第一电极713和第二电极713其中之一用作阳极、另一个用作阴极。在被用作阳极的情况下，优选地使用具有高功函数的材料。例如，不仅可以使用例如ITO薄膜、包含硅的氧化铟锡薄膜、通过溅射方法使用其中氧化锌(ZnO)和氧化铟混合的靶而形成的透光导电薄膜、氧化锌(ZnO)、氮化钽薄膜、铬薄膜、钨薄膜、锌薄膜或铂薄膜这样的单层薄膜，还可以使用氮化钛薄膜和包含铝作为其主要成分的薄膜的叠层，以及氮化钽薄膜、包含铝作为其主要成分的薄膜以及氮化钛薄膜的三层结构。注意当使用叠层结构时，引线的电阻变低，可以获得良好的欧姆接触，而且叠层结构还可以用作阳极。在被用作阴极的情况，优选地使用具有低功函数的材料(Al、Ag、Li、Ca或它们的合金例如MgAg、MgIn、AlLi、CaF2或氮化钙)。注意在用作阴极的电极具有透光属性的情况下，优选地使用厚度被减薄的金属薄膜和透光导电薄膜的叠层作为电极。作为透光导电薄膜，例如，可以使用ITO、包含硅的氧化铟锡、通过使用其中氧化锌(ZnO)和氧化铟混合的靶的溅射方法而形成的透光导电薄膜、或氧化锌(ZnO)。这里具有透光属性的ITO用作第一电极713，并且采用从衬底701一侧提取光的结构。注意通过使用透光材料用作第二电极715，可以使用从相对衬底706一侧提取光的结构。可选地，通过用透光材料形成第一电极713和第二电极715，也可以使用从衬底701和相对衬底706两侧都提取光的结构(双发射)。
此外，可以使用已知方法，例如使用蒸发淀积掩模的蒸发淀积方法、喷墨方法或旋涂方法，使用低分子材料、中分子材料(包括低聚物和树枝状聚合物)或高分子材料的单层或叠层结构形成发光层714。
此外，使用一种结构，其中本发明的发光元件716提供在一个间隔708内，通过使用密封材料705连接相对衬底706和衬底701，使得该间隔被衬底701、相对衬底706和密封材料705包围。注意除了用惰性气体(例如氮气或氩气)填充间隔708，还可以使用采用密封材料705填充间隔708的结构。
注意优选地使用环氧树脂作为密封材料705。作为用作相对衬底706的材料，可以使用FRP(玻璃纤维强化塑料)、PVF(聚氟乙烯)、聚脂薄膜、聚脂、丙烯酸树脂等制成的塑料衬底，也可使用玻璃衬底或石英衬底。
[实施例2]
作为有源矩阵显示装置中使用实施例模式1到7中制造的薄膜晶体管的实例，描述了在像素部分中其中使用液晶的液晶显示装置。
图9示出了液晶显示装置的一个实例，它是沿图8A的g-h线的剖面图。在覆盖引线812和第一电极813的定向薄膜821和相对衬底706下形成的定向薄膜823之间提供液晶822。此外，在相对衬底706上提供第二电极824，施加到第一电极813和第二电极824之间的液晶822上的电压受到控制，以控制光传输和显示图像。
此外，在液晶822中提供球形间隔825以控制衬底701和相对衬底706之间的间隙(单元间隙)。间隔825不限于球形形状，可以提供柱状间隔。衬底701和相对衬底706通过密封材料705接触。实施例模式1到7中示出的任何工艺制造的薄膜晶体管可以应用到薄膜晶体管811。
[实施例3]
实施例3中，将参考附图描述实施例1和2所述的有源矩阵显示装置的使用模式。
描述了其中包含上述有源矩阵显示装置的电子装置的实例。例如，可以给出摄影机、数码相机、护目镜型装置(头部安装显示器)、电视机、导航系统、诸如车载音响的声音再现装置、膝上电脑、游戏机、便携式信息终端(例如移动计算机、手机、便携式游戏机或电子图书)、以及具有记录介质的便携式图像再现装置。本说明书中公开的发明可以应用到这些电子装置的显示部分。
图10A示出了电视设备的实例，包括机架1001、显示部分1002、扬声器1003、操作部分1004、视频输入终端1005等。通过将根据说明书中公开的本发明制造的薄膜晶体管应用到显示部分1002，可以制造该电视机。因为在显示部分1002的像素中使用根据说明书公开的本发明制造的薄膜晶体管，因此存在较少的像素缺陷。如果存在缺陷，它也不被人眼识别。因此，可以在显示部分1002没有显示故障地显示明亮和清晰的图像。
图10B和10C中示出了数码相机的实例。图10B是数码相机的正视图，附图标记1011表示释放按钮；附图标记1012表示主开关；附图标记1013表示取景器；附图标记1014表示频闪观测仪；附图标记1015表示透镜；以及附图标记1016表示机架。图10C是数码相机的反面视图，附图标记1017表示取景器目镜窗口；附图标记1018表示显示部分；附图标记1019表示操作按钮；以及附图标记1020表示操作按钮。
通过将根据说明书中公开的本发明制造的薄膜晶体管应用到显示部分1018，可以制造该数码相机。因为在显示部分1018的像素中使用根据说明书公开的本发明制造的薄膜晶体管，因此存在较少的像素缺陷。如果存在缺陷，它也不被人眼识别。因此，可以在显示部分1018没有显示故障地显示明亮和清晰的图像。
很明显说明书中公开的本发明不限于电视机和数码相机，可以应用到有源矩阵显示装置，该有源矩阵显示装置并入到包括显示部分的电子装置中。
该申请基于2005年4月28提交到日本专利局的日本专利申请，序列号为no.2005-133713，这里引用其全部内容作为参考。

Claims (78)

1.一种薄膜晶体管制造方法，包括以下步骤：
在玻璃衬底上形成基绝缘薄膜；
在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的图案；
在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对包含非晶硅的半导体薄膜执行等离子体氧化或等离子体氮化而形成栅绝缘薄膜，以及
在该栅绝缘薄膜之上形成栅电极。
2.根据权利要求1的薄膜晶体管的制造方法，还包括以下步骤：在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该栅电极执行等离子体氧化或等离子体氮化而形成保护薄膜。
3.根据权利要求1的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，且其中所述等离子体远离该玻璃衬底。
4.根据权利要求1的薄膜晶体管的制造方法，还包括以下步骤：在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该玻璃衬底执行等离子体氮化在该玻璃衬底的表面上形成氮化物层。
5.一种液晶显示装置，它使用由权利要求1所述的方法制造的薄膜晶体管。
6.一种EL显示装置，它使用由权利要求1所述的方法制造的薄膜晶体管。
7.一种电子装置，其中包括使用由权利要求1所述的方法制造的薄膜晶体管的液晶显示装置。
8.一种电子装置，其中包括使用由权利要求1所述的方法制造的薄膜晶体管的EL显示装置。
9.一种薄膜晶体管的制造方法，包括以下步骤：
在玻璃衬底上形成基绝缘薄膜；
在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的图案；
在该包含非晶硅的半导体薄膜上形成绝缘薄膜；
在该绝缘薄膜之上形成栅电极；以及
在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该栅电极执行等离子体氧化或等离子体氮化而形成保护薄膜。
10.根据权利要求9的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，其中所述等离子体远离该玻璃衬底。
11.根据权利要求9的薄膜晶体管的制造方法，还包括以下步骤：在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该玻璃衬底执行等离子体氮化，在该玻璃衬底的表面上形成氮化物层。
12.根据权利要求9的薄膜晶体管的制造方法，其中绝缘薄膜通过等离子体CVD方法形成。
13.一种液晶显示装置，它使用由权利要求9所述的方法制造的薄膜晶体管。
14.一种EL显示装置，它使用由权利要求9所述的方法制造的薄膜晶体管。
15.一种电子装置，其中包括使用由权利要求9所述的方法制造的薄膜晶体管的液晶显示装置。
16.一种电子装置，其中包括使用由权利要求9所述的方法制造的薄膜晶体管的EL显示装置。
17.一种薄膜晶体管的制造方法，包括以下步骤：
在玻璃衬底上形成基绝缘薄膜；
在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的图案；
在该具有预定图案的包含非晶硅的半导体薄膜上形成绝缘薄膜；
在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该绝缘薄膜执行等离子体氧化或等离子体氮化以形成栅绝缘薄膜；以及
在该栅绝缘薄膜之上形成栅电极。
18.根据权利要求17的薄膜晶体管的制造方法，还包括以下步骤：在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该栅电极执行等离子体氧化或等离子体氮化而形成保护薄膜。
19.根据权利要求17的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，其中所述等离子体远离该玻璃衬底。
20.根据权利要求17的薄膜晶体管的制造方法，其中绝缘薄膜通过等离子体CVD方法形成。
21.一种液晶显示装置，它使用由权利要求17所述的方法制造的薄膜晶体管。
22.一种EL显示装置，它使用由权利要求17所述的方法制造的薄膜晶体管。
23.一种电子装置，其中包括使用由权利要求17所述的方法制造的薄膜晶体管的液晶显示装置。
24.一种电子装置，其中包括使用由权利要求17所述的方法制造的薄膜晶体管的EL显示装置。
25.一种薄膜晶体管的制造方法，包括以下步骤：
在玻璃衬底上形成栅电极；
在该栅电极上形成绝缘薄膜；
在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，对该绝缘薄膜执行等离子体氧化或等离子体氮化以形成栅绝缘薄膜；以及
在该栅绝缘薄膜之上形成包含非晶硅的半导体薄膜。
26.根据权利要求25的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，其中所述等离子体远离该玻璃衬底。
27.根据权利要求25的薄膜晶体管的制造方法，其中绝缘薄膜通过等离子体CVD方法形成。
28.一种液晶显示装置，它使用由权利要求25所述的方法制造的薄膜晶体管。
29.一种EL显示装置，它使用由权利要求25所述的方法制造的薄膜晶体管。
30.一种电子装置，其中包括使用由权利要求25所述的方法制造的薄膜晶体管的液晶显示装置。
31.一种电子装置，其中包括使用由权利要求25所述的方法制造的薄膜晶体管的EL显示装置。
32.一种薄膜晶体管的制造方法，包括以下步骤：
在玻璃衬底上形成栅电极；
在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该栅电极执行等离子体氧化或等离子体氮化而形成保护薄膜；
在该保护薄膜之上形成绝缘薄膜；以及
在该绝缘薄膜之上形成包含非晶硅的半导体薄膜。
33.根据权利要求32的薄膜晶体管的制造方法，还包括以下步骤：在玻璃衬底温度设置在大于或等于100摄氏度且低于玻璃衬底的应变点的温度条件下，通过对该绝缘薄膜执行等离子体氧化或等离子体氮化而形成栅绝缘薄膜。
34.根据权利要求32的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，其中所述等离子体远离该玻璃衬底。
35.根据权利要求32的薄膜晶体管的制造方法，其中通过等离子体CVD方法形成绝缘薄膜。
36.一种液晶显示装置，它使用由权利要求32所述的方法制造的薄膜晶体管。
37.一种EL显示装置，它使用由权利要求32所述的方法制造的薄膜晶体管。
38.一种电子装置，其中包括使用由权利要求32所述的方法制造的薄膜晶体管的液晶显示装置。
39.一种电子装置，其中包括使用由权利要求32所述的方法制造的薄膜晶体管的EL显示装置。
40.一种薄膜晶体管的制造方法，包括以下步骤：
在塑料衬底上形成基绝缘薄膜；
在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的图案；
在塑料衬底温度设置在等于或低于塑料衬底的玻璃转变点温度的条件下，通过对该包含非晶硅的半导体薄膜执行等离子体氧化或等离子体氮化而形成栅绝缘薄膜；以及
在该栅绝缘薄膜之上形成栅电极。
41.根据权利要求40的薄膜晶体管的制造方法，还包括以下步骤：在塑料衬底温度设置在等于或低于塑料衬底的玻璃转变点的温度的条件下，通过对该栅电极执行等离子体氧化或等离子体氮化，形成保护薄膜。
42.根据权利要求40的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，其中所述等离子体远离该塑料衬底。
43.根据权利要求40的薄膜晶体管的制造方法，还包括以下步骤：在塑料衬底温度设置成等于或低于该塑料衬底的玻璃转变点的温度条件下，通过对该塑料衬底执行等离子体氮化，在该塑料衬底的表面上形成氮化物层。
44.一种液晶显示装置，它使用由权利要求40所述的方法制造的薄膜晶体管。
45.一种EL显示装置，它使用由权利要求40所述的方法制造的薄膜晶体管。
46.一种电子装置，其中包括使用由权利要求40所述的方法制造的薄膜晶体管的液晶显示装置。
47.一种电子装置，其中包括使用由权利要求40所述的方法制造的薄膜晶体管的EL显示装置。
48.一种薄膜晶体管的制造方法，包括以下步骤：
在塑料衬底上形成基绝缘薄膜；
在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的图案；
在该包含非晶硅的半导体薄膜上形成绝缘薄膜；
在该绝缘薄膜上形成栅电极；以及
在塑料衬底温度设置在等于或低于塑料衬底的玻璃转变点的温度条件下，通过对该栅电极执行等离子体氧化或等离子体氮化而形成保护薄膜。
49.根据权利要求48的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，其中所述等离子体远离该塑料衬底。
50.根据权利要求48的薄膜晶体管的制造方法，还包括以下步骤：在塑料衬底温度设置在等于或低于塑料衬底的玻璃转变点的温度的条件下，通过对该塑料衬底执行等离子体氮化，在该塑料衬底的表面上形成氮化物层。
51.根据权利要求48的薄膜晶体管的制造方法，其中绝缘薄膜通过等离子体CVD方法形成。
52.一种液晶显示装置，它使用由权利要求48所述的方法制造的薄膜晶体管。
53.一种EL显示装置，它使用由权利要求48所述的方法制造的薄膜晶体管。
54.一种电子装置，其中包括使用由权利要求48所述的方法制造的薄膜晶体管的液晶显示装置。
55.一种电子装置，其中包括使用由权利要求48所述的方法制造的薄膜晶体管的EL显示装置。
56.一种薄膜晶体管的制造方法，包括以下步骤：
在塑料衬底上形成基绝缘薄膜；
在该基绝缘薄膜上形成包含非晶硅的半导体薄膜的图案；
在该具有预定图案的包含非晶硅的半导体薄膜上形成绝缘薄膜；
在塑料衬底温度设置在等于或低于塑料衬底的玻璃转变点温度的条件下，通过对该绝缘薄膜执行等离子体氧化或等离子体氮化以形成栅绝缘薄膜；以及
在该栅绝缘薄膜之上形成栅电极。
57.根据权利要求56的薄膜晶体管的制造方法，还包括以下步骤：在塑料衬底温度设置在等于或低于塑料衬底的玻璃转变点的温度的条件下，通过对该栅电极执行等离子体氧化或等离子体氮化而形成保护薄膜。
58.根据权利要求56的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，其中所述等离子体远离该塑料衬底。
59.根据权利要求56的薄膜晶体管的制造方法，其中通过等离子体CVD方法形成绝缘薄膜。
60.一种液晶显示装置，它使用由权利要求56所述的方法制造的薄膜晶体管。
61.一种EL显示装置，它使用由权利要求56所述的方法制造的薄膜晶体管。
62.一种电子装置，其中包括使用由权利要求56所述的方法制造的薄膜晶体管的液晶显示装置。
63.一种电子装置，其中包括使用由权利要求56所述的方法制造的薄膜晶体管的EL显示装置。
64.一种薄膜晶体管的制造方法，包括以下步骤：
在塑料衬底上形成栅电极；
在该栅电极上形成绝缘薄膜；
在塑料衬底温度设置在等于或低于塑料衬底的玻璃转变点温度的条件下，通过对该绝缘薄膜执行等离子体氧化或等离子体氮化以形成栅绝缘薄膜；以及
在该栅绝缘薄膜之上形成包含非晶硅的半导体薄膜。
65.根据权利要求64的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，其中所述等离子体远离该塑料衬底。
66.根据权利要求64的薄膜晶体管的制造方法，其中通过等离子体CVD方法形成绝缘薄膜。
67.一种液晶显示装置，它使用由权利要求67所述的方法制造的薄膜晶体管。
68.一种EL显示装置，它使用由权利要求64所述的方法制造的薄膜晶体管。
69.一种电子装置，其中包括使用由权利要求64所述的方法制造的薄膜晶体管的液晶显示装置。
70.一种电子装置，其中包括使用由权利要求64所述的方法制造的薄膜晶体管的EL显示装置。
71.一种薄膜晶体管的制造方法，包括以下步骤：
在塑料衬底上形成栅电极；
在塑料衬底温度设置在等于或低于塑料衬底的玻璃转变点温度的条件下，通过对该栅电极执行等离子体氧化或等离子体氮化而形成保护薄膜；
在该保护薄膜之上形成绝缘薄膜；以及
在该绝缘薄膜之上形成包含非晶硅的半导体薄膜。
72.根据权利要求71的薄膜晶体管的制造方法，还包括以下步骤：在塑料衬底温度设置在等于或低于塑料衬底的玻璃转变点的温度的条件下，通过对该绝缘薄膜执行等离子体氧化或等离子体氮化而形成栅绝缘薄膜。
73.根据权利要求71的薄膜晶体管的制造方法，其中执行等离子体氧化或等离子体氮化，等离子体具有大于或等于0.5eV且小于或等于1.5eV的电子温度和大于或等于1×1011cm-3且小于或等于1×1013cm-3的电子密度，其中所述等离子体远离该塑料衬底。
74.根据权利要求71的薄膜晶体管的制造方法，其中通过等离子体CVD方法形成绝缘薄膜。
75.一种液晶显示装置，它使用由权利要求71所述的方法制造的薄膜晶体管。
76.一种EL显示装置，它使用由权利要求71所述的方法制造的薄膜晶体管。
77.一种电子装置，其中包括使用由权利要求71所述的方法制造的薄膜晶体管的液晶显示装置。
78.一种电子装置，其中包括使用由权利要求71所述的方法制造的薄膜晶体管的EL显示装置。
CNA2006100772229A 2005-04-28 2006-04-28 薄膜晶体管、显示装置以及电子装置的制造方法 Pending CN1855396A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005133713 2005-04-28
JP2005133713 2005-04-28

Publications (1)

Publication Number Publication Date
CN1855396A true CN1855396A (zh) 2006-11-01

Family

ID=37195443

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100772229A Pending CN1855396A (zh) 2005-04-28 2006-04-28 薄膜晶体管、显示装置以及电子装置的制造方法

Country Status (4)

Country Link
US (1) US8318554B2 (zh)
JP (1) JP4994513B2 (zh)
KR (1) KR101313124B1 (zh)
CN (1) CN1855396A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263021A (zh) * 2010-05-28 2011-11-30 中芯国际集成电路制造(上海)有限公司 一种低电压栅氧化层制备方法
US8420456B2 (en) 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
US9887276B2 (en) 2009-07-03 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device having oxide semiconductor
CN110383434A (zh) * 2017-03-07 2019-10-25 夏普株式会社 有源矩阵基板的制造方法、有机el显示装置的制造方法以及有源矩阵基板

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7364954B2 (en) * 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US20070262379A1 (en) * 2006-05-15 2007-11-15 Chin-Chuan Lai Metal structure of glass substrate and formation thereof
US8895388B2 (en) * 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment
WO2008041601A1 (fr) * 2006-09-29 2008-04-10 Tokyo Electron Limited Procédé d'oxydation par plasma, appareil d'oxydation par plasma et support de stockage
TWI418036B (zh) 2006-12-05 2013-12-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
US7824741B2 (en) * 2007-08-31 2010-11-02 Micron Technology, Inc. Method of forming a carbon-containing material
KR100933835B1 (ko) * 2007-11-12 2009-12-24 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR101634411B1 (ko) 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
KR101221871B1 (ko) 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
CN113540253A (zh) 2010-02-26 2021-10-22 株式会社半导体能源研究所 制造半导体装置的方法
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9401396B2 (en) 2011-04-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and plasma oxidation treatment method
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
US20150159837A1 (en) * 2013-12-11 2015-06-11 Chi Lin Optoelectronics Co., Ltd Illumination assembly
JP6500223B2 (ja) * 2014-04-17 2019-04-17 パナソニックＩｐマネジメント株式会社 光源装置および投写型映像表示装置
US20160138161A1 (en) * 2014-11-19 2016-05-19 Applied Materials, Inc. Radical assisted cure of dielectric films
JP6086934B2 (ja) * 2015-01-14 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN110313057A (zh) * 2017-02-28 2019-10-08 夏普株式会社 有源矩阵基板的制造方法和有机el显示装置的制造方法
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
KR102573763B1 (ko) 2017-10-12 2023-08-31 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 유발 손상을 감소시키기 위한 프로세스

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS644070A (en) 1987-06-26 1989-01-09 Hitachi Ltd Thin film transistor and manufacture thereof
EP0598409B1 (en) * 1989-02-14 1998-11-18 Seiko Epson Corporation A method of manufacturing a semiconductor device
JPH031572A (ja) 1989-05-29 1991-01-08 Fujitsu Ltd 薄膜トランジスタマトリクス及びその製造方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH0613615A (ja) 1992-04-10 1994-01-21 Fujitsu Ltd 半導体装置の製造方法
KR960002086B1 (ko) 1993-04-16 1996-02-10 엘지전자주식회사 박막 트랜지스터의 제조방법
JPH06338492A (ja) 1993-05-31 1994-12-06 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法、および薄膜トランジスタ用ゲート絶縁膜の製造方法
JP3051807B2 (ja) 1993-12-13 2000-06-12 シャープ株式会社 絶縁ゲート型電界効果半導体装置及びその製造方法
JPH0878693A (ja) * 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US5969397A (en) * 1996-11-26 1999-10-19 Texas Instruments Incorporated Low defect density composite dielectric
EP0984492A3 (en) * 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising organic resin and process for producing semiconductor device
US6534826B2 (en) * 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
US6800512B1 (en) * 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001147424A (ja) 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP2001155899A (ja) * 1999-11-25 2001-06-08 Tadahiro Omi プラズマプロセス装置およびプラズマ装置を用いたプロセス
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
US6297103B1 (en) * 2000-02-28 2001-10-02 Micron Technology, Inc. Structure and method for dual gate oxide thicknesses
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP3406302B2 (ja) * 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
CN101399198A (zh) * 2001-01-22 2009-04-01 东京毅力科创株式会社 电子器件材料的制造方法
JP2002270843A (ja) 2001-03-06 2002-09-20 Sony Corp 薄膜トランジスタの製造方法、不純物の活性化方法及び薄膜トランジスタ
JP5010781B2 (ja) * 2001-03-28 2012-08-29 忠弘 大見 プラズマ処理装置
US6818852B2 (en) * 2001-06-20 2004-11-16 Tadahiro Ohmi Microwave plasma processing device, plasma processing method, and microwave radiating member
US6519136B1 (en) * 2002-03-29 2003-02-11 Intel Corporation Hybrid dielectric material and hybrid dielectric capacitor
US7303945B2 (en) * 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US6642117B1 (en) * 2002-08-05 2003-11-04 Taiwan Semiconductor Manufacturing Co. Ltd Method for forming composite dielectric layer
AU2003255034A1 (en) 2002-08-14 2004-03-03 Tokyo Electron Limited Method of forming insulation film on semiconductor substrate
JP2004095918A (ja) 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
JP2004235298A (ja) * 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
JP2004319952A (ja) * 2003-03-28 2004-11-11 Seiko Epson Corp 半導体装置およびその製造方法
JP4536333B2 (ja) 2003-04-03 2010-09-01 忠弘 大見 半導体装置及び、その製造方法
JP2004319907A (ja) 2003-04-18 2004-11-11 Tadahiro Omi 半導体装置の製造方法および製造装置
TW200511430A (en) 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4358563B2 (ja) * 2003-07-02 2009-11-04 東京エレクトロン株式会社 半導体装置の低誘電率絶縁膜形成方法
JP4997688B2 (ja) * 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
JP2005093737A (ja) 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
KR20050029426A (ko) * 2003-09-22 2005-03-28 삼성에스디아이 주식회사 칼라필터층 또는 색변환층을 갖는 풀칼라 유기전계발광소자
US7205716B2 (en) * 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
JP2005252031A (ja) * 2004-03-04 2005-09-15 Canon Inc プラズマ窒化方法
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR101088233B1 (ko) * 2004-08-13 2011-11-30 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
US8040469B2 (en) * 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
US20060105114A1 (en) * 2004-11-16 2006-05-18 White John M Multi-layer high quality gate dielectric for low-temperature poly-silicon TFTs
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US7364954B2 (en) * 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7410839B2 (en) * 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420456B2 (en) 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
CN101325162B (zh) * 2007-06-12 2013-05-08 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US8921902B2 (en) 2007-06-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9887276B2 (en) 2009-07-03 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device having oxide semiconductor
US10297679B2 (en) 2009-07-03 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102263021A (zh) * 2010-05-28 2011-11-30 中芯国际集成电路制造(上海)有限公司 一种低电压栅氧化层制备方法
CN102263021B (zh) * 2010-05-28 2013-06-19 中芯国际集成电路制造(上海)有限公司 一种低电压栅氧化层制备方法
CN110383434A (zh) * 2017-03-07 2019-10-25 夏普株式会社 有源矩阵基板的制造方法、有机el显示装置的制造方法以及有源矩阵基板
CN110383434B (zh) * 2017-03-07 2023-05-02 夏普株式会社 有源矩阵基板的制造方法、有机el显示装置的制造方法以及有源矩阵基板

Also Published As

Publication number Publication date
KR101313124B1 (ko) 2013-09-30
KR20060113449A (ko) 2006-11-02
US20060246633A1 (en) 2006-11-02
JP2012064957A (ja) 2012-03-29
JP4994513B2 (ja) 2012-08-08
US8318554B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
CN1855396A (zh) 薄膜晶体管、显示装置以及电子装置的制造方法
US9627459B2 (en) Display device having sealing material
JP4993938B2 (ja) 半導体装置の作製方法
CN1264199C (zh) 半导体器件的制造方法
US8389343B2 (en) Method for manufacturing semiconductor device
CN1276508C (zh) 半导体器件、显示器件和发光器件
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1683980A (zh) 显示装置
CN1359139A (zh) 半导体器件及其制造方法
CN1620208A (zh) 显示器件
CN101030536A (zh) 电路图案、薄膜晶体管及电子设备的制造方法
WO2012117439A1 (ja) 薄膜半導体装置及びその製造方法
CN1755943A (zh) 具有半导体元件的显示器件及其制造方法
CN1862804A (zh) 半导体器件及其制造方法
CN1577767A (zh) 氮化硅膜、半导体器件、显示器件及制造氮化硅膜的方法
CN1797739A (zh) 半导体器件制造方法
CN1490872A (zh) 互连、互连形成方法、薄膜晶体管及显示器
JP5649720B2 (ja) 薄膜半導体装置及びその製造方法
CN1445853A (zh) 半导体器件及其制造方法
CN1815712A (zh) 半导体器件的制造方法
CN1842745A (zh) 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20061101