CN102263021B - 一种低电压栅氧化层制备方法 - Google Patents
一种低电压栅氧化层制备方法 Download PDFInfo
- Publication number
- CN102263021B CN102263021B CN 201010187390 CN201010187390A CN102263021B CN 102263021 B CN102263021 B CN 102263021B CN 201010187390 CN201010187390 CN 201010187390 CN 201010187390 A CN201010187390 A CN 201010187390A CN 102263021 B CN102263021 B CN 102263021B
- Authority
- CN
- China
- Prior art keywords
- gas
- gate oxide
- voltage gate
- low
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005121 nitriding Methods 0.000 claims abstract 2
- 239000007789 gas Substances 0.000 claims description 68
- 238000000137 annealing Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 19
- 239000011261 inert gas Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 6
- 229910007991 Si-N Inorganic materials 0.000 abstract description 3
- 229910006294 Si—N Inorganic materials 0.000 abstract description 3
- 238000002360 preparation method Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 239000003595 mist Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种低电压栅氧化层制备方法，通过等离子体氮化处理使N等离子体轰击受损基底上生成的低电压栅氧化层，使低电压栅氧化层中的部分Si与N结合形成Si-N键，接着再对低电压栅氧化层进行退火处理以修复晶格损伤。采用本发明方法形成的低电压栅氧化层可确保具有较高的击穿电压，从而可有效提高器件的性能。
Description
技术领域
本发明涉及半导体器件制造工艺领域，特别涉及一种低电压栅氧化层制备方法。
背景技术
栅氧化层的制备工艺是半导体制造工艺中的关键技术，直接影响和决定了器件的电学特性和可靠性。随着半导体器件尺寸的越来越小，栅极绝缘膜越来越薄膜化。在这样进行薄膜化的栅极绝缘膜中，保持低的漏电流，以及保持高的可靠性是很重要。
在集成电路元件中，不同的电路需要具有不同基础操作特性的不同电路元件密切配合。而为因应电路元件的竞争力及多样性，在某些电路上须同时具有不同栅氧化层厚度的元件存在，以满足不同操作电压的需求，因此便需要多种栅氧化层厚度(multiple gate oxide thickness)。一般而言，在同一芯片上同时会存在有高电压(high voltage，简称HV)与低电压(loW voltage，简称LV)元件等不同电压的元件，而高电压元件需成长较厚的栅氧化层才能承受高电压的工作环境，低电压元件则成长较薄的栅氧化层即可承受低电压的工作环境。
现有技术中，在制备包括高电压元件的栅氧化层和低电压元件的栅氧化层的芯片时，首先在具有高电压元件区和低电压元件区的半导体基底上形成较厚的高电压栅氧化层，为了实现在低电压元件区形成较薄的栅氧化层，通常会采用干法刻蚀来移除低电压元件区的高电压栅氧化层，然后再在低电压元件区形成薄的低电压栅氧化层。但在通过干法刻蚀去除低电压元件区的高压栅氧化层时，通常会对低电压元件区的基底表面造成损伤，这种损伤也会影响在该受损伤的基底表面再形成的低电压栅氧化层的电性特性，造成形成的低电压栅氧化层的击穿电压较低。
发明内容
本发明要解决的技术问题是提供一种低电压栅氧化层制备方法，以解决使用现有技术中的低电压栅氧化层制备方法制备的低电压栅氧化层击穿电压低的问题。
为解决上述技术问题，本发明提供一种低电压栅氧化层制备方法，包括以下步骤：
提供一基底，所述基底上具有低电压元件区；
在所述低电压元件区的基底上形成低电压栅氧化层；
对所述低电压栅氧化层进行等离子体氮化处理，具体的工艺条件为：温度为≥200℃，腔内压力为0.01-0.1Torr，射频功率为500-5000W，通入气体为惰性气体及N2气体，惰性气体的气体流量为0-1000sccm，N2的气体流量为0-1000sccm；
对所述低电压栅氧化层进行退火处理。
可选的，所述等离子体氮化处理的时间为0-500S。
可选的，在所述低电压元件区的基底上形成低电压栅氧化层的方法为通过炉管热氧化方法在所述低电压元件区的基底上形成氧化硅层。
可选的，所述退火的具体工艺条件为：温度为950-1150℃，腔内压力为1-100Torr，通入气体为N2气体和O2气体，或N2气体和N2O气体，或N2气体与O2、N2O的混合气体，O2或N2O气体或O2、N2O的混合气体的气体流量为0-30slm，N2的气体流量为0-30slm；退火时间为0-300S。
可选的，所述退火的具体工艺条件为：温度为950-1150℃，腔内压力为1-100Torr，通入气体为惰性气体和O2，或惰性气体和N2O气体，或惰性气体和O2、N2O的混合气体，O2或N2O气体或O2、N2O的混合气体的气体流量为0-30slm，N2的气体流量为0-30slm；退火时间为0-300S。
可选的，所述退火的具体工艺条件为：温度为950-1150℃，腔内压力为1-100Torr，通入气体为N2O气体，其气体流量是0-30slm；退火时间为0-300S。
本发明提供的低电压栅氧化层制备方法通过等离子体氮化处理使N等离子体轰击受损基底上生成的低电压栅氧化层，使低电压栅氧化层中的部分Si与N结合形成Si-N键，接着再对低电压栅氧化层进行退火处理以修复晶格损伤。采用本发明方法形成的低电压栅氧化层可确保具有较高的击穿电压，从而可有效提高器件的性能。
附图说明
图1a至图1e为本发明的低电压栅氧化层制备方法的流程示意图；
图2为采用本发明方法形成的单个晶片上各芯片上形成的低电压栅氧化层的击穿电压测试结果示意图；
图3为采用本发明方法形成的多个晶片上各芯片上低电压栅氧化层的击穿电压测试结果示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明所述的低电压栅氧化层制备方法可广泛应用于多种不同栅氧化层制造工艺，并且可以利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
图1a至图1e为本发明的低电压栅氧化层制备方法的流程示意图。
首先，请参照图1a，提供一基底100，所述基底100上具有高电压元件区101以及低电压元件区102。
其次，请继续参照图1a，在所述基底100上形成一层高电压栅氧化层103。所述高电压栅氧化层103的材料例如是氧化硅，其形成方法例如是热氧化法、化学气相沉积法或其他合适的方法。
再次，请看照图1b，在所述高电压栅氧化层103上涂覆光刻胶104，通过曝光显影使所述低电压元件区102上的高电压栅氧化层103暴露出来。
再次，请参照图1c，通过干法刻蚀去除所述低电压元件区102上的高电压栅氧化层103，并在完成干法刻蚀后去除所述光刻胶104。
再次，请参照图1d，在所述低电压元件区102的基底100上形成低电压栅氧化层105。形成所述低电压栅氧化层105的方法为通过炉管热氧化方法在所述低电压元件区102的基底100上形成氧化硅层。
再次，请参照图1e，对所述低电压栅氧化层105进行等离子体氮化处理。等离子体氮化处理的具体工艺条件为：温度为≥200℃，腔内压力为0.01-0.1Torr，射频功率为500-5000W，通入气体为惰性气体(例如He气体)及N2气体，惰性气体的气体流量为0-1000sccm，N2的气体流量为0-1000sccm，处理时间为0-500S。
最后，请继续参照图1e，对所述低电压栅氧化层105进行退火处理。退火的具体工艺条件为：温度为950-1150℃，腔内压力为1-100Torr，通入气体可以是N2气体和O2气体，或N2气体和N2O气体，或N2气体和O2、N2O的混合气体，O2或N2O气体或O2、N2O的混合气体的气体流量为0-30slm，N2的气体流量为0-30slm；通入气体还可以是惰性气体比如Ar气体和O2，或惰性气体和N2O气体，或惰性气体和O2、N2O的混合气体，O2或N2O气体或O2、N2O的混合气体的气体流量为0-30slm，N2的气体流量为0-30slm；通入气体还可以是单纯的N2O气体，其气体流量是0-30slm；退火时间为0-300S。
由于通过干法刻蚀去除低电压元件区102上的高电压栅氧化层103时不可避免的会对低电压元件区102上的基底100造成损伤，使得在该受损伤的基底100上再形成的低电压栅氧化层105的电性特性受到影响，造成低电压栅氧化层105的击穿电压较低。本发明方法中，通过等离子体氮化处理使N等离子体轰击受损基底100上生成的低电压栅氧化层105，使低电压栅氧化层105中的部分Si与N结合形成Si-N键，接着再对低电压栅氧化层105进行退火处理以修复晶格损伤。采用本发明方法形成的低电压栅氧化层可确保具有较高的击穿电压，从而可有效提高器件的性能。请参看图2和图3，图2为采用本发明方法形成的单个晶片上各芯片上形成的低电压栅氧化层的击穿电压测试结果示意图，图2中每个小格代表晶片上的一个芯片，小格内的数字代表该芯片上低电压栅氧化层的击穿电压；图3为采用本发明方法形成的多个晶片上各芯片上低电压栅氧化层的击穿电压测试结果示意图。由图2和图3中可看出，采用本发明方法形成的低电压栅氧化层具有相对稳定的击穿电压，且其击穿电压均在3v以上。
上述气体流量单位slm(standard litre per minute)代表标准状态下每分钟1标准升，其与国际标准单位间的换算方式为1slm＝16.67×10-6立方米/秒。上述压力单位Torr(托)与国际标准单位间的换算方式为1Torr≈133.322帕。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种低电压栅氧化层制备方法，包括以下步骤：
提供一基底，所述基底上具有低电压元件区，所述低电压元件区上形成有高电压栅氧化层；
采用干法刻蚀去除所述高电压栅氧化层；
在所述低电压元件区的基底上形成低电压栅氧化层；
对所述低电压栅氧化层进行等离子体氮化处理，具体的工艺条件为：温度为≥200℃，腔内压力为0.01-0.1Torr，射频功率为500-5000W，通入气体为惰性气体及N2气体，惰性气体的气体流量为0-1000sccm，N2的气体流量为0-1000sccm；
对所述低电压栅氧化层进行退火处理。
2.根据权利要求1所述的低电压栅氧化层制备方法，其特征在于，在所述低电压元件区的基底上形成低电压栅氧化层的方法为通过炉管热氧化方法在所述低电压元件区的基底上形成氧化硅层。
3.根据权利要求1所述的低电压栅氧化层制备方法，其特征在于，所述等离子体氮化处理的时间为0-500S。
4.根据权利要求1至3中任一权利要求所述的低电压栅氧化层制备方法，其特征在于，所述退火的具体工艺条件为：温度为950-1150℃，腔内压力为1-100Torr，通入气体为N2气体和O2气体，或N2气体和N2O气体，或N2气体与O2、N2O的混合气体，O2或N2O气体或O2、N2O的混合气体的气体流量为0-30slm，N2的气体流量为0-30slm；退火时间为0-300S。
5.根据权利要求1至3中任一权利要求所述的低电压栅氧化层制备方法，其特征在于，所述退火的具体工艺条件为：温度为950-1150℃，腔内压力为1-100Torr，通入气体为惰性气体和O2，或惰性气体和N2O气体，或惰性气体和O2、N2O的混合气体，O2或N2O气体或O2、N2O的混合气体的气体流量为0-30slm，N2的气体流量为0-30slm；退火时间为0-300S。
6.根据权利要求1至3中任一权利要求所述的低电压栅氧化层制备方法，其特征在于，所述退火的具体工艺条件为：温度为950-1150℃，腔内压力为1-100Torr，通入气体为N2O气体，其气体流量是0-30slm；退火时间为0-300S。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010187390 CN102263021B (zh) | 2010-05-28 | 2010-05-28 | 一种低电压栅氧化层制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010187390 CN102263021B (zh) | 2010-05-28 | 2010-05-28 | 一种低电压栅氧化层制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102263021A CN102263021A (zh) | 2011-11-30 |
| CN102263021B true CN102263021B (zh) | 2013-06-19 |
Family
ID=45009614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010187390 Active CN102263021B (zh) | 2010-05-28 | 2010-05-28 | 一种低电压栅氧化层制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102263021B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108257860A (zh) * | 2018-01-19 | 2018-07-06 | 武汉新芯集成电路制造有限公司 | 一种栅极氧化层的制作方法 |
| CN110634730B (zh) * | 2019-09-27 | 2021-08-13 | 扬州扬杰电子科技股份有限公司 | 一种沟槽肖特基多晶硅沉积后栅氧中断返工方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1398005A (zh) * | 2001-07-18 | 2003-02-19 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN1855396A (zh) * | 2005-04-28 | 2006-11-01 | 株式会社半导体能源研究所 | 薄膜晶体管、显示装置以及电子装置的制造方法 |
| CN101032020A (zh) * | 2004-10-01 | 2007-09-05 | 东京毅力科创株式会社 | 半导体存储装置及其制造方法 |
| CN101336473A (zh) * | 2006-01-30 | 2008-12-31 | 住友电气工业株式会社 | 制造碳化硅半导体器件的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440501B1 (ko) * | 2000-03-16 | 2004-07-15 | 주성엔지니어링(주) | 반도체 소자의 게이트 산화막 형성방법 |
-
2010
- 2010-05-28 CN CN 201010187390 patent/CN102263021B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1398005A (zh) * | 2001-07-18 | 2003-02-19 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN101032020A (zh) * | 2004-10-01 | 2007-09-05 | 东京毅力科创株式会社 | 半导体存储装置及其制造方法 |
| CN1855396A (zh) * | 2005-04-28 | 2006-11-01 | 株式会社半导体能源研究所 | 薄膜晶体管、显示装置以及电子装置的制造方法 |
| CN101336473A (zh) * | 2006-01-30 | 2008-12-31 | 住友电气工业株式会社 | 制造碳化硅半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102263021A (zh) | 2011-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799768B2 (en) | Semiconductor device and method for manufacturing same | |
| TW201932635A (zh) | 高蝕刻選擇性的非晶碳膜 | |
| WO2009008376A1 (ja) | 半導体装置の製造方法、半導体装置、半導体製造装置、および、記憶媒体 | |
| CN104541362A (zh) | 用于在较低温度下使用远程等离子体源进行选择性氧化的设备和方法 | |
| JP2008511987A (ja) | ソフトデチャックシーケンス | |
| JP2007027777A (ja) | 電子デバイス材料の製造方法 | |
| WO2002059956A1 (en) | Method of producing electronic device material | |
| WO2017159511A1 (ja) | プラズマエッチング方法 | |
| TW202510089A (zh) | 用於奈米線的選擇性蝕刻 | |
| US8119540B2 (en) | Method of forming a stressed passivation film using a microwave-assisted oxidation process | |
| JP2012212706A (ja) | 半導体装置及びその製法において用いられるアモルファスカーボン膜の製造法 | |
| JP6885288B2 (ja) | 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法 | |
| CN106024622B (zh) | 自对准硅化物阻挡层的制造方法 | |
| CN102263021B (zh) | 一种低电压栅氧化层制备方法 | |
| EP2148361A1 (en) | Dry etching apparatus and dry etching method | |
| EP2148360B1 (en) | Dry etching method | |
| JP2000036484A (ja) | プラズマ処理方法 | |
| WO2010038887A1 (ja) | 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 | |
| US9466495B2 (en) | Chemical dielectric formation for semiconductor device fabrication | |
| EP3016134A1 (en) | Method of etching organic film | |
| CN108878278B (zh) | 栅氧化层的制造方法 | |
| CN105990105B (zh) | 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件 | |
| JP2019204901A (ja) | 窒化珪素パッシベーション膜の成膜方法及び半導体デバイスの製造方法 | |
| US20070077772A1 (en) | Apparatus and method for manufacturing semiconductor device using plasma | |
| US7776713B2 (en) | Etching solution, method of surface modification of semiconductor substrate and method of forming shallow trench isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION Effective date: 20130620 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Effective date: 20130620 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130620 Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Shen Yihua Inventor after: Song Hualong Inventor before: Shen Yihua Inventor before: Song Hualong |