CN1398005A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1398005A
CN1398005A CN02126314A CN02126314A CN1398005A CN 1398005 A CN1398005 A CN 1398005A CN 02126314 A CN02126314 A CN 02126314A CN 02126314 A CN02126314 A CN 02126314A CN 1398005 A CN1398005 A CN 1398005A
Authority
CN
China
Prior art keywords
film
nitrogen
gate insulating
insulating film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02126314A
Other languages
English (en)
Other versions
CN1280920C (zh
Inventor
米田健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1398005A publication Critical patent/CN1398005A/zh
Application granted granted Critical
Publication of CN1280920C publication Critical patent/CN1280920C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体装置的制造方法，在划分为第一元件形成区域(51)和第二元件形成区域(52)的半导体衬底(11)上形成由氧化膜构成的第一栅绝缘膜(13A)。接着，除去第一栅绝缘膜(13A)的包含在第二元件形成区域(52)中的部分，通过对半导体衬底(11)，在氮氧化性气体介质中进行热处理，在第二元件形成区域(52)上形成膜厚度比第一栅绝缘膜(13A)还小的由氮氧化膜构成的第二栅绝缘膜(15B)。接着，把第一栅绝缘膜(13A)和第二栅绝缘膜(15B)暴露在氮等离子体中，形成又导入了氮原子的第一栅绝缘膜(13C)和第二栅绝缘膜(15C)。防止掺杂剂原子从被薄膜化至有直接沟道电流流动程度的栅绝缘膜的栅电极向衬底扩散，并且能降低栅漏电流。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别是涉及一种MIS晶体管中使用的栅绝缘膜的形成方法。
背景技术
代表性的MOS型装置即MOS晶体管，例如在互补型MOS(CMOS)晶体管等中，是在一个半导体衬底上形成要求膜厚度相对小的栅绝缘膜的高速驱动用晶体管和要求膜厚度相对大的栅绝缘膜并且处理比较高压的输入输出信号的高耐压用晶体管。
高速驱动用晶体管的栅绝缘膜的膜厚度要求在1nm～3nm左右，并且，要求较高的耐绝缘破坏可靠性和低泄漏电流性。
在CMOS晶体管中采用了：使用在P沟道晶体管的栅电极中掺杂硼(B)的P导电型，并且使用在N沟道晶体管的栅电极中掺杂磷(P)的N导电型的所谓的双栅极结构。此时，因为P型掺杂剂即硼比N型掺杂剂即磷的扩散系数大，所以通过晶体管形成后的热处理，在高速驱动用晶体管的栅绝缘膜中扩散，到达沟道区域。这种硼的扩散现象被称作渗出，它导致晶体管的阈值电压的大幅度变动和驱动能力的恶化。这种硼的渗出随着栅绝缘膜的薄膜化的进展而变得更加显著，当在栅绝缘膜中使用二氧化硅时(SiO2)时，就变得特别显著。
而且，栅绝缘膜的薄膜化也导致通过该栅绝缘膜的栅漏电流的增大。即使在此，如果用二氧化硅作为栅绝缘膜，则它的传导机构中，当膜厚度在3.5nm以上时，为Fowler-Nordheim型的沟道电流，当膜厚度在3.5nm以下时，直接沟道电流占支配地位。此时，栅绝缘膜的厚度每减少0.2nm，栅漏电流增加1位数。因此，如果把栅绝缘膜的厚度设置为2.6nm以下，就不能再忽略栅漏电流。
如以上所述的那样，如果在栅绝缘膜中使用热氧化膜，就已经无法抑制硼的渗出和栅漏电流，在此，使用了在栅绝缘膜中导入了氮的氮氧化膜。
下面，参照附图，就以往的使用氮氧化硅膜的MOS型的栅绝缘膜的形成方法加以说明。
图12(a)～(c)表示了以往的栅绝缘膜的形成方法的步骤的剖面结构。
首先，在由硅构成的半导体衬底101的上部形成划分了多个元件形成区域的元件分离区域102，然后，在半导体衬底101的整个表面上形成膜厚度为7.5nm的由热氧化膜构成的第一栅氧化膜103A。接着，在第一栅氧化膜103A之上形成了在第二区域202开口的抗蚀图104后，使用形成的抗蚀图104，通过蚀刻第一栅氧化膜103A在第二区域202中包含的部分，露出半导体衬底101的第二区域，得到图12(a)所示的状态。
接着，如图12(b)所示，对半导体衬底101进行热处理，在第二区域202上形成膜厚度约为2.6nm的由热氧化膜构成的第二栅氧化膜105A。此时，第一栅氧化膜103A的膜厚度增大。
接着，如图12(c)所示，通过对半导体衬底101，在由一氧化氮(NO)构成的氮氧化性气体介质中，在900℃的温度下，进行30秒～数足够钟的热处理，在第一栅氧化膜103A和第二栅氧化膜105A中导入氮，分别得到第一栅氮氧化膜103B和第二栅氮氧化膜105B。并且，在基于热处理的氮氧化处理中，在一氧化氮(NO)以外，使用了一氧化二氮(N2O)或罕见地使用氨(NH3)。
当使用一氧化氮(NO)时，基于氮氧化处理的膜厚度的增加很小，在0.3nm以下，但是，当使用一氧化二氮时，有必要在约1000℃～1150℃的高温下进行数十秒～数足够钟的氮氧化处理。因此，基于一氧化二氮(N2O)的氮氧化处理中，膜厚度最大能增大数纳米，所以在工艺上的注意是必要的。
图13(a)和图13(b)是通过由一氧化氮(NO)构成的氮氧化性气体介质形成的为氮氧化膜的栅氮氧化膜的氮浓度的分布图，图13(a)表示第一栅氮氧化膜103B，图13(b)表示第二栅氮氧化膜105B。如图13(b)所示，在膜厚度2.6nm的第二栅氮氧化膜105B中，氮原子的峰值位于第二栅氮氧化膜105B和半导体衬底101的界面附近，该峰值浓度也受氮氧化温度的影响，但最大为4atm％左右。并且，当使用一氧化二氮(N2O)来进行氮氧化处理时，氮的浓度分布图也与图13(b)同样，它的峰值浓度最多为1atm％。
因为基于所述的以往的氮氧化处理法的第二栅氮氧化膜105B具有图13(b)所示的氮的浓度分布图和浓度峰值，所以在构成P沟道晶体管的p型栅电极中注入的硼离子虽然也受热处理温度的影响，但是，比较容易在第二栅氮氧化膜105B中扩散，到达半导体衬底101中的沟道区域。当然，与只由二氧化硅构成的栅氧化膜相比，抑制了硼的扩散，但是，当象第二栅氮氧化膜105B那样进行薄膜化时，在氮的峰值浓度在4atm％左右，并且在该峰值的位置位于与半导体衬底101的界面附近的氮浓度分布图中，存在无法实质性地防止硼的扩散的所谓第一问题。
而且，象这样，浓度在4atm％左右，并且含有在衬底界面上局部存在的含氮的氮氧化膜作为膜全体的氮的含有量不足以使二氧化硅(SiO2)的介电常数和折射率变化，存在无法增大电气容量和降低栅漏电流的所谓第二问题。
发明内容
鉴于以上所述问题的存在，本发明的目的在于：提供一种防止掺杂剂原子从被薄膜化至有直接沟道电流流动程度的栅绝缘膜的栅电极向衬底扩散，并能降低栅漏电流的半导体装置及其制造方法。
本发明者经过各种研究得出的结论是：为了能抑制基于薄膜化的栅绝缘膜的硼的扩散导致的渗出并且降低栅漏电流，栅绝缘膜的氮浓度应足够高，并且绝缘膜中的氮分布要平缓(宽广)，而且，为了提高薄膜的膜厚度的控制性，最好使用低温工艺。另外，在使用了一氧化氮或一氧化二氮的氮氧化处理中，如果要提高氮浓度，就有必要提高氮氧化处理的热处理温度，从而不适合于膜厚度极小极薄的栅绝缘膜的形成。
因此，为了通过防止栅绝缘膜的硼的渗出，并且提高氮的浓度，使介电常数和折射率增大，降低栅漏电流，有必要在被薄膜化的栅绝缘膜上使氮的分布广泛，并且形成氮的峰值浓度超过10atm％的浓度的氮氧化膜。
具体地说，本发明的半导体装置具有形成在半导体衬底上的栅绝缘膜和在栅绝缘膜之上形成的栅电极，栅绝缘膜被导入了氮，该氮的浓度在栅绝缘膜的表面附近或膜厚度方向的中央附近具有第一峰值。
根据本发明的半导体装置，因为栅绝缘膜被导入了氮，该氮的浓度在栅绝缘膜的表面附近或膜厚度方向的中央附近具有第一峰值，所以即使是薄膜化的栅绝缘膜，也能防止掺杂剂原子从栅电极向衬底扩散，并且能减少栅漏电流。因为增大了栅绝缘膜的介电常数，所以能提高耐绝缘破坏性。
在本发明的半导体装置中，栅绝缘膜的氮的浓度最好在栅绝缘膜的与半导体衬底的界面附近具有第二峰值。
由此，在栅绝缘膜的与半导体衬底的界面上，即告了栅绝缘膜耐应力性，并且降低了栅漏电流。
在本发明的半导体装置中，栅绝缘膜的氮浓度的第一峰值最好约在10atm％以上，并且约在40atm％以下。
在本发明的半导体装置中，栅绝缘膜的与半导体衬底的界面部分的氮的浓度在约0.2atm％以上，并且在约3atm％以下。
本发明的第一半导体装置的制造方法包括：在半导体衬底上形成栅绝缘用膜的过程(a)；通过把栅绝缘用膜暴露在氮等离子体中，在栅绝缘用膜中导入氮原子，从栅绝缘用膜形成栅绝缘膜的过程(b)。
根据第一半导体装置的制造方法，因为通过把栅绝缘用膜暴露在氮等离子体中，在栅绝缘用膜中导入氮原子，从栅绝缘用膜形成栅绝缘膜，所示能使薄膜化的栅绝缘膜中氮的分布相对广阔，并且能形成氮的峰值浓度超过10atm％的浓度的氮氧化膜。结果，即使是薄膜化的栅绝缘膜，也能防止掺杂剂原子从栅电极向衬底扩散，并且能减少栅漏电流。因为增大了栅绝缘膜的介电常数，所以能提高耐绝缘破坏性。
在第一半导体装置的制造方法中，在过程(a)中，最好通过对半导体衬底在氧化性气体介质中进行热处理，在半导体衬底上形成了由氧化膜构成的栅绝缘用膜。
另外，在第一半导体装置的制造方法中，在过程(a)中，通过对半导体衬底在不含氢的氮氧化性气体介质中进行热处理，在半导体衬底上形成了由氮氧化膜构成的所述栅绝缘用膜。
这样，在过程(a)中，因为通过在不含氢的氮氧化性气体介质中进行热处理，形成栅绝缘用膜，所以在栅绝缘用膜的与半导体衬底的界面附近也导入了氮原子。结果，提高了栅绝缘用膜的耐应力性，降低了栅漏电流。
此时，氮氧化性气体介质一般是含有一氧化氮和氧的气体介质，或由一氧化二氮构成的气体介质。
此时，在过程(a)之前，最好还具有在半导体衬底中注入使之产生加速氧化效果的杂质离子的过程。
这样一来，在半导体衬底上形成的栅绝缘用膜的膜厚度由于增速氧化效果而增大。因此，如果有选择地注入使之产生加速氧化效果的杂质离子，则在注入了杂质离子的区域和未注入的区域上，能改变栅绝缘用膜的厚度。
在第一半导体装置的制造方法中，在过程(a)中，最好通过对半导体衬底在含有由一氧化二氮生成的氮等离子体和氧等离子体的氮氧化性气体介质中进行热处理，在半导体衬底上形成了由氮氧化膜构成的所述栅绝缘用膜。
在第一半导体装置的制造方法中，在过程(a)之前，还包括：把半导体衬底划分为第一区域和第二区域的第一过程；在第一区域和第二区域上形成由热氧化膜构成的第一栅绝缘用膜的第二过程；除去第一栅绝缘用膜的包含在第二区域中的部分的第三过程；在过程(a)中，在半导体衬底的第二区域上形成膜厚度比第一栅绝缘用膜小的成为栅绝缘用膜的第二栅绝缘用膜；在过程(b)中，把第一栅绝缘用膜和第二栅绝缘用膜暴露在氮等离子体中，通过在第一栅绝缘用膜和第二栅绝缘用膜中导入氮原子，形成由第一栅绝缘用膜形成的第一栅绝缘膜，并且，从第二栅绝缘用膜形成成为栅绝缘膜的第二栅绝缘膜。
这样一来，能在半导体衬底的第一区域上和第二区域上形成膜厚度彼此不同的第一栅绝缘膜和第二栅绝缘膜，并且，能准确地把氮原子导入各栅绝缘膜中。
此时，第一栅绝缘膜的膜厚度最好为3.5nm以上，并且在9nm以下，其氮的浓度在第一栅绝缘膜的表面附近以及与半导体衬底的界面附近分别具有峰值；第二栅绝缘膜的膜厚度为1.0nm以上，并且在3.0nm以下，其氮的浓度在第二栅绝缘膜的膜厚度方向的中央附近具有峰值。
在第一半导体装置的制造方法中，在过程(a)之前，还包括：把半导体衬底划分为第一区域、第二区域和第三区域的第一过程；在第一区域、第二区域、第三区域上形成由热氧化膜构成的第一栅绝缘用膜的第二过程；在第二过程后，在半导体衬底的第二区域中注入使之产生加速氧化效果的杂质离子的第三过程；除去第一栅绝缘用膜的包含在第二区域和第三区域中的部分的第四过程；在过程(a)中，在半导体衬底的第二区域上形成膜厚度比第一栅绝缘用膜小的第二栅绝缘用膜，并且，在第三区域上形成膜厚度比第二栅绝缘用膜小的成为栅绝缘用膜的第三栅绝缘用膜；在过程(b)中，把第一栅绝缘用膜、第二栅绝缘用膜、第三栅绝缘用膜暴露在氮等离子体中，通过在第一栅绝缘用膜、第二栅绝缘用膜、第三栅绝缘用膜中导入氮原子，从第一栅绝缘用膜形成第一栅绝缘膜，从第二栅绝缘用膜形成第二栅绝缘膜，从第三栅绝缘用膜形成成为栅绝缘膜的第三栅绝缘膜。
这样一来，就能在半导体衬底的第一区域上、第二区域上和第三区域上形成膜厚度彼此不同的第一栅绝缘膜、第二栅绝缘膜、第三栅绝缘膜，并且，能准确地把氮原子导入各栅绝缘膜中。
在第一半导体装置的制造方法中，产生增速氧化效果的杂质离子是氟或硅，最好在半导体衬底的表面附近以1×1014cm-2以上，并且在5×1015cm-2以下的剂量，注入氟或硅。
在第一半导体装置的制造方法中，氮等离子体最好是温度为从室温到500℃的高密度等离子体。
在第一半导体装置的制造方法中，栅绝缘膜的氮浓度的峰值最好在10atm％以上，并且在40atm％以下。
在第一半导体装置的制造方法中，最好氮等离子体中加上氧等离子体。
本发明的第二半导体装置的制造方法包括：通过把半导体衬底的整个面暴露在氮等离子体和氧等离子体中，在半导体衬底上形成由氮氧化膜构成的栅绝缘膜的过程(a)；在栅绝缘膜上有选择地形成栅电极的过程(b)。
根据第二半导体装置的制造方法，通过把半导体衬底的整个面暴露在氮等离子题和氧等离子体中，作为形成在半导体衬底上的栅绝缘膜，能形成氮的分布相对宽阔，并且氮的峰值浓度超过10％的浓度的氮氧化膜。结果，即使是薄膜化的栅绝缘膜，也能防止掺杂剂原子从栅电极向衬底扩散，并且能减少栅漏电流。因为增大了栅绝缘膜的介电常数，所以能提高耐绝缘破坏性。
在第二半导体装置的制造方法中，在所述过程(a)之前，还包括：把半导体衬底划分为第一区域和第二区域的第一过程；在第一区域和第二区域上形成由热氧化膜构成的第一栅绝缘用膜的第二过程；除去第一栅绝缘用膜的包含在第二区域中的部分的第三过程；在过程(a)中，通过把包含第一栅绝缘用膜的整个面暴露在氮等离子体和氧等离子体中，在第二区域上形成膜厚度比第一栅绝缘用膜小的成为栅绝缘膜的第二栅绝缘膜，并且，在第一栅绝缘用膜中导入氮原子，从第一栅绝缘用膜形成第一栅绝缘膜。
这样一来，在半导体衬底的第一区域上和第二区域上能形成膜厚度彼此不同，并且导入了氮原子的第一栅绝缘膜和第二栅绝缘膜。
此时，第一栅绝缘膜的膜厚度为3.5nm以上，并且在9nm以下，其氮的浓度在第一栅绝缘膜的表面附近具有峰值；第二栅绝缘膜的膜厚度为1.0nm以上，并且在3.0nm以下，其氮的浓度在第二栅绝缘膜的膜厚度方向的中央附近具有峰值。
附图说明
下面简要说明附图。
图1(a)～(c)是表示本发明的实施例1中的半导体装置的制造方法的过程顺序的结构剖视图。
图2(a)～(c)是表示本发明的实施例1中的半导体装置的制造方法的过程顺序的结构剖视图。
图3(a)和(b)是表示形成图2(a)所示的第二栅绝缘膜后的各栅绝缘膜的氮浓度的分布图，(a)是表示第一栅绝缘膜的曲线图，(b)是表示第二栅绝缘膜的曲线图。
图4(a)和(b)是表示形成图2(b)所示的等离子体氮化处理后的各栅绝缘膜的氮浓度的分布图，(a)是表示第一栅绝缘膜的曲线图，(b)是表示第二栅绝缘膜的曲线图；(c)用于比较，是表示在增大了第二栅绝缘膜的膜厚情况下的氮浓度分布的曲线图。
图5是把本发明的实施例1中的半导体装置的制造方法的从P型栅电极的硼的渗出导致的阈值电压的变化的热处理时间依存性与以往的例子比较后表示的曲线图。
图6是把本发明的实施例1中的半导体装置的制造方法的栅漏电流和换算为二氧化硅的容量换算膜厚度值的关系与以往的例子比较后表示的曲线图。
图7是表示本发明的实施例1中的半导体装置的制造方法的氮等离子体的暴露温度和绝缘膜的氮浓度之间的关系的曲线图。
图8(a)～(d)是表示本发明的实施例2中的半导体装置的制造方法的过程顺序的结构剖视图。
图9(a)和(b)是表示图8(c)所示的等离子体氮化处理后的各栅绝缘膜的氮浓度分布的图，(a)是表示第一栅绝缘膜的曲线图，(b)是表示第二栅绝缘膜的曲线图。
图10(a)～(c)是表示本发明的实施例3中的半导体装置的制造方法的过程顺序的结构剖视图。
图11(a)和(b)是表示本发明的实施例3中的半导体装置的制造方法的过程顺序的结构剖视图。
图12(a)～(c)是表示以往的MOS型半导体装置的栅氮氧化膜的形成方法的过程顺序的结构剖视图。
图13(a)和(b)是表示形成图12(c)所示的氮氧化处理后的各栅绝缘膜的氮浓度分布的图，(a)是表示第一栅绝缘膜的曲线图，(b)是表示第二栅绝缘膜的曲线图。
下面简要说明附图符号。
11—半导体衬底；12—元件分离区域；13A—第一栅绝缘膜；13B—第一栅绝缘膜；13C—第一栅绝缘膜；14—抗蚀图；15B—第二栅绝缘膜；15C—第二栅绝缘膜；16—栅电极；21—半导体衬底；22—元件分离区域；23A—第一栅绝缘膜；23C—第一栅绝缘膜；24—抗蚀图；25C—第二栅绝缘膜；26—栅电极；31—半导体衬底；32—元件分离区域；33A—第一栅绝缘膜；33B—第一栅绝缘膜；33C—第一栅绝缘膜；34—第一抗蚀图；35B—第二栅绝缘膜；35C—第二栅绝缘膜；36B—第三栅绝缘膜；36C—第三栅绝缘膜；37—栅电极；44—第二抗蚀图；51—第一元件形成区域；52—第二元件形成区域；53—第三元件形成区域。
具体实施方式
(实施例1)
下面，参照附图，就本发明的实施例1加以说明。
图1(a)～(c)和图2(a)～(c)是表示本发明的实施例1中的半导体装置的制造方法的过程顺序的结构剖视图。
首先，如图1(a)所示，例如，准备在上部具有厚度约5μm、电阻率约为11Ωcm～14Ωcm的由P型硅构成的外延层(无图示)，电阻率约0.01Ωcm～0.02Ωcm的半导体衬底11。接着，在半导体衬底11的上部形成把该半导体衬底11的主面至少划分为第一元件形成区域51和第二元件形成区域52的由浅沟分离构成的元件分离区域12。接着，图中虽然未显示，在半导体衬底上分别形成P型井区域和N型井区域，再进行用于调整晶体管的阈值电压的沟道渗杂。
接着，对于形成了元件分离区域12的半导体衬底11的表面，进行基于温度约50℃的氢氧化氨(NH4OH)、过氧化氢(H2O2)以及水(H2O)的混合溶液的SC1洗净和基于氟酸(HF)的洗净，除去半导体衬底11的自然氧化膜。然后，把洗净的半导体衬底11投入立式电炉中，通过进行温度约800℃的火成氧化，在半导体衬底的主面上形成膜厚度约5.5nm的由二氧化硅构成的第一栅绝缘膜13A。接着，通过光刻法，在半导体衬底11上形成把第二元件形成区域52作为开口部的抗蚀图14，变为图1(b)所示的状态。
接着，如图1(c)所示，把抗蚀图14作为掩模，使用缓冲氟酸溶液，除去第一栅绝缘膜13A的包含在第二元件形成区域中的部分。然后，进行基于硫酸(H2SO4)和过氧化氢(H2O2)的混合溶液的腐蚀(piranha)洗净(＝SPM洗净)，除去抗蚀图14。接着，对于半导体衬底11的第二元件形成区域52，作为形成第二栅绝缘膜前的洗净，以50℃的温度进行SC1洗净。通过该SC1洗净，第一栅绝缘膜13A的膜厚度也减少0.2nm，变为5.3nm左右。
接着，如图2(a)所示，把图1(c)的状态的半导体衬底11投入急速热处理装置(Rapid Thermal Processer：RTP)，通过在由一氧化二氮(N2O)气体构成的、在常压或减压下温度约900℃的氮氧化性气体介质中进行氮氧化处理，在半导体衬底11的第二元件形成区域52上形成膜厚度约1.8nm的由氮氧化硅构成的第二栅绝缘膜15B。此时，第一栅绝缘膜13A中也通过氮氧化处理导入了氮原子，并且它膜厚度约增大到5.5nm，变为由氮氧化硅膜构成的第一栅绝缘膜13b。并且，在氮氧化性气体介质中，代替一氧化二氮，也可以使用体积比约10％的一氧化氮(NO)和约90％的氧气(O2)的混合气体。
接着，如图2(b)所示，进行把第一栅绝缘膜13B和第二栅绝缘膜15B暴露在氮(N2)等离子体中的氮化处理。在此，图2(b)所示的N*表示氮基。例如使用电感耦合型等离子体装置或螺旋形极化天线波等离子体装置。当使用电感耦合型等离子体装置时，等离子体生成的频率约为13.56MHz，高频电力约500W，罐的压力约1.33Pa，衬底温度约30℃，在氮等离子体中暴露约90秒。在此，不外加衬底偏压。当使用螺旋形极化天线波等离子体装置时，等离子体生成的频率约为13.56MHz，高频电力约500W，罐的压力约1.33Pa，衬底温度约30℃，在氮等离子体中暴露约120秒。通过进行它们中的任意一个的氮化处理，第一栅绝缘膜13B和第二栅绝缘膜分别变为第一栅绝缘膜13C和第二栅绝缘膜15C。
接着，在进行了基于氮等离子体的氮化处理的第一栅绝缘膜13C和第二栅绝缘膜15C之上通过例如CVD法，在680℃的温度下，堆积膜厚度约150nm，由粒径约20nm的具有微粒结构的多晶硅构成的导体膜。然后，通过对于堆积的导体膜，进行所定的刻膜，形成由导体膜构成的栅电极16，得到图2(c)所示的状态。
然后，图中虽然未表示，但是对第一元件形成区域51和第二元件形成区域分别进行所定离子注入，形成LDD区域和源漏区域，形成晶体管结构。此时，同时形成了第一栅绝缘膜13C和第二栅绝缘膜15C，其膜厚度分别约为5.5nm和1.8nm。
并且，图2(a)所示的第二栅绝缘膜15B的形成过程中的氮氧化处理可以不用RTP，而在含有由一氧化二氮生成的氮等离子体和氧等离子体的氮氧化性气体介质中进行。由此，因为即使是一氧化二氮也能在低温下进行氮氧化处理，所以能防止第一栅绝缘膜13B的膜厚度的不必要的增大。
另外，在堆积图2(c)所示的栅电极形成用的导体膜前，为了谋求第一栅绝缘膜13C和第二栅绝缘膜15C中的氮原子的稳定化，也可以在常压或减压下的非反应性气体介质中，在约700℃～1000℃的温度下进行数十秒的退火。可是，在本实施例中，不进行该氮稳定化的退火。
下面，说明第一栅绝缘膜13B、13C和第二栅绝缘膜15B、15C的氮浓度的分布图。
图3(a)和(b)是表示图2(a)所示的状态的第一栅绝缘膜13B和第二栅绝缘膜15B中的氮浓度的分布图，(a)是表示第一栅绝缘膜13B的曲线图，(b)是表示第二栅绝缘膜15B的曲线图。
如图3(a)所示，膜厚度约5.5nm的第一栅绝缘膜13B中氮的分布在与半导体衬底11的界面附近具有与1.0atm％的峰值。而图3(b)所示的膜厚度约为1.8nm的第二栅绝缘膜15B的氮分布在绝缘膜中具有宽阔的分布，它的浓度峰值位于膜厚度方向(与衬底面垂直的方向)的几乎中央附近。此时的氮浓度通过二次离子质量分析法(SIMS)评价为1.5atm％。
下面，说明基于电感耦合的氮化处理后的氮浓度的分布图。
图4(a)和(b)是表示形成图2(b)所示的状态第一栅绝缘膜13C和第二栅绝缘膜15C的氮浓度的分布图，图4(a)是表示第一栅绝缘膜13C的曲线图，图4(b)是表示第二栅绝缘膜15C的曲线图。
如图4(a)所示，膜厚度比较大的第一栅绝缘膜13C的氮分布是在它的表面附近具有与14atm％的浓度的第一峰值，在与半导体衬底11的界面附近具有1atm％的浓度的第二峰值。
如图4(b)所示，用实线表示的膜厚度比较小的第二栅绝缘膜15C的氮分布是用虚线表示的基于等离子体氮化处理的浓度分布图和用单点划线表示的基于热氮氧化处理的浓度分布图的积分值。在此，因为第二栅绝缘膜15C的膜厚度约1.8nm，是第一栅绝缘膜13C的约1/3，所以在膜中，氮分布具有相对宽阔的分布。并且，它的浓度峰值在膜厚度方向的中央附近具有约14atm％的浓度。
图4(c)是用于比较，用实线表示了当形成了膜厚度约2.6nm的第二栅绝缘膜15C时的氮浓度分布。这样，第二栅绝缘膜15C的膜厚度即使变得稍厚即约2.6nm，氮的分布也几乎不变化。这是因为产生影响的是等离子体生成用的频率和高频电力。
在此，如图4(a)和4(b)所示，第一栅绝缘膜13C和第二栅绝缘膜15C的与半导体衬底11的界面上的氮浓度都是约0.5atm％。这样，如果各栅绝缘膜13C、15C的与半导体衬底11的界面上的氮浓度设置在0.2atm％～3atm％左右，最好是在0.5atm％～1atm％左右，则各栅绝缘膜13C、15C的与半导体衬底11的界面特性变得良好，所以能提高各栅绝缘膜13C、15C的耐应力性，并且能降低通过该栅绝缘膜13C、15C的栅漏电流。如果并且，各栅绝缘膜13C、15C的与半导体衬底11的界面的氮浓度超过3atm％，则MOS晶体管的阈值电压变得不稳定，载流子的移动度下降，所以不好。
下面，说明使用了实施例1中的第二栅绝缘膜15C的P沟道晶体管的电气特性。
图5表示了从构成P沟道晶体管的渗杂了硼的P型栅电极的硼的渗出导致的阈值电压的变化的热处理时间依存性。如图5的实线所示，膜厚度约1.8nm的第二栅绝缘膜15C当热处理温度与1050℃时，热处理时间到60秒之前，阈值电压不变动。如果热处理温度为1000℃，则即使热处理时间超过75秒，阈值电压也不变动。虚线是用于比较，以往的例子的膜厚度约2.6nm的栅绝缘膜即使在热处理温度为1000℃时，只需30秒的加热，就已经表现了0.3V的阈值电压的变动。
图6表示了栅漏电流和换算为二氧化硅的容量换算膜厚度值的关系。在此，○表示由二氧化硅构成的栅绝缘膜，△表示基于以往的例子的栅绝缘膜，×表示基于实施例1的形成方法的第二栅绝缘膜。另外，各换算膜厚度值中，在括号内记录了基于偏振光椭圆计的膜厚度值。
如图6所示，由通过使实施例1中的第二栅绝缘膜的膜厚度变化而得到的氮氧化硅膜的栅漏电流和换算后的容量膜厚度值的关系可知，如果换算后的容量膜厚度值与以往的例子同等，则本实施例的栅绝缘膜能减少一位的栅漏电流。
并且，在实施例1中，虽然，用热氧化膜形成了第一栅绝缘膜13A，用基于一氧化二氮或一氧化氮和氧的混合气体介质的热氮氧化膜形成了第二栅绝缘膜15B，但是，即使用热氧化膜形成第二栅绝缘膜15B也能得到同样的效果。
可是，如果用热氧化膜形成第二栅绝缘膜15B，则无法使绝缘膜的浓度达到实施例1中的第二栅绝缘膜15C那样的高浓度。并且，在此所说明氮浓度不是峰值，而是氮浓度在绝缘膜中的积分值。这是因为峰值浓度是由等离子体氮氧化决定的。该氮浓度在绝缘膜中的积分值对减少硼的渗出和减少栅漏电流产生重要的影响。
下面，说明氮等离子体的暴露温度和绝缘膜的氮浓度的关系。
图7表示了使氮等离子体的暴露温度变为室温、300℃、550℃和750℃时的由二氧化硅构成的绝缘膜和由硅构成的衬底中的氮分布。并且，在本申请中，室温是指20℃～40℃左右的温度。从图7可知，在绝缘膜中得到高的氮浓度和非常陡的浓度分布是室温附近的暴露。如果衬底温度在500℃左右，对氮浓度和氮分布的影响小，几乎可以忽略，所以作为工艺温度，应该是从室温到500℃附近。
而且，从图7可知，当暴露在550℃的氮等离子体中时，衬底被显著氮化，并且虽然图中未显示，但是绝缘膜的面内的膜厚度分布和氮的浓度分布显著恶化。当温度提高到600℃以上时，由于氮基在绝缘膜表面的分解和热扩散，就很难实现在绝缘膜上的均匀并且浅的氮分布。因此，氮等离子体的暴露最好在室温附近，最大也不要超过500℃。
并且，虽然室温以下的暴露温度也是可以的，但是，因为在显著的低温下，衬底表面上产生结露，所以我们推荐室温附近。如果考虑到工艺的简便性、稳定性以及装置的实现性，则适合把等离子体的暴露温度设置为室温或比室温稍高。此时，在实施例1中，在室温附近进行的基于等离子体的氮化成为一个重要的因素。
这样，作为从室温到300℃左右的工艺温度，为了通过比较低温的工艺在绝缘膜(二氧化硅膜)中导入高浓度的氮，有必要使氮基为高浓度。在此，在本实施例中，使用高密度等离子体作为等离子体源，就能容易地得到高浓度的氮基。另外，因为氢使栅绝缘膜的特性恶化，所以在氮基的发生中使用的气体最好是不含有氢的氮。
另外，因为在使用了一般的微波的低密度等离子体中，不能提供充分的氮基，所以极难在绝缘膜中导入高浓度的氮。
实施例1中的栅绝缘膜为了防止充电导致的绝缘破坏，就要求使充电不会发生的等离子体即均匀的等离子体分布。在本实施例中，直径200mm左右的晶片面内的膜厚度分布当绝缘膜的膜厚度为1.8nm时，实现±0.1nm(3σ：但是，σ表示标准偏差)。如果考虑到栅漏电流在0.2nm的膜厚度变化下，变化一位，则这样的膜厚度分布和氮的浓度分布图是必须的。
如以上所述的那样，根据实施例1，即使第二栅绝缘膜15C被薄膜化，也能防止掺杂剂原子从栅电极16向半导体衬底11扩散，并且能降低栅漏电流。第二栅绝缘膜15C的介电常数增大，能提高耐绝缘破坏性。
并且，在实施例1中，从第二栅绝缘膜15B的形成到基于等离子体的暴露的氮化处理可以在各装置中进行，也可以通过使用多罐装置连续进行，即在一个罐内形成第二栅绝缘膜15B后，在其它的罐内进行氮化处理。
(实施例2)
下面，参照附图，就本发明的实施例2加以说明。
图8(a)～8(d)表示了本发明的实施例2中的半导体装置的制造方法的过程顺序的剖面结构。
首先，形成把由P型硅构成的半导体衬底21的上部至少划分为第一元件形成区域51和第二元件形成区域52的由浅沟构成的元件分离区域22。接着，图中虽然未显示，但是在半导体衬底21的上部分别形成P型井区域和N型井区域，进行用于调整晶体管的阈值电压的沟道渗杂。接着，对于形成了元件分离区域22的半导体衬底21的表面，进行温度约50℃的SC1洗净和基于稀释氟酸(HF)的洗净，除去半导体衬底的自然氧化膜。然后，把洗净的半导体衬底21投入RTP装置中，通过在温度约1000℃的水蒸汽中进行火成氧化，在半导体衬底21的主面上形成膜厚度约7.5nm的由二氧化硅构成的第一栅绝缘膜23A。接着，通过光刻法，在半导体衬底21上形成把第二元件形成区域52作为开口部的抗蚀图24，变为图8(a)所示的状态。
接着，如图8(b)所示，把抗蚀图24作为掩模，使用缓冲氟酸溶液，除去第一栅绝缘膜23A的包含在第二元件形成区域52中的部分，接着，通过腐蚀洗净，除去抗蚀图24。然后，对于半导体衬底的第二元件形成区域52，作为形成绝缘膜前的洗净，在50℃的温度下进行SC1洗净。通过该SC1洗净，第一栅绝缘膜23A的膜厚度减少约0.2nm，变为7.3nm左右。
接着，如图8(c)所示，把露出了第二元件形成区域52的半导体衬底21暴露在基于电感耦合的氮等离子体和氧等离子体中。在此，等离子体使用氮为约95％、氧约5％的混合气体，并且频率约为13.56MHz，高频电力约500W，罐的压力约1.33Pa，衬底温度约30℃。通过该氧等离子体和氮等离子体，在半导体衬底21上同时发生氧化和氮化，在第二元件形成区域52上形成膜厚度约1.6nm的的等离子体氧化膜即第二栅绝缘膜25C。此时，第一栅绝缘膜23A通过基于氮等离子体和氧等离子体的氮氧化而改变，成为第一栅绝缘膜23C，它的膜厚度变为7.5nm。
接着，在形成了第一栅绝缘膜23C和第二栅绝缘膜25C的半导体衬底21上，通过CVD法，通过例如CVD法，在680℃的温度下，堆积膜厚度约150nm，由粒径约20nm的具有微粒结构的多晶硅构成的导体膜。然后，通过对于堆积的导体膜，进行所定的刻膜，形成由导体膜构成的栅电极26，得到图8(d)所示的状态。
然后，图中虽然未表示，但是对第一元件形成区域51和第二元件形成区域52分别进行所定离子注入，形成LDD区域和源漏区域，形成晶体管结构。
下面，说明基于实施例2的电感耦合等离子体的氮氧化处理的第一栅绝缘膜23C和第二栅绝缘膜25C的氮浓度分布图。
图9(a)和图9(b)是第一栅绝缘膜23C和第二栅绝缘膜25C的氮浓度分布图，图9(a)表示第一栅绝缘膜23C，图9(b)表示第二栅绝缘膜25C。
如图9(a)所示，第一栅绝缘膜23C的氮分布在膜的表面附近具有约15atm％的浓度峰值。而图9(b)所示的第二栅绝缘膜25C的氮分布在膜中具有宽阔的分布，它的浓度峰值位于膜厚度方向的几乎中央附近具有约15atm％的浓度。
第一和第二栅绝缘膜23C、25C的氮浓度能通过等离子体源即氧气和氮气的分压进行调整。另外，也能通过在氧气的导入和氮气的导入中加上时间差，控制氮浓度。基本上因为同时可以产生氮等离子体和氧等离子体，所以即使使用一氧化氮等其，也能得到同样的效果。可是，因为一氧化二氮的氧化力强，所以有可能不适合薄膜的形成。
如以上所述的那样，根据实施例2，即使第二栅绝缘膜25C被薄膜化，也能防止掺杂剂从栅电极26向半导体衬底21的扩散，并且能降低栅漏电流。第二栅绝缘膜的介电常数增大，能提高耐绝缘破坏性。
(实施例3)
下面，参照附图，就本发明的实施例3加以说明。
图10(a)～(c)和图11(a)、图11(b)表示了本发明的实施例3的半导体装置的过程顺序的剖面结构。
首先，形成把由P型硅构成的半导体衬底31的上部至少划分为第一元件形成区域51、第二元件形成区域52、第三元件形成区域53的由浅沟构成的元件分离区域32。接着，图中虽然未显示，但是在半导体衬底31的上部分别形成P型井区域和N型井区域，进行用于调整晶体管的阈值电压的沟道渗杂。接着，对于形成了元件分离区域32的半导体衬底31的表面，进行温度约50℃的SC1洗净和基于稀释氟酸(HF)的洗净，除去半导体衬底31的自然氧化膜。然后，把半导体衬底31投入RTP装置中，通过在温度约1050℃的水蒸汽气体介质中进行火成氧化，在半导体衬底31的主面上形成膜厚度约5.5nm的由二氧化硅构成的第一栅绝缘膜33A。接着，通过光刻法，在半导体衬底31上形成把第二元件形成区域52作为开口部的第一抗蚀图34。接着，把第一抗蚀图34作为掩模，对第二元件形成区域52，用氟(F+)离子，以约5×1014/cm2的渗杂量，约5keV的加速能量进行离子注入，得到图10(a)所示的状态。在此，代替氟离子的注入，可以使用硅(Si)离子，当使用Si离子时，有必要使注入能量和剂量最佳化。
接着，如图10(b)所示，除去第一抗蚀图34后，通过光刻法，形成覆盖了第一元件形成区域51的第二抗蚀图44，用稀释氟酸溶液除去第一栅绝缘膜33A中包含在第二元件形成区域52和第三元件形成区域53中部分。
接着，如图10(c)所示，通过腐蚀洗净，除去第二抗蚀图44后，对于半导体衬底31的第二元件形成区域52，作为形成第二栅绝缘膜和第三栅绝缘膜前的洗净，在50℃的温度下进行SC1洗净。在此，不进行基于稀释氟酸的洗净。因为，基于稀释氟酸的最终处理是有选择地蚀刻第一元件形成区域51的第一栅绝缘膜33A，使绝缘破坏可靠性显著地恶化。接着，把半导体衬底31投入RTP装置中，用由体积比约为70％的一氧化氮(NO)和约30％的氧(O2)的混合气体构成，并且温度约850℃的氮氧化性气体介质进行氮氧化处理。由此，在半导体衬底31的第二元件形成区域52上形成由膜厚度2.2nm的由氮氧化硅膜构成的第二栅绝缘膜35B，并且，在第三元件形成区域53上形成膜厚度1.8nm的由氮氧化硅膜构成的第三栅绝缘膜36B。
这样，因为在半导体衬底31的第二元件形成区域52上以高浓度注入了对它的表面附近具有增速氧化效果的氟离子，所以在第二元件形成区域52上形成的第二栅绝缘膜35B的膜厚度比不注入氟离子的第三元件形成区域上形成的第三栅绝缘膜36B的膜厚度厚。另外，通过该氮氧化处理，第一栅绝缘膜33A也通过氮氧化处理变为由导入了氮原子的氮氧化硅膜构成的第一栅绝缘膜33B。并且，此时的第一栅绝缘膜的膜厚度的增大是一点点。
第一栅绝缘膜33B的氮分布对于与半导体衬底31的界面附近的堆积(积蓄)为主，第二栅绝缘膜35B和第三栅绝缘膜36B的氮分布在膜厚度的几乎中央附近具有峰值。另外，氮浓度的峰值约为6atm％～8atm％左右。
接着，如图11(a)所示，把形成了第一栅绝缘膜33B、第二栅绝缘膜35B和第三栅绝缘膜36B的半导体衬底31暴露在基于电感耦合等离子体的氮等离子体中约120秒。在此，等离子体发生用的频率约为13.56MHz，高频电力约500W，罐的压力约1.33Pa，衬底温度约30℃。通过使用了该氮等离子体的氮化处理，第一栅绝缘膜33B变为在表面附近和与半导体衬底31的界面附近具有两个峰值的由氮氧化硅膜构成的第一栅绝缘膜33C。另外，第二栅绝缘膜35B和第三栅绝缘膜36B分别变为绝缘膜中的浓度分布宽阔并且由含有其峰值约15atm％的高浓度的氮的氮氧化硅构成的第二栅绝缘膜35C和第三栅绝缘膜36C。
接着，通过CVD法，在进行了基于氮等离子体的氮化处理的第一栅绝缘膜33C之上，以550℃的堆积温度，堆积膜厚度约150nm，由含有约20atm％的锗(Ge)的多晶硅锗构成的导体膜。然后，通过对于堆积的导体膜进行所定的刻膜，分别形成由导体膜构成的栅电极37，得到图11(b)所示的状态。
然后，图中虽然未表示，但是对第一元件形成区域51和第二元件形成区域52分别进行所定的离子注入，形成LDD区域和源漏区域，形成晶体管结构。
这样，根实施例3，能在一个半导体衬底31上同时形成膜厚度约5.5nm的第一栅绝缘膜、膜厚度约2.2nm的第二栅绝缘膜35C和膜厚度约1.8nm的第三栅绝缘膜35C等膜厚度分别不同的三种栅绝缘膜。并且，膜厚度相对小的由氮氧化硅膜构成的第二和第三栅绝缘膜35C、36C的氮浓度分布变得宽阔，氮浓度的峰值位于膜厚度方向的几乎中央附近，并且它的峰值能为约15atm％的高浓度。
由此，即使第二和第三栅绝缘膜35C、36C被薄膜化，也能防止掺杂剂原子从栅电极37向半导体衬底31扩散，并且能减少栅漏电流。增大了各栅绝缘膜35C、36C的介电常数，能提高耐绝缘破坏性。
并且，在实施例3中，因为在图11(a)所示的过程中进行了等离子体氮化处理，所以可以用氧化处理代替氮氧化处理作为图10(c)所示的过程中形成的第二栅绝缘膜35B和第三栅绝缘膜36B的形成方法。但是，如果用基于氧化处理的氧化硅膜形成各栅绝缘膜35C、36C，与用氮氧化硅形成时相比，各栅绝缘膜35C、36C的氮浓度的积分值变小。因此，对于第二、第三栅绝缘膜35C、36C的各氮浓度，只要按照能降低栅漏电流的程度、抑制了硼的渗出的程度决定氮化方法就可以了。
另外，即使使第二和第三栅绝缘膜35B、36B的组成为氮氧化硅时，氮氧化性气体介质并不局限于一氧化氮和氧的混合气体介质，也可以使用一氧化氮和一氧化二氮的混合气体介质，或只有一氧化二氮的气体介质。即可以根据第二和第三栅绝缘膜35C、36C的各氮浓度，选择其形成方法。
在图10(c)所示的等离子体氮化过程中，等离子体源不均限于氮气，例如可以是基于使用了一氧化氮气体的氮等离子体和酸等离子体的氮氧化处理。换言之，可以是不含有氢的氮等离子体。
另外，在实施例3中，说明了MOS半导体装置中具有三种膜厚度的栅绝缘膜的形成方法，但是，当膜厚度为四种以上时，在形成了氟离子的注入渗杂量不同的元件形成区域后，进行所述的氮氧化处理和等离子体氮化处理就可以了。
根据本发明的半导体装置及其制造方法，例如，即使是被薄膜化至膜厚度为3.5nm以下，流有直接沟道电流程度的栅绝缘膜，也能防止掺杂剂原子从栅电极向衬底扩散，并且还能降低栅漏电流。并且，通过增大栅绝缘膜的介电常数，就能提高耐绝缘破坏性。

Claims (21)

1.一种半导体装置，其特征在于：包括：
形成在半导体衬底上的栅绝缘膜；
形成在所述栅绝缘膜上的栅电极；
所述栅绝缘膜被导入了氮，该氮的浓度在所述栅绝缘膜的表面附近或膜厚度方向的中央附近具有第一峰值。
2.根据权利要求1所述的半导体装置，其特征在于：
所述栅绝缘膜的氮的浓度在所述栅绝缘膜的与所述半导体衬底的界面附近具有第二峰值。
3.根据权利要求1或2所述的半导体装置，其特征在于：
所述栅绝缘膜的氮浓度的第一峰值在10atm％以上，并且在40atm％以下。
4.根据权利要求1或2所述的半导体装置，其特征在于：
所述栅绝缘膜的与所述半导体衬底的界面部分的氮的浓度在0.2atm％以上，并且在3atm％以下。
5.一种半导体装置的制造方法，其特征在于：包括：
在半导体衬底上形成栅绝缘用膜的过程(a)；
通过把所述栅绝缘用膜暴露在氮等离子体中，在所述栅绝缘用膜中导入氮原子，从所述栅绝缘用膜形成栅绝缘膜的过程(b)。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于：
在所述的过程(a)中，通过对所述半导体衬底在氧化性气体介质中进行热处理，在所述半导体衬底上形成由氧化膜构成的所述栅绝缘用膜。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于：
在所述的过程(a)中，通过对所述半导体衬底在不含氢的氮氧化性气体介质中进行热处理，在所述半导体衬底上形成由氮氧化膜构成的所述栅绝缘用膜。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于：
所述氮氧化性气体介质是含有一氧化氮和氧的气体介质，或由一氧化二氮构成的气体介质。
9.根据权利要求6～8中的任意一项所述的半导体装置的制造方法，其特征在于：
在所述过程(a)之前，还具有在所述半导体衬底中注入使之产生加速氧化效果的杂质离子的过程。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于：
所述杂质离子是氟或硅，在所述半导体衬底的表面附近以1×1014cm-2以上，并且在5×1015cm-2以下的剂量，注入所述氟或硅。
11.根据权利要求5所述的半导体装置的制造方法，其特征在于：
在所述过程(a)中，通过对所述半导体衬底在含有由一氧化二氮生成的氮等离子体和氧等离子体的氮氧化性气体介质中进行处理，在所述半导体衬底上形成由氮氧化膜构成的所述栅绝缘用膜。
12.根据权利要求5～8、11中的任意一项所述的半导体装置的制造方法，其特征在于：
在所述过程(a)之前，还包括：
把所述半导体衬底划分为第一区域和第二区域的第一过程；
在所述第一区域和所述第二区域上形成由热氧化膜构成的第一栅绝缘用膜的第二过程；
除去所述第一栅绝缘用膜的包含在所述第二区域中的部分的第三过程；
在所述过程(a)中，在所述半导体衬底的所述第二区域上，形成膜厚度比所述第一栅绝缘用膜还小的成为所述栅绝缘用膜的第二栅绝缘用膜；
在所述过程(b)中，把所述第一栅绝缘用膜和所述第二栅绝缘用膜暴露在氮等离子体中，通过在所述第一栅绝缘用膜和所述第二栅绝缘用膜中导入氮原子，由所述第一栅绝缘用膜形成第一栅绝缘膜，并且，从所述第二栅绝缘用膜形成成为所述栅绝缘膜的第二栅绝缘膜。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于：
所述第一栅绝缘膜的膜厚度为3.5nm以上，并且在9nm以下，其氮的浓度在所述第一栅绝缘膜的表面附近以及与所述半导体衬底的界面附近分别具有峰值；
所述第二栅绝缘膜的膜厚度为1.0nm以上，并且在3.0nm以下，其氮的浓度在所述第二栅绝缘膜的膜厚度方向的中央附近具有峰值。
14.根据权利要求5～8中的任意一项所述的半导体装置的制造方法，其特征在于：
在所述过程(a)之前，还包括：
把所述半导体衬底划分为第一区域、第二区域和第三区域的第一过程；
在所述第一区域、所述第二区域、所述第三区域上形成由热氧化膜构成的第一栅绝缘用膜的第二过程；
在所述第二过程后，在所述半导体衬底的所述第二区域中注入使之产生加速氧化效果的杂质离子的第三过程；
除去所述第一栅绝缘用膜的包含在所述第二区域和所述第三区域中的部分的第四过程；
在所述过程(a)中，在所述半导体衬底的所述第二区域上形成膜厚度比所述第一栅绝缘用膜还小的第二栅绝缘用膜，并且，在所述第三区域上形成膜厚度比所述第二栅绝缘用膜还小的成为所述栅绝缘用膜的第三栅绝缘用膜；
在所述过程(b)中，把所述第一栅绝缘用膜、所述第二栅绝缘用膜和所述第三栅绝缘用膜暴露在氮等离子体中，通过在所述第一栅绝缘用膜、所述第二栅绝缘用膜和所述第三栅绝缘用膜中导入氮原子，从所述第一栅绝缘用膜形成第一栅绝缘膜，从所述第二栅绝缘用膜形成第二栅绝缘膜，从所述第三栅绝缘用膜形成成为所述栅绝缘膜的第三栅绝缘膜。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于：
所述杂质离子是氟或硅，在所述半导体衬底的表面附近以1×1014cm-2以上，并且在5×1015cm-2以下的剂量，来注入所述氟或硅。
16.根据权利要求5～8、11中的任意一项所述的半导体装置的制造方法，其特征在于：
所述氮等离子体是温度为从室温到500℃的高密度等离子体。
17.根据权利要求5～8、11中的任意一项所述的半导体装置的制造方法，其特征在于：
所述栅绝缘膜的氮浓度的峰值在10atm％以上，并且在40atm％以下。
18.根据权利要求5～8、11中的任意一项所述的半导体装置的制造方法，其特征在于：
在所述氮等离子体中加上氧等离子体。
19.一种半导体装置的制造方法，其特征在于：包括：
通过把半导体衬底的整个面暴露在氮等离子体和氧等离子体中，在所述半导体衬底上形成由氮氧化膜构成的栅绝缘膜的过程(a)；
在所述栅绝缘膜上有选择地形成栅电极的过程(b)。
20.根据权利要求19所述的半导体装置的制造方法，其特征在于：在所述过程(a)之前，还包括：
把所述半导体衬底划分为第一区域和第二区域的第一过程；
在所述第一区域和所述第二区域上形成由热氧化膜构成的第一栅绝缘用膜的第二过程；
除去所述第一栅绝缘用膜的包含在所述第二区域中的部分的第三过程；
在所述过程(a)中，通过把包含所述第一栅绝缘用膜的所述半导体衬底的整个面暴露在氮等离子体和氧等离子体中，在所述第二区域上形成膜厚度比所述第一栅绝缘用膜还小的成为所述栅绝缘膜的第二栅绝缘膜，并且，在所述第一栅绝缘用膜中导入氮原子，从所述第一栅绝缘用膜形成第一栅绝缘膜。
21.根据权利要求20所述的半导体装置的制造方法，其特征在于：
所述第一栅绝缘膜的膜厚度为3.5nm以上，并且在9nm以下，其氮的浓度在所述第一栅绝缘膜的表面附近具有峰值；
所述第二栅绝缘膜的膜厚度为1.0nm以上，并且在3.0nm以下，其氮的浓度在所述第二栅绝缘膜的膜厚度方向的中央附近具有峰值。
CNB021263140A 2001-07-18 2002-07-18 半导体装置及其制造方法 Expired - Fee Related CN1280920C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001217571 2001-07-18
JP2001217571 2001-07-18

Publications (2)

Publication Number Publication Date
CN1398005A true CN1398005A (zh) 2003-02-19
CN1280920C CN1280920C (zh) 2006-10-18

Family

ID=19051861

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021263140A Expired - Fee Related CN1280920C (zh) 2001-07-18 2002-07-18 半导体装置及其制造方法

Country Status (4)

Country Link
US (3) US6773999B2 (zh)
JP (1) JP5174083B2 (zh)
CN (1) CN1280920C (zh)
TW (1) TWI292593B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435320C (zh) * 2003-09-09 2008-11-19 国际商业机器公司 用于分别优化在同一半导体芯片内的pmos和nmos晶体管的薄栅极电介质的方法以及由此制造的器件
US7795156B2 (en) 2004-11-05 2010-09-14 Hitachi Kokusai Electric Inc. Producing method of semiconductor device
US7951679B2 (en) 2004-08-16 2011-05-31 Panasonic Corporation Method for fabricating semiconductor device
CN102263021A (zh) * 2010-05-28 2011-11-30 中芯国际集成电路制造(上海)有限公司 一种低电压栅氧化层制备方法
WO2023123762A1 (zh) * 2021-12-28 2023-07-06 长鑫存储技术有限公司 一种半导体结构及其形成方法
US11862461B2 (en) 2021-12-28 2024-01-02 Changxin Memory Technologies, Inc. Method of forming oxide layer on a doped substrate using nitridation and oxidation process

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343879A (ja) * 2001-05-15 2002-11-29 Nec Corp 半導体装置及びその製造方法
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US20040135198A1 (en) * 2002-07-23 2004-07-15 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same, nonvolatile semiconductor memory and method of fabricating the same, and electronic apparatus including nonvolatile semiconductor memory
JP4190940B2 (ja) * 2003-05-13 2008-12-03 エルピーダメモリ株式会社 半導体装置の製造方法
DE60318419T2 (de) * 2003-07-11 2009-01-02 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung von unterschiedlichen Isolierungsstrukturen in Halbleiterbauelementen und entsprechende Struktur
JP2005101403A (ja) * 2003-09-26 2005-04-14 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
JP4245466B2 (ja) * 2003-12-04 2009-03-25 Ｎｅｃエレクトロニクス株式会社 ノイズ除去回路
KR100521440B1 (ko) * 2003-12-27 2005-10-13 동부아남반도체 주식회사 ｎ채널형 모스 트랜지스터의 할로 영역 형성 방법
KR100553706B1 (ko) * 2004-02-17 2006-02-24 삼성전자주식회사 비휘발성 기억 소자 및 그 제조 방법
JP4040602B2 (ja) * 2004-05-14 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100521452B1 (ko) * 2004-07-28 2005-10-12 동부아남반도체 주식회사 반도체 장치의 질화산화막 형성방법
JP4579637B2 (ja) * 2004-10-01 2010-11-10 東京エレクトロン株式会社 半導体記憶装置及びその製造方法
KR100611784B1 (ko) * 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
DE102005020058B4 (de) * 2005-04-29 2011-07-07 Globalfoundries Inc. Herstellungsverfahren für ein Halbleiterbauelement mit Gatedielektrika mit unterschiedlichen Blockiereigenschaften
WO2006118787A1 (en) * 2005-04-29 2006-11-09 Advanced Micro Devices, Inc. A semiconductor device having a gate dielectric of different blocking characteristics
JP2006332404A (ja) * 2005-05-27 2006-12-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7435651B2 (en) * 2005-09-12 2008-10-14 Texas Instruments Incorporated Method to obtain uniform nitrogen profile in gate dielectrics
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7635655B2 (en) * 2006-03-30 2009-12-22 Tokyo Electron Limited Method for replacing a nitrous oxide based oxidation process with a nitric oxide based oxidation process for substrate processing
US20070228480A1 (en) * 2006-04-03 2007-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS device having PMOS and NMOS transistors with different gate structures
US20080254642A1 (en) * 2007-04-16 2008-10-16 United Microelectronics Corp. Method of fabricating gate dielectric layer
KR100880230B1 (ko) * 2007-05-28 2009-01-28 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP2008300779A (ja) * 2007-06-04 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
KR100877673B1 (ko) * 2007-06-26 2009-01-08 주식회사 동부하이텍 반도체 소자 제조방법
US8502323B2 (en) * 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
JP2009044051A (ja) * 2007-08-10 2009-02-26 Panasonic Corp 半導体装置及びその製造方法
US7928020B2 (en) * 2007-09-27 2011-04-19 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a nitrogenated silicon oxide layer and MOS device having same
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US7635648B2 (en) * 2008-04-10 2009-12-22 Applied Materials, Inc. Methods for fabricating dual material gate in a semiconductor device
JP2010027823A (ja) * 2008-07-18 2010-02-04 Nec Electronics Corp 半導体装置の製造方法および半導体装置
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
US8673720B2 (en) * 2009-03-27 2014-03-18 National Semiconductor Corporation Structure and fabrication of field-effect transistor having nitrided gate dielectric layer with tailored vertical nitrogen concentration profile
US20100242961A1 (en) * 2009-03-31 2010-09-30 Nellcor Puritan Bennett Llc Systems and methods for preventing water damage in a breathing assistance system
US8470675B2 (en) * 2010-10-20 2013-06-25 Texas Instruments Incorporated Thick gate oxide for LDMOS and DEMOS
KR101858524B1 (ko) 2011-05-26 2018-05-18 삼성전자주식회사 반도체 소자의 제조 방법
JP6083930B2 (ja) 2012-01-18 2017-02-22 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法
US8962433B2 (en) * 2012-06-12 2015-02-24 United Microelectronics Corp. MOS transistor process
JP6003363B2 (ja) * 2012-08-03 2016-10-05 富士通セミコンダクター株式会社 半導体装置とその製造方法
US9412640B2 (en) 2013-01-25 2016-08-09 GlobalFoundries, Inc. Semiconductor device including substrate contact and related method
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
US9508588B2 (en) 2014-10-29 2016-11-29 GlobalFoundries, Inc. Methods for fabricating integrated circuits with isolation regions having uniform step heights
KR102378471B1 (ko) * 2017-09-18 2022-03-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
CN114446879A (zh) * 2020-11-02 2022-05-06 上海华力集成电路制造有限公司 整合不同厚度的栅介质层的制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US19142A (en) * 1858-01-19 Corn-htjsker
US130377A (en) * 1872-08-13 Improvement in lock-nuts
US72177A (en) * 1867-12-17 Constantin deexlbe
US52618A (en) * 1866-02-13 Improved lamp-wick adjuster
US185693A (en) * 1876-12-26 Improvement in blacking-bottles
JP3830541B2 (ja) 1993-09-02 2006-10-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH08139315A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
US5834351A (en) * 1995-08-25 1998-11-10 Macronix International, Co. Ltd. Nitridation process with peripheral region protection
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6040249A (en) * 1996-08-12 2000-03-21 Texas Instruments Incorporated Method of improving diffusion barrier properties of gate oxides by applying ions or free radicals of nitrogen in low energy
EP0844668A3 (en) 1996-11-25 1999-02-03 Matsushita Electronics Corporation MOS structure of semiconductor device and method of manufacturing the same
JP3681525B2 (ja) 1996-11-25 2005-08-10 松下電器産業株式会社 半導体装置の製造方法
EP0847079A3 (en) 1996-12-05 1999-11-03 Texas Instruments Incorporated Method of manufacturing an MIS electrode
US5763922A (en) * 1997-02-28 1998-06-09 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US6049249A (en) * 1997-09-08 2000-04-11 Hughes Electronics Corporation TWT with mismatched section for controlled gain variation with frequency
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR19990049409A (ko) 1997-12-12 1999-07-05 윤종용 서로 다른 두께의 게이트 산화막 형성 방법
TW434735B (en) 1998-02-20 2001-05-16 United Microelectronics Corp Tungsten etcher installed with a bottom electrode bias power supply
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
JPH11317458A (ja) 1998-05-07 1999-11-16 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP2000216257A (ja) 1999-01-20 2000-08-04 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP3505493B2 (ja) * 1999-09-16 2004-03-08 松下電器産業株式会社 半導体装置の製造方法
JP2002009169A (ja) * 2000-06-20 2002-01-11 Nec Corp 半導体装置とその製造方法
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6432786B2 (en) * 2000-08-10 2002-08-13 National Science Council Method of forming a gate oxide layer with an improved ability to resist the process damage
US6933248B2 (en) * 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
US6436845B1 (en) * 2000-11-28 2002-08-20 Lsi Logic Corporation Silicon nitride and silicon dioxide gate insulator transistors and method of forming same in a hybrid integrated circuit
JP2002170825A (ja) * 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
US6893979B2 (en) * 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
JP2002368122A (ja) * 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
US6436771B1 (en) * 2001-07-12 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming a semiconductor device with multiple thickness gate dielectric layers
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435320C (zh) * 2003-09-09 2008-11-19 国际商业机器公司 用于分别优化在同一半导体芯片内的pmos和nmos晶体管的薄栅极电介质的方法以及由此制造的器件
US7951679B2 (en) 2004-08-16 2011-05-31 Panasonic Corporation Method for fabricating semiconductor device
US7795156B2 (en) 2004-11-05 2010-09-14 Hitachi Kokusai Electric Inc. Producing method of semiconductor device
CN102263021A (zh) * 2010-05-28 2011-11-30 中芯国际集成电路制造(上海)有限公司 一种低电压栅氧化层制备方法
CN102263021B (zh) * 2010-05-28 2013-06-19 中芯国际集成电路制造(上海)有限公司 一种低电压栅氧化层制备方法
WO2023123762A1 (zh) * 2021-12-28 2023-07-06 长鑫存储技术有限公司 一种半导体结构及其形成方法
US11862461B2 (en) 2021-12-28 2024-01-02 Changxin Memory Technologies, Inc. Method of forming oxide layer on a doped substrate using nitridation and oxidation process

Also Published As

Publication number Publication date
US6773999B2 (en) 2004-08-10
JP5174083B2 (ja) 2013-04-03
JP2010212716A (ja) 2010-09-24
US20030015763A1 (en) 2003-01-23
US7164178B2 (en) 2007-01-16
US20070063273A1 (en) 2007-03-22
TWI292593B (en) 2008-01-11
CN1280920C (zh) 2006-10-18
US20040232516A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
CN1280920C (zh) 半导体装置及其制造方法
CN1234156C (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN100347832C (zh) 电子器件材料的制造方法
US20060273412A1 (en) Method of manufacturing semiconductor device
CN1282230C (zh) 半导体装置的制造方法及半导体装置
CN1599961A (zh) 半导体装置及其制造方法
KR100839359B1 (ko) 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
CN1967780A (zh) 用于制作场效应晶体管的栅极电介质的方法
CN1838434A (zh) 半导体器件及其制造方法
CN1505114A (zh) 半导体器件的制造方法
CN1253929C (zh) 半导体装置及其制造方法
CN1348219A (zh) 参考电压半导体
CN1744318A (zh) 半导体装置及其制造方法
US7265065B2 (en) Method for fabricating dielectric layer doped with nitrogen
CN101620995A (zh) 栅极介质层及其制造方法、半导体器件及其制造方法
CN1702866A (zh) 半导体器件
CN1617311A (zh) 半导体器件的制造方法
US7312139B2 (en) Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device
US7713854B2 (en) Gate dielectric layers and methods of fabricating gate dielectric layers
US20030139025A1 (en) Method of forming a MOS transistor with improved threshold voltage stability
US20070096104A1 (en) Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
JP2002151684A (ja) 半導体装置及びその製造方法
CN1202001A (zh) 具有金属－绝缘膜－半导体三层结构的晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061018

Termination date: 20110718