CN1617311A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1617311A
CN1617311A CNA2004100927095A CN200410092709A CN1617311A CN 1617311 A CN1617311 A CN 1617311A CN A2004100927095 A CNA2004100927095 A CN A2004100927095A CN 200410092709 A CN200410092709 A CN 200410092709A CN 1617311 A CN1617311 A CN 1617311A
Authority
CN
China
Prior art keywords
insulating film
capacitor insulating
plasma
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100927095A
Other languages
English (en)
Inventor
米田健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1617311A publication Critical patent/CN1617311A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体器件的制造方法，把由多晶体硅构成并且表面粗糙化的下部电极(19)暴露在氧等离子体(61)中，在下部电极(19)的表面形成氧化硅膜(19a)，通过把形成该氧化硅膜(19a)的下部电极(19)暴露在氮等离子体(62)中，把氧化硅膜(19a)的表面及其附近变质为氮化硅膜(19b)。接着，在形成该氮化硅膜(19b)的下部电极(19)上形成由氧化钽构成的电容绝缘膜(20)，然后，把电容绝缘膜(20)暴露在氧等离子体(63)中，对该电容绝缘膜(20)供给氧。接着，对电容绝缘膜(20)进行氧化性气氛的热处理，把它结晶，接着在结晶的电容绝缘膜(20)上形成上部电极(21)。

Description

半导体器件的制造方法
技术领域
本发明涉及设置了具有对上部电极使用金属，对下部电极使用半导体的金属-绝缘物-半导体(MIS)构造或对上部电极以及下部电极都使用金属的金属-绝缘物-金属(MIM)构造的电容元件，特别是像DRAM(DynamicRandom Access Memory)装置那样构成存储单元的电容元件的半导体器件的制造方法。
背景技术
DRAM装置中，伴随着存储容量的增大，要求存储单元或外围电路的微细化。因此，关于构成存储单元的电容元件，其专有面积缩小，结果，如何确保在各电容元件中存储电荷的静电电容成为课题。
因此，在构成电容元件的电极中，为了增大其表面积，当为MIS构造或SIS(半导体-绝缘物-半导体)构造时，采用使下部电极的表面变粗糙或半球粒化(Hemispherical Grain)，使其表面积增大2到3倍的手法。
而对电容绝缘膜，通过使用介电常数更高的氧化钽等强介质，对应于微细化。可是，对电容绝缘膜使用氧化钽时，由于该氧化钽的物理特性，存在几个制约。
下面，参照图15～图17，说明具有采用以往的MIS构造的电容元件的半导体器件结构及其制造方法。
图15表示具有以往的电容元件的半导体器件的截面结构。如图15所示，在由硅构成的半导体衬底101上隔着栅氧化膜102形成栅电极103，在半导体衬底101的栅电极103的两侧的区域中形成源漏区104。在半导体衬底101上覆盖栅电极103形成第一层间绝缘膜105，在把上表面平坦化的第一层间绝缘膜105的一方的源漏区104的上方形成接触插头106。在第一层间绝缘膜105上形成第二层间绝缘膜107，在把上表面平坦化的第二层间绝缘膜107的接触插头106的上方，形成露出该接触插头106，并且开口直径比接触插头106的直径还大的开口部。
在第二层间绝缘膜107的开口部，覆盖开口部的底面和壁面，形成表面粗糙化并且由以高浓度掺杂了磷的多晶体硅构成的下部电极108，在该下部电极108上形成由氧化钽构成的电容绝缘膜109，在该电容绝缘膜109上形成由氮化钽构成的上部电极110。
下面，参照图16(a)～图16(c)、图17(a)和图17(b)所示的电容元件的局部放大图，说明以往的半导体器件的电容元件的制造方法。
首先，如图16(a)所示，对表面粗糙化的下部电极108，例如一边在氨(NH3)气氛中照射光，一边在温度800℃～900℃，进行30秒~60秒左右的急速热氮化(RTN：Rapid Thermal Nitridation)处理，在下部电极108的表面形成膜厚最大1nm～1.5nm左右的热氮化硅膜108a。
下面，如图16(b)所示，通过有机金属化学气相生长法，在400℃～500℃的温度下，把五乙氧基钽(Ta(OC2H5)5)等作为有机金属源，在形成热氮化硅膜108a的下部电极108上形成膜厚6nm～14nm的由氧化钽(TaOx)构成的电容绝缘膜109。这里，之所以对氧化钽的材料使用有机金属源是因为有机金属源容易作为半导体工艺处理。可是，使用有机金属源形成的氧化钽强烈受到成膜时的底层的表面状态的影响。例如，当在底层即下部电极108的表面局部形成自然氧化膜时，在形成该自然氧化膜的部分，在该氧化钽的成膜时产生延迟，所以在氧化钽的膜厚上产生偏移。为了防止膜厚的偏移，在形成由氧化钽构成的电容绝缘膜109之前，进行使下部电极108表面为均一状态的氮化(热氮化)处理。此外，从400℃～500℃左右的较低温度的有机金属源取得的氧化钽含有和多有机碳，并且碳的组成比本来的氧化钽的化学计算比Ta2O5少。
因此，如图16(c)所示，在温度800℃～850℃的臭氧或臭氧等离子体气氛中，通过向电容绝缘膜109供给氧，对构成电容绝缘膜109的氧化钽补偿氧的欠缺，并且除去有机碳。这时，氧的补给希望温度高，但是如果温度过高，氧化钽就有可能还原，所以加热的上限温度为850℃左右。
接着，如图17(a)所示，在成膜之后，对于非晶体状态的电容绝缘膜109，在温度800℃～850℃的氧气氛中进行加热，谋求构成电容绝缘膜的氧化钽的结晶化(多结晶化)。据此，电容绝缘膜109的介电常数恢复到本来的值，并且能抑制泄漏电流。此外，对氧化钽的氧的补给步骤和结晶步骤有时也在一个步骤中进行。
接着，如图17(b)所示，在结晶的电容绝缘膜109上形成膜厚50nm左右的由氮化钛构成的上部电极110。
[专利文献1]专利第2786071号公报
[专利文献2]专利第3202893号公报
本申请发明者发现所述以往的电容元件制造方法中的图16(a)所示的基于RTN的热氮化步骤和图16(c)所示的基于臭氧的氧补给步骤中存在以下所示的各种问题。
第一，对由多晶体硅构成的下部电极108的表面进行的RTN处理在下部电极108的粗糙化的表面能沿着表面形成膜厚几乎均一的所谓的保形的热氮化硅膜108a，但是形成的热氮化硅膜108a在其表面状态稳定性的持续上存在问题。即对下部电极108进行基于RTN的氮化后，在堆积由氧化钽构成的电容绝缘膜109之前，热氮化硅膜108a的表面变得不稳定，在形成电容绝缘膜109时，在该电容绝缘膜109的膜厚上产生局部的不均匀。该膜厚的局部不均匀引起电容元件中的泄漏电流的增加或减少、静电电容的偏移和可靠性的恶化。
第二，尽管基于RTN的热氮化的热氮化硅膜108a的膜厚是支配流过电容元件的泄漏电流以及该电容元件的可靠性的重要参数，但是存在只能把膜厚形成1nm～1.5nm左右的问题。即无法按照设计值，控制电容绝缘膜109的底层，即决定该电容元件的特性的重要参数即热氮化硅膜108a的膜厚。
第三，在对由氧化钽构成的电容绝缘膜109的成膜后的有机碳的除去和接近化学计算组成的氧补给步骤中，从氧化钽的结晶的观点出发，用725℃、60秒左右的热处理是充分的，但是从氧补给的观点出发，需要更高的温度。可是，在近年把DRAM电路和逻辑电路搭载在1个芯片中的集成电路器件中，存在为了维持构成逻辑电路的CMOS器件的动作特性，工艺的低温化即要求热预算的降低的二律背反的状况。
第四，在氧补给步骤中，对由氧化钽构成的电容绝缘膜109，为了从表面到下表面均一地补给氧，对氧化剂使用臭氧或氧等离子体。可是，臭氧是非常活性的氧化剂，如图16(c)所示，氧化剂从电容绝缘膜109连热氮化硅膜108a也氧化，氧化到其下方的由多晶体硅构成的下部电极108。据此，在电容绝缘膜109的膜厚上串联附加比氧化钽的介电常数还小的氧化硅膜108b，存在电容元件的静电电容大幅度下降的问题。
此外，在对于氧化钽的氧补给中使用氧等离子体时，如果要对氧化钽全体进行氧补给，有必要增大等离子体的生成能量，所以氧离子的直进性增大，当下部电极108由具有三维构造，并且粗糙化的多晶硅构成时，担心在粗糙化的下部电极108的表面产生氧离子不能到达的区域，或等离子体照射引起的对电容绝缘膜109、与电容元件连接的访问晶体管的损伤。
发明内容
本发明的目的在于：解决所述以往的问题，使由金属氧化物构成的电容绝缘膜与成为底层的下部电极之间的界面层的表面状态稳定，并且能控制界面层的厚度，此外，能以低温对由金属氧化物构成的电容绝缘膜可靠地进行氧补给。
为了实现所述目的，本发明的半导体器件的制造方法采用以下结构：用低能量的等离子体形成由金属氧化物构成的电容绝缘膜与成为底层的第一电极(下部电极)之间的界面层，此外，通过低能量的等离子体进行对由金属氧化物构成的电容绝缘膜的氧补给，至少分2次进行由金属氧化物构成的电容绝缘膜的堆积和氧补给，直到电容绝缘膜变为给定的膜厚。
具体而言，本发明的第一半导体器件的制造方法的特征在于：包括：通过把由多晶体硅构成的第一电极暴露在包含氧的第一等离子体中，在所述第一电极表面形成氧化硅膜的步骤(a)；通过把形成所述氧化硅膜的所述第一电极再暴露在包含氮的第二等离子体中，使所述氧化硅膜变质为氮氧化硅膜的步骤(b)；在形成所述氮氧化硅膜的所述第一电极上形成由金属氧化物构成的电容绝缘膜的步骤(c)；把所述电容绝缘膜再暴露在包含氧的第三等离子体中，对所述电容绝缘膜供给氧的步骤(d)；对于被供给氧的所述电容绝缘膜进行氧化性气氛的热处理的步骤(e)；在所述电容绝缘膜上形成第二电极的步骤(f)。
根据第一半导体器件的制造方法，在步骤(a)中，通过包含氧的等离子体形成成为由金属氧化物构成的电容绝缘膜的底层的界面层即氧化硅膜，所以能把该界面层的厚度控制在0.5nm～4nm左右。因此，能把支配流过电容元件的泄漏电流以及该电容元件的可靠性的重要参数即界面层的膜厚控制为所需的厚度，所以能在电容元件中实现高的静电电容，能实现具有低泄漏特性和高可靠性的电容元件。
在第一半导体器件的制造方法中，希望第一等离子体、第二等离子体、第三等离子体中，电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下。
在第一半导体器件的制造方法中，希望第一等离子体和第三等离子体由氧气或在氧中加入氪的混合气体生成。
在第一半导体器件的制造方法中，第二等离子体由氮或在氮中加入氦或氩的混合气体生成。
在第一半导体器件的制造方法中，形成在所述第一电极表面上的氧化硅膜的膜厚为1nm以上，并且在4nm以下。
第一半导体器件的制造方法重复在所述步骤(c)中形成所述电容绝缘膜的一部分后，实施所述步骤(d)的一系列步骤，直到所述电容绝缘膜变为给定的膜厚。这样，分开形成电容绝缘膜，直到变为给定的膜厚，在每次成膜时进行氧补给，所以在层叠为多层的电容绝缘膜的各层中能可靠进行氧补给。并且，能使氧等离子体更低能量化，所以能防止对于电容绝缘膜的等离子体引起的损伤。
这时，一系列步骤中的电容绝缘膜的初次膜厚为2nm以上，并且在4nm以下。
本发明的第二半导体器件的制造方法的特征在于：包括：
通过把由多晶体硅构成的第一电极暴露在包含氮的第一等离子体中，在所述第一电极表面形成氮化硅膜的步骤(a)；在形成所述氮化硅膜的所述第一电极上形成由金属氧化物构成的电容绝缘膜的步骤(b)；把所述电容绝缘膜暴露在包含氧的第二等离子体中，对所述电容绝缘膜供给氧的步骤(c)；对于被供给氧的所述电容绝缘膜进行氧化性气氛的热处理的步骤(d)；在所述电容绝缘膜上形成第二电极的步骤(e)。
根据第二半导体器件的制造方法，在步骤(a)中，通过包含氮的等离子体形成成为由金属氧化物构成的电容绝缘膜的底层的界面层即氮化硅膜，所以能把该界面层的厚度控制在0.5nm～4nm左右。因此，能把支配流过电容元件的泄漏电流以及该电容元件的可靠性的重要参数即界面层的膜厚控制为所需的厚度，所以能在电容元件中实现高的静电电容，能实现具有低泄漏特性和高可靠性的电容元件。
在第二半导体器件的制造方法中，第一等离子体、第二等离子体中，电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下。
在第二半导体器件的制造方法中，第一等离子体由氮或在氮中加入氦或氩的混合气体生成。
在第二半导体器件的制造方法中，第二等离子体由氧气或在氧中加入氪的混合气体生成。
第二半导体器件的制造方法还具有：在所述步骤(a)之前，通过对所述第一电极进行包含氮的气氛的热处理，在所述第一电极表面形成热氮化硅膜的步骤；在所述步骤(a)中，取得把所述热氮化硅膜改质的所述氮化硅膜。这样，界面层即氮化硅膜的第一电极上的保形性提高。
第二半导体器件的制造方法重复在所述步骤(b)中形成所述电容绝缘膜的一部分后，实施所述步骤(c)的一系列步骤，直到所述电容绝缘膜变为给定的膜厚。这样分开形成电容绝缘膜，直到变为给定的膜厚，在每次成膜时进行氧补给，所以在层叠为多层的电容绝缘膜的各层中能可靠进行氧补给。并且，能使氧等离子体更低能量化，所以能防止对于电容绝缘膜的等离子体引起的损伤。
这时，一系列步骤中的所述电容绝缘膜的初次膜厚为2nm以上，并且在4nm以下。
本发明的第三半导体器件的制造方法的其特征在于：包括：在由多晶体硅构成的第一电极表面形成具有绝缘性的界面层的步骤(a)；在形成所述界面层的第一电极上形成由金属氧化物构成的电容绝缘膜的一部分的步骤(b)；通过把所述电容绝缘膜的一部分暴露在包含氧的等离子体中，对所述电容绝缘膜的一部分供给氧的步骤(c)；把所述步骤(b)和所述步骤(c)作为一系列的步骤，重复它直到所述电容绝缘膜变为给定的膜厚，对具有给定的膜厚的所述电容绝缘膜进行氧化性气氛的热处理的步骤(d)；在所述电容绝缘膜上形成第二电极的步骤(e)。
根据第三半导体器件的制造方法，把在形成界面层的第一电极上形成由金属氧化物构成的电容绝缘膜后，通过把电容绝缘膜的一部分暴露在包含氧的等离子体中，对电容绝缘膜一部分供给氧的步骤作为一系列的步骤，重复它直到电容绝缘膜变为给定的膜厚，所以即使让等离子体低能量化，也能可靠地对层叠为多层的电容绝缘膜的各层进行氧补给。并且，低能量化的氧等离子体不会产生对电容绝缘膜的基于等离子体的损伤。
在第三半导体器件的制造方法中，等离子体中，电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下。
在第三半导体器件的制造方法中，等离子体由氧气或在氧中加入氪的混合气体生成。
第三半导体器件的制造方法在所述步骤(a)中，通过把所述第一电极暴露在电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下的包含氧的等离子体中，把所述界面层作为氧化硅膜形成。
第三半导体器件的制造方法在步骤(a)中，通过把所述第一电极暴露在电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下的包含氮的等离子体中，把所述界面层作为氮化硅膜形成。
第三半导体器件的制造方法希望一系列步骤中的所述电容绝缘膜的初次膜厚为2nm以上，并且在4nm以下。
第一～第三半导体器件的制造方法还具有：在所述步骤(a)之前，使所述第一电极的表面变粗糙的步骤。
本发明的半导体器件的制造方法的特征在于：包括：
通过把由具有导电性的金属氮化物构成的第一电极暴露在包含氮的第一等离子体中，在所述第一电极表面形成氮的组成比剩下的部分还大的富氮层的步骤(a)；在形成所述富氮层的第一电极上形成由金属氧化物构成的电容绝缘膜的步骤(b)；通过把所述电容绝缘膜暴露在包含氧的第二等离子体中，对所述电容绝缘膜供给氧的步骤(c)；在所述电容绝缘膜上形成第二电极的步骤(d)。
根据第四半导体器件的制造方法，即使是对第一电极使用具有导电性金属氮化物的结构，因为通过包含氮的等离子体形成成为由金属氧化物构成的电容绝缘膜的底层的界面层即富氮层，所以该富氮层的表面稳定。因此，在形成由金属氧化物构成的电容绝缘膜时，界面层不氧化，所以能在电容元件中实现高的静电电容，能实现具有低泄漏特性和高可靠性的电容元件。
在第四半导体器件的制造方法中，第一等离子体、第二等离子体中，电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下。
在第四半导体器件的制造方法中，第一等离子体由氮或在氮中加入氦或氩的混合气体生成。
在第四半导体器件的制造方法中，第二等离子体由氧气或在氧中加入氪的混合气体生成。
第四半导体器件的制造方法重复在所述步骤(b)中形成所述电容绝缘膜的一部分后，实施所述步骤(c)的一系列步骤，直到所述电容绝缘膜变为给定的膜厚。这样分开形成电容绝缘膜，直到变为给定的膜厚，在每次成膜时进行氧补给，所以在层叠为多层的电容绝缘膜的各层中能可靠进行氧补给。并且，能使氧等离子体更低能量化，所以能防止对于电容绝缘膜的等离子体引起的损伤。
在第四半导体器件的制造方法中，第一电极由氮化钛、氮化钽或氮化钨构成。
在第四半导体器件的制造方法中，第二电极由氮化钛、氮化钽或氮化钨构成。
在第一～第四半导体器件的制造方法中，电容绝缘膜以氧化钽或氧化铪为主成分。
在第一～第四半导体器件的制造方法中，对所述电容绝缘膜进行的热处理步骤中的氧化性气氛包含一氧化二氮。
根据本发明的半导体器件的制造方法，能控制流过电容元件的泄漏电流以及该电容元件的可靠性的重要参数，即设置在成为电容绝缘膜的底层的电极和电容绝缘膜之间的界面层的厚度，此外，对于在成膜后产生氧的缺损的由金属氧化物构成的电容绝缘膜，能可靠地进行氧的补给，所以能在电容元件中实现高的静电电容，能实现具有低泄漏特性和高可靠性的电容元件。
附图说明
图1是表示本发明实施例1的具有电容元件的半导体器件要部的结构剖视图。
图2(a)～(c)是本发明实施例1的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
图3(a)～(c)是本发明实施例1的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
图4是表示本发明实施例2的具有电容元件的半导体器件要部的结构剖视图。
图5(a)～(c)是本发明实施例2的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
图6(a)和(b)是本发明实施例2的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
图7是表示本发明实施例3的具有电容元件的半导体器件要部的结构剖视图。
图8(a)～(d)是本发明实施例3的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
图9(a)～(c)是本发明实施例3的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
图10是表示本发明实施例1～3以及以往例的半导体器件的电容元件的氧化膜换算膜厚的曲线图。
图11是表示本发明实施例1～3以及以往例的半导体器件的电容元件的泄漏电流的曲线图。
图12是表示本发明实施例1～3以及以往例的半导体器件的电容元件的0.1％绝缘破坏寿命的曲线图。
图13是表示本发明实施例4的具有电容元件的半导体器件要部的结构剖视图。
图14(a)～(d)是本发明实施例4的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
图15是表示以往的具有电容元件的半导体器件要部的结构剖视图。
图16(a)～(c)是以往的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
图17(a)和(b)是以往的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
图中：11—半导体衬底；12—元件分离绝缘膜；13—栅绝缘膜；14—栅电极；15—源漏区；16—第一层间绝缘膜；17—接触插头；18—第二层间绝缘膜；19—下部电极(第一电极)；19a—氧化硅膜(界面层)；19b—氮化硅膜(界面层)；19c—热氮化硅膜；20—电容绝缘膜；20a—第一电容膜；20b—第二电容膜；20c—第三电容膜；21—上部电极(第二电极)；22—电容元件；31—下部电极(第一电极)；31a—富氮层；32—电容绝缘膜；32a—第一电容膜；32b—第二电容膜；33—上部电极(第二电极)；34—电容元件；61—氧等离子体；62—氮等离子体；63—氧等离子体；64—氧等离子体；65—氮等离子体；66—氧等离子体。
具体实施方式
(实施例1)
图1表示本发明实施例1的具有电容元件的半导体器件的要部的剖面结构。如图1所示，由硅(Si)构成的半导体衬底11通过元件分离绝缘膜12划分元件形成区，在划分的元件形成区中，由隔着栅绝缘膜13的栅电极14、形成在半导体衬底11中的栅电极14的两侧区域中的栅电极14构成访问(access)晶体管。
在半导体衬底11上形成覆盖栅电极14并且上表面平坦化的第一层间绝缘膜16，在该第一层间绝缘膜16的一方源漏区15的上方形成由导电性多晶体硅构成的接触插头17。
在第一层间绝缘膜16上形成上表面平坦化的第二层间绝缘膜18，在第二层间绝缘膜18的接触插头17的上方形成露出该接触插头17并且开口直径比接触插头17的直径还大的开口部。
在第二层间绝缘膜18的开口部，覆盖开口部的底面和壁面形成表面粗糙化并且由以5×1020/cm3程度的高浓度掺杂磷的多晶体硅构成的下部电极19，在该下部电极19上形成由氧化钽(TaOx)构成的电容绝缘膜20，在该电容绝缘膜20上形成由氮化钛(TiN)构成的上部电极21。这样与访问晶体管连接，并且表面粗糙化，由与表面积为平面形状时相比变为约2.5倍的下部电极19、由金属氧化物构成的电容绝缘膜20以及由导电性的金属氮化物构成的上部电极21构成MIS形电容元件22。
此外，对于电容绝缘膜20，代替氧化钽，可以使用氧化铪，对于上部电极21，代替氧化钛，可以使用氮化钽或氮化钨。
下面，参照附图，说明采用所述结构的半导体器件的电容元件的制造方法。
图2(a)～(c)和图3(a)～(c)是本发明实施例1的半导体器件的制造方法，即放大电容元件的一部分的步骤顺序的结构剖视图。
首先，在第二层间绝缘膜18的开口部的底面和壁面，通过减压化学气相沉积(LP-CVD)法，堆积由多晶体硅构成的下部电极19。然后，把堆积的下部电极19暴露在低压下，在其表面产生硅原子的迁移，形成多个硅结晶粒，从而使下部电极19的表面粗糙，接着，通过氟化氢的水溶液，除去形成在下部电极19的表面上的自然氧化膜。
接着，如图2(a)所示，在把半导体衬底11加热到约400℃的状态下，生成电子能量约1.5eV的低能量的氧等离子体61，把粗糙化的下部电极19的表面暴露在由氧等离子体61生成的氧基O*中20秒。这里，通过磁电管，例如氧气的流量为约400ml/min(0℃，1atm)，压力约10Pa，输出(功率)400W，生成氧等离子体61。据此，在下部电极19的表面形成厚度约2nm的氧化硅膜19a。
一般，在多晶体硅，特别是以高浓度掺杂的多晶体硅的表面难以形成均一并且均质的热氧化膜。这是因为多晶体硅的结晶方向分散，并且产生高浓度杂质引起的增速氧化。因此，在以高浓度掺杂的多晶体硅的表面，极难通过热氧化形成均一的氧化膜。
而在实施例1中，由氧等离子体61生成的氧基O*如上所述，是1.5eV的低能量，向下部电极19的浸入深度由该能量限制。在本实施例使用的等离子体输出和能量下，氧化硅膜的膜厚的上限是4nm。即使延长氧化时间，也无法取得更大的膜厚。
此外，通过低能量的氧等离子体61，形成在单晶硅和多晶体硅上的氧化膜的膜厚由氧基O*的电子能量决定，它变为几乎相等的膜厚。因此，即使不使用透射型电子显微镜(TEM)等直接观察，通过用偏振光椭圆计等光学膜厚测定装置进行测定，也能观察多晶体硅上的氧化膜的膜厚。
此外，一般在氧化硅膜61上产生氧基和氧离子，但是如果能量高，其中离子就具有指向性，所以难以到达粗糙化的多晶体硅的晶粒彼此的间隙。即只氧化与氧离子的入射方向相对的部分，在成为入射方向的阴影的部分，不发生氧化。
而本实施例中使用的1.5eV的低能量氧等离子体61中，有助于氧化的是氧基O*，它是电中性的。该氧基O*容易到达晶粒彼此的间隙。此外，到达下部电极19的晶粒的表面的氧基O*在该晶粒的表面迁移，从而到达成为晶粒的阴影的部分，所以下部电极19的晶粒彼此的间隙也能均匀氧化。
这样，低能量的氧等离子体61非常有助于均一并且均质地氧化粗糙化的下部电极19的复杂的表面形状。这里，如果氧等离子体61的电子能量高，例如为数十eV，则具有这样高的电子能量的氧等离子体中离子性成为支配性的，在氧化中产生方向性。
此外，生成低能量氧等离子体61的等离子体生成装置并不局限于磁电管，如果是具有电感耦合等离子体、表面波等离子体或螺旋波等离子体等高等离子体密度(＞1×1010个/cm2)，并且低能量(0.5eV～5eV)的等离子体源的等离子体生成装置，就能利用。
此外，暴露在氧等离子体61中时的半导体衬底11的温度希望从室温到500℃。须指出的是，衬底温度几乎不影响氧化速度，但是从整理基于氧等离子体61的氧化硅膜19a的耦合状态的观点出发，此外，从促进到达下部电极19的表面的氧基O*的表面迁移的观点出发，希望衬底温度设定为400℃左右。
接着，如图2(b)所示，原封不动使用与生成氧等离子体61的室相同的室，或把半导体衬底11移动到其他室中后，使衬底温度为400℃，氮气流量为500ml/min(0℃，1atm)，压力为约30Pa，通过磁电管，生成电子能量约1eV的氮等离子体62，把下部电极19暴露在生成的氮等离子体62中20秒。据此，形成在下部电极19表面的氧化硅膜19a的至少表面及其附近改质为氮化硅膜19b。可是，这时，氮基N*的电子能量低，为1eV左右，所以氧化硅膜19a的表面一侧更强烈氮化，所以氧化硅膜19a中与下部电极19的界面的氮化程度小。这里，氧化硅膜19a的表面附近的氮的峰值浓度为10atm％左右。须指出的是，在等离子体氮化处理步骤中，与等离子体氧化处理同样，生成低能量的氮基N*，所以在粗糙化的下部电极19的硅的晶粒彼此间隙中能均一形成氮化硅膜19b。此外，氧化硅膜19a与形成在其表面及其附近部分的氮化硅膜19b一起，能视为氮氧化硅膜。
接着，如图2(c)所示，通过有机金属气相生长(MOCVD)法，使温度为470℃，压力约30Pa，把钽源即五乙氧基钽(Ta(OC2H5)5)和氧气(O2)混合，在形成氧化硅膜19a和氮化硅膜19b的下部电极19上形成由膜厚10nm的氧化钽(TaOx)构成的电容绝缘膜20。由MOCVD法形成的氧化钽如上所述，根据堆积的底层的表面状态，开始生长之前的生长延迟时间(孵化期)不同，但是表面状态的均一化与膜厚的均一性的提高直接关联。例如，以氧化硅作为底层生长氧化钽时的孵化期长，而把在表面不形成自然氧化膜的硅或氮化硅作为底层生长氧化钽时的孵化期短。即在由氧化硅(包含自然氧化膜)构成的底层和由氮化硅构成的底层上，用分别相同的堆积时间堆积氧化钽，氮化硅上的氧化钽的膜厚比氮化硅上的氧化钽还小。例如，如果在晶片的面内，在自然氧化膜的膜厚上产生偏移，则堆积在其上的氧化钽的膜厚大幅度偏移。特别是在以高浓度掺杂的多晶体硅中，自然氧化膜的形成不均一，并且形成速度大。即使用稀氟酸除去形成在多晶体硅表面上的自然氧化膜，也立刻不均一地形成自然氧化膜。
因此，在实施例1中，通过等离子体氧化步骤和随后的等离子体氮化步骤，由多晶体硅构成的下部电极19的表面状态均一化，所以能减少由氧化钽构成的电容绝缘膜20的孵化期。
接着，如图3(a)所示，使衬底温度为400℃，磁电管的输出约600W，氧气的流量约500ml/min(0℃，1atm)，压力为10Pa，生成电子能量约3eV的氧等离子体63，把电容绝缘膜20暴露在生成的氧等离子体63中约80秒，对构成电容绝缘膜20的氧化钽进行氧补给，补充该氧化钽的氧的缺损，除去氧化钽中包含的有机碳。这里，把电子能量设定为稍高，为3eV，这是因为氧等离子体63有必要通过把膜厚设定为10nm的电容绝缘膜20全体，有必要到达下部电极19的硅晶粒彼此的间隙。基于第二次等离子体氧化的氧化力比第一次等离子体氧化大，对于达到4nm左右的厚度的金属氧化物能进行氧化。通过第二次等离子体氧化，对氧化钽充分补给氧，谋求电容绝缘膜20的泄漏电流的降低和介电常数的提高。可是，在电容绝缘膜20的表面一侧，能促进氧的补给，但是在电容绝缘膜20的下部，不进行氧补给，与表面一侧相比，氧补给量减少。
此外，使用氧气(O2)或在氧(O2)中加入氪(Kr)的混合气体，生成氧等离子体61、63，使用氮气(N2)或在氮(N2)中加入氦(He)或氩(Ar)的混合气体，生成氮等离子体。
接着，如图3(b)所示，通过急速热处理装置(RTP)，对于进行了氧补给的电容绝缘膜20，在温度约800℃的氧气氛中，一边照射光，一边进行90秒的热处理，在成膜之后，谋求处于非晶体状态的氧化钽的多晶体化。据此，构成电容绝缘膜20的氧化钽多晶体化，结果其介电常数恢复，并且能减少泄漏电流。此外，氧化钽在725℃并且通过3分钟左右的热处理结晶，所以在725℃以上的温度，进行短时间的热处理，可以在比725℃还低的温度，进行长时间的热处理。
通过该急速热处理，构成电容绝缘膜20的氧化钽多晶体化，并且从表面一侧再度补给氧，所以氧通过电容绝缘膜20的膜全体及其下方的氮化硅膜19b和氧化硅膜19a，到达下部电极19的表面。因此，急速热处理的温度越高或加热时间越长，对电容绝缘膜20，进行越充分的氧补给，所以能改善电容绝缘膜20的特性。可是，反而连构成下部电极19的多晶体硅都氧化，氧化硅膜19a的膜厚肥大，电容绝缘膜20的有效介电常数下降。
此外，急速热处理的温度越高，或加热时间越长，有可能超过作为存储元件而预先设计的热处理量(热预算)，所以在实施例1中，加热温度为800℃，加热时间为90秒。
接着，如图3(c)所示，根据CVD法，在约630℃的温度下，以四氯化钛(TiCl4)和氨(NH3)为原料，在电容绝缘膜20上形成膜厚约30nm的由氮化钛构成的上部电极21。这里，上部电极21的膜厚是设计事项之一，但是只要设计上允许，希望尽可能薄。这是因为氮化钛的膜应力极强，该应力对电容绝缘膜20的电特性带来不良影响。并且，氮化钛的膜厚如果超过60nm，则由于膜自身的应力，产生裂纹或裂缝，所以如果这些裂缝到达电容绝缘膜20，就在电上产生问题。而氮化钛的膜厚越薄，膜自身的应力减少，但是，电阻反而上升。因此，如果考虑两者的抵消，希望由氮化钛构成的上部电极21的膜厚为20nm～40nm左右。
此外，氮化钛的堆积温度是设计事项之一，但是有必要选择应力小并且电阻率低，能减少膜中的氯量的温度。
如上所述，在实施例1中，由通过电子能量小的氧等离子体61形成的能控制膜厚的氧化硅膜19a、由其表面即与电容绝缘膜20挨着的一侧由电子能量小的氮等离子体62形成并且表面状态均一的氮化硅膜19b，构成成为由金属氧化物构成的电容绝缘膜20的底层的界面层。据此，能抑制从成为存储节点的下部电极一侧向电容绝缘膜20一侧的电子注入，所以能可靠抑制在成为单元板的上部电极21上外加正电压时的电容绝缘膜20的泄漏电流。
此外，在实施例1中，通过基于氧等离子体61的等离子体氧化和基于氮等离子体的等离子体氮化的组合，形成下部电极19和电容绝缘膜20之间的界面层即氧化硅膜19a和氮化硅膜19b(氮氧化硅膜)。因此，能任意选择成为对电容绝缘膜20一侧的电子注入的势垒的氧化硅膜19a的膜厚。而等离子体氮化与氧化硅膜19a的膜厚无关，只氮化该氧化硅膜19a的表面，所以通过控制由等离子体氧化二取得的氧化硅膜19a的膜厚，就能简单并且可靠地进行泄漏电流的控制。并且，通过离子体氮化，最初形成的氧化硅膜19a的表面总保持一定的氮化状态，所以即使氧化硅膜19a的膜厚变化，电容绝缘膜20的成膜时的孵化期也不变化，所以电容绝缘膜20的膜厚总稳定。
此外，低能量的等离子体氧化和等离子体氮化在室温到500℃的宽阔温度范围中几乎取得同等的效果，并且通过等离子体的电子能量，能控制氧化和氮化的深度，所以即使是具有容易氧化的电极构造的电容元件，也不会损害该电极的功能，能进行下部电极19的表面氮化处理和对由金属氧化物构成的电容绝缘膜20的氧补给。因此，如果把实施例1的电容元件22应用于DRAM装置，就能进一步促进该DRAM装置的高集成度和微细化。
(实施例2)
下面，参照附图，说明本发明实施例2。
图4表示本发明实施例2的具有电容元件的半导体器件要部的剖视结构。在图4中，通过对于与图1所示的构成构件相同的构成构件付与相同的符号，省略说明。
实施例2与实施例1相比，下部电极19和电容绝缘膜20之间的界面层的结构不同，所以说明电容元件22的制造方法。
图5(a)～(c)以及图6(a)和(b)是本发明实施例2的半导体器件的制造方法，即放大电容元件的一部分，表示步骤顺序的剖视结构。
首先，在第二层间绝缘膜18的开口部的底面和壁面上，通过LP-CVD法，堆积由多晶体硅构成的下部电极19。然后，把堆积的下部电极19暴露在高压下，在其表面产生硅原子的迁移，形成多个硅晶粒，从而把下部电极19的表面粗糙化，接着，通过氟化氢的水溶液，除去形成在下部电极19的表面上的自然氧化膜。
接着，如图5(a)所示，通过急速热处理装置(RTP)，对下部电极19，在温度约600℃的氨(NH3)气氛中，一边照射光，一边进行60秒的热处理。据此，在下部电极19的表面形成膜厚约1.2nm的基于热氮化的热氮化硅膜19c。这里，代替氨，可以使用一氧化氮(NO)，但是这时，有必要按照形成的热氮化硅膜19c的膜厚，调整加热温度和加热时间。
接着，如图5(b)所示，使衬底温度为400℃，输出为250W，氮气流量约500ml/min(0℃，1atm)，压力为约30Pa，通过磁电管，生成电子能量约1eV的氮等离子体62，把下部电极19暴露在生成的氮等离子体62中20秒。通过氮等离子体62，把在下部电极19上通过氨形成的表面状态不稳定的热氮化硅膜19c改质，取得表面状态稳定并且膜厚增大到约2nm的氮化硅膜19b。
此外，为了生成低能量的氮等离子体62，不仅局限于磁电管，如果是具有电感耦合等离子体、表面波等离子体或螺旋波等离子体等高等离子体密度(＞1×1010个/cm2)，并且低能量(0.5eV～5eV)的等离子体源的等离子体生成装置，就能利用。
接着，如图5(c)所示，通过MOCVD法，使温度为470℃，压力约30Pa，把钽源即五乙氧基钽(Ta(OC2H5)5)和氧气(O2)混合，在形成氮化硅膜19b的下部电极19上形成由膜厚8nm～10nm左右的氧化钽(TaOx)构成的电容绝缘膜20。这里，形成在下部电极19的表面上的电容绝缘膜20的底层即氮化硅膜19b均质并且均匀地被氮化，所以孵化期不会在局部偏移，所以能在下部电极19上形成均一膜厚的电容绝缘膜20。接着，使衬底温度为400℃，磁电管的输出约600W，氧气的流量约500ml/min(0℃，1atm)，压力为10Pa，生成电子能量约3eV的氧等离子体63，把电容绝缘膜20暴露在生成的氧等离子体63中约80秒，对构成电容绝缘膜20的氧化钽进行氧补给，补充该氧化钽的氧的缺损，除去氧化钽中包含的有机碳。这里，把电子能量设定为稍高，为3eV，但是该能量值如上所述，是足够到达下部电极19的硅晶粒彼此的间隙的程度的能量。
接着，如图6(a)所示，通过急速热处理装置(RTP)，对于进行了氧补给的电容绝缘膜20，在温度约800℃的氧气氛中，一边照射光，一边进行90秒的热处理，在成膜之后，谋求处于非晶体状态的氧化钽的多晶体化。据此，构成电容绝缘膜20的氧化钽多晶体化，结果其介电常数恢复，并且能减少泄漏电流。
此外，使用氮气(N2)或在氮(N2)中加入氦(He)或氩(Ar)的混合气体，生成氮等离子体62，使用氧气(O2)或在氧(O2)中加入氪(Kr)的混合气体，生成氧等离子体63。
接着，如图6(b)所示，通过CVD法，在约630℃的温度，以四氯化钛(TiCl4)和氨(NH3)为原料，在电容绝缘膜20上形成膜厚约30nm的由氮化钛构成的上部电极21。
如上所述，实施例2与实施例1不同，由氧化钽构成的电容绝缘膜20的底层(界面层)只由氮化硅膜19b构成，不包含氧化硅膜19a。实施例1的氧化硅膜19a只用来控制电容绝缘膜20的泄漏电流，因此，代替氧化硅膜19a，能直接使热氮化硅膜19c为底层。
可是，当把热氮化硅膜19c作为底层使用时，难以使该热氮化硅膜19c形成氧化硅膜19a程度的厚度，所以通过膜厚的控制能控制的泄漏电流的范围中存在界限。此外，作为对于电子注入的势垒的功能也比成氧化硅膜19a低。
可是，实施例2的氮化硅膜19b充分具有能减少电容绝缘膜20的泄漏电流的效果、堆积电容绝缘膜20之前的表面稳定化的效果，除了能在比较宽的范围中调整泄漏电流，而且能形成低泄漏电流并且高介电常数的氧化钽。
特别是在实施例2中，在电容绝缘膜20的正下方不设置氧化硅膜19a，设置比氧化硅膜的介电常数还高的氮化硅膜19b，所以电容元件22自身的电容值能取得比实施例1高的值。
此外，在实施例2中，对于粗糙化的由多晶体硅构成的下部电极19，组合基于图5(a)所示的RTN(急速热氮化)处理的热氮化处理和基于图5(b)所示的低能量的氮等离子体的等离子体氮化处理。即通过热氮化处理，即使是底层复杂的表面形状，也能形成极保形的热氮化硅膜19c。
而等离子体氮化处理通过使氮基低能量化，能把复杂的表面形状氮化为保形，但是与理想的热氮化处理相比，在取得的氮化膜的完全性上，承认热氮化处理的优势。这样，基于热氮化处理的氮化膜的形成对于复杂电极形状具有保形性。
因此，在实施例2中，在进行热氮化处理后，再进行低能量的等离子体氮化处理，所以热氮化硅膜19c的膜厚增大，变为2nm左右，并且变为表面状态稳定的氮化硅膜19b。
此外，在实施例2中，在等离子体氮化处理中，在下部电极19的硅晶粒的阴影的部分即使存在氮基无法到达的部分，预先把该部分热氮化，所以该部分不会成为泄漏电流的弱点。
即热氮化处理和等离子体氮化处理存在互补的关系。特别是在基于氨气氛的热氮化处理后，在氮化膜的表面残留有氢，在该状态下如果长时间放置，则表面状态变质。此外，对氮气氛使用一氧化氮(NO)时，在该气氛中包含氧，所以取得的热氮化膜不是完全的氮化膜。因此，在热氮化处理后通过进行等离子体氮化，能使下部电极19的表面状态稳定，所以能在下部电极19上堆积均一的氧化钽。
在实施例2中，使用与热氧化或热氮化相比，低能量的等离子体氧化和等离子体氮化，能取得接近热氧化或热氮化的保形性，等离子体处理是基于具有能量的粒子的反应，所以当成膜对象的表面形状具有复杂的3维构造时，无法否认氧化或氮化的完全性比热氧化或热氮化差。
在形状为3维构造，并且表面粗糙化的下部电极19中，虽然可以说概率低，但是有可能产生弱点，所以在实施例2中，组合能更可靠地实现保形的处理的热氮化。可是，即使不实施该热氮化处理，对成膜后的电容绝缘膜20进行的氧补给和谋求结晶化的氧化性热处理时，在界面层即氮化硅膜19b和下部电极19之间不形成以往的氧化硅膜，所以能取得防止电容元件22的电容值得降低的效果，所以等离子体氮化处理前的热氮化处理并不是必须的处理。
而在实施例1中，进行对下部电极19的热氧化和热氮化，但是连续进行等离子体氧化处理和等离子体氮化处理，所以能补全、消除彼此的弱点。
须指出的是，与实施例2不同，代替最初的热氮化，进行热氧化，然后进行等离子体氮化的组合如上所述，热氧化与热氮化不同，难以在以高浓度掺杂的多晶体硅的表面形成均匀并且薄的氧化膜，所以无法应用。
(实施例3)
下面，参照附图，说明本发明实施例3。
图7表示本发明实施例3的具有电容元件的半导体器件要部的剖视结构。在图7中，对于与图1所示的构成构件相同的构成构件付与相同的符号，省略说明。
实施例3与实施例1的不同点在于使电容绝缘膜20为层叠构造，所以说明电容元件22的制造方法。
图8(a)～(d)、图9(a)～(c)是本发明实施例3的半导体器件的制造方法，即放大电容元件的一部分表示步骤顺序的剖视结构。
首先，在第二层间绝缘膜18的开口部的底面和壁面上，通过减压化学气相沉积(LP-CVD)法，堆积由多晶体硅构成的下部电极19。然后，把堆积的下部电极19暴露在高压下，在其表面产生硅原子的迁移，形成多个硅结晶粒，从而使下部电极19的表面粗糙，接着，通过氟化氢的水溶液，除去形成在下部电极19的表面上的自然氧化膜。
接着，如图8(a)所示，在把半导体衬底11加热到约400℃的状态下，生成电子能量约1.5eV的低能量的氧等离子体61，把粗糙化的下部电极19的表面暴露在由氧等离子体61生成的氧基O*中20秒。这里，通过磁电管，例如氧气的流量为约400ml/min(0℃，1atm)，压力约10Pa，输出(功率)400W，生成氧等离子体61。据此，在下部电极19的表面形成厚度约2nm的氧化硅膜19a。
接着，如图8(b)所示，原封不动使用与生成氧等离子体61的室相同的室，或把半导体衬底11移动到其他室中后，使衬底温度为400℃，输出为250W，氮气流量为500ml/min(0℃，1atm)，压力为约30Pa，通过磁电管，生成电子能量约1eV的氮等离子体62，把下部电极19暴露在生成的氮等离子体62中20秒。据此，形成在下部电极19表面的氧化硅膜19a的至少表面及其附近改质为氮化硅膜19b。
接着，如图8(c)所示，通过MOCVD法，使温度为470℃，压力约30Pa，把钽源即五乙氧基钽(Ta(OC2H5)5)和氧气(O2)混合，在形成氧化硅膜19a和氮化硅膜19b的下部电极19上形成由膜厚3nm的氧化钽(TaOx)构成的第一电容膜20a。接着，使衬底温度为400℃，磁电管的输出为400W，氧气的流量为25ml/min(0℃，1atm)，氪(Kr)气的流量为375ml/min(0℃，1atm)，压力约30Pa，生成电子能量约3eV的氧等离子体64，把第一电容膜20a暴露在氧等离子体64中70秒，对构成第一电容膜20a的氧化钽补给氧，补充氧的欠缺，除去该氧化钽中包含的有机碳。这样，通过对氧等离子体64添加氪，生成更多的氧基O*。可是，使用基于不添加氪的氧气的氧等离子体64，也能进行对第一电容膜20a的氧补给，但是通过添加氪，能实现更高效率的氧补给。因此，通过第一次对第一电容膜20a的氧补给，对膜厚3nm的第一电容膜20a，从表面到与氮化硅膜19b的界面附近能充分补给氧。
接着，如图8(d)所示，通过MOCVD法，使温度为470℃，压力约30Pa，把钽源即五乙氧基钽(Ta(OC2H5)5)和氧气(O2)混合，在第一电容膜20a上形成由膜厚约3nm的由氧化钽(TaOx)构成的第二电容膜20b。接着，使衬底温度为400℃，磁电管的输出为400W，氧气的流量为25ml/min(0℃，1atm)，氪(Kr)气的流量为375ml/min(0℃，1atm)，压力约30Pa，生成电子能量约3eV的氧等离子体64，把第二电容膜20b暴露在氧等离子体64中70秒，对构成第二电容膜20b的氧化钽补给氧，补充氧的欠缺，除去该氧化钽中包含的有机碳。通过第二次的对第二电容膜20b的氧补给，对膜厚3nm的第二电容膜20b，从表面到与第一电容膜20a的界面附近，充分补给氧。这是因为各电容膜20a、20b的1层的膜厚与基于氧等离子体64的氧基O*的到达深度几乎相等。
在实施例3中，把电容绝缘膜20的设计膜厚设定为10nm，所以如图9(a)所示，在第二电容膜20b上形成膜厚4nm的由氧化钽构成的第三电容膜20c。接着，把形成的第三电容膜20c暴露在氧等离子体64中，进行氧补给。这样，在实施例3中，考虑每1层的氧补给的可靠性，使1层的电容膜20a、20b、20c的膜厚为2nm～4nm，直到电容绝缘膜20变为设计膜厚，采用层叠构造。
这里，层叠构造的第一电容膜20a的膜厚与第二电容膜20b的膜厚相比，希望为同等或以下。这是因为基于氧补给的氧基本上难以到达位于最下层的第一电容膜20a，所以预先减小膜厚，从而能充分补给氧。在实施例3中，电容膜20a、20b、20c的各膜厚为基于等离子体氧化的氧基O*能充分到达的膜厚。可是，在批量生产时，假定在形成电容绝缘膜20时，分3次或3次以上成膜，重复等离子体氧化反而变得低效率时的情形。因此，要优先工艺的效率时，使氧补给最重要，并且在此后的步骤中难以进行氧补给的第一电容膜20a的膜厚薄到2～4nm，第二电容膜20b的膜厚比较厚，作为设计膜厚和第一电容膜20a的膜厚的差分的值。例如当形成设计膜厚为10nm的电容绝缘膜20时，第一电容膜20a的膜厚为3nm，进行等离子体氧化后，使第二电容膜20b的膜厚为7nm。可是，当然各电容膜20a、20b的膜厚的组合并不局限于所述组合，但是对于膜厚70nm的第二电容膜20b，通过以后步骤的急速热氧化(RTO)，也从表面一侧进行氧补给，所以泄漏电流特性和介电常数的维持是可能的。可是，当对取得的电容元件22希望更优异的元件特性时，希望基于划分为等离子体氧化的氧基能充分到达各电容膜的膜厚，层叠。
接着，如图9(b)所示，通过急速热处理装置(RTP)，对层叠的电容绝缘膜20，在温度约800℃的氧气氛中，一边照射光，一边进行90秒的热处理，在成膜之后，谋求处于非晶体状态的氧化钽的多晶体化。
接着，如图9(c)所示，通过CVD法，在约630℃的温度下，以四氯化钛(TiCl4)和氨(NH3)为原料，在电容绝缘膜20上形成膜厚约30nm的由氮化钛构成的上部电极21。
下面，比较由实施例1～3取得的MIS形电容元件的物理特性。首先，再次说明各实施例的电容元件的制造方法。实施例1中，电容绝缘膜20和下部电极19之间成为电容绝缘膜20的底层的界面层由基于低能量的氧等离子体的氧化硅膜19a和在其表面一侧由低能量的氮等离子体形成的氮化硅膜19b构成。实施例2中，作为成为电容绝缘膜20的底层的界面层，在形成基于热氮化的热氮化硅膜19c后，把该热氮化硅膜19c通过低能量的氮等离子体改质为氮化硅膜19b。在实施例3中，在实施例1的结构中附加采用把电容绝缘膜20划分为能充分进行氧补给的膜厚的层叠构造的结构。
接着，图10表示由本发明实施例1～3以及以往例取得的电容元件的电容绝缘膜的氧化膜换算膜厚。这里，氧化膜换算膜厚(Teq)是从测定中取得静电电容计算的电容绝缘膜的膜厚，这时对介电常数使用氧化硅膜(SiO2)的介电常数3.9，进行计算。即是表示为了使用氧化硅膜取得同一静电电容值，需要多大的膜厚的指标，包含界面层的电容绝缘膜的介电常数越大，氧化膜换算膜厚越小。须指出的是，这里，以往例和各实施形态中，由氧化钽构成的电容绝缘膜的膜厚都为10nm。从图10可知，各氧化膜换算膜厚在实施例2中最小，接着，按照实施例1和实施例3的顺序微增。而以往例的氧化膜换算膜厚表现大的值。这是因为在以往例中，通过臭氧把电容绝缘膜109的界面层即热氮化硅膜108a退火时，氧化剂透过，在热氮化硅膜108a的下方形成氧化硅膜108b。
接着，图11表示由本发明实施例1～3以及以往例取得的电容元件的电容绝缘膜的泄漏电流的各值。该电容绝缘膜的膜厚越大，流过电容绝缘膜的泄漏电流值越小。如图11所示，以往例时，泄漏电流值最小，接着，按实施例3、实施例1、实施例2的顺序增大。从图10所示的氧化膜换算膜厚考虑，结果是当然的。这是因为电容元件的泄漏电流值通常不是越小越好，如果是给定的基准值以下，就没有问题。图11表示基准泄漏电流值(1fA/cell)，如果泄漏电流值比该基准泄漏电流值小，则氧化膜换算膜厚的结果更重要。
接着，图12表示由本发明实施例1～3以及以往例取得的电容元件的0.1％绝缘破坏寿命的推测值。如图12所示，暴露在125℃的气氛中的多个电容元件中，在0.1％的电容元件中发生绝缘破坏的绝缘破坏寿命按照实施例3、实施例1、实施例2、以往例的顺序缩短。
(实施例4)
下面，参照附图说明本发明实施例4。
图13表示本发明实施例4的具有电容元件的半导体器件要部的剖视结构。在图13中，对于与图1所示的构成构件相同的构成构件付与相同的符号，省略说明。
如图13所示，实施例4的电容元件34形成在第二层间绝缘膜18的开口部的底面和侧面，与访问晶体管的一方的源漏区15连接的成为存储节点的下部电极31由氮化钛(TiN)构成，在该下部电极31上，依次形成由膜厚6nm的氧化钽构成的电容绝缘膜32、膜厚20nm的由氧化钛构成的上部电极33，构成所谓的MIM型的电容元件。
须指出的是，对下部电极31和上部电极33，可以代替氮化钛，使用氮化钽或氮化钨，此外，对电容绝缘膜32，可以代替氮化钽，使用氧化铪。
下面，参照附图，说明采用所述结构的半导体器件的电容元件的制造方法。
图14(a)～(d)是本发明实施例4的半导体器件的制造方法，即放大电容元件的一部分表示步骤顺序的剖视结构。
首先，通过原子层堆积(ALD)法，对第二层间绝缘膜18的开口部的底面和壁面上，在450℃的温度下，交替导入钛源即四氯化钛(TiCl4)和氮源氨(NH3)的各原料气体，在第二层间绝缘膜18的开口部的底面和壁面上形成膜厚约20nm的由氮化钛构成的有底筒状的下部电极31。
接着，如图14(a)所示，使衬底温度为400℃，输出约250W，氮气流量为300ml/min(0℃，1atm)，压力为约30Pa，通过磁电管，生成电子能量约1eV的氮等离子体65，把下部电极31暴露在生成的氮等离子体65中10秒。据此，在下部电极31的表面及其附近形成导入氮的富氮层31a。该富氮层31a与导入氮前相比，表面状态变稳定，所以在形成下一步骤的由氧化钽构成的电容绝缘膜32时，富氮层31a的表面不被氧化。
接着，如图14(b)所示，通过MOCVD法，使温度为400℃，压力约30Pa，把钽源即五乙氧基钽(Ta(OC2H5)5)和氧气(O2)混合，在形成富氮层31a的下部电极31上形成膜厚3nm的由氧化钽(TaOx)构成的第一电容膜32a。接着，使温度为400℃，磁电管的输出为300W，氧气的流量为25ml/min(0℃，1atm)，氪(Kr)气的流量为375ml/min(0℃，1atm)，压力约30Pa，生成电子能量约1eV的氧等离子体66，把第一电容膜32a暴露在氧等离子体66中70秒，对构成第一电容膜32a的氧化钽补给氧，补充氧的欠缺，除去该氧化钽中包含的有机碳。须指出的是，电子能量约1eV的低能量的氧基O*在氧化钽中，只能从表面到达3nm左右的深度，因此这里，把第一电容膜32a的膜厚设定为3nm左右，所以对第一电容膜32a能充分补给氧，不会氧化下部电极31和第一电容膜32a的界面层即富氮层31a以及下部电极31。
以往，对于成膜后的电容绝缘膜，使用臭氧或氧等离子体进行氧的补给，但是如上所述，臭氧是非常活性的，连底层即下部电极都氧化。此外，因为一般的氧等离子体处理的能量高，所以离子到达下部电极，下部电极氧化。
在实施例4中，对于由氧化钽构成的第一电容膜32a，使用1eV左右的低能量氧基进行氧化，所以对氧化钽高效补给氧，但是不到达位于比3nm还深的位置的下部电极31，所以不会氧化下部电极31。此外，在堆积第一电容膜32a之前，把下部电极31暴露在氮等离子体65中，从而在下部电极31表面形成富氮层31a，所以通过该富氮层31a抑制氧化。
接着，如图14(c)所示，通过MOCVD法，在与第一电容膜32a相同的堆积条件下，在第一电容膜32a上形成膜厚约3nm的由氧化钽构成的第二电容膜32b。接着，把形成的第二电容膜32b暴露在用与第一次相同的条件生成的氧等离子体66中60秒，对第二电容膜32b进行氧的补给。据此，形成第一电容膜32a和第二电容膜32b层叠而成的电容绝缘膜32。
须指出的是，在生成低能量的氮等离子体65和氧等离子体66时，并不局限于磁电管，如果是具有电感耦合等离子体、表面波等离子体或螺旋波等离子体等高等离子体密度(＞1×1010个/cm2)，并且低能量(0.5eV～5eV)的等离子体源的等离子体生成装置，就能利用。
此外，在实施例4中，在400℃的温度下进行基于氧等离子体66的氧补给，但是并不局限于此，在室温下进行氧补给，也能取得几乎同样的效果。在实施例4中，把各电容膜32a、32b的堆积温度设定为400℃，所以采用相同的温度。如上所述，在该状态下，堆积后的氧化钽是非晶体，泄漏电流特性和介电常数的值都不表现充分的值。可是，在需要由金属或金属氮化物构成的下部电极31上形成由金属氧化物构成的电容绝缘膜32的MIM型电容元件34的集成电路装置中，有必要尽可能减少热预算，对于电容元件34的热处理量要求在500℃以下。因此，这里保持非晶体状态使用电容绝缘膜32。
接着，在图14(d)所示的步骤中，代替成膜温度超过500℃的CVD法，在400℃的温度下，对电容绝缘膜32上交替导入四氯化钛和氨，通过重复直到变为给定的膜厚的ALD法，把膜厚20nm的由氮化钛构成的上部电极33作为上部单元板电极堆积。
须指出的是，在实施例4中，当在热预算中有余地的集成电路装置时，在形成电容绝缘膜33后，如果通过急速热处理装置(RTP)，在温度700℃的氮气氛下，进行1分钟左右的热处理，就在构成电容绝缘膜33的氧化钽中产生结晶，能谋求泄漏电流的减少和介电常数的增大。
本发明的半导体器件的制造方法能控制下部电极和电容绝缘膜的界面上形成的界面层的厚度，此外，在成膜之后，对于产生氧的缺损的由金属氧化物构成的电容绝缘膜能可靠地进行氧的补给，所以能在电容元件中实现高的静电电容，能实现具有低泄漏特性和高可靠性的电容元件，作为具有MIS构造或MIM构造的电容元件、特别是作为具有构成存储单元的电容元件的半导体器件，是有用的。

Claims (30)

1.一种半导体器件的制造方法，其特征在于：包括：
通过把由多晶体硅构成的第一电极暴露在包含氧的第一等离子体中，在所述第一电极表面形成氧化硅膜的步骤(a)；
通过把形成有所述氧化硅膜的所述第一电极暴露在包含氮的第二等离子体中，使所述氧化硅膜变质为氮氧化硅膜的步骤(b)；
在形成有所述氮氧化硅膜的所述第一电极上，形成由金属氧化物构成的电容绝缘膜的步骤(c)；
把所述电容绝缘膜暴露在包含氧的第三等离子体中，对所述电容绝缘膜供给氧的步骤(d)；
对被供给氧了的所述电容绝缘膜进行氧化性气氛的热处理的步骤(e)；以及
在所述电容绝缘膜上形成第二电极的步骤(f)。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于：
所述第一等离子体、第二等离子体、第三等离子体的电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下。
3.根据权利要求1或2所述的半导体器件的制造方法，其特征在于：
所述第一等离子体和第三等离子体由氧气或在氧中加入氪的混合气体生成。
4.根据权利要求1或2所述的半导体器件的制造方法，其特征在于：
所述第二等离子体由氮气或在氮中加入氦或氩的混合气体生成。
5.根据权利要求1或2所述的半导体器件的制造方法，其特征在于：
形成在所述第一电极表面上的氧化硅膜的膜厚为1nm以上，并且在4nm以下。
6.根据权利要求1或2所述的半导体器件的制造方法，其特征在于：
重复在所述步骤(c)中形成所述电容绝缘膜的一部分后，实施所述步骤(d)的一系列步骤，直到所述电容绝缘膜变为给定的膜厚。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于：
所述一系列步骤中的电容绝缘膜的初次膜厚为2nm以上，并且在4nm以下。
8.一种半导体器件的制造方法，其特征在于：包括：
通过把由多晶体硅构成的第一电极暴露在包含氮的第一等离子体中，在所述第一电极表面形成氮化硅膜的步骤(a)；
在形成有所述氮化硅膜的所述第一电极上形成由金属氧化物构成的电容绝缘膜的步骤(b)；
把所述电容绝缘膜暴露在包含氧的第二等离子体中，对所述电容绝缘膜供给氧的步骤(c)；
对被供给了氧的所述电容绝缘膜进行氧化性气氛的热处理的步骤(d)；以及
在所述电容绝缘膜上形成第二电极的步骤(e)。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于：
所述第一等离子体、第二等离子体的电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下。
10.根据权利要求8或9所述的半导体器件的制造方法，其特征在于：
所述第一等离子体由氮气或在氮中加入氦或氩的混合气体生成。
11.根据权利要求8或9所述的半导体器件的制造方法，其特征在于：
所述第二等离子体由氧气或在氧中加入氪的混合气体生成。
12.根据权利要求8或9所述的半导体器件的制造方法，其特征在于：
还具有：在所述步骤(a)之前，通过对所述第一电极进行包含氮的气氛的热处理，在所述第一电极表面形成热氮化硅膜的步骤；
在所述步骤(a)中，取得把所述热氮化硅膜改质的所述氮化硅膜。
13.根据权利要求8或9所述的半导体器件的制造方法，其特征在于：
重复在所述步骤(b)中形成所述电容绝缘膜的一部分后，实施所述步骤(c)的一系列步骤，直到所述电容绝缘膜变为给定的膜厚。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于：
所述一系列步骤中的所述电容绝缘膜的初次膜厚为2nm以上，并且在4nm以下。
15.一种半导体器件的制造方法，其特征在于：包括：
在由多晶体硅构成的第一电极表面形成具有绝缘性的界面层的步骤(a)；
在形成有所述界面层的第一电极上形成由金属氧化物构成的电容绝缘膜的一部分的步骤(b)；
通过把所述电容绝缘膜的一部分暴露在包含氧的等离子体中，对所述电容绝缘膜的一部分供给氧的步骤(c)；
把所述步骤(b)和所述步骤(c)作为一系列的步骤，重复它直到所述电容绝缘膜变为给定的膜厚，对具有给定的膜厚的所述电容绝缘膜进行氧化性气氛的热处理的步骤(d)；以及
在所述电容绝缘膜上形成第二电极的步骤(e)。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于：
所述等离子体的电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下。
17.根据权利要求15或16所述的半导体器件的制造方法，其特征在于：
所述等离子体由氧气或在氧中加入氪的混合气体生成。
18.根据权利要求15或16所述的半导体器件的制造方法，其特征在于：
在所述步骤(a)中，通过把所述第一电极暴露在电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下的包含氧的等离子体中，把所述界面层作为氧化硅膜形成。
19.根据权利要求15或16所述的半导体器件的制造方法，其特征在于：
在所述步骤(a)中，通过把所述第一电极暴露在电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下的包含氮的等离子体中，把所述界面层作为氮化硅膜形成。
20.根据权利要求15或16所述的半导体器件的制造方法，其特征在于：
所述一系列步骤中的所述电容绝缘膜的初次膜厚为2nm以上，并且在4nm以下。
21.根据权利要求1、2、8、9、15和16中的任意一项所述的半导体器件的制造方法，其特征在于：
还具有：在所述步骤(a)之前，使所述第一电极的表面变粗糙的步骤。
22.一种半导体器件的制造方法，其特征在于：包括：
通过把由具有导电性的金属氮化物构成的第一电极暴露在包含氮的第一等离子体中，在所述第一电极表面形成氮的组成比剩下的部分还大的富氮层的步骤(a)；
在形成有所述富氮层的第一电极上形成由金属氧化物构成的电容绝缘膜的步骤(b)；
通过把所述电容绝缘膜暴露在包含氧的第二等离子体中，对所述电容绝缘膜供给氧的步骤(c)；以及
在所述电容绝缘膜上形成第二电极的步骤(d)。
23.根据权利要求22所述的半导体器件的制造方法，其特征在于：
所述第一等离子体、第二等离子体的电子能量为0.5eV以上，并且在5eV以下，温度为室温以上，并且在500℃以下。
24.根据权利要求22或23所述的半导体器件的制造方法，其特征在于：
所述第一等离子体由氮气或在氮中加入氦或氩的混合气体生成。
25.根据权利要求22或23所述的半导体器件的制造方法，其特征在于：
所述第二等离子体由氧气或在氧中加入氪的混合气体生成。
26.根据权利要求22或23所述的半导体器件的制造方法，其特征在于：
重复在所述步骤(b)中形成所述电容绝缘膜的一部分后，实施所述步骤(c)的一系列步骤，直到所述电容绝缘膜变为给定的膜厚。
27.根据权利要求22或23所述的半导体器件的制造方法，其特征在于：
所述第一电极由氮化钛、氮化钽或氮化钨构成。
28.根据权利要求1、2、8、9、15、16、22和23中的任意一项所述的半导体器件的制造方法，其特征在于：
所述第二电极由氮化钛、氮化钽或氮化钨构成。
29.根据权利要求1、2、8、9、15、16、22和23中的任意一项所述的半导体器件的制造方法，其特征在于：
所述电容绝缘膜以氧化钽或氧化铪为主成分。
30.根据权利要求1、2、8、9、15、16、22和23中的任意一项所述的半导体器件的制造方法，其特征在于：
对所述电容绝缘膜进行的热处理步骤中的氧化性气氛包含一氧化二氮。
CNA2004100927095A 2003-11-12 2004-11-11 半导体器件的制造方法 Pending CN1617311A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003382599A JP2005150228A (ja) 2003-11-12 2003-11-12 半導体装置の製造方法
JP2003382599 2003-11-12

Publications (1)

Publication Number Publication Date
CN1617311A true CN1617311A (zh) 2005-05-18

Family

ID=34631377

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100927095A Pending CN1617311A (zh) 2003-11-12 2004-11-11 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US20050124113A1 (zh)
JP (1) JP2005150228A (zh)
CN (1) CN1617311A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238540B (zh) * 2005-06-02 2010-12-08 应用材料公司 用于在氧化物膜中掺入氮的方法和装置
CN101669285B (zh) * 2007-05-25 2013-01-02 松下电器产业株式会社 弹性波元件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
US20070066021A1 (en) 2005-09-16 2007-03-22 Texas Instruments Inc. Formation of gate dielectrics with uniform nitrogen distribution
KR20070110748A (ko) * 2006-05-15 2007-11-20 주식회사 하이닉스반도체 커패시터 형성 방법
US7902018B2 (en) * 2006-09-26 2011-03-08 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation
US20080119057A1 (en) * 2006-11-20 2008-05-22 Applied Materials,Inc. Method of clustering sequential processing for a gate stack structure
JP2008244306A (ja) 2007-03-28 2008-10-09 Nec Electronics Corp 半導体装置およびその製造方法
KR100877261B1 (ko) * 2007-07-23 2009-01-07 주식회사 동부하이텍 반도체 소자의 ｍｉｍ 커패시터 제조 방법
US7939421B2 (en) * 2009-07-08 2011-05-10 Nanya Technology Corp. Method for fabricating integrated circuit structures
KR101883668B1 (ko) * 2011-03-08 2018-08-01 삼성전자주식회사 금속성 스토리지 노드를 구비한 반도체 소자 제조방법.
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
US9825040B2 (en) 2013-12-31 2017-11-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with capacitor and method of fabricating the same
JP6648671B2 (ja) * 2016-11-15 2020-02-14 株式会社デンソー 金属部材および金属部材と樹脂部材との複合体並びにそれらの製造方法
US10879080B1 (en) * 2019-08-13 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming polycrystalline channel on dielectric films with controlled grain boundaries
US11805645B2 (en) * 2019-08-16 2023-10-31 Micron Technology, Inc. Integrated assemblies having rugged material fill, and methods of forming integrated assemblies
US11894418B2 (en) 2021-01-25 2024-02-06 Changxin Memory Technologies, Inc. Semiconductor structure, preparation method of same, and semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02283022A (ja) * 1989-01-25 1990-11-20 Hitachi Ltd 半導体装置の製造方法
JPH04223366A (ja) * 1990-12-25 1992-08-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5468687A (en) * 1994-07-27 1995-11-21 International Business Machines Corporation Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
JP2001053250A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 半導体装置およびその製造方法
JP4449226B2 (ja) * 2000-05-22 2010-04-14 東京エレクトロン株式会社 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
JP2002064144A (ja) * 2000-05-22 2002-02-28 Tokyo Electron Ltd タンタル酸化物膜を絶縁膜として有するキャパシタの製造方法
US6620702B2 (en) * 2001-06-25 2003-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of producing low thermal budget high dielectric constant structures
US7129128B2 (en) * 2001-08-29 2006-10-31 Micron Technology, Inc. Method of improved high K dielectric-polysilicon interface for CMOS devices
JP4559739B2 (ja) * 2002-03-29 2010-10-13 東京エレクトロン株式会社 電子デバイス用材料およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238540B (zh) * 2005-06-02 2010-12-08 应用材料公司 用于在氧化物膜中掺入氮的方法和装置
CN101669285B (zh) * 2007-05-25 2013-01-02 松下电器产业株式会社 弹性波元件

Also Published As

Publication number Publication date
US20050124113A1 (en) 2005-06-09
JP2005150228A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
CN100347832C (zh) 电子器件材料的制造方法
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1617311A (zh) 半导体器件的制造方法
CN1280920C (zh) 半导体装置及其制造方法
CN1555580A (zh) 半导体器件及其制造方法
US7723242B2 (en) Enhanced thin-film oxidation process
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1234156C (zh) 绝缘膜的形成方法和半导体装置的制造方法
JP4722501B2 (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
US8168547B2 (en) Manufacturing method of semiconductor device
US8021987B2 (en) Method of modifying insulating film
CN1860596A (zh) 电子器件材料的制造方法
CN1638061A (zh) 形成介电薄膜的方法
CN1967787A (zh) 基底绝缘膜的形成方法
CN1967780A (zh) 用于制作场效应晶体管的栅极电介质的方法
CN1669153A (zh) 半导体器件及其制造方法和制造设备
CN1905213A (zh) 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
CN101075577A (zh) 半导体装置的制造方法
CN1592957A (zh) 半导体器件及其制造方法
CN1349253A (zh) 半导体装置的制造方法及半导体装置
KR20130091784A (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
CN1674287A (zh) 铁电体存储器元件及其制造方法
CN1906741A (zh) 半导体器件及其制造工艺
CN1089947C (zh) 带电容的半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned