KR20070110748A - 커패시터 형성 방법 - Google Patents

커패시터 형성 방법 Download PDF

Info

Publication number
KR20070110748A
KR20070110748A KR1020060043595A KR20060043595A KR20070110748A KR 20070110748 A KR20070110748 A KR 20070110748A KR 1020060043595 A KR1020060043595 A KR 1020060043595A KR 20060043595 A KR20060043595 A KR 20060043595A KR 20070110748 A KR20070110748 A KR 20070110748A
Authority
KR
South Korea
Prior art keywords
layer
zirconium oxide
radical
forming
capacitor
Prior art date
Application number
KR1020060043595A
Other languages
English (en)
Inventor
이금범
김해원
조호진
장준수
이은아
박동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060043595A priority Critical patent/KR20070110748A/ko
Priority to US11/618,796 priority patent/US20070264770A1/en
Publication of KR20070110748A publication Critical patent/KR20070110748A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

커패시터 형성 방법을 제시한다. 본 발명에 따르면, 반도체 기판 상에 오프닝홀(opening hole)을 가지는 몰드(mold)층을 형성하고, 오프닝홀의 프로파일(profile)을 따르는 금속층을 포함하는 스토리지 전극(storage node)을 형성한다. 스토리지 전극 상에 지르코늄 산화물(ZrO2)층을 단일층 또는 알루미늄 산화물층을 중간에 개재하는 복합층을 포함하는 유전층을 증착한다. 증착에 설정된 온도보다 높은 온도의 열처리를 수반하여 유전층에 산소 또는/ 및 질소 래디컬(radical) 분위기를 이용하여 래디컬 파일 업(pile up) 처리한다. 유전층 상에 플레이트 전극(plate node)을 형성한다.
지르코늄 산화물, 플라즈마, 래디컬, 누설 전류, 원자층 증착

Description

커패시터 형성 방법{Method for forming capacitor}
도 1 내지 도 4는 본 발명의 실시예에 따른 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 5는 본 발명의 실시예에 따른 커패시터 형성 방법의 래디컬 처리를 설명하기 위해서 개략적으로 도시한 도면이다.
본 발명은 반도체 소자에 관한 것으로, 특히, 커패시터 특성을 개선할 수 있는 커패시터 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 반도체 소자의 디자인 룰(design rule)이 80㎚ 급 이하로 급격히 축소되고 있다. 이에 따라, 트랜지스터 및 커패시터를 포함하여 단위 메모리 셀(memory cell)을 구성하는 디램(DRAM) 메모리 소자에서, 한정된 면적에서 충분한 커패시턴스를 구현할 수 있는 커패시터를 형성하는 데 많은 노력들이 수행되고 있다.
예컨대, 커패시터의 유전층으로 보다 높은 유전 상수를 가지는 고유전 상수 물질, 예컨대, 하프늄 산화물(HfO2)이나 알루미늄 산화물(Al2O3) 등과 같은 고유전 물질로 구성하는 방법이 제시되고 있다. 하프늄 산화물 및 알루미늄 산화물을 원자층 증착(ALD)으로 증착하여 커패시터의 커패시턴스를 증가시키려 하고 있으나, 이러한 시도 또한 한계를 드러내고 있다.
하프늄 산화물의 경우 커패시턴스를 증가시키기 위한 공정 상의 공정 윈도 마진(window margin)이 부족하여 공정 진행에 상당한 어려움이 도출되고 있다. 이에 따라, 커패시터의 전기적 특성 개선에 어려움이 발생되고 있다. 알루미늄 산화물 및 하프늄 산화물을 혼용하여 사용하는 구조, 예컨대, HAH((HfO2/Al2O3/HfO2) 구조 또한 커패시터의 특성 증가에 제약이 발생되고 있다. 이러한 하프늄 산화물을 이용하는 경우에 하프늄 산화물의 결정화에 따른 전기적 유전적 특성의 변동이 이러한 시도에 제약으로 작용하고 있다.
따라서, 이러한 하프늄 산화물에 대한 문제를 해소할 수 있으며, 커패시터 특성 및 누설 전류(leakage current) 특성을 개선할 수 있는 커패시터의 개발이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 누설 전류 특성을 개선할 수 있고 또한 커패시턴스의 증가 효과를 구현할 수 있는 커패시터 형성 방법을 제시하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 오프닝홀(opening hole)을 가지는 몰드(mold)층을 형성하는 단계, 상기 오프닝홀의 프로파일(profile)을 따르는 금속층을 포함하는 스토리지 전극(storage node)을 형성하는 단계, 상기 스토리지 전극 상에 지르코늄 산화물(ZrO2)층을 포함하는 유전층을 증착하는 단계, 상기 증착에 설정된 온도보다 높은 온도의 열처리를 수반하여 상기 유전층에 산소 래디컬(radical) 분위기를 이용하여 래디컬 파일 업(pile up) 처리하는 단계, 및 상기 유전층 상에 플레이트 전극(plate node)을 형성하는 단계를 포함하는 커패시터 형성 방법을 제시한다.
상기 래디컬 파일 업 처리는 대략 400 내지 500℃ 온도의 열처리를 수반할 수 있다.
상기 래디컬 분위기는 이온화된 플라즈마의 생성이 배제되는 1eV 이하의 저 에너지의 플라즈마 래디컬로 형성된 것일 수 있다.
상기 래디컬 분위기는 질소 래디컬을 더 포함할 수 있다.
상기 래디컬 분위기는 상기 산소 및 질소 래디컬 생성을 위한 소스 가스로 산화 질소 가스(NO)를 이용하여 생성될 수 있다.
상기 유전층은 지르코늄 산화물층, 알루미늄 산화물층 및 지르코늄 산화물층의 3중 복합층을 포함하여 원자층 증착으로 형성될 수 있다.
상기 원자층 증착은 대략 250℃ 내지 320℃의 온도 범위에서 수행될 수 있다.
본 발명에 따르면, 지르코늄 소스(Zr source)를 사용하여 결정화에 의해 커패시터의 전기적 특성을 개선하는 유전층을 형성할 수 있어, 커패시터의 누설 전류 특성을 개선할 수 있고 또한 커패시턴스의 증가 효과를 구현할 수 있는 커패시터 형성 방법을 제시할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
본 발명의 실시예에서는 종래의 두께 증가에 따른 결정성 성장 시 누설 전류 특성 개선이 어려운 하프늄 산화물을 대체하여, 지르코늄 소스(Zr-source)를 이용한 지르코늄 산화물(ZrO2)을 이용하여 커패시터를 형성하는 방법을 제시한다. 지르코늄 산화물(ZrO2)은 하프늄 산화물과 달리 결정화가 진행됨에 따라 전기적 특성이 향상될 수 있는 이로움이 있다.
이러한 지르코늄 산화물(ZrO2)은 Zr[N(CH3)]4, Zr[N(CH2CH3)]4, Zr[N(CH3)(CH2CH3)]4, 또는 Zr[N(CH3)2(CH2CH3)2]4 등과 같은 지르코늄 소스, 및 오존 가스(O3) 또는 수증기(H2O), 산소 가스(O2) 등과 같은 산소 소스(oxygen source)를 이용하여 원자층 증착(ALD)을 이용하여 증착할 수 있다. 이러한 원자층 증착은 단 차 도포성이 다른 화학기상 증착(CVD) 등에 비해 유리하여, 실린더(cylinder) 형태와 같은 3차원 입체 구조의 스토리지 전극(storage node) 상에 균일한 두께로 증착되는 데 유리하다.
그런데, 이러한 지르코늄 산화물의 증착 시 증착 온도가 지르코늄 소스의 등은 대략 320℃ 보다 높은 온도도 설정될 경우, 열 분해가 발생되어 ALD 증착보다는 열 분해에 의한 CVD 증착이 발생될 수 있다. 이러한 경우 지르코늄 산화물층 내에 카본 등의 불순물이 증가하고 단차 도포성(step coverage) 특성이 열화되어 누설 전류가 증가될 수 있다. 따라서, 지르코늄 소스의 열분해 온도 보다 낮은 많아야 320℃ 이하의 온도, 바람직하게는 250 내지 300℃ 정도 온도로 ALD 증착이 수행되고 있다.
그런데, 지르코늄 산화물의 경우 단사정계(monoclinic), 정방정계(tetragonal) 및 입방정계(cubic) 등의 결정 다형체(polymorph)의 구조가 이루어질 때, 보다 높은 고 유전 상수를 가질 수 있어, 커패시터의 특성, 예컨대, 커패시턴스의 증가 또는/ 및 누설 전류 감소의 특성을 구현할 수 있다. 그런데, 이러한 결정화를 위해서는 적어도 400℃ 이상의 고온으로 열처리하는 과정이 요구된다. 그런데, 이러한 경우 지르코늄 소스의 열 분해, 이에 따른 단차 도포성의 열화, 카본(carbon) 등의 불순물의 증가 등의 악영향이 발생될 수 있다.
따라서, 본 발명의 실시예에서는 상대적으로 낮은 온도에서 ALD로 지르코늄 산화물층을 증착한 후, 상대적으로 낮은 에너지(energy)의 플라즈마(plasma) 발생 등으로 산소 또는/ 및 질소 래디컬(radical) 분위기를 형성하여, 이러한 래디컬 분 위기를 이용하여 적어도 400℃ 이상의 온도에서 지르코늄 산화물층을 표면 처리하는 방법을 제시한다.
이러한 래디컬 표면 처리에 의해 지르코늄 산화물에서의 결정 다형체의 형성을 증가시키고 또한 지르코늄 산화물층의 표면(또는 표면층 영역)에 질소 또는/ 및 산소의 파일 업(pile up)을 유도한다. 이러한 표면 처리에 의해서 지르코늄 산화물층의 누설 전류 특성을 향상시키고, 특히, 질소 또는/ 및 산소의 파일 업(pile up)에 의한 소자의 상층부의 낮은 바이어스(low bias)에 대한 전압 파괴(BV: Break Voltage)의 개선을 구현할 수 있다.
산소 또는/ 및 질소 래디컬에 의한 처리는 일반적인 플라즈마 처리와 달리 플라즈마에 의한 가열 효과의 이용을 배제하도록, 공정 챔버(또는 기판의 온도)를 대략 400℃ 내지 500℃ 정도로 유지되도록 가열하는 과정을 수반하여 수행된다.
또한, 산소 또는/ 및 질소 래디컬의 발생은 일반적인 플라즈마 발생과는 달리 상대적으로 낮은 에너지, 예컨대, 1eV 보다 낮은 에너지로 플라즈마를 발생을 진행한다. 이에 따라, 이온화된 플라즈마가 아닌 활성화된 래디컬(activate radical)이 상대적으로 우세하게 생성되도록 한다. 필요에 따라, 이러한 플라즈마 래디컬의 발생은 공정 챔버 외부에서 수행되어, 플라즈마 래디컬을 생성한 후 챔버로 래디컬들이 유입되도록 하여 이온화된 플라즈마가 아닌 활성화된 래디컬로 표면 처리가 진행되도록 하는 것이 보다 바람직하다.
도 1 내지 도 4는 본 발명의 실시예에 따른 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 도 5는 본 발명의 실시예에 따른 커패시 터 형성 방법의 래디컬 처리를 설명하기 위해서 개략적으로 도시한 도면이다.
도 1을 참조하면, 반도체 기판(100) 상에 하부층으로 절연층(200)을 형성하고, 절연층(200)을 관통하는 콘택홀(contact hole: 201)을 형성한다. 콘택홀(201)을 채우는 도전층을 형성하여 커패시터와 하부의 반도체 기판(100) 상에 형성된 트랜지스터 소자(도시되지 않음)를 전기적으로 연결하는 스토리지 전극 콘택(storage node contact: 300)을 형성한다.
이러한 스토리지 전극 콘택(300)은 도전성을 가지는 도핑된 폴리 실리콘(doped poly-silicon) 등과 같은 도전 물질의 층을 화학기상증착(CVD)하고 에치 백(etch back)과 같은 평탄화 과정으로 전극 분리(node separation)하여 형성될 수 있다.
이후에, 스토리지 전극 콘택(300) 상에 실린더(cylinder) 형태와 같은 3차원 구조의 스토리지 전극에 형상을 부여하는 형틀 또는 몰드(mold)를 형성할 때 식각 종료점으로 이용될 식각 정지층(410)을 형성한다. 이러한 식각 정지층(410)은 몰드를 위한 층, 예컨대, 실리콘 산화물층과 식각 선택비를 가질 수 있는 실리콘 질화물(Si3N4)층을 포함하여 형성될 수 있다.
식각 정지층(410) 상에 몰드를 위한 층(430)을 형성한다. 이러한 몰드층(430)은 스토리지 전극에 3차원 형상을 부여하는 몰드를 위한 층으로 실리콘 산화물과 같은 절연 물질로 형성될 수 있다. 예컨대, 플라즈마 개선 테트라에틸오소 실리케이트(PE-TEOS)의 단일층이나 포스포러스실리케이트글래스(PSG)와 PE-TEOS의 복합층 등을 증착하여 몰드층(430)을 형성할 수 있다.
예컨대, PSG층을 대략 8000Å 두께로 증착하여 제1몰드층(431)을 형성하고, 제2몰드층(435)을 PE-TEOS 등과 같은 USG(Undoped Silicate Glass)층을 대략 1700Å 정도 두께로 증착하여 몰드층(430)을 형성한다. 이러한 몰드층(430)은 실질적으로 PSG와 USG를 대략 1: 2의 비율로 적어도 25000Å 이상의 두께로 증착하여 형성하는 것이 바람직하다. 이러한 몰드층(430)의 두께는 커패시터의 높이, 특히, 스토리지 전극의 높이에 의존하여 설정될 수 있다.
이후에, 몰드층(430) 상에 도시되지는 않았지만 하드 마스크(hard mask)로서 폴리 실리콘층을 적어도 대략 4000Å 이상 증착하고, 하드 마스크를 식각 마스크로 몰드층(430)을 선택적으로 식각하여 오프닝홀(opening hole: 437)을 형성한다. 이에 따라, MIM(Metal-Insulator-Metal)의 커패시터 구조의 스토리지 전극을 실린더 형태와 같은 3차원 입체 구조로 형성하기 위한 몰드를 형성한다.
도 2를 참조하면, 오프닝홀(437)에 노출된 스토리지 전극 콘택(300) 상에 접촉하여 전기적으로 연결되는 스토리지 전극(510)을 형성한다. 예컨대, 오프닝홀(437)의 프로파일(profile)을 따르는 도전층을 형성한 후, 에치 백 또는 화학기계적 연마(CMP)와 같은 평탄화 방법을 이용하여 전극 분리하여 콘택(300) 별로 하나의 실린더 형태의 스토리지 전극(510)을 형성한다.
이러한 스토리지 전극(510)은 다양한 도전 물질로 형성될 수 있으나, MIM 구조를 위해 티타늄 질화물(TiN)층과 같은 금속층을 포함하여 형성될 수 있다. 이러 한 TiN층은 대략 300Å 정도 두께로 형성될 수 있다.
도 3을 참조하면, 스토리지 전극(510) 상에 스토리지 전극(510)의 프로파일을 따르는 유전층(530)을 형성한다. 이러한 유전층(530)은 지르코늄 산화물층을 포함하여 형성될 수 있다. 이때, 지르코늄 산화물층은 ALD 방법으로 증착되어 스토리지 전극(510)의 프로파일을 따라 양호한 단차 도포성을 가지며 형성될 수 있다. ALD 증착에는 지르코늄 소스로 Zr[N(CH3)]4, Zr[N(CH2CH3)]4, Zr[N(CH3)(CH2CH3)]4, 또는 Zr[N(CH3)2(CH2CH3)2]4 등과 같은 지르코늄 금속 원자에 유기 리간드(ligand) R이 결합된 전구체들이 이용될 수 있다.
이러한 전구체들은 상당히 높은 온도, 예컨대, 대략 320℃ 보다 높은 온도에서는 열 분해될 수 있다. 이러한 지르코늄 소스가 열 분해될 경우 원자층 증착 과정이 이루어지기보다는 화학 기상 증착 과정이 이루어지므로, 이를 방지하기 위해서 증착 온도는 이러한 온도 보다 낮은 온도, 예컨대, 대략 250℃ 내지 320℃ 정도 온도 범위, 보다 바람직하게는 대략 290℃ 이상에서 수행되는 것이 바람직하다. 그런데, 이러한 낮은 증착 온도로 지르코늄 산화물이 ALD 증착될 경우, 상대적으로 낮은 결정화 정도가 구현되어 요구되는 더 높은 유전 상수를 구현하기 어렵다.
따라서, 본 발명의 실시예에서는 지르코늄 산화물층을 포함하는 유전층(530)의 결정성을 제고하기 위해서 추가적인 처리를 수행한다.
한편, 유전층(530)은 대략 100Å 두께의 지르코늄 산화물층의 단일층으로 형성될 수 있으나, 보다 높은 커패시턴스와 함께 누설 전류 특성의 개선을 위해서, 알루미늄 산화물층과 지르코늄 산화물층의 3중층 등과 같은 복합층으로 형성될 수 있다. 이러한 경우, Al2O3/ZrO2의 라미네이트 구조에 의해 누설 전류 특성이 개선될 수 있다.
이러한 복합층의 증착은 층들마다 다른 공정 챔버에서 ALD 과정이 수행되는 익스-시튜(ex-situ) 과정으로 수행될 수도 있으나, 동일한 공정 챔버 내에서 인-시튜(in-situ) 과정으로 ZrO2/Al2O3/ZrO2의 ALD 증착이 순차적으로 이루어지는 것이 양산성의 제고에 바람직하다. 이때, ZrO2/Al2O3/ZrO2의 층은 45/5/45Å 정도의 두께로 형성될 수 있다.
이때, 알루미늄 소스는 Al(CH3)3 등을 이용할 수 있다. 또한, 지르코늄 산화물의 ALD 증착 및 알루미늄 산화물의 ALD 증착 과정에 요구되는 산소 소스로는 오존 가스 또는 수증기(H20) 등을 이용할 수 있다.
이러한 경우, 전체 공정 온도는 지르코늄 소스의 열분해가 방지될 수 있는 낮은 온도, 예컨대, 대략 250℃ 내지 320℃ 정도 온도 범위에서 수행되는 것이 바람직하다. 그런데, 이러한 낮은 증착 온도로 지르코늄 산화물이 ALD 증착될 경우, 상대적으로 낮은 결정화 정도가 구현되어 요구되는 더 높은 유전 상수를 구현하기 어렵다. 따라서, 본 발명의 실시예에서는 유전층(530)의 결정성을 제고하기 위해서 추가적인 처리를 수행한다.
즉, 산소 또는/ 및 질소의 래디컬(O* 또는/ 및 N*)을 이용하여 유전층(530) 의 표면을 처리한다. 이러한 산소 또는/ 및 질소의 래디컬은 상대적으로 낮은 에너지(energy)의 플라즈마(plasma) 발생 등의 방법으로 생성될 수 있다. 즉, 도 5에 제시된 바와 같이, 공정 챔버(610)의 기판 장착부(630) 상에 기판(100)을 장착한 후, 래디컬 발생부(650)로부터 발생된 래디컬들을 기판(100) 상으로 도입한다.
이때, 래디컬 발생부(650)는 일반적인 플라즈마 발생과는 달리 상대적으로 낮은 에너지, 예컨대, 1eV 보다 낮은 에너지로 플라즈마를 발생을 진행한다. 이에 따라, 이온화된 플라즈마가 아닌 활성화된 래디컬(activate radical)이 상대적으로 우세하게 생성되도록 한다. 이와 같은 별도의 래디컬 발생부(650)를 이용하지 않고, 공정 챔버(610) 내에서 저 에너지의 플라즈마 발생을 유도하여 상대적으로 우세하게 래디컬들이 발생되게 유도할 수 있다.
이러한 래디컬을 위한 래디컬 소스 가스는, 산소 래디컬의 경우 산소 가스나 수증기 등을 이용할 수 있고, 질소 래디컬의 경우 질소 가스(N2)나 일산화이질소 가스(N2O) 또는 산화 질소 가스(NO), 삼수소화질소 가스(NH3) 등이 이용될 수 있다. 산소 및 질소 래디컬의 함께 도입할 경우 산화 질소 가스를 래디컬 소스 가스로 이용하는 것이 보다 바람직하다.
이와 같이, 플라즈마 래디컬을 생성한 후 챔버(도 5의 610)로 래디컬들이 유입되도록 하여 이온화된 플라즈마가 아닌 활성화된 래디컬로 표면 처리가 진행되도록 한다. 이때, 기판(100)은 기판 장착부(630)에 포함된 히터(heater) 등에 의해서 대략 400 내지 500℃ 정도 온도로 가열되는 것이 바람직하다. 이러한 온도에 따른 열 에너지에 의해 지르코늄 산화물의 결정 다형체 성장이 유도되고, 이때, 산소 래디컬의 공급에 의해 지르코늄 산화물 내에 부족한 산소가 공급되어 이러한 결정성 증가 반응이 보다 촉진된다. 이때, 과도한 상변화를 억제하기 위해서 500℃ 이상의 온도로 가열되는 것은 바람직하지 않다.
이러한 래디컬 표면 처리에 의해 지르코늄 산화물에서의 결정 다형체의 형성이 증가될 뿐만 아니라 또한 지르코늄 산화물층의 표면(또는 표면층 영역)에 질소 또는/ 및 산소의 파일 업(pile up)이 유도된다. 이러한 래디컬의 파일 업은 유전층(530) 표면의 대략 10 내지 15Å 정도 두께 범위 영역에서 이루어질 수 있다.
이러한 표면 처리에 의해서 지르코늄 산화물층의 누설 전류 특성이 향상되고, 특히, 질소 또는/ 및 산소의 파일 업(pile up)에 의한 소자의 상층부의 낮은 바이어스(low bias)에 대한 전압 파괴(BV: Break Voltage)의 개선을 구현할 수 있다.
실질적으로, 대략 400 내지 500℃의 열처리를 수반하는 산소 래디컬 처리에 의해서, ZAZ(ZrO2/Al2O3/ZrO2)의 구조의 경우 처리 이전에 대비 대략 2fF/셀(cell) 이상의 커패시턴스의 증가를 구현하는 것으로 측정되며, 또한, 누설 전류의 경우 이전의 0.13fF/셀에서 0.09fF/셀 이하로 감소시킬 수 있는 것으로 측정된다. 즉, 커패시턴스 증가와 함께 누설 전류 특성의 개선이 구현되고 있다.
또한, 유전층(530) 상에 도입될 플레이트 전극의 음의 바이어스(negative bias)에 의한 전압 저하가 양의 바이어스(positive bias)에 비교시 1V 이상에서 0.5V 이하로 감소되는 것으로 측정되고 있다. 즉, 전압 파괴 특성이 보다 개선되고 있다.
이러한 누설 전류 특성의 개선 및 전압 특성의 개선은, 래디컬 표면 처리에 의한 효과로, 래디컬 표면 처리 시 플라즈마 처리와 달리 이온화된 플라즈마에 의한 이온 피폭(ion bombardment) 효과 또는 스퍼터링(sputtering) 가열 등이 방지됨에 따른 효과이며, 또한, 산소 또는/ 및 질소 래디컬의 파일 업에 의한 전기적 특성 개선 효과로 이해될 수 있다.
도 4를 참조하면, 유전층(530) 상에 플레이트 전극(550)을 형성하여 커패시터를 완성한다. 플레이트 전극(550)은 티타늄 질화물(TiN)을 대략 500℃ 이상의 온도에서 대략 300Å 정도 두께로 증착하여 사용될 수 있다. 이와 같이 하여 MIM 구조의 커패시터가 구현된다.
한편, 이제까지 설명에서 몰드층(430)이 중간의 절연층으로 유지되는 경우를 예시하여 설명하였지만, 몰드층(430)은 선택적으로 제거되어 스토리지 전극(510)의 외측 측면 상으로 유전층(530)이 연장되도록 유도할 수도 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 커패시터의 유전층을 지르코늄 산화물을 포함하게 형성하고, 산소 또는/ 및 질소 래디컬을 이용하여 대략 400℃ 정도의 열처리를 수 반하여 표면 처리함으로써, 지르코늄 산화물이 높은 유전 상수를 나타내게 결정 다형체의 구조를 가지게 유도할 수 있다. 이와 함께 지르코늄 산화물 상층부에 질소 또는/ 및 산소의 파일 업을 유도하여, 누설 전류 특성을 향상시키고 소자의 상층부 낮은 바이어스에 대한 항복 전압(BV)을 향상시킬 수 있다.

Claims (7)

  1. 반도체 기판 상에 오프닝홀(opening hole)을 가지는 몰드(mold)층을 형성하는 단계;
    상기 오프닝홀의 프로파일(profile)을 따르는 금속층을 포함하는 스토리지 전극(storage node)을 형성하는 단계;
    상기 스토리지 전극 상에 지르코늄 산화물(ZrO2)층을 포함하는 유전층을 증착하는 단계;
    상기 증착에 설정된 온도보다 높은 온도의 열처리를 수반하여 상기 유전층에 산소 래디컬(radical) 분위기를 이용하여 래디컬 파일 업(pile up) 처리하는 단계; 및
    상기 유전층 상에 플레이트 전극(plate node)을 형성하는 단계를 포함하는 것을 특징으로 하는 커패시터 형성 방법.
  2. 제1항에 있어서,
    상기 래디컬 파일 업 처리는 대략 400 내지 500℃ 온도의 열처리를 수반하는 것을 특징으로 하는 커패시터 형성 방법.
  3. 제1항에 있어서,
    상기 래디컬 분위기는
    이온화된 플라즈마의 생성이 배제되는 1eV 이하의 저 에너지의 플라즈마 래디컬로 형성된 것을 특징으로 하는 커패시터 형성 방법.
  4. 제1항에 있어서,
    상기 래디컬 분위기는
    질소 래디컬을 더 포함하는 것을 특징으로 하는 커패시터 형성 방법.
  5. 제4항에 있어서,
    상기 래디컬 분위기는
    상기 산소 및 질소 래디컬 생성을 위한 소스 가스로 산화 질소 가스(NO)를 이용하여 생성되는 것을 특징으로 하는 커패시터 형성 방법.
  6. 제1항에 있어서,
    상기 유전층은 지르코늄 산화물층, 알루미늄 산화물층 및 지르코늄 산화물층의 3중 복합층을 포함하여 원자층 증착으로 형성되는 것을 특징으로 하는 커패시터 형성 방법.
  7. 제6항에 있어서,
    상기 원자층 증착은 대략 250℃ 내지 320℃의 온도 범위에서 수행되는 것을 특징으로 하는 커패시터 형성 방법.
KR1020060043595A 2006-05-15 2006-05-15 커패시터 형성 방법 KR20070110748A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060043595A KR20070110748A (ko) 2006-05-15 2006-05-15 커패시터 형성 방법
US11/618,796 US20070264770A1 (en) 2006-05-15 2006-12-30 Capacitor forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043595A KR20070110748A (ko) 2006-05-15 2006-05-15 커패시터 형성 방법

Publications (1)

Publication Number Publication Date
KR20070110748A true KR20070110748A (ko) 2007-11-20

Family

ID=38685643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043595A KR20070110748A (ko) 2006-05-15 2006-05-15 커패시터 형성 방법

Country Status (2)

Country Link
US (1) US20070264770A1 (ko)
KR (1) KR20070110748A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211065A1 (en) * 2007-03-02 2008-09-04 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
KR102494126B1 (ko) 2016-04-26 2023-02-02 삼성전자주식회사 커패시터를 포함하는 반도체 소자
US10373866B1 (en) * 2018-05-04 2019-08-06 International Business Machines Corporation Method of forming metal insulator metal capacitor with extended capacitor plates
US10381263B1 (en) 2018-05-04 2019-08-13 International Business Machines Corporation Method of forming via contact with resistance control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010453A1 (en) * 1998-03-18 2003-01-16 Jyunichi Tanaka Plasma processing apparatus and plasma processing method
KR100363081B1 (ko) * 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치
US20020036313A1 (en) * 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US7169255B2 (en) * 2002-02-15 2007-01-30 Hitachi High-Technologies Corporation Plasma processing apparatus
KR100574150B1 (ko) * 2002-02-28 2006-04-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
JP4907839B2 (ja) * 2003-03-26 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005150228A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7501352B2 (en) * 2005-03-30 2009-03-10 Tokyo Electron, Ltd. Method and system for forming an oxynitride layer

Also Published As

Publication number Publication date
US20070264770A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
KR100519800B1 (ko) 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
KR102656062B1 (ko) 반도체 장치 및 그 제조 방법
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
KR20070110748A (ko) 커패시터 형성 방법
KR100942958B1 (ko) 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
KR20010008527A (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR101116166B1 (ko) 반도체 소자의 커패시터 및 그 제조 방법
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100772101B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2003318285A (ja) 二層誘電体膜構造を有した半導体素子のコンデンサ及びその製造方法
KR100717824B1 (ko) 캐패시터 및 그의 제조방법
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
KR100771540B1 (ko) 커패시터 형성 방법
KR20010017212A (ko) 반도체 소자의 캐패시터 제조 방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR20070093190A (ko) 엠아이엠 커패시터 및 그 제조방법
KR100713922B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100902103B1 (ko) 캐패시터의 제조 방법 및 상기 캐패시터를 포함하는 반도체 소자 제조 방법
KR100521416B1 (ko) 하프늄나이트라이드를 하부전극으로 이용하는 캐패시터 및그 제조 방법
KR100574473B1 (ko) 반도체장치의 커패시터 제조방법_
KR100713908B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20040059783A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application