CN1202001A - 具有金属－绝缘膜－半导体三层结构的晶体管的制造方法 - Google Patents

具有金属－绝缘膜－半导体三层结构的晶体管的制造方法 Download PDF

Info

Publication number
CN1202001A
CN1202001A CN98115053A CN98115053A CN1202001A CN 1202001 A CN1202001 A CN 1202001A CN 98115053 A CN98115053 A CN 98115053A CN 98115053 A CN98115053 A CN 98115053A CN 1202001 A CN1202001 A CN 1202001A
Authority
CN
China
Prior art keywords
gate electrode
hydrogen ion
injected
impurity
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98115053A
Other languages
English (en)
Inventor
伊藤浩
堀内忠彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1202001A publication Critical patent/CN1202001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种MIS晶体管的制造方法,其中栅电极和栅绝缘膜形成在半导体衬底上,注入一种导电类型杂质形成沟道区,包括以下步骤:将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内;将与所述导电类型相反的杂质自匹配地离子注入到所述栅电极形成源/漏区;以及在惰性气氛或氮气气氛中进行热处理。

Description

具有金属-绝缘膜-半导体三层 结构的晶体管的制造方法
本发明涉及MIS晶体管的制造方法，具体涉及MIS晶体管的沟道区和源/漏区的制造方法。
MIS晶体管是一种具有金属-绝缘膜-半导体的三层结构的晶体管，对金属电极施加电压通过绝缘体控制半导体的表面电导率。例如，二氧化硅作为绝缘膜的MOS晶体管也包括在内。具体地，MOS场效应晶体管(MOSFET)通常用于半导体集成电路。
对于将杂质引入半导体衬底的方法，包括固相扩散和等离子掺杂等。然而，最常使用的是以上介绍的离子注入技术。离子注入的优点在于可良好再现性地形成杂质分布(浓度分布)和杂质浓度。因此，离子注入通常用在将杂质引入到半导体衬底中形成阱、源/漏区等的工艺中。
然而，离子注入技术的缺点是有离子注入产生损伤区。‘损伤区’是指包括由于离子注入半导体衬底中的硅原子从晶格位置上脱出产生填隙硅原子并在晶格上产生空位的区域。在大多数情况下，这种损伤区可以通过在后面的半导体制造工艺中进行的热处理恢复。即，由损伤区引起的生产率降低不是很大，不会发生由损伤区引起的反常的漏电流。
此外，离子注入技术还有由于离子注入填隙硅原子从晶格位置上脱出促进杂质的反常扩散即增强扩散的另一缺点。‘增强扩散’是指如硼等的杂质和脱出的硅形成一对，包括杂质的该对扩散快于大量的通常扩散。增强扩散很难控制，并严重地影响了MOSFET的电特性。
在用于半导体集成电路的MOSFET中，为满足高集成度、结构精细、高速度和低电压(低功耗)的要求需要降低阈值电压并抑制短沟道效应。然而，增强扩散产生短沟道区而不是长沟道区的阈值电压更高的反短沟道效应。此外，它会引起在短沟道区发生穿通。
如上所述，在制造MOSFET的常规方法中，沟道区杂质增强扩散是使MOSFET性能避免被增强的原因。
另一方面，本发明人在日本专利申请特许公开No.8-18047(1996)中提出一种在进行离子注入期间可以抑制增强扩散的MIS晶体管及其制造方法。
在日本专利申请特许公开No.8-18047(1996)的方法中，将硼经由栅电极和栅氧化膜注入到MOSFET的沟道区。由此，将硼引入到栅氧化膜中。然而，由于栅氧化膜中存在硼，栅氧化膜的长期可靠性降低。
因此，本发明的目的是提供一种制造MIS晶体管的方法，该方法可以较好地控制杂质的增强扩散以得到低阈值电压，并能抑制短沟道效应。
根据本发明，提供一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
将相反导电类型的杂质自匹配地离子注入到栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行热处理。
根据本发明的另一个方案，MIS晶体管的制造方法，栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将相反导电类型的杂质自匹配地离子注入到栅电极形成源/漏区；
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；以及
在惰性气氛或氮气气氛中进行热处理。
根据本发明的再一个方案，提供一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
将相反导电类型的第一杂质自匹配地离子注入到栅电极形成LDD区；
将与第一杂质相同导电类型的第二杂质自匹配地离子注入到栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行热处理。
根据本发明的又一个方案，提供一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将相反导电类型的第一杂质自匹配地离子注入到栅电极形成LDD区；
将与第一杂质相同导电类型的第二杂质自匹配地离子注入到栅电极形成源/漏区；
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；以及
在惰性气氛或氮气气氛中进行热处理。
根据本发明的还一个方案，提供一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
将相反导电类型的第一杂质自匹配地离子注入到栅电极形成LDD区；
在惰性气氛或氮气气氛中进行第一热处理；
将与第一杂质相同导电类型的第二杂质自匹配地离子注入到栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行第二热处理。
根据本发明的又一个方案，提供一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将相反导电类型的第一杂质自匹配地离子注入到栅电极形成LDD区；
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
在惰性气氛或氮气气氛中进行第一热处理；
将与第一杂质相同导电类型的第二杂质自匹配地离子注入到栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行第二热处理。
根据本发明的又一个方案，提供一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
将相反导电类型的第一杂质自匹配地离子注入到栅电极形成LDD区；
在惰性气氛或氮气气氛中进行第一热处理；
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
将与第一杂质相同导电类型的第二杂质自匹配地离子注入到栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行第二热处理。
根据本发明的又一个方案，提供一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将相反导电类型的第一杂质自匹配地离子注入到栅电极形成LDD区；
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
在惰性气氛或氮气气氛中进行第一热处理；
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
将与第一杂质相同导电类型的第二杂质自匹配地离子注入到栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行第二热处理。
根据本发明的又一个方案，提供一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
将相反导电类型的第一杂质自匹配地离子注入到栅电极形成LDD区；
在惰性气氛或氮气气氛中进行第一热处理；
将与第一杂质相同导电类型的第二杂质自匹配地离子注入到栅电极形成源/漏区；
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；以及
在惰性气氛或氮气气氛中进行第二热处理。
根据本发明的又一个方案，提供一种MIS晶体管的制造方法栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：
将相反导电类型的第一杂质自匹配地离子注入到栅电极形成LDD区；
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；
在惰性气氛或氮气气氛中进行第一热处理；
将与第一杂质相同导电类型的第二杂质自匹配地离子注入到栅电极形成源/漏区；
将氢离子经由栅电极和栅绝缘膜注入到栅电极下的沟道区内；以及
在惰性气氛或氮气气氛中进行第二热处理。
下面结合附图详细介绍本发明，其中：
图1A到2B为n-MOSFET的常规制造方法剖面图，
图3为常规n-MOSFET中反短沟道效应的曲线图，
图4A和4B为显示两个不同沟道长度的n-MOSFET的剖面图，
图5A到6B为日本专利申请特许公开No.8-18047中公开n-MOSFET的常规制造方法剖面图，
图7A到8B为根据本发明的第一优选实施例中MIS晶体管制造方法的剖面图，
图9A到10C为根据本发明的第二优选实施例中MIS晶体管制造方法的剖面图，
图11A到13B为根据本发明的第三优选实施例中MIS晶体管制造方法的剖面图，
图14为带n+扩散区和p阱的半导体器件的剖面图，
图15为显示在源/漏区内激活砷之前和之后深度方向内硼分布的曲线图，
图16为显示在离子注入11keV、2×1015个原子/cm2的氢和在图15的条件下离子注入硼在深度方向内浓度分布的曲线图，
图17通过1020℃下10秒钟的热处理激活后氢离子注入剂量与硼浓度分布的关系曲线图，以及
图18为使用在激活源/漏区的热处理之前进行1×1015个原子/cm2的氢离子注入的本发明的方法制造的n-MOSFET和使用常规方法制造的n-MOSFET的测量阈值电压曲线图。
在介绍MIS晶体管制造方法的优选实施例之前，先介绍以上提到的MOSFET的常规制造方法。
图1A到2B为n-MOSFET制造方法的剖面图。首先，如图1A所示，使用LOCOS(局部硅氧化)等在p型半导体衬底101上器件隔离区内形成场氧化膜102，在器件区内形成牺牲氧化膜103。然后，如图1B所示，经由牺牲氧化膜103将控制n-MOSFET阈值电压的硼(B)离子注入到器件区内，形成p-沟道区104A。在制造MOSFET的常用工艺中，在几种条件下以几个分离的步骤注入杂质使沟道区的杂质分布最佳，以抑制短沟道效应和穿通效应，而不是控制阈值电压。然后在氮气氛中进行热处理恢复硼注入的损伤并激活硼。由此，p-沟道区104A转变为激活的p-沟道区104B。此外，通过腐蚀去除牺牲氧化膜103。之后，如图1C所示，相继形成栅氧化膜105和栅电极106。
然后，如图2A所示，将砷离子自匹配地注入到栅电极106中，形成源/漏区107A。最后，如图2B所示，进行热处理充分电激活由砷注入形成的源/漏n+区107A。由此，形成激活的源/漏n+区107B，得到n-MOSFET。
下面介绍反短沟道效应机理。图4A到4B为两个不同沟道长度的n-MOSFET的剖面图。图4A示出了长沟道的n-MOSFET。例如，在通过离子注入砷形成n+扩散区111期间，产生填隙硅原子，由此发生硼的增强扩散。此时，n+扩散区111周围的硼浓度降低，如图4A(图4A内的区域112)所示。增强扩散移动的硼被n+扩散区111内的缺陷区捕获，或在衬底的表面上的源/漏端(图4A内的区域114)和栅电极113A正下方积累。
另一方面，图4B示出了短沟道的n-MOSFET。由于该短沟道，沟道区的硼浓度相对较高(图4B内的区域114)，由此产生反短沟道效应。此外，在这种短沟道的n-MOSFET中，由于低硼浓度的区域112形成，在高硼浓度的区域114的正下方，会发生穿通。即，由于增强扩散，很难实现抑制短沟道效应和降低阈值电压。因此，如何抑制增强扩散是关键。
接下来，参考图5A到6B介绍日本专利申请特许公开No.8-18047(1996)中公开的n-MOSFET的制造方法。首先，在p型半导体衬底101上形成场氧化膜102、栅氧化膜105和栅电极106，如图5A所示。然后，如图5B所示，自将砷离子匹配地注入到栅电极106形成源/漏n+区107A。此时，源/漏n+区107A未激活。然后，如图5C所示，在氮气气氛中进行高温热处理，例如900℃下进行10分钟，或1000℃下进行30秒。通过该热处理，注入砷时产生并引起硼增强扩散的填隙硅原子重新与空位复合，由此几乎全部消失。
然后，如图6A所示，经由栅电极106将1012到1013个/cm2的硼原子注入到半导体衬底101中形成p-沟道区104A。最后，如图6B所示，在氮气气氛中800到900℃的温度下进行热处理，形成激活的p-沟道区104B。
由此，通过图5C中的步骤，砷注入产生的填隙硅原子几乎都消失了，  1012到1013个/cm2的硼注入产生的填隙硅原子不多了。因此，在800到900℃的热处理中不会发生显著的增强扩散。
在本发明中，在MIS晶体管的制造中，在进行激活砷注入区形成源/漏区的热处理之前进行氢离子注入。由于此，可以控制常规的方法中通过形成源/漏区的砷注入产生的填隙硅原子引起的沟道区内杂质的增强扩散。此外，该技术可以适用到LDD(轻掺杂的漏)晶体管的制造中，其中LDD结构的短沟道效应减小。注入氢离子后，在预定的温度下进行用于MIS晶体管的半导体衬底的热处理，激活源/漏区或LDD区。此后，在制造工艺中进行一次或多次进行氢离子注入和热处理。此外，在氢离子注入和热处理之间，可插入其它的工艺。
图14为形成有n+扩散区11和p阱12的半导体器件剖面图。通过SIMS(二次离子质量光谱)沿i-i’剖面测量n+扩散区11和p阱12之间p-n结的杂质浓度分布。测量结果以及要考虑的氢离子注入的适当条件显示在下面。图15示出了在源/漏区内激活砷之前和之后深度方向内硼的分布。在300keV下离子注入2×1013个原子/cm2的硼(第一注入)，在100keV下离子注入4×1012个原子/cm2的硼(第二注入)，然后在30keV下离子注入6×1012个原子/cm2的硼(第三注入)。注入后，在氮气气氛中，850℃下进行30分钟的热处理。在100keV下，将1.5×1015个原子的砷离子注入源/漏区。在1020℃下通过紫外线灯退火10秒钟进行砷的激活。图15中的虚线为激活源/漏区之前硼浓度分布，图15中的实线为激活源/漏区之后硼浓度分布。p-n结位于100nm深度处。
如图15所示，由于增强扩散激活过程中发生硼的再分布，在p-n结处硼浓度下降。该现象对应于图4A。此外，硼浓度在50mm深度处升高。这表示在p-n结处硼被由于增强扩散砷注入中产生的缺陷区所捕获。
图16示出了在11keV下，离子注入2×1015个原子/cm2的氢和在图15的条件下离子注入硼的深度方向内浓度分布。在11keV时氢的射程Rp约为150nm。
此外，图17示出了通过1020℃下10秒钟的热处理激活后氢离子注入剂量与硼浓度分布的关系。图17中的虚线为热处理激活源/漏区之前硼的浓度分布，图17中的实线为热处理激活源/漏区之后硼的浓度分布。氢离子注入的条件为：
(1)没有注入，
(2)11keV，1×1015个原子/cm2，以及
(3)11keV，2×1015个原子/cm2。
从图17的数据可以看出，氢离子的注入量越多，在p-区硼浓度越高。在条件(3)下，浓度高于激活前。此外，观察出在11keV、5×1014个原子/cm2剂量下(未显示)和没有氢离子注入之间，硼浓度分布没有差别。以上现象是由热处理过程中增强扩散期间，硼被氢离子注入产生的损伤区捕获引起的。即，适当地控制氢离子注入的能量和剂量，可以控制由增强扩散引起的p-n结处硼浓度的差异。另一方面，超过4×1015个原子/cm2的氢离子注入会导致结处反常的漏电流。因此，在本发明中，在高于1×1015个原子/cm2和小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子。
因此，通过在适当的条件下进行氢离子注入，可以抑制图4A和4B中低硼浓度区域内硼浓度的减少。其结果是，可以抑制图4A和4B中阱区内硼浓度的减少和沟道区内硼浓度的增加，由此抑制了短沟道效应和反短沟道效应。这些结果将在图18中解释。图18示出了使用激活源/漏区的热处理之前进行1×1015个原子/cm2的氢离子注入的本发明的方法制造的n-MOSFET和使用常规方法制造的n-MOSFET的测量阈值电压。没有氢离子注入制造的n-MOSFET由○和虚线表示，阈值电压在0.35μm的栅长度附近最大，并随着栅长度变长而减小。这与图3所示的反短沟道效应类似。即，可以证明在使用常规方法没有氢注入制造的n-MOSFET中产生反短沟道效应。与此相反，氢离子注入制造的n-MOSFET由●和实线表示，在没有氢注入制造的n-MOSFET中观察不到这种倾向。因此，可以证明抑制了反短沟道效应。此外，在氢注入制造的n-MOSFET中，在栅长度小于0.2μm的区域内阈值电压较高。因此，可以证明也抑制了反短沟道效应。
接下来，参考图7A到8B介绍MIS晶体管的制造方法的第一实施例。
首先，使用LOCOS(局部硅氧化)等预先在p型半导体衬底1上器件隔离区内形成场氧化膜2，在器件区内形成牺牲氧化膜3。此外，预先形成p阱。然后，如图7A所示，经由牺牲氧化膜3将控制n-MOSFET阈值电压的硼(B)离子注入到器件区内，形成p-沟道区4A。
然后，在氮气氛中进行热处理恢复硼注入的损伤并激活硼。由此，p-沟道区4A转变为激活的p-沟道区4B。此外，通过腐蚀去除牺牲氧化膜3。之后，如图7B所示，相继形成栅氧化膜5和栅电极6。
之后，如图7C所示，经由栅氧化膜5和栅电极6将氢(H)离子注入到激活的p-沟道区4B。在高于1×1015个原子/cm2的注入剂量下注入氢离子。由此，形成氢离子注入区7。
接着，如图8A所示，将作为杂质与硼导电类型相反、剂量为(1到5)×1015个原子/cm2的砷(As)自匹配地离子注入到栅电极6中。由此，形成源/漏区n+区8A。最后，如图8B所示，在惰性气体气氛或氮气气氛中进行800℃的热处理，充分电激活由图8A砷注入形成的源/漏n+区8A。由此，形成激活的源/漏n+区8B。此外，氢扩散到半导体衬底的内部和外部，由此氢离子注入区7内的氢消失。因此，完成了n-MOSFET的制造。
在高于800℃的温度下进行电激活注入的砷的热处理的原因如下：现已知在800°到900℃通过退火100％电激活达到3×1015个原子/cm2、离子注入形成源/漏区的砷。此外，现已知在约1×1016个原子/cm2的高注入剂量下，在800到900℃通过退火可以恢复损伤饱和迁移率(参考：K.Gamou，“Semiconductor Ion Implantation Techniques”，p.58，1986，Sangyo-Tosho)。本发明中离子注入剂量的最佳条件在以上注入剂量的条件范围内。同时，超过1100℃的热处理会减少有效沟道长度，由此使短沟道效应变差。因此，在高于800℃和低于1100℃的温度下进行热处理可以可靠地进行砷的电激活。
在该实施例中，在1000℃下通过紫外线灯退火10秒钟，将源/漏n+区8A激活为源/漏n+区8B。此外，在该实施例中，即使形成源/漏n+区8A之后，也可以顺利地进行氢离子注入。
下面参考图9A到10C介绍MIS晶体管制造方法的第二实施例。第二实施例特别涉及LDD(轻掺杂漏)晶体管的制造。直到形成图9A和9B中所示的栅电极5的步骤都与图7A和7B中所示的第一实施例中的步骤类似。
然后，如图9C所示，经由栅氧化膜5和栅电极6将高于1×1015个原子/cm2的氢离子注入到激活的p-沟道区4B。由此，形成氢离子注入区7。
之后，如图10A所示，将作为杂质导电类型与硼相反剂量为1×1013到5×1014个原子/cm2的砷(As)自匹配地离子注入到栅电极6中。由此，形成LDDn-区9A。此时，在惰性气体气氛或氮气气氛中进行高于800℃的热处理以激活LDDn-区9A。
此外，如图10B所示，在栅电极6的两侧上形成侧壁间隔层10后，将(1到5)×1015个原子/cm2的砷自匹配地离子注入到栅电极6中。由此，形成源/漏n+区8A。
最后，如图10C所示，在惰性气体气氛或氮气气氛中进行800℃的热处理，充分电激活注入的砷。由此，因此，完成了n-MOSFET的制造。
在该实施例中，在1000℃下通过紫外线灯退火10秒钟，将源/漏n+区8A激活为源/漏n+区8B。此外，在该实施例中，即使形成源/漏n+区8A之后，也可以顺利地进行氢离子注入。
下面参考图11A到13B介绍MIS晶体管制造方法的第三实施例。第三实施例特别涉及LDD(轻掺杂漏)晶体管的制造，第三实施例为第二实施例的改进。具体地，在高温下形成绝缘膜，例如HTO(高温氧化物)膜可用做LDD的侧壁间隔层。
直到形成图11A和11B中所示的栅电极5的步骤都与图7A和7B中所示的第一实施例或图9A和9B中所示的第二实施例中的步骤类似。
然后，如图11C所示，经由栅氧化膜5和栅电极6将高于1×1015个原子/cm2的氢离子注入到激活的p-沟道区4B。由此，形成第一氢离子注入区7。
之后，如图12A所示，将作为杂质与硼导电类型相反、剂量为1×1013到5×1014个原子/cm2的砷(As)自匹配地离子注入到栅电极6中。由此，形成LDDn-区9A。此时，在惰性气体气氛或氮气气氛中进行高于800℃的热处理激活LDDn-区9A。
然后，通过CVD法在半导体衬底的整个表面上形成HTO膜后，各向异性深腐蚀HTO膜，仅在栅电极6上形成侧壁间隔层10，如图12B所示。在约800℃下通过SiH4和N2O反应形成HTO膜。
在形成HTO膜的步骤中将LDDn-区9A激活为LDDn-区9B。此外，在HTO膜形成步骤中，分离氢并恢复损伤区。因此，如图12C所示，再次注入氢(H)形成第二氢离子注入区7’。
然后，如图13A所示，将(1到5)×1015个原子/cm2的砷自匹配地离子注入到栅电极6中。由此，形成源/漏区n+区8A。
最后，如图13B所示，在惰性气体气氛或氮气气氛中进行800℃的热处理，充分电激活注入的砷。由此，完成了n-MOSFET的制造。
在该实施例中，在1000℃下通过紫外线灯退火10秒钟，将源/漏n+区8A激活为源/漏n+区8B。此外，在该实施例中，即使形成LDDn+区9A之后，也可以顺利地进行第一氢离子注入。此外，即使形成源/漏区n+区8A后，也可以没有问题地进行第二氢离子注入。
以上实施例也适用于p-MOSFET的制造。
虽然为了完整和清楚的公开通过具体的实施例介绍了本发明，但所附的权利要求书并不因此受限制，而是包含了本领域的技术人员可以实施的落入这里的基本思想的所有改进和替换结构。

Claims (33)

1.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤：
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
将与所述导电类型相反的杂质自匹配地离子注入到所述栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行热处理。
2.根据权利要求1的MIS晶体管的制造方法，其特征在于还包括步骤：
在形成所述源/漏区的所述步骤之前，自匹配地离子注入到所述栅电极形成LDD区。
3.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤：
将与所述导电类型相反的杂质自匹配地离子注入到所述栅电极形成源/漏区；
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；以及
在惰性气氛或氮气气氛中进行热处理。
4.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤：
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
将与所述导电类型相反的第一杂质自匹配地离子注入到所述栅电极形成LDD区；
将与所述第一杂质相同导电类型的第二杂质自匹配地离子注入到所述栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行热处理。
5.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤：
将与所述导电类型相反的第一杂质自匹配地离子注入到所述栅电极形成LDD区；
将与所述第一杂质相同导电类型的第二杂质自匹配地离子注入到所述栅电极形成源/漏区；
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；以及
在惰性气氛或氮气气氛中进行热处理。
6.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤：
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
将所述导电类型相反的第一杂质自匹配地离子注入到所述栅电极形成LDD区；
在惰性气氛或氮气气氛中进行第一热处理；
将与所述第一杂质相同导电类型的第二杂质自匹配地离子注入到所述栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行第二热处理。
7.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤：
将与所述导电类型相反的第一杂质自匹配地离子注入到所述栅电极形成LDD区；
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
在惰性气氛或氮气气氛中进行第一热处理；
将与所述第一杂质相同导电类型的第二杂质自匹配地离子注入到所述栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行第二热处理。
8.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤：
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
将与所述导电类型相反的第一杂质自匹配地离子注入到所述栅电极形成LDD区；
在惰性气氛或氮气气氛中进行第一热处理；
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
将与所述第一杂质相同导电类型的第二杂质自匹配地离子注入到所述栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行第二热处理。
9.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤：
将与所述导电类型相反的第一杂质自匹配地离子注入到所述栅电极形成LDD区；
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
在惰性气氛或氮气气氛中进行第一热处理；
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
将与所述第一杂质相同导电类型的第二杂质自匹配地离子注入到所述栅电极形成源/漏区；以及
在惰性气氛或氮气气氛中进行第二热处理。
10.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
将与所述导电类型相反的第一杂质自匹配地离子注入到所述栅电极形成LDD区；
在惰性气氛或氮气气氛中进行第一热处理；
将与所述第一杂质相同导电类型的第二杂质自匹配地离子注入到所述栅电极形成源/漏区；
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；以及
在惰性气氛或氮气气氛中进行第二热处理。
11.一种MIS晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，其特征在于包括以下步骤；
将与所述导电类型相反的第一杂质自匹配地离子注入到所述栅电极形成LDD区；
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；
在惰性气氛或氮气气氛中进行第一热处理；
将与所述第一杂质相同导电类型的第二杂质自匹配地离子注入到所述栅电极形成源/漏区；
将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；以及
在惰性气氛或氮气气氛中进行第二热处理。
12.根据权利要求1的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子，进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
13.根据权利要求2的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子，进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
14.根据权利要求3的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子，进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
15.根据权利要求4的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子，进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
16.根据权利要求5的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
17.根据权利要求6的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子，进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
18.根据权利要求7的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子，进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
19.根据权利要求8的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子，进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
20.根据权利要求9的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
21.根据权利要求10的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子，进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
22.根据权利要求11的MIS晶体管的制造方法，其特征在于：
在高于1×1015个原子/cm2小于4×1015个原子/cm2的氢离子注入剂量下注入氢离子，进行注入氢离子到所述栅电极下的所述沟道区的所述步骤。
23.根据权利要求1的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
24.根据权利要求2的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
25.根据权利要求3的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
26.根据权利要求4的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
27.根据权利要求5的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
28.根据权利要求6的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
29.根据权利要求7的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
30.根据权利要求8的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
31.根据权利要求9的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
32.根据权利要求10的MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
33.根据权利要求11MIS晶体管的制造方法，其特征在于：
所述热处理在高于800℃和低于1100℃的温度下进行。
CN98115053A 1997-06-09 1998-06-09 具有金属－绝缘膜－半导体三层结构的晶体管的制造方法 Pending CN1202001A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP150881/97 1997-06-09
JP09150881A JP3123465B2 (ja) 1997-06-09 1997-06-09 Ｍｉｓトランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN1202001A true CN1202001A (zh) 1998-12-16

Family

ID=15506430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98115053A Pending CN1202001A (zh) 1997-06-09 1998-06-09 具有金属－绝缘膜－半导体三层结构的晶体管的制造方法

Country Status (6)

Country Link
US (1) US6162710A (zh)
EP (1) EP0884773A3 (zh)
JP (1) JP3123465B2 (zh)
KR (1) KR100285995B1 (zh)
CN (1) CN1202001A (zh)
TW (1) TW379454B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466205C (zh) * 2004-06-22 2009-03-04 东部亚南半导体株式会社 半导体器件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2788629B1 (fr) * 1999-01-15 2003-06-20 Commissariat Energie Atomique Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur
JP4397066B2 (ja) * 1999-03-24 2010-01-13 日本テキサス・インスツルメンツ株式会社 ラッチ回路
KR20010014761A (ko) * 1999-04-19 2001-02-26 인터내셔널 비지네스 머신즈 코포레이션 디램 셀용 트랜스퍼 디바이스 제조방법과 디램 셀
KR100706744B1 (ko) * 2001-06-04 2007-04-11 삼성전자주식회사 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법
JP4171428B2 (ja) * 2003-03-20 2008-10-22 三洋電機株式会社 光起電力装置
US6927137B2 (en) * 2003-12-01 2005-08-09 Texas Instruments Incorporated Forming a retrograde well in a transistor to enhance performance of the transistor
JP4798102B2 (ja) * 2004-03-30 2011-10-19 株式会社デンソー 縦型ホール素子
JP2005333103A (ja) * 2004-03-30 2005-12-02 Denso Corp 縦型ホール素子およびその製造方法
JP2005327799A (ja) 2004-05-12 2005-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676570A (en) * 1979-11-28 1981-06-24 Fujitsu Ltd Manufacture of semiconductor device
US4522657A (en) * 1983-10-20 1985-06-11 Westinghouse Electric Corp. Low temperature process for annealing shallow implanted N+/P junctions
US4584026A (en) * 1984-07-25 1986-04-22 Rca Corporation Ion-implantation of phosphorus, arsenic or boron by pre-amorphizing with fluorine ions
JPS62245674A (ja) * 1986-04-18 1987-10-26 Seiko Epson Corp 半導体装置の製造方法
KR940005802B1 (ko) * 1991-07-09 1994-06-23 삼성전자 주식회사 Cmos 반도체장치 및 그 제조방법
JPH05102471A (ja) * 1991-10-03 1993-04-23 Sharp Corp 半導体装置の製造方法
JPH06144278A (ja) * 1992-11-11 1994-05-24 Omron Corp 電動式パワーステアリング装置
JP2551724B2 (ja) * 1993-03-04 1996-11-06 株式会社高度映像技術研究所 薄膜半導体装置およびその製造方法
JP2827905B2 (ja) * 1994-06-27 1998-11-25 日本電気株式会社 Ｍｉｓｆｅｔおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466205C (zh) * 2004-06-22 2009-03-04 东部亚南半导体株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR19990006812A (ko) 1999-01-25
EP0884773A2 (en) 1998-12-16
JP3123465B2 (ja) 2001-01-09
TW379454B (en) 2000-01-11
US6162710A (en) 2000-12-19
KR100285995B1 (ko) 2001-04-16
JPH10341017A (ja) 1998-12-22
EP0884773A3 (en) 2000-01-12

Similar Documents

Publication Publication Date Title
CN1237592C (zh) 半导体器件中晶体管的形成方法
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1155066C (zh) 利用注入和横向扩散制造碳化硅功率器件的自对准方法
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN1109360C (zh) Cmos结构半导体器件的制备方法
CN1458675A (zh) 具有超浅超陡反向表面沟道的半导体器件的制备方法
CN1885557A (zh) 半导体元件及形成半导体元件的方法
CN1773724A (zh) 半导体装置及其制造方法
CN1674300A (zh) 沟道中具浅锗注入区的晶体管
CN1219756A (zh) 使用离子注入制造半导体器件的方法
CN1761071A (zh) 半导体器件及其制造方法
CN1126150C (zh) 制造半导体器件的方法
CN1679169A (zh) 半导体器件及其制造方法
CN1253929C (zh) 半导体装置及其制造方法
US7071069B2 (en) Shallow amorphizing implant for gettering of deep secondary end of range defects
CN1202001A (zh) 具有金属－绝缘膜－半导体三层结构的晶体管的制造方法
CN1258818C (zh) 半导体器件及其制造方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
US6180543B1 (en) Method of generating two nitrogen concentration peak profiles in gate oxide
KR100231594B1 (ko) 반도체 소자의 웰 형성방법
CN2720640Y (zh) 具有晶格不相称区的应变沟道晶体管结构
CN1056470C (zh) 互补型金属氧化物半导体场效应晶体管的制造方法
CN1134600A (zh) 制造薄膜晶体管的方法及设备
KR100334965B1 (ko) 모스전계효과트랜지스터 소자의 제조방법
CN1627534A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030709

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030709

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned