KR100706744B1 - 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법 - Google Patents
다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100706744B1 KR100706744B1 KR1020010031189A KR20010031189A KR100706744B1 KR 100706744 B1 KR100706744 B1 KR 100706744B1 KR 1020010031189 A KR1020010031189 A KR 1020010031189A KR 20010031189 A KR20010031189 A KR 20010031189A KR 100706744 B1 KR100706744 B1 KR 100706744B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- forming
- film transistor
- gate
- annealing
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 238000000137 annealing Methods 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000003213 activating effect Effects 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 38
- 239000011229 interlayer Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법이 개시되어 있다. 기판 상에 액티브 패턴을 형성한다. 상기 액티브 패턴 및 기판 상에 게이트 절연막 및 게이트막을 차례로 형성한다. 상기 게이트막을 패터닝하여 게이트 전극을 형성하고 이온 도핑을 실시하여 상기 액티브 패턴에 제1 불순물 영역 및 제2 불순물 영역을 형성한다. 상기 제1 및 제2 불순물 영역을 활성화시킨 후, 어닐링을 실시하여 박막 트랜지스터의 문턱전압을 포지티브 쪽으로 이동시킨다. 결과물 상에 보호막을 형성하고 그 위에 상기 제1 불순물 영역과 전기적으로 연결되는 화소 전극을 형성한다. 레이저 등을 이용하여 소오스/드레인 영역을 활성화시키는 단계 후 또는 전에 어닐링을 추가로 실시하여 박막 트랜지스터의 문턱전압(Vth)을 포지티브 쪽으로 이동시킴으로써, 오프-전류(Ioff)를 감소시켜 소비 전류의 증가 및 화상의 먹구름 불량을 방지할 수 있다.
Description
도 1a 내지 도 1g는 본 발명의 제1 실시예에 의한 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 의한 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 제3 실시예에 의한 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 4는 종래 방법 및 본 발명에 의해 각각 제조된 다결정실리콘 박막 트랜지스터에 있어서, 게이트 전압이 0V일 때의 오프-전류(Ioff) 특성을 비교 도시한 그래프이다.
도 5는 종래 방법 및 본 발명에 의해 각각 제조된 다결정실리콘 박막 트랜지스터의 오프-전류(Ioff) 특성을 비교 도시한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명〉
100, 200, 300 : 투명 기판 102, 202, 302 : 차단막
104, 204, 304 : 액티브 패턴 106, 206, 306 : 게이트 절연막
108, 208, 308 : 게이트 전극 110S, 210S, 310S : 소오스 영역
110D, 210D, 310D : 드레인 영역 110C, 210C, 310C : 채널 영역
120, 316 : 층간 절연막 127, 322c : 비어홀
122a, 122b, 222a, 222b, 322a, 322b : 콘택홀
124b, 224b, 324b : 드레인 전극 124a : 소오스 전극
126, 220, 320 : 보호막 318 : 데이터 배선
128, 224a, 324a : 화소 전극
본 발명은 박막 트랜지스터-액정표시장치(Thin Film Transistor-Liquid Crystal Display; 이하 TFT-LCD라 한다)의 제조방법에 관한 것으로, 보다 상세하게는 다결정실리콘으로 액티브층을 형성하는 다결정실리콘 TFT-LCD 장치의 제조방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.
일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통해 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치란 각종 전가 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전 자 장치라고 정의할 수 있으며, 인간과 전자 기기를 연결하는 가교적 역할을 담당하는 장치로 정의될 수도 있다.
이러한 전자 디스플레이 장치에 있어서, 광 정보 신호가 발광 현상에 의해 표시되는 경우에는 발광형 표시(emissive display) 장치로 불려지며, 반사, 산란, 간섭 현상 등에 의해 광 변조를 표시되는 경우에는 수광형 표시(non-emissive display) 장치로 일컬어진다. 능동형 표시 장치라고도 불리는 상기 발광형 표시 장치로는 음극선관(cathode ray tube; CRT), 플라즈마 디스플레이 패널(plasma display panel; PDP), 발광 다이오드(light emitting diode; LED) 및 일렉트로 루미네슨트 디스플레이(electroluminescent display; ELD) 등을 들 수 있다. 또한, 수동형 표시 장치인 상기 수광형 표시 장치에는 액정표시장치(liquid crystal display; LCD), 전기화학 표시장치(electrochemical display; ECD) 및 전기 영동 표시장치(electrophoretic image display; EPID) 등이 해당된다.
텔레비전이나 컴퓨터용 모니터 등과 같은 화상표시장치에 사용되는 음극선관(CRT)은 표시 품질 및 경제성 등의 면에서 가장 높은 점유율을 차지하고 있으나, 무거운 중량, 큰 용적 및 높은 소비 전력 등과 같은 많은 단점을 가지고 있다.
그러나, 반도체 기술의 급속한 진보에 의해 각종 전자 장치의 고체화, 저 전압 및 저 전력화와 함께 전자 기기의 소형 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치, 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판 패널(flat panel)형 디스플레이 장치에 대한 요구가 급격히 증대 하고 있다.
현재 개발된 여러 가지 평판 디스플레이 장치 중에서 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있을 뿐만 아니라, 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다.
액정표시장치는 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 상기 전극에 전압을 인가하여 상기 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하여 디스플레이 장치이다.
액정표시장치 중에서도 현재 주로 사용되는 것은 두 장의 기판에 각각 전극이 형성되어 있고 각 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 구비하는 장치이며, 상기 박막 트랜지스터는 두 장의 기판 중 하나에 형성되는 것이 일반적이다. 박막 트랜지스터를 능동 소자로 사용하는 TFT-LCD 장치는 저소비 전력, 저전압 구동 및 경박형의 장점을 갖추고 있다. 특히, 다결정실리콘을 액티브층의 재료로 사용하는 다결정실리콘 TFT-LCD 장치는 이동도(mobility)와 온-전류(on-current)가 커서 액티브 매트릭스형 액정표시장치(active matrix LCD; 이하 “AMLCD”라 한다)에 널리 사용되고 있다.
대면적의 다결정실리콘 TFT-LCD 장치를 구현하기 위해서는 레이저 결정화 기술, 게이트 절연막의 증착 기술, 이온도핑 기술 등의 단위 공정뿐만 아니라 높은 콘트라스트(contrast)의 확보를 위해 박막 트랜지스터의 누설 전류를 안정화하여야 한다.
종래의 탑-게이트(top-gate) 구조의 다결정실리콘 TFT-LCD 장치에 있어서, 다결정실리콘 박막 트랜지스터의 제조방법은 다음과 같다.
먼저, 유리, 석영 또는 사파이어로 이루어진 투명 기판의 전면에 실리콘 산화물로 이루어진 차단막(blocking layer)을 형성한다. 상기 차단막 상에 비정질실리콘막을 증착한 후, 레이저 어닐링 또는 퍼니스 어닐링(furnace annealing)을 실시하여 상기 비정질실리콘막을 다결정실리콘막으로 결정화시킨다. 이어서, 상기 다결정실리콘막을 사진식각 공정으로 패터닝하여 박막 트랜지스터의 액티브 패턴을 형성한다.
상기 액티브 패턴 및 차단막 상에 게이트 절연막 및 게이트 도전막을 차례로 증착한 후, 사진식각 공정으로 p형 박막 트랜지스터의 게이트 전극 및 n형 박막 트랜지스터의 게이트 전극을 형성한다. 계속해서, p형 박막 트랜지스터와 n형 박막 트랜지스터의 소오스/드레인 영역을 형성한 후, 급속 열처리(Rapid Thermal Annealing; RTA) 또는 레이저 어닐링을 실시하여 상기 소오스/드레인 영역을 활성화시킨다.
이어서, 상기 결과물 상에 층간 절연막을 형성하고 그 위에 상기 층간 절연막을 관통하는 콘택홀을 통해 상기 소오스/드레인 영역에 연결되는 소오스/드레인 전극을 형성한다. 계속해서, 상기 결과물 상에 보호막을 형성하고 그 위에 상기 보호막을 관통하는 비어홀을 통해 상기 소오스 전극에 연결되는 화소 전극을 형성함으로써 다결정실리콘 박막 트랜지스터를 완성한다.
상술한 종래 방법에 의하면, n형 박막 트랜지스터의 문턱전압(threshold voltage; Vth)이 네거티브 쪽으로 이동(shift)되어 게이트 전압(Vg)이 0V일 때의 오프-전류(Ioff)가 수만 내지 수십만 ㎀ 정도로 크게 나타난다. 이에 따라, 구동 지연으로 인한 소비 전류의 증가 및 화소 결함(pixel defect)의 다발 발생으로 인한 화상의 먹구름 불량이 유발되어 수율 저하의 원인이 되고 있다.
본 발명의 목적은 박막 트랜지스터의 문턱전압의 네거티브 이동을 개선할 수 있는 다결정실리콘 TFT-LCD 장치의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 기판 상에 액티브 패턴을 형성하는 단계; 상기 액티브 패턴 및 상기 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트막을 형성하는 단계; 상기 게이트막을 패터닝하여 게이트 전극을 형성하고 이온 도핑을 실시하여 상기 액티브 패턴에 제1 불순물 영역 및 제2 불순물 영역을 형성하는 단계; 상기 제1 및 제2 불순물 영역을 활성화시키는 단계; 어닐링을 실시하여 박막 트랜지스터의 문턱전압을 포지티브 쪽으로 이동시키는 단계; 상기 결과물 상에 보호막을 형성하는 단계; 및 상기 보호막 상에 상기 제1 불순물 영역과 전기적으로 연결되는 화소 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법을 제공한다.
또한, 본 발명의 상기 목적은 기판 상에 액티브 패턴을 형성하는 단계; 상기 액티브 패턴 및 상기 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트막을 형성하는 단계; 상기 게이트막을 패터닝하여 게이트 전극을 형성하고 이온 도핑을 실시하여 상기 액티브 패턴에 제1 불순물 영역 및 제2 불순물 영역을 형성하는 단계; 어닐링을 실시하여 박막 트랜지스터의 문턱전압을 포지티브 쪽으로 이동시키는 단계; 상기 제1 및 제2 불순물 영역을 활성화시키는 단계; 상기 결과물 상에 보호막을 형성하는 단계; 및 상기 보호막 상에 상기 제1 불순물 영역과 전기적으로 연결되는 화소 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법에 의해 달성될 수도 있다.
본 발명에 의하면, 레이저 등을 이용하여 소오스/드레인 영역을 활성화시키는 단계 후 또는 전에 어닐링을 추가로 실시하여 게이트 절연막의 플랫-밴드 전압(flat-band voltage; VFB)을 포지티브 쪽으로 이동시킨다. 그러면, 박막 트랜지스터의 문턱전압(Vth)도 포지티브 쪽으로 이동되므로 오프-전류(Ioff)를 감소시켜 소비 전류의 증가 및 화상의 먹구름 불량을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
실시예 1
도 1a 내지 도 1g는 본 발명의 제1 실시예에 의한 다결정실리콘 TFT-LCD 장 치의 제조방법을 설명하기 위한 단면도들이다.
도 1a는 액티브 패턴(104)을 형성하는 단계를 도시한다. 유리, 석영 또는 사파이어와 같은 절연 물질로 이루어진 투명 기판(100) 상에 실리콘 산화물을 약 1000Å의 두께로 증착하여 차단막(102)을 형성한다. 상기 차단막(102)은 생략될 수 있지만, 후속의 비정질실리콘막의 결정화 동안에 상기 기판(100) 내의 각종 불순물들이 실리콘막으로 침투하는 것을 방지하기 위해 사용하는 것이 바람직하다.
상기 차단막(102) 상에 비정질실리콘막을 화학 기상 증착(chemical vapor deposition; 이하 CVD라 한다) 방법에 의해 약 500Å의 두께로 증착한 후, 레이저 어닐링 또는 퍼니스 어닐링(furnace annealing)을 실시하여 상기 비정질실리콘막을 다결정실리콘막으로 결정화시킨다. 이어서, 상기 다결정실리콘막을 사진식각 공정으로 패터닝하여 액티브 패턴(104)을 형성한다(제1 마스크).
도 1b는 게이트 전극(108)을 형성하는 단계를 도시한다. 상기 액티브 패턴(104) 및 상기 차단막(102) 상에 실리콘 산화물을 CVD 방법으로 증착하여 게이트 절연막(106)을 형성한다. 상기 게이트 절연막(106) 상에 게이트 도전막을 증착한 후, 사진식각 공정으로 상기 게이트 도전막을 패터닝하여 게이트 전극(108)을 형성한다(제2/제3 마스크). 이와 동시에, 도시하지는 않았으나, 상기 게이트 전극(108)과 연결되고 제1 방향으로 신장되는 게이트 라인 및 상기 게이트 라인의 끝단에 연결되어 외부로부터 주사 신호를 인가받아 상기 게이트 라인으로 전달하는 게이트 패드가 동시에 형성된다.
상기 게이트 도전막은 알루미늄(Al) 또는 알루미늄 내오드뮴(AlNd)과 같은 알루미늄 함유 금속의 단일층이나, 알루미늄 위에 크롬(Cr)이나 몰리브덴(Mo) 합금을 적층한 다중층으로 형성할 수 있다.
도 1c는 소오스/드레인 영역(110S, 110D)을 형성하는 단계를 도시한다. 상기 게이트 전극(108)을 이온주입 마스크로 이용하여 상기 액티브 패턴(104)에 불순물 이온을 주입하여 액티브 패턴(104)을 도핑시킨다. 그러면, 상기 액티브 패턴(104) 중 불순물이 도핑된 영역은 소오스/드레인 영역(110S, 110D)이 되고, 게이트 전극(108)에 의해 가려져서 불순물이 도핑되지 않은 영역은 채널 영역(110C)이 된다. 이때, 드레인 영역(110D)의 근방에서 강한 전계가 형성되어 열 전자의 방출에 의한 누설 전류의 증가를 방지하기 위해 n형 박막 트랜지스터의 소오스/드레인을 LDD(lightly doped drain) 구조를 형성할 수 있다.
여기서, 상술한 게이트 패터닝 공정 및 소오스/드레인 이온주입 공정은 p형 박막 트랜지스터 영역과 n형 박막 트랜지스터 영역에 대해 별도로 진행한다. 예를 들어, 사진식각 공정으로 p형 박막 트랜지스터 영역의 게이트 도전막을 식각하여 p형 박막 트랜지스터의 게이트 전극을 형성한 후, p형 불순물을 이온주입하여 p형 소오스/드레인 영역을 형성한다. 계속해서, 사진식각 공정으로 n형 박막 트랜지스터 영역의 게이트 도전막을 식각하여 n형 박막 트랜지스터의 게이트 전극을 형성한 후, n형 불순물을 이온주입하여 n형 소오스/드레인 영역을 형성한다. 이때, 상기 p형 박막 트랜지스터와 n형 박막 트랜지스터의 게이트 및 소오스/드레인 형성 공정은 그 순서가 바뀌어져도 무방하다.
도 1d는 소오스/드레인 영역(110S, 110D)을 활성화시키는 단계를 도시한다. 상술한 바와 같이 게이트 패터닝 및 소오스/드레인 이온주입 공정을 완료한 후, 도핑된 이온을 활성화시키고 반도체층의 손상을 치유하기 위해 레이저 빔 또는 급속 열처리(RTA) 등을 이용한 어닐링을 실시한다.
도 1e는 박막 트랜지스터의 문턱전압(Vth)을 포지티브 쪽으로 이동시키기 위한 어닐링을 실시하는 단계를 도시한다. 바람직하게는, 상기 어닐링은 질소(N2) 분위기의 약 450℃∼500℃의 온도에서 30분∼1시간 정도 실시한다. 이와 같이 어닐링을 실시하면, 게이트 절연막(106)의 플랫-밴드 전압(VFB)이 포지티브 쪽으로 이동되므로 결과적으로 박막 트랜지스터의 문턱전압(Vth)이 포지티브 쪽으로 이동된다.
여기서, 상기 어닐링은 소오스/드레인 영역(110S, 110D)을 활성화시키는 단계 전에 실시할 수도 있다.
도 1f는 소오스/드레인 전극(124a, 124b)을 형성하는 단계를 도시한다. 상술한 바와 같이 어닐링을 실시한 후, 결과물의 전면에 층간 절연막(120)을 수천Å의 두께로 형성한다. 상기 층간 절연막(120)은 실리콘 산화물이나 실리콘 질화물 또는 이들의 조합으로 이루어진 무기 절연물질로 형성될 수도 있고, 아크릴계 감광성 유기물질로 형성될 수도 있다. 감광성 유기막을 사용할 경우, 별도의 식각 공정 없이 노광 공정 중의 현상을 통해 패터닝이 가능해진다. 또한, 유기물질로 이루어진 층간 절연막(120)의 상면에 부분적인 광량을 조절하는 노광을 통해 엠보싱을 형성하고, 그 위에 반사물질로 이루어진 화소 전극을 형성하면 상기 엠보싱 부분이 집광용 마이크로 렌즈의 역할을 하여 화질을 개선할 수 있다.
이어서, 사진식각 공정으로 상기 층간 절연막(120) 및 게이트 절연막(106)을 부분적으로 식각하여 상기 액티브 패턴(104)의 소오스 영역(110S)을 노출시키는 제1 콘택홀(122a) 및 드레인 영역(110D)을 노출시키는 제2 콘택홀(122b)을 형성한다(제4 마스크). 상기 제1 및 제2 콘택홀(122a, 122b)과 층간 절연막(120) 상에 금속막을 증착하고 이를 사진식각 공정으로 패터닝하여 상기 제1 콘택홀(122a)을 통해 소오스 영역(110S)과 연결되는 소오스 전극(124a) 및 상기 제2 콘택홀(122b)을 통해 드레인 영역(110D)과 연결되는 드레인 전극(124b)을 형성한다(제5 마스크).
도 1g는 보호막(126) 및 화소 전극(128)을 형성하는 단계를 도시한다. 상기 소오스/드레인 전극(124a, 124b) 및 층간 절연막(120) 상에 무기 또는 유기 절연물질로 이루어진 보호막(126)을 형성한다. 사진식각 공정에 의해 상기 보호막(126)을 부분적으로 식각하여 상기 소오스 전극(124a)을 노출시키는 비어홀(127)을 형성한다(제6 마스크).
이어서, 상기 비어홀(127) 및 보호막(126) 상에 알루미늄(Al)과 같은 반사 도전막이나 ITO(indium-tin-oxide) 또는 IZO(indium-zinc-oxide)와 같은 투명 도전막을 증착한 후 이를 사진식각 공정으로 패터닝하여 상기 비어홀(127)을 통해 상기 소오스 전극(124a)과 연결되는 화소 전극(128)을 형성한다(제7 마스크). 상기 화소 전극(128)은 상기 박막 트랜지스터의 소오스 영역(110S)으로부터 화상 신호를 전달받아 상판의 전극(도시하지 않음)과 함께 전기장을 생성하는 역할을 한다.
상술한 바와 같이 본 발명의 제1 실시예에 의하면, 레이저 등을 이용하여 소오스/드레인 영역(110S, 110D)을 활성화시키는 단계 후 또는 전에 어닐링을 추가로 실시하여 게이트 절연막(106)의 플랫-밴드 전압(VFB)을 포지티브 쪽으로 이동시킨다. 그러면, 박막 트랜지스터의 문턱전압(Vth)도 포지티브 쪽으로 이동되므로 오프-전류(Ioff)를 감소시켜 소비 전류의 증가 및 화상의 먹구름 불량을 방지할 수 있다.
또한, 상기 어닐링은 소오스/드레인 영역(110S, 110D)을 활성화시키는 특성을 갖기 때문에, 도 1d의 레이저 빔을 이용한 활성화 공정의 마진을 증가시킬 수 있다. 또한, 상기 어닐링은 박막 트랜지스터의 채널 영역(110C)을 형성한 후 실시하기 때문에 문턱전압(Vth) 특성을 규칙적으로 이동시키며, 게이트 절연막(106)과 게이트 전극(108) 간의 계면 특성을 향상시킬 수 있다.
실시예 2
도 2a 내지 도 2c는 본 발명의 제2 실시예에 의한 다결정실리콘 TFT-LCD 장치의 제조방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 상술한 제1 실시예와 동일한 방법으로 투명 기판(200) 상에 차단막(202), 액티브 패턴(204), 게이트 절연막(206), 게이트 전극(208) 및 소오스/드레인 영역(210S, 210D)을 형성한다(제1/제2/제3 마스크). 이어서, 레이저 빔 등으로 상기 소오스/드레인 영역(210S, 210D)을 활성화시킨 후, 질소(N2) 분위기에서 약 450℃∼500℃의 온도에서 30분∼1시간 정도 어닐링을 실시한다. 그러면, 게이트 절연막(206)의 플랫-밴드 전압(VFB)이 포지티브 쪽으로 이동되어 결과적으로 박막 트랜지스터의 문턱전압(Vth)이 포지티브 쪽으로 이동된다. 이때, 상기 어닐링을 소오스/드레인 활성화 단계 전에 실시할 수도 있다.
도 2b를 참조하면, 상술한 바와 같이 어닐링을 실시한 후 결과물의 전면에 무기 또는 유기 절연물질로 이루어진 보호막(220)을 증착한다. 이어서, 상기 보호막(220) 및 게이트 절연막(206)을 부분적으로 식각하여 상기 소오스 영역(210S)을 노출시키는 제1 콘택홀(222a) 및 상기 드레인 영역(210D)을 노출시키는 제2 콘택홀(222b)을 형성한다(제4 마스크).
도 2c를 참조하면, 상기 제1 및 제2 콘택홀(222a, 222b)과 보호막(220) 상에 도전막을 증착한다. 이때, 반사형 액정표시장치의 경우 상기 도전막으로 알루미늄(Al)과 같이 반사율이 높은 금속을 사용하고, 투과형 액정표시장치의 경우에는 ITO 또는 IZO와 같은 투명 도전막을 사용한다.
이어서, 사진식각 공정으로 상기 도전막을 패터닝하여 상기 제1 콘택홀(222a)을 통해 소오스 영역(210S)과 연결되는 화소 전극(224a) 및 상기 제2 콘택홀(222b)을 통해 드레인 영역(210D)과 연결되는 드레인 전극(224b)을 형성한다(제5 마스크).
실시예 3
도 3a 내지 도 3c는 본 발명의 제3 실시예에 의한 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 상술한 제1 실시예와 동일한 방법으로 투명 기판(300) 상 에 차단막(302), 액티브 패턴(304), 게이트 절연막(306), 게이트 전극(308) 및 소오스/드레인 영역(310S, 310D)을 형성한다(제1/제2/제3 마스크). 이어서, 레이저 빔 등으로 상기 소오스/드레인 영역(310S, 310D)을 활성화시킨 후, 질소(N2) 분위기에서 약 450℃∼500℃의 온도에서 30분∼1시간 정도 어닐링을 실시한다. 이때, 상기 어닐링을 소오스/드레인 활성화 단계 전에 실시할 수도 있다.
이어서, 결과물의 전면에 층간 절연막(316)을 수천Å의 두께로 형성한 후, 그 위에 도전막을 약 2000Å의 두께로 증착하고 이를 사진식각 공정으로 패터닝하여 데이터 배선(318)을 형성한다(제4 마스크). 상기 데이터 배선(318)은 신호 전달시 손실을 줄이기 위해 도전성이 좋은 금속으로 형성하는 것이 바람직하며, 알루미늄(Al) 또는 알루미늄 내오드뮴(AlNd)과 같은 알루미늄 함유 금속의 단일층이나, 알루미늄 위에 크롬(Cr)이나 몰리브덴(Mo) 합금을 적층한 다중층을 사용할 수 있다.
도 3b를 참조하면, 상기 데이터 배선(318) 및 층간 절연막(316) 상에 보호막(320)을 수천Å의 두께로 형성한다. 이어서, 사진식각 공정으로 상기 보호막(320), 층간 절연막(316) 및 게이트 절연막(306)을 부분적으로 식각하여 상기 액티브 패턴(304)의 소오스 영역(310S)을 노출시키는 제1 콘택홀(322a), 상기 드레인 영역(310D)을 노출시키는 제2 콘택홀(322b) 및 상기 데이터 배선(318)을 노출시키는 제3 콘택홀(322c)을 형성한다(제5 마스크).
도 3c를 참조하면, 상기 제1 내지 제3 콘택홀들(322a, 322b, 322c) 및 보호 막(320) 상에 반사 도전막 또는 투명 도전막을 증착한 후 이를 사진식각 공정으로 패터닝한다. 그러면, 상기 제1 콘택홀(322a)을 통해 소오스 영역(310S)과 연결되는 화소 전극(324a)과, 상기 제2 콘택홀(322b) 및 제3 콘택홀(322c)을 통해 상기 데이터 배선(318)과 드레인 영역(310D)을 연결시키는 드레인 전극(324b)이 형성된다.
도 4는 종래 방법 및 본 발명에 의해 각각 제조된 다결정실리콘 박막 트랜지스터에 있어서, 게이트 전압이 0V일 때의 오프-전류(Ioff) 특성을 비교 도시한 그래프이다.
도 4를 참조하면, 소오스/드레인 영역을 레이저 빔으로 활성화시킨 후 곧바로 층간 절연막을 증착하는 종래 방법에 의해 제조된 다결정실리콘 박막 트랜지스터의 오프-전류(Ioff)는 수백 ㎀ 내지 수만㎀로 크게 나타났다. 이에 반하여, 소오스/드레인 영역을 레이저 빔으로 활성화시킨 후 어닐링을 실시하는 본 발명에 의해 제조된 다결정실리콘 박막 트랜지스터의 오프-전류(Ioff)는 수 ㎀ 내지 수백 ㎀로 나타났다. 따라서, 본 발명에 의하면, 어닐링에 의해 다결정실리콘 박막 트랜지스터의 문턱전압(Vth)이 네거티브 쪽으로 이동되는 것을 방지함으로써 오프-전류(Ioff)를 수백 ㎀ 이하로 감소시킬 수 있다.
도 5는 종래 방법 및 본 발명에 의해 각각 제조된 다결정실리콘 박막 트랜지스터에 있어서, 양산 적용을 위해 단일 n형 박막 트랜지스터로 이루어진 Run을 대량 투입하였을 경우 오프-전류(Ioff) 특성을 비교 도시한 그래프이다.
도 5를 참조하면, 소오스/드레인 영역을 레이저 빔으로 활성화시킨 후 곧바로 층간 절연막을 증착하는 종래 방법에 의한 다결정실리콘 박막 트랜지스터의 오프-전류(Ioff)는 1.E+02∼1.E+06㎀로 나타났다. 이에 반하여, 소오스/드레인 영역을 레이저 빔으로 활성화시킨 후 어닐링을 실시하는 본 발명에 의한 오프-전류(Ioff)는 1.E+01∼1.E+04㎀로 나타나 종래 방법에 비해 오프-전류(Ioff)를 큰 폭으로 감소시킬 수 있음을 알 수 있다.
상술한 바와 같이 본 발명에 의하면, 레이저 등을 이용하여 소오스/드레인 영역을 활성화시키는 단계 후 또는 전에 어닐링을 추가로 실시하여 게이트 절연막의 플랫-밴드 전압(VFB)을 포지티브 쪽으로 이동시킨다. 그러면, 박막 트랜지스터의 문턱전압(Vth)도 포지티브 쪽으로 이동되므로 오프-전류(Ioff)를 감소시켜 소비 전류의 증가 및 화상의 먹구름 불량을 방지할 수 있다.
또한, 상기 어닐링은 소오스/드레인 영역을 활성화시키는 특성을 갖기 때문에, 레이저 빔을 이용한 활성화 공정의 마진을 증가시킬 수 있다. 또한, 상기 어닐링은 박막 트랜지스터의 채널 영역을 형성한 후 실시하기 때문에 문턱전압(Vth) 특성을 규칙적으로 이동시키며, 게이트 절연막과 게이트 전극 간의 계면 특성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해 당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (12)
- 기판 상에 액티브 패턴을 형성하는 단계;상기 액티브 패턴 및 상기 기판 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 게이트막을 형성하는 단계;상기 게이트막을 패터닝하여 게이트 전극을 형성하고 이온 도핑을 실시하여 상기 액티브 패턴에 제1 불순물 영역 및 제2 불순물 영역을 형성하는 단계;상기 제1 및 제2 불순물 영역을 활성화시키는 단계;어닐링을 실시하여 박막 트랜지스터의 문턱전압을 포지티브 쪽으로 이동시키는 단계;상기 결과물 상에 보호막을 형성하는 단계; 및상기 보호막 상에 상기 제1 불순물 영역과 전기적으로 연결되는 화소 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제1항에 있어서, 상기 액티브 패턴을 형성하는 단계 전에 상기 기판의 전면에 차단막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제1항에 있어서, 상기 액티브 패턴을 형성하는 단계는, 상기 기판 상에 비정 질실리콘막을 증착하는 단계;레이저를 이용하여 상기 비정질실리콘막을 다결정실리콘막으로 결정화시키는 단계; 및상기 다결정실리콘막을 패터닝하여 액티브 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제1항에 있어서, 상기 게이트 전극을 형성하고 이온 도핑을 실시하는 단계는 제1 도전형의 트랜지스터 영역에 제1 게이트 전극을 형성하고 제2 도전형의 불순물을 도핑하는 단계와,제2 도전형의 트랜지스터 영역에 제2 게이트 전극을 형성하고 제1 도전형의 불순물을 도핑하는 단계를 포함하여 이루어지는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제1항에 있어서, 상기 어닐링은 450℃∼500℃의 온도에서 실시하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제1항에 있어서, 상기 어닐링은 30분∼1시간 정도로 실시하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제1항에 있어서, 상기 어닐링은 질소(N2) 분위기에서 실시하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제1항에 있어서, 상기 제1 및 제2 불순물 영역을 활성화시키는 단계는 레이저를 이용하여 수행하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 기판 상에 액티브 패턴을 형성하는 단계;상기 액티브 패턴 및 상기 기판 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 게이트막을 형성하는 단계;상기 게이트막을 패터닝하여 게이트 전극을 형성하고 이온 도핑을 실시하여 상기 액티브 패턴에 제1 불순물 영역 및 제2 불순물 영역을 형성하는 단계;어닐링을 실시하여 박막 트랜지스터의 문턱전압을 포지티브 쪽으로 이동시키는 단계;상기 제1 및 제2 불순물 영역을 활성화시키는 단계;상기 결과물 상에 보호막을 형성하는 단계; 및상기 보호막 상에 상기 제1 불순물 영역과 전기적으로 연결되는 화소 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제9항에 있어서, 상기 어닐링은 450℃∼500℃의 온도에서 실시하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제9항에 있어서, 상기 어닐링은 30분∼1시간 정도로 실시하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
- 제9항에 있어서, 상기 어닐링은 질소(N2) 분위기에서 실시하는 것을 특징으로 하는 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010031189A KR100706744B1 (ko) | 2001-06-04 | 2001-06-04 | 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010031189A KR100706744B1 (ko) | 2001-06-04 | 2001-06-04 | 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020094242A KR20020094242A (ko) | 2002-12-18 |
| KR100706744B1 true KR100706744B1 (ko) | 2007-04-11 |
Family
ID=27707784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010031189A KR100706744B1 (ko) | 2001-06-04 | 2001-06-04 | 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100706744B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980070340A (ko) * | 1997-01-09 | 1998-10-26 | 다까노야스아끼 | 반도체 장치의 제조 방법 |
| JPH10341017A (ja) * | 1997-06-09 | 1998-12-22 | Nec Corp | Ｍｉｓトランジスタの製造方法 |
| JP2000196096A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法 |
| KR20000044540A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체소자의 제조방법 |
| KR20010008453A (ko) * | 1999-01-29 | 2001-02-05 | 야마자끼 순페이 | 반도체장치 제작방법 |
-
2001
- 2001-06-04 KR KR1020010031189A patent/KR100706744B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980070340A (ko) * | 1997-01-09 | 1998-10-26 | 다까노야스아끼 | 반도체 장치의 제조 방법 |
| JPH10341017A (ja) * | 1997-06-09 | 1998-12-22 | Nec Corp | Ｍｉｓトランジスタの製造方法 |
| JP2000196096A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法 |
| KR20000044540A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체소자의 제조방법 |
| KR20010008453A (ko) * | 1999-01-29 | 2001-02-05 | 야마자끼 순페이 | 반도체장치 제작방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020094242A (ko) | 2002-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6822703B2 (en) | Polycrystalline silicon thin film transistor of liquid crystal display and manufacturing method thereof | |
| KR100858297B1 (ko) | 반사-투과형 액정표시장치 및 그 제조 방법 | |
| KR100845557B1 (ko) | 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법 | |
| US5946561A (en) | Semiconductor device and method for forming the same | |
| US8440483B2 (en) | Method of fabricating array substrate | |
| US6310670B1 (en) | Thin-film transistor (TFT) liquid crystal display (LCD) devices having field-induced LDD regions | |
| CN102544070B (zh) | 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法 | |
| KR20030069668A (ko) | 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법 | |
| US6888161B2 (en) | Structure of TFT planar display panel | |
| US6365444B2 (en) | Process for forming polycrystalline thin film transistor liquid crystal display | |
| KR20050001937A (ko) | 액정표시패널 및 그 제조 방법 | |
| US7176074B1 (en) | Manufacturing method of thin film transistor array substrate | |
| KR101013715B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US20200357702A1 (en) | Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate | |
| KR20040013273A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| US20040051101A1 (en) | Thin film transistor device, method of manufacturing the same, and thin film transistor substrate and display having the same | |
| KR100386003B1 (ko) | 반사형 액정 표시장치 및 그 제조방법_ | |
| KR100706744B1 (ko) | 다결정실리콘 박막 트랜지스터-액정표시장치의 제조방법 | |
| US20030096459A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
| US20030102479A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
| KR20120053770A (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| TW560001B (en) | Method of forming reflective liquid crystal display and driving circuit | |
| KR20050031249A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 13 |