CN102544070B - 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法 - Google Patents

微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法 Download PDF

Info

Publication number
CN102544070B
CN102544070B CN201110369325.3A CN201110369325A CN102544070B CN 102544070 B CN102544070 B CN 102544070B CN 201110369325 A CN201110369325 A CN 201110369325A CN 102544070 B CN102544070 B CN 102544070B
Authority
CN
China
Prior art keywords
layer
grid
electrode
film transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110369325.3A
Other languages
English (en)
Other versions
CN102544070A (zh
Inventor
金杞泰
金圣起
李洪九
裵俊贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102544070A publication Critical patent/CN102544070A/zh
Application granted granted Critical
Publication of CN102544070B publication Critical patent/CN102544070B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法，所述显示装置包括：基板；在所述基板上彼此交叉以限定像素区域的选通线和数据线；薄膜晶体管，其连接到所述选通线和数据线，并且该薄膜晶体管包括顺序形成的栅极、由微晶硅制成的有源层、以及源极和漏极；所述薄膜晶体管上的钝化层；以及所述钝化层上的像素区域中的第一电极，该第一电极连接到所述漏极，其中，所述漏极和所述栅极之间的第一交叠宽度小于所述源极和所述栅极之间的第二交叠宽度。

Description

微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法
技术领域
本发明涉及微晶薄膜晶体管，更具体地涉及微晶薄膜晶体管、包括该微晶薄膜晶体管的显示装置及其制造方法。
背景技术
本发明要求2010年12月8日提交的韩国专利申请No.10-2010-0125110的优选权，通过引用将其结合于此用于一切目的，如同全面在此阐述一样。
直到最近，显示装置通常使用阴极射线管(CRT)。目前，为了开发作为CRT的替代品的诸如液晶显示器(LCD)、等离子体显示面板(PDP)、场发射显示器(FED)、和有机电致发光显示器(OLED)的各种类型的平板显示器进行了很多努力和研究。作为这些平板显示器，通常使用有源矩阵型显示器，其包括以矩阵形式排列的多个像素并且每个像素包括作为开关元件的薄膜晶体管。
薄膜晶体管包括由诸如硅的半导体制成的有源层。由于可在诸如便宜的玻璃基板的大尺寸的基板上形成非晶硅(a-Si:H)并且工序因此很简单，所以非晶硅被广泛使用。
然而，由于其低场效应迁移率，使用非晶硅的薄膜晶体管响应时间慢，并且很难针对大尺寸的显示装置以高速度驱动。
因此，建议采用使用多晶硅的薄膜晶体管的显示装置。在使用多晶硅的显示装置中，可在相同基板上形成像素区域中的薄膜晶体管和驱动电路，并且不需要将薄膜晶体管连接到驱动电路的附加工序，由此工序很简单。此外，由于多晶硅具有非晶硅的100倍或者200倍的电场迁移率，多晶硅响应时间快并且温度和光线稳定。
通过对非晶硅进行晶体化来形成多晶硅。总体而言，通过利用准分子激光的激光退火对非晶硅进行热处理来形成多晶硅。然而，因为在退火工序中窄激光束横跨并且用多次发射逐渐扫描基板，因此晶体化很慢，并且因为激光束的发射不均匀，多晶硅取决于位置而变得不均匀。
最近，建议使用间接热晶体化(indirectthermalcrystallization，ITC)将非晶硅晶体化为微晶硅(uc-Si)的技术。
ITC是通过使用二极管激光器照射光束、在热转换层将照射激光的能量转换为热、接着使用通过转换产生的高温热将非晶硅晶体化为微晶硅来形成微晶硅的技术。由于相比于具有308纳米的紫外准分子激光，红外激光更稳定，并且能够均匀晶体化，所以可获得元件的均匀特性。
图1是例示根据现有技术的使用微晶硅的薄膜晶体管的截面图。
参照图1，栅极12位于基板10上，以及栅绝缘层16位于栅极12上。有源层20位于栅绝缘层16上，并且蚀刻阻挡件22位于有源层20上。有源层20由微晶硅制成。欧姆接触层24位于蚀刻阻挡层22上，并且源极32和漏极34位于欧姆接触层24上形成并且彼此隔开。
包括由微晶硅制成的有源层20的薄膜晶体管具有大于由非晶硅制成的薄膜晶体管的迁移率和可靠性。
然而，微晶硅薄膜晶体管具有在关断状态下电流特性相对低的缺点。
图2是例示微晶硅薄膜晶体管的电流-电压特性的曲线图。在图2中，源极和漏极之间的电流(IDS)和施加到栅极的电压(VGS)关于施加到漏极的电压(VD)的特性用对数函数表示。
参照图2，当VD是10V时，在关断状态下出现漏电流。漏电流造成显示装置的对比度劣化。
发明内容
因此，本发明致力于一种基本避免了由于相关技术的限制和缺点造成的一个或更多个问题的微晶薄膜晶体管、包括该微晶薄膜晶体管的显示装置及其制造方法。
本发明的优点是提供一种可改善关断状态下的电流特性和对比度特性的微晶薄膜晶体管、包括该微晶薄膜晶体管的显示装置及其制造方法。
本发明的其它特征及优点将在以下的说明书中进行阐述，并且一部分根据本说明书将是清楚的，或者可以从本发明的实践获知。本发明的这些和其它优点可以通过在本书面说明书及其权利要求书及附图中具体指出的结构来实现和获得。
为了实现这些和其它优点，并且根据本发明的目的，如这里所具体实施和广泛描述的，一种显示装置包括：基板；在所述基板上彼此交叉以限定像素区域的选通线和数据线；薄膜晶体管，其连接到所述选通线和数据线，并且包括顺序形成的栅极、由微晶硅制成的有源层、以及源极和漏极；所述薄膜晶体管上的钝化层；以及所述钝化层上的像素区域中的第一电极，该第一电极连接到所述漏极，其中，所述漏极和所述栅极之间的第一交叠宽度小于所述源极和所述栅极之间的第二交叠宽度。
在另一个方面，一种制造显示装置的方法包括：在基板上形成栅极和选通线；在所述栅极和所述选通线上形成栅绝缘层；形成微晶硅层；在所述微晶硅层上形成欧姆接触层；在所述欧姆接触层上形成源极和漏极；在所述源极和漏极上形成钝化层；以及在所述钝化层上形成第一电极，并且所述第一电极连接到所述漏极；其中，所述漏极和所述栅极之间的第一交叠宽度小于所述源极和所述栅极之间的第二交叠宽度。
应当理解的是，前面的一般描述和后面的具体描述都是示例性和解释性的，并旨在对所要求保护的本发明提供进一步的解释。
附图说明
附图被包括进来以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，这些附图例示了本发明的实施方式，并与说明书一起用于解释本发明的原理。
在附图中：
图1是例示根据现有技术的使用微晶硅的薄膜晶体管的截面图；
图2是例示微晶硅薄膜晶体管的电流-电压特性的曲线图；
图3是例示根据本发明的第一实施方式的微晶硅薄膜晶体管的截面图；
图4是例示微晶硅薄膜晶体管的关断状态下的特性的图；
图5是例示根据本发明的第二实施方式的微晶硅薄膜晶体管的平面图；
图6是例示包括根据本发明的第二实施方式的微晶薄膜晶体管的阵列基板的截面图；
图7是包括根据本发明的第二实施方式的阵列基板的有机电致发光显示器的像素区域的电路图；
图8A到图8J是例示根据本发明的制造阵列基板的方法的截面图；以及
图9是例示微晶硅薄膜晶体管的电流-电压对第一距离的特性的曲线图。
具体实施方式
下面将详细描述本发明的例示的实施方式，在附图中例示出了本发明的优选实施方式。
图3是例示根据本发明的第一实施方式的微晶硅薄膜晶体管的截面图。
参照图3，栅极112在基板110上形成。栅极112由诸如金属的导电材料形成。栅绝缘层116在栅极112上形成。
有源层120在栅绝缘层116上形成。尽管附图中未示出，有源层120具有对应于栅极112的平面内图案。有源层120由微晶硅制成，微晶硅通过使用红外激光对非晶硅进行晶体化而形成。蚀刻阻挡件122在有源层120上形成，并且用于防止对应于薄膜晶体管的沟道的有源层120被蚀刻。
偏置层123和欧姆接触层124顺序地在蚀刻阻挡件122上形成。偏置层123由本征非晶硅制成，并且欧姆接触层由掺杂杂质的非晶硅制成。偏置层123具有约的厚度，并且欧姆接触层124具有约的厚度。
源极132和漏极134在欧姆接触层124上形成并且由诸如金属的导电材料制成。源极132和漏极134在栅极112上方彼此隔开，并且与有源层120和栅极112交叠。源极132和漏极134具有与偏置层123和欧姆接触层124相同形状，即相同剖面形状，并且其边缘重合。
栅极112、有源层120、以及源极132和漏极134形成薄膜晶体管。
图4是例示图3的微晶硅薄膜晶体管的关断状态下的特性的图。图4对图3的包括漏极134的部分进行了放大。
参照图4，当负电压施加到栅极112并且正电压施加到漏极134时，在栅极112和漏极134彼此交叠之处形成电场，由此从栅极112的端部到蚀刻阻挡件122的沟道开始的端部的区域上在有源层120的界面积累电荷。积累电荷被源极132和漏极134之间的电压差引起的电场移动，由此发生漏电流。
在第一实施方式中，在有源层120和欧姆接触层124之间配置偏置层123，由此偏置层123用作电阻层，由此可防止漏电流。
由于偏置层123由本征非晶硅制成，并且欧姆接触层124由掺杂杂质的非晶硅制成，所以偏置层123、欧姆接触层124可以在相同工艺腔中顺序形成，并且在形成欧姆接触层124时可以添加源气体以对欧姆接触层124掺杂杂质。杂质可以是P(正)型离子或者N(负)型离子。例如，在第一实施方式中，可以使用用于N型离子掺杂的包括磷的源气体。
为了提高产量，在工艺腔中针对显示装置的多个阵列基板重复针对一个阵列基板的工序。因此，在工艺腔中，在阵列基板上沉积本征非晶硅和掺杂杂质的非晶硅，接着在下一个阵列基板上沉积本征非晶硅和掺杂杂质的非晶硅。
在此情况下，工艺腔的内部被包括用于沉积掺杂杂质的非晶硅的磷的源气体污染，由此磷扩散影响沉积本征非晶硅的随后步骤。因此，偏置层123可能被污染，并且可能不能完全防止漏电流。此外，偏置层123的特性根据工艺腔中的其它沉积状况而改变。
当偏置层123的厚度增加时，可减少对工序的灵敏度但是薄膜晶体管的迁移率劣化。
本发明的第二实施方式通过微晶硅薄膜晶体管的结构变化来改善关断状态下的电流特性。
图5是例示根据本发明的第二实施方式的微晶硅薄膜晶体管的平面图。
参照图5，彼此隔开的源极S和漏极D与栅极G交叠，并且在源极S和漏极D与栅极G之间形成蚀刻阻挡件ES。在栅极G和蚀刻阻挡件ES之间形成由微晶硅制成的有源层(未示出)，并且具有与沿着源极S和漏极D和蚀刻阻挡件ES的边缘制成的形状大致相同的形状。有源层的对应于蚀刻阻挡件ES的部分用作薄膜晶体管的沟道。
漏极D以第一宽度与栅极G交叠，并且源极S以第二宽度与栅极G交叠。第一宽度小于第二宽度。因此，从与漏极D交叠的栅极G的端部到沟道的端部(即到蚀刻阻挡件ES的端部)的第一距离d1小于从与源极S交叠的栅极G的另一个端部到沟道的另一个端部(即蚀刻阻挡件ES的另一个端部)的第二距离d2。例如，第一距离d1可以是约0到0.5μm，并且第二距离d2可以是约2到3μm。
因此，源极S和漏极D以及栅极G形成非对称交叠结构。尽管源极S和漏极D以及栅极G通过使第一距离和第二距离相等来形成对称交叠结构，但是这造成薄膜晶体管的迁移率降低。
然而，在第二实施方式中，直接影响微晶薄膜晶体管的关断状态下的电流特性的栅极G和漏极D之间的交叠宽度减小，从而形成非对称结构。因此，可防止漏电流，并且可改善关断状态下的电流特性。
可以参照图9示出根据第二实施方式的优点。图9是例示微晶硅薄膜晶体管的电流-电压对第一距离的特性的曲线图。参照图9，随着第一距离减小，关断状态下的漏电流减小。具体地，当第一距离在约0到0.5μm的范围时，漏电流临界地减小到关健级别。因此，可改善如上配置的微晶薄膜晶体管的特性。
图6是例示包括根据本发明的第二实施方式的微晶薄膜晶体管的阵列基板的截面图。
在图6中，在基板210上形成栅极212和选通线214。栅极212和选通线214由诸如金属的导电材料制成。基板210可以是透明或者不透明的，并且由玻璃或者塑料制成。栅极212可以具有单层结构，并且由铬、钼、钨、钛或等或者其合金制成。选通线214可以具有双层结构，包括下线层214a和上线层214b，并且下线层214a可以由铬、钼、钨、钛等或者其合金制成，并且上层线214b可以由诸如铜或者铝的具有低电阻的材料制成。例如，栅极212和下线层214a由钼和钛的合金制成，并且上线层214b由铜制成。
在栅极212和选通线214上形成栅绝缘层216。栅绝缘层216可以具有由二氧化硅(SiO2)和氮化硅(SiNx)之一制成的单层结构，或者由二氧化硅(SiO2)和氮化硅(SiNx)制成的双层结构。
在栅绝缘层216上对应于栅极212形成有源层220。有源层220由微晶硅制成，微晶硅通过使用红外激光对非晶硅进行晶体化而形成。
蚀刻阻挡件222在有源层220上形成。蚀刻阻挡件222可以由二氧化硅(SiO2)制成，并且用于防止薄膜晶体管的与沟道相对于的有源层220被蚀刻。蚀刻阻挡件222位于栅极212上方，并且蚀刻阻挡件222的边缘是栅极212的内边缘。有源层的与蚀刻阻挡件ES相对于的部分用作薄膜晶体管的沟道。
偏置层223和欧姆接触层224顺序地在蚀刻阻挡件222上形成。偏置层223由本征非晶硅制成，并且欧姆接触层224由掺杂杂质的非晶硅制成。优选地，偏置层223具有约或者更小的厚度；以及另选地，偏置层223可以被省略。
源极232和漏极234在欧姆接触层224上形成。源极232和漏极234可以由铜、铝、铬、钼、钨等或者其合金制成。另选地，源极232和漏极234可以具有双层结构，其包括由铜或者铝制成的第一层和由其它金属材料或者其合金制成的第二层。源极232和漏极234可以具有剖面上与欧姆接触层224相同的形状(即，相同结构)，源极232和漏极234的边缘可以与欧姆接触层224的边缘重合。
栅极212、有源层220、以及源极232和漏极234形成薄膜晶体管。
在源极232和漏极234上形成钝化层236，并且具有露出漏极234的漏接触孔236a。钝化层236可以具有双层结构，其包括由二氧化硅(SiO2)制成的第一绝缘层236b和由氮化硅(SiNx)制成的第二绝缘层236c。另选地，钝化层236可以具有单层结构，并且由诸如苯并环丁烯(BCB)或者丙烯酸树脂的有机材料制成。优选地，钝化层236具有大致消除由于薄膜晶体管引起的基板110的台阶的厚度并且钝化层236的表面大致平坦。
像素电极240形成在钝化层236上，并且通过漏接触孔236a接触漏极234。像素电极可由例如氧化铟锡(ITO)、氧化铟锌(IZO)、或者氧化铟锡锌(ITZO)的透明导电材料或者例如铝或者铬的不透明导电材料制成。
在本发明的阵列基板中，由于使用通过红外激光形成的微晶硅形成薄膜晶体管的有源层220，可制造能够以高速度驱动并且具有均匀特性的显示装置。此外，由于形成了漏极234和栅极212之间的交叠宽度小于源极232和栅极212之间的交叠宽度的非对称结构，因此可改善关断状态下的电流特性。
可将根据第二实施发生的阵列基板用于有机电致发光显示器。
图7是包括根据本发明的第二实施方式的阵列基板的有机电致发光显示器的像素区域的电路图。
参照图7，有机电致发光显示器包括彼此交叉以限定像素区域P的选通线GL和数据线DL、和电源线PL、以及在像素区域P中形成开关薄膜晶体管Ts、驱动薄膜晶体管Td、存储电容器Cst、和发光二极管De。
开关薄膜晶体管Ts连接到选通线GL和数据线DL，驱动薄膜晶体管Td和存储电容器Cst连接到开关薄膜晶体管Ts和电源线PL，并且发光二极管De连接到驱动薄膜晶体管Td和接地端。
开关薄膜晶体管Ts和驱动薄膜晶体管Td均包括栅极、有源层、和源极和漏极，并且发光二极管De包括第一电极和第二电极和在第一电极和第二电极之间的有机发光层。发光二极管De的第一电极和第二电极用作阳极和阴极中的一个或者另一个。
图6的薄膜晶体管对应于驱动薄膜晶体管Td，并且像素电极240对应于发光二极管De的阳极。
开关薄膜晶体管可以具有对称结构，其中源极和漏极与栅极交叠相同宽度。
下面说明有机电致发光显示器中显示图像的操作。开关薄膜晶体管Ts根据施加到选通线GL的选通信号而被导通，并且施加到数据线DL的数据信号被通过开关薄膜晶体管Ts施加到驱动薄膜晶体管Td的栅极和存储电容器Cst的电极。
驱动薄膜晶体管Td根据施加到其栅极的数据信号而被导通，并且因此，与数据信号成正比的电流从电源线PL经过驱动薄膜晶体管Td流到发光二极管De，并且发光二极管De发射亮度与流过驱动薄膜晶体管Td的电流成正比的光。
存储电容器被充电与数据信号成正比的电压，并且将驱动薄膜晶体管Td的栅极的电压保持一个帧。
因此，有机电致发光显示器可使用选通信号和数据信号显示图像。
下面参照图8A到图8J说明制造根据第二实施方式的阵列基板的方法。
图8A到图8J是例示根据本发明的制造阵列基板的方法的截面图。
参照图8A，在基板210上顺序沉积分别具有约和约的厚度的第一金属层211a和第二金属层211b，接着沉积光刻胶材料，使用光掩模曝光并且显影以形成具有不同厚度的第一光刻胶图案292和第二光刻胶图案294。光掩模包括完全透光的透射部分和完全阻挡光的阻挡部分，以及部分地透射光的半透射部分。阻挡部分对应于第一光刻胶图案292，并且半透射部分对应于第二光刻胶图案294。因此，第二光刻胶图案294具有小于第一光刻胶图案292的厚度。
基板210可以是透明或者不透明的，并且由玻璃或者塑料制成。第一金属层211a可以由铬、钼、钨、钛等或者其合金制成。第二金属层211b可以由具有相对低电阻的铜或铝制成。例如，第一金属层211a可以由钼和钛的合金制成，并且第二金属层211b可以由铜制成。
参照图8B，使用第一光刻胶图案292和第二光刻胶图案294作为蚀刻掩膜对第一金属层211a和第二金属层211b构图。因此，对应于第一光刻胶图案292形成选通线214，以及对应于第二光刻胶图案294形成栅极图案212a。接着，进行诸如灰化的处理来去除第二光刻胶图案294并且露出栅极图案212a的上层。在灰化中，第一光刻胶图案292被部分去除从而减小其厚度。
参照图8C，栅极图案212a的上层被去除接着第一光刻胶图案被去除。
因此，通过一个光刻工序，形成由钼钛合金制成的单层结构的栅极212和由钼钛合金和铜制成的双层结构的选通线214。
参照图8D，顺序形成栅绝缘层216、非晶硅层220a和缓冲绝缘层222a。使用等离子体增强化学气相沉积(PECVD)在相同工艺腔中集体形成栅绝缘层216、非晶硅层220a和缓冲绝缘层222a。栅绝缘层216可以具有由氮化硅(SiNx)或者二氧化硅(SiO2)制成的单层结构，或者由氮化硅(SiNx)和二氧化硅(SiO2)制成的双层结构。缓冲绝缘层222a用作防止薄膜晶体管的沟道被蚀刻的蚀刻阻挡件，其并且由二氧化硅(SiO2)制成。缓冲绝缘层222a可以具有约到约的厚度。
接着，在缓冲绝缘层222a上形成热转换层270，其吸收红外激光的能量。热转换层可以由钼形成。通过诸如溅射的方法通过沉积钼形成热转换层270，并且为了选择性地将期望部分晶体化而对热转换层270进行构图。因此，可以配置热转换层270仅对应于形成栅极212的位置，而不对应于包括很差的热阻特性的铜的选通线214。
由于在选择性的位置形成热转换层270，可缓解由于晶体化工序中发生的热引起的基板210的翘曲或者收缩。
参照图8E，通过红外激光280照射将非晶硅层220a晶体化。红外激光280沿着一个方向进行扫描，例如红外激光280在图8E上的从左到右的方向扫描并且照射。被红外激光280照射的热转换层270吸收红外激光280的能量，并且通过由于吸收发生的热晶体化为微晶硅。
红外激光可以具有约808nm的波长。
参照图8F，在期望区域形成微晶硅之后，热转换层270被去除，以及在光刻工序中对缓冲绝缘层222a构图以对应于栅极212形成蚀刻阻挡件222。
参照图8G，在蚀刻阻挡件222上顺序形成本征非晶硅层223a和掺杂杂质的非晶硅层224a，以及沉积诸如金属的导电材料以形成导电材料层230。本征非晶硅层223a防止由于形成掺杂杂质的非晶硅层224a中的应力差引起的掺杂杂质的非晶硅224a被剥离。优选地，本征非晶硅层223a具有约或者更小的厚度。
参照图8H，通过光刻工序顺序构图导电材料层320、掺杂杂质的非晶硅层224a、本征非晶硅层223a、和非晶硅层220a和微晶硅层220b，以形成源极232和漏极234、欧姆接触层224、偏置层223、和有源层220。
相应地，源极232和漏极234具有与偏置层224和欧姆接触层223相同形状(即相同剖面形状)，并且其边缘重合。此外，源极232和漏极234的边缘与有源层220的边缘重合。
如上所述，在形成源极232和漏极234的相同光刻工序中形成有源层220。另选地，可以在不同于形成源极232和漏极234的光刻工序中形成有源层220，以及在形成蚀刻阻挡件222的相同光刻工序中形成。
源极232和漏极234可以由铜、铝、铬、钼、钨等或者其合金形成，或者可以具有双层结构，该双层结构包括诸如铜或者铝的具有相对低电阻的金属材料制成的第一层和由其它金属材料或者其合金制成的第二层。
漏极234和栅极212之间的交叠宽度小于源极232和栅极212之间的交叠宽度。更详细地，从栅极212的与漏极234交叠的端部到沟道(即蚀刻阻挡件222)的距离小于从栅极212的与源极232交叠的另一个端部到沟道(即蚀刻阻挡件)的距离。
尽管附图中未示出，在形成源极232和漏极234的相同工序中形成连接到源极232的数据线，并且数据线与选通线214交叉以限定像素区域。
栅极212、有源层220、以及源极232和漏极234形成薄膜晶体管。
参照图8I，在源极232和漏极234上形成钝化层236。在光刻工序中钝化层236被构图以形成露出漏极234的漏接触孔236a。钝化层236可以具有双层结构，其包括由二氧化硅(SiO2)制成的第一绝缘层236b和由氮化硅(SiNx)制成的第二绝缘层236c。另选地，钝化层236可以具有单层结构。此外，钝化层236可以由例如苯并环丁烯(BCB)或者丙烯酸树脂的有机绝缘材料制成。优选地，钝化层236被配置以具有大致消除由于下方的层引起的基板110的台阶的厚度，并且其表面大致平坦。
参照图8J，在钝化层236上沉积并且构图导电材料以形成像素电极240。像素电极位于像素区域中并且通过漏接触孔236a接触漏极234。像素电极240可由例如氧化铟锡(ITO)、氧化铟锌(IZO)、或者氧化铟锡锌(ITZO)的透明导电材料或者例如铝或者铬的不透明导电材料制成。
如以上实施方式中描述的，漏极和栅极之间的交叠面积小于源极和栅极之间的交叠面积。因此，可保持电场迁移率的同时改善电流特性。此外，防止降低显示装置的对比度并且可改善显示特性。
对于本领域技术人员而言，明显地，可以在不脱离本发明的精神或范围的情况下对本发明做出各种修改和变化。因此，本发明旨在涵盖落入所附权利要求及其等同物范围内的本发明的这些修改和变化。

Claims (22)

1.一种显示装置，所述显示装置包括：
基板；
在所述基板上彼此交叉以限定像素区域的选通线和数据线；
薄膜晶体管，其连接到所述选通线和数据线，并且该薄膜晶体管包括顺序形成的栅极、由微晶硅制成的有源层、以及源极和漏极；
所述薄膜晶体管上的钝化层；
所述钝化层上的像素区域中的第一电极，并且所述第一电极连接到所述漏极；以及
位于所述有源层上的蚀刻阻挡件，其中，从所述栅极的与所述漏极交叠的一端到所述蚀刻阻挡件的靠近所述漏极的一端的第一距离小于从所述栅极的与所述源极交叠的另一端到所述蚀刻阻挡件的另一端的第二距离，其中所述蚀刻阻挡件的边缘是所述栅极的内边缘，
其中，所述漏极和所述栅极之间的第一交叠宽度小于所述源极和所述栅极之间的第二交叠宽度。
2.根据权利要求1所述的装置，其中，所述蚀刻阻挡件被配置以防止所述有源层被蚀刻，其中，所述有源层的与所述蚀刻阻挡件相对应的部分用作所述薄膜晶体管的沟道。
3.根据权利要求2所述的装置，其中，所述第一距离是0到0.5微米，以及所述第二距离是2到3微米。
4.根据权利要求1所述的装置，该装置还包括：
有机发光层和第二电极，其中所述有机发光层位于所述第一电极和所述第二电极之间。
5.根据权利要求1所述的装置，其中，所述钝化层包括由二氧化硅(SiO2)制成的第一绝缘层和由氮化硅(SiNx)制成的第二绝缘层，或者所述钝化层具有单层结构。
6.根据权利要求1所述的装置，其中，所述栅极具有由第一金属材料制成的单层结构，以及所述选通线具有包括由所述第一金属材料制成的下层和由电阻小于所述下层的材料制成的上层的双层结构。
7.根据权利要求6所述的装置，其中，所述第一金属材料包括铬、钼、钨、钛或者这些金属的合金。
8.根据权利要求6所述的装置，其中，所述上层的材料包括铜或者铝。
9.根据权利要求1所述的装置，其中，所述薄膜晶体管还包括在所述有源层与所述源极和漏极之间的、由本征非晶硅制成的偏置层和掺杂杂质的非晶硅制成的欧姆接触层。
10.根据权利要求9所述的装置，其中，所述偏置层具有的厚度。
11.一种制造显示装置的方法，所述方法包括以下步骤：
在基板上形成栅极和选通线；
在所述栅极和所述选通线上形成栅绝缘层；
在所述栅绝缘层上形成微晶硅层；
在所述微晶硅层上形成蚀刻阻挡件；
在所述蚀刻阻挡件上顺序地形成掺杂杂质的非晶硅层和导电材料层；
对所述导电材料层、所述掺杂杂质的非晶硅层和所述微晶硅层顺序地构图，以形成源极、漏极、欧姆接触层和有源层；
在所述源极和漏极上形成钝化层；以及
在所述钝化层上形成第一电极，并且所述第一电极连接到所述漏极；
其中，所述漏极和所述栅极之间的第一交叠宽度小于所述源极和所述栅极之间的第二交叠宽度，
其中，从所述栅极的与所述漏极交叠的一端到所述蚀刻阻挡件的靠近所述漏极的一端的第一距离小于从所述栅极的与所述源极交叠的另一端到所述蚀刻阻挡件的另一端的第二距离，其中所述蚀刻阻挡件的边缘是所述栅极的内边缘。
12.根据权利要求11所述的方法，其中，形成所述微晶硅层的步骤包括：
在所述栅绝缘层上形成非晶硅层；
在所述非晶硅层上形成热转换层；
在所述热转换层上照射红外激光以将所述非晶硅层晶体化为所述微晶硅层；以及
去除所述微晶硅层上的所述热转换层。
13.根据权利要求12所述的方法，所述方法还包括：
在所述非晶硅层和所述热转换层之间形成缓冲绝缘层，该缓冲绝缘层被构图为所述蚀刻阻挡件，其中，所述有源层的与所述蚀刻阻挡件相对应的部分用作薄膜晶体管的沟道，并且从所述栅极的与所述漏极交叠的一端到所述沟道的第一距离小于从所述栅极的与所述源极交叠的另一端到所述沟道的第二距离。
14.根据权利要求11所述的方法，其中，所述栅极形成为由第一金属材料制成的单层结构，以及所述选通线包括由所述第一金属材料制成的下层和由电阻小于所述下层的材料制成的上层。
15.根据权利要求14所述的方法，其中，所述第一金属材料包括铬、钼、钨、钛或者这些金属的合金。
16.根据权利要求14所述的方法，其中，所述上层的材料包括铜或者铝。
17.根据权利要求12所述的方法，其中，所述栅极和所述选通线在使用包括透射部分、阻挡部分和半透射部分的光掩模的相同光刻工序中形成，其中，所述栅极具有由第一金属材料制成的单层结构，以及其中所述选通线具有由所述第一金属材料和铜制成的双层结构。
18.根据权利要求17所述的方法，其中，所述热转换层被选择性地构图并且与所述选通线隔开。
19.根据权利要求11所述的方法，该方法还包括：在所述欧姆接触层和所述有源层之间形成由本征非晶硅制成的偏置层。
20.根据权利要求19所述的方法，其中，所述偏置层具有的厚度。
21.根据权利要求18所述的方法，其中，所述有源层、所述欧姆接触层、和所述源极和漏极在相同光刻工序中形成。
22.根据权利要求13所述的方法，其中，所述栅绝缘层、所述非晶硅层、和所述缓冲绝缘层在相同工艺腔中形成。
CN201110369325.3A 2010-12-08 2011-11-18 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法 Expired - Fee Related CN102544070B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100125110A KR101757443B1 (ko) 2010-12-08 2010-12-08 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
KR10-2010-0125110 2010-12-08

Publications (2)

Publication Number Publication Date
CN102544070A CN102544070A (zh) 2012-07-04
CN102544070B true CN102544070B (zh) 2016-03-23

Family

ID=46198435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110369325.3A Expired - Fee Related CN102544070B (zh) 2010-12-08 2011-11-18 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法

Country Status (3)

Country Link
US (1) US20120146042A1 (zh)
KR (1) KR101757443B1 (zh)
CN (1) CN102544070B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149626B1 (ko) 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102832169A (zh) * 2012-08-28 2012-12-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
CN103022083B (zh) * 2012-12-10 2015-07-22 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
KR102045730B1 (ko) * 2012-12-28 2019-12-03 엘지디스플레이 주식회사 인버터와 이를 이용한 구동회로 및 표시장치
KR102050386B1 (ko) * 2013-06-24 2019-12-02 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
WO2015080496A1 (ko) 2013-11-27 2015-06-04 주식회사 엘지화학 전도성 구조체 전구체, 전도성 구조체 및 이의 제조방법
KR102194823B1 (ko) * 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
CN104701383B (zh) * 2015-03-24 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
WO2016175034A1 (ja) * 2015-04-28 2016-11-03 三菱電機株式会社 トランジスタ、薄膜トランジスタ基板および液晶表示装置
CN105870198B (zh) * 2016-05-11 2020-03-31 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
CN111123594B (zh) * 2019-12-02 2023-05-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN116230720A (zh) * 2022-12-08 2023-06-06 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
CN1139997C (zh) * 1997-03-21 2004-02-25 三洋电机株式会社 光电器件及其制造方法
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
TW595005B (en) * 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
KR20060069081A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7535072B2 (en) * 2006-01-18 2009-05-19 Hannstar Display Corporation Input display
KR100766935B1 (ko) * 2006-11-22 2007-10-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 유기 발광 표시 장치 및 그 제조방법
US20080157081A1 (en) * 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
TWI333277B (en) * 2007-05-02 2010-11-11 Au Optronics Corp Organic electroluminescence pixel, organic electroluminescence decive, and manufacture method thereof
KR101446251B1 (ko) * 2007-08-07 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101479999B1 (ko) * 2008-02-15 2015-01-09 삼성디스플레이 주식회사 표시 장치
JP2010205850A (ja) * 2009-03-02 2010-09-16 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
US20120146042A1 (en) 2012-06-14
KR20120063928A (ko) 2012-06-18
KR101757443B1 (ko) 2017-07-13
CN102544070A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102544070B (zh) 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法
KR101944644B1 (ko) Amoled 백플레이트의 제작방법
US9543443B2 (en) Thin film transistor assembly, array substrate method of manufacturing the same, and display device
US9070718B2 (en) Thin film transistor having semiconductor with different crystallinities and manufacturing method thereof
US9627461B2 (en) Array substrate, its manufacturing method and display device
CN101887186B (zh) 用于显示设备的阵列基板及其制造方法
US20050088086A1 (en) Active matrix organic electroluminescent display device and fabricating method thereof
US20160268320A1 (en) Array Substrate, Manufacturing Method Thereof and Display Apparatus
CN103077957B (zh) 主动矩阵式有机发光二极管显示装置及其制作方法
WO2016101392A1 (zh) Amoled背板的制作方法及其结构
US10120256B2 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
US9735186B2 (en) Manufacturing method and structure thereof of TFT backplane
US20170352711A1 (en) Manufacturing method of tft backplane and tft backplane
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
US9508828B2 (en) Array substrate and method of fabricating the same
US9496294B2 (en) Array substrate, manufacturing method and display device
KR20200053695A (ko) 표시 장치 및 이의 제조 방법
KR101457705B1 (ko) 전자 디바이스의 제조방법
KR101475411B1 (ko) 폴리 실리콘 박막 트랜지스터 및 그 제조방법
KR20060070861A (ko) 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR20110070599A (ko) 박막트랜지스터 및 평판형 표시장치 제조방법
KR20060084487A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160323

Termination date: 20211118