KR101457705B1 - 전자 디바이스의 제조방법 - Google Patents

전자 디바이스의 제조방법 Download PDF

Info

Publication number
KR101457705B1
KR101457705B1 KR1020080124240A KR20080124240A KR101457705B1 KR 101457705 B1 KR101457705 B1 KR 101457705B1 KR 1020080124240 A KR1020080124240 A KR 1020080124240A KR 20080124240 A KR20080124240 A KR 20080124240A KR 101457705 B1 KR101457705 B1 KR 101457705B1
Authority
KR
South Korea
Prior art keywords
layer
tft
light
gate
amorphous silicon
Prior art date
Application number
KR1020080124240A
Other languages
English (en)
Other versions
KR20100065739A (ko
Inventor
이홍구
김성기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080124240A priority Critical patent/KR101457705B1/ko
Publication of KR20100065739A publication Critical patent/KR20100065739A/ko
Application granted granted Critical
Publication of KR101457705B1 publication Critical patent/KR101457705B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 미세결정 반도체 재료를 포함하는 전자 디바이스의 제조방법에 관한 것이다.
본 발명의 실시예에 따라 미세결정 실리콘 TFT를 포함하는 전자 디바이스의 제조방법은, 상기 TFT의 게이트전극을 포함하는 게이트 금속패턴을 형성하는 단계; 상기 게이트 금속패턴이 형성된 기판 상에 게이트 절연막, 비정질 실리콘층, 배리어층, 및 광-열 변환층을 전면 증착하고, 상기 광-열 변환층에 레이저 광을 조사하여 상기 비정질 실리콘층을 미세결정 실리콘층으로 결정화한 후, 상기 광-열 변환층을 제거하는 단계; 상기 배리어층과 상기 미세결정 실리콘층을 동일 마스크를 이용하여 순차적으로 패터닝하여 상기 게이트전극 상에 위치하는 활성층과, 상기 활성층 상에 위치하는 에치 스토퍼 패턴을 형성하는 단계; 및 상기 에치 스토퍼 패턴이 형성된 기판 상에 n+ 불순물이 함유된 비정질 실리콘층과 데이터 금속층을 전면 증착한 후 순차적으로 패터닝하여 상기 TFT의 소스전극 및 드레인전극을 포함하는 데이터 금속패턴과, 상기 데이터 금속패턴 및 상기 활성층 간의 오믹 저항을 줄이기 위한 오믹 콘택층을 형성하는 단계를 포함하고; 상기 에치 스토퍼 패턴은 상기 오믹 콘택층을 형성하기 위한 식각 공정시 플라즈마 데미지로부터 상기 활성층을 보호하는 것을 특징으로 한다.

Description

전자 디바이스의 제조방법{FABRICATING METHOD OF ELECTRIC DEVICE}
본 발명은 미세결정 반도체 재료를 포함하는 전자 디바이스의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), 및 AMOLED(Active Matrix type Organic Light Emitting Diode display)등의 여러 가지 평판 표시 장치가 연구되어 왔고 대부분은 이미 여러 분야에서 표시장치로 활용되고 있다. LCD나 AMOLED등의 표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
TFT의 반도체층으로 사용되는 물질 중 비정질 실리콘(Amorphous Silicon : a-Si)은 공정이 간단하고 저온에서 처리될 수 있다는 이점으로 인해 많이 이용되고 있으나, 비정질 실리콘 내에서의 낮은 전자 이동도(약 2㎠/Vsec 이하)는 TFT의 스위칭의 동작특성에 방해의 요인으로 작용하고 또한, 고속으로 TFT를 제어하는 구동 회로소자(Drive circuitry)와 TFT의 통합을 어렵게 한다.
반면, 폴리 실리콘(Poly Silicon)은 20∼550㎠/Vsec 정도로 비정질 실리콘에 비해 대략 100배 정도 높은 전자 이동도를 가지므로, 고해상도 및 대면적 표시장치에서의 고속 스위칭에 적당하다. 이는 폴리 실리콘이 여러 결정립(Grain)으로 구성되었고, 비정질 실리콘(a-Si) 보다는 적은 디펙트(defect)를 가지고 있기 때문이다. 폴리 실리콘은 통상 엑시머 레이저 어닐링(Excimer Laser Annealing) 프로세서를 통해 비정질 실리콘(a-Si)을 열처리함으로써 얻어질 수 있다. 그러나, 협소 레이저 빔이 여러 샷(Shot)을 통해 기판 표면을 가로질러 점진적으로 스캐닝되기 때문에, 이 프로세서는 비교적 느리고, 레이저 샷의 비균일성에 의해 위치에 따라 폴리 실리콘이 균일하지 못한 단점이 있다.
이에, 최근 ITC(Indirect Thermal Crystallization) 기술을 이용하여 비정질 실리콘(a-Si)을 미세결정 실리콘(Micorcrystalline Silicon :μc-Si)으로 변화시키는 기술이 대두되고 있다. ITC 기술은 기존 자외선 엑시머 레이저(308nm) 대비 안정적인 적외선 다이오드 레이저(800nm~810nm)를 이용하여 광을 조사하고, 이 조사된 에너지를 광-열 변환층에서 열로 변환한 후, 이때 발생된 순간적인 고온의 열을 이용하여 미세결정 실리콘(μc-Si)을 형성하는 기술이다. 미세결정 실리콘(μc-Si)을 이용한 종래 TFT는 도 1 및 도 4와 같은 구조를 가질 수 있다.
먼저, 도 1과 같이 미세결정 실리콘(μc-Si) TFT는 비정질 실리콘(a-Si) TFT와 동일한 보텀 게이트 구조로 구현 가능하다. 도 2 및 도 3을 이용하여 도 1에 대한 주요 제조공정을 살펴보면, 기판(SUB) 상에 게이트전극(G)완성 후 게이트 절 연막(GI) 및 비정질 실리콘(a-Si)을 증착한다. 이어서, 몰리브덴(Mo) 등의 금속을 포함한 광-열 변환층(Heat Transition Layer : HTL)을 증착한 후 적외선 레이져를 이용하여 스캔 방식으로 광-열 변환층(HTL)에 광을 조사하여 비정질 실리콘(a-Si)을 순차적으로 결정화한다. 이어서, 광-열 변환층(HTL)을 습식 식각(Wet Etching : WE) 공정을 통해 제거하여 미세결정 실리콘(μc-Si)을 포함한 활성층(ACT)을 형성한 후, 활성층(ACT) 표면에 발생된 금속 잔막을 건식 식각(Dry Etching : DE) 공정을 통해 제거한다. 이어서, n+ 비정질 실리콘(a-Si)을 증착한 후 건식 식각하여 오믹 콘택층을 형성한다. 그리고, 오믹 콘택층 상에 소스전극(S)과 드레인전극(D)을 형성하고, 보호막(PAS)을 관통하여 드레인전극(D)에 접촉되는 투명전극(ITO)을 형성한다. 하지만, 도 1 내지 도 3과 같은 종래 TFT 제조방법은 다음과 같은 문제점이 있다. 첫째, 이 종래 TFT 제조방법에서는 광-열 변환층(HTL)의 습식 식각 후 미세결정 실리콘(μc-Si) 상에 일정 두께의 금속-규소화합물(Metal-Silicide)인 잔막이 잔류하여, 이 잔막을 제거하기 위한 건식 식각 공정이 추가되어야 한다. 또한, 잔막 건식 식각 후 그 하부의 미세결정 실리콘(μc-Si)은 남겨야 하기 때문에 건식 식각 마진을 고려할 때 식각 선택비가 높은 조건을 별도록 개발하지 않는 한 미세결정 실리콘(μc-Si)의 두께를 얇게 하는데 한계가 있다. 둘째, 이 종래 TFT 제조방법에서는 n+ 비정질 실리콘(a-Si) 건식 식각시 플라즈마 데미지에 의한 채널부 열화가 예상되며, 따라서 건식 식각 마진 관계로 활성층(ACT)의 두께를 일정 이상 유지해야 하므로, 내부 저항 증가에 따른 소자특성 저하를 초래할 수 있다.
다음으로, 미세결정 실리콘(μc-Si) TFT는 도 4와 같이 비정질 실리콘(a-Si) TFT와 동일한 보텀 게이트 구조로 구현 가능하다. 도 4는 에치 스토퍼(Etch Stopper : ES)가 적용된 미세결정 실리콘(μc-Si) TFT로서, 채널부의 플라즈마 데미지를 없앰으로써 활성층(ACT)의 두께를 줄이고 있다. 도 5 및 도 6을 이용하여 도 4에 대한 주요 제조공정을 살펴보면, 기판(SUB) 상에 게이트전극(G)완성 후 게이트 절연막(GI) 및 비정질 실리콘(a-Si)을 증착한다. 이어서, 몰리브덴(Mo) 등의 금속을 포함한 광-열 변환층(Heat Transition Layer : HTL)을 증착한 후 적외선 레이져를 이용하여 스캔 방식으로 광-열 변환층(HTL)에 광을 조사하여 비정질 실리콘(a-Si)을 순차적으로 결정화한다. 이어서, 광-열 변환층(HTL)을 습식 식각(Wet Etching : WE)을 통해 제거하여 미세결정 실리콘(μc-Si)을 포함한 활성층(ACT)을 형성한 후, 활성층(ACT) 표면에 발생된 금속 잔막을 건식 식각(Dry Etching : DE)을 통해 제거한다. 이어서, 활성층(ACT) 상에 에치 스토퍼(ES)를 증착한 후 채널부 형성 영역에 대응되도록 패터닝하고, 이 패터닝 된 에치 스토퍼(ES) 상에 n+ 비정질 실리콘(a-Si)을 증착한 후 건식 식각하여 오믹 콘택층을 형성한다. 이때, 에치 스토퍼(ES)는 오믹 콘택층 형성을 위한 건식 식각시 플라즈마 데미지로부터 채널부를 보호하는 역할을 한다. 그리고, 오믹 콘택층 상에 소스전극(S)과 드레인전극(D)을 형성하고, 보호막(PAS)을 관통하여 드레인전극(D)에 접촉되는 투명전극(ITO)을 형성한다. 하지만, 도 4 내지 도 6과 같은 종래 TFT 제조방법에서도 광-열 변환층(HTL)의 습식 식각 후 미세결정 실리콘(μc-Si) 상에 일정 두께의 금속-규소화합물(Metal-Silicide)인 잔막이 잔류하여, 이 잔막을 제거하기 위한 별도의 건식 식각 공정이 추가되어야 한다. 또한, 에치 스토퍼(ES)를 패터닝하기 위한 별도의 마스크 공정이 요구된다. 따라서, 도 4 내지 도 6과 같은 종래 TFT 제조방법에서는 공정이 복잡해지는 단점이 있다.
따라서, 본 발명의 목적은 미세결정 실리콘 TFT를 포함하는 전자 디바이스의 제조에 있어, 소자의 열화를 방지하고 공정을 단순화할 수 있도록 한 전자 디바이스의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따라 미세결정 실리콘 TFT를 포함하는 전자 디바이스의 제조방법은, 기판 상에 게이트 금속층을 전면 증착한 후 패터닝하여 상기 TFT의 게이트전극을 포함하는 게이트 금속패턴을 형성하는 단계; 상기 게이트 금속패턴이 형성된 기판 상에 게이트 절연막, 비정질 실리콘층, 배리어층, 및 광-열 변환층을 전면 증착하고, 상기 광-열 변환층에 레이저 광을 조사하여 상기 비정질 실리콘층을 미세결정 실리콘층으로 결정화한 후, 상기 광-열 변환층을 제거하는 단계; 상기 배리어층과 상기 미세결정 실리콘층을 동일 마스크를 이용하여 순차적으로 패터닝하여 상기 게이트전극 상에 위치하는 활성층과, 상기 활성층 상에 위치하는 에치 스토퍼 패턴을 형성하는 단계; 및 상기 에치 스토퍼 패턴이 형성된 기판 상에 n+ 불순물이 함유된 비정질 실리콘층과 데이터 금속층을 전면 증착한 후 순차적으로 패터닝하여 상기 TFT의 소스전극 및 드레인전극을 포함하는 데이터 금속패턴과, 상기 데이터 금속패턴 및 상기 활성층 간의 오믹 저항을 줄이기 위한 오믹 콘택층을 형성하는 단계를 포함하고; 상기 에치 스토퍼 패 턴은 상기 오믹 콘택층을 형성하기 위한 식각 공정시 플라즈마 데미지로부터 상기 활성층을 보호하는 것을 특징으로 한다.
상기 데이터 금속패턴이 형성된 기판 상에 무기 절연층을 전면 증착한 후 패터닝하여 상기 드레인전극 일부를 노출하는 보호층을 형성하는 단계; 및 상기 보호층이 형성된 기판 상에 투명 전도성 금속을 전면 증착한 후 패터닝하여 상기 TFT의 드레인전극에 접촉되는 투명 도전패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 배리어층은 SiOx, ZnO2, ITO 등의 산화 필름 계열과, SiNx 중 적어도 어느 하나 이상을 포함하는 것을 특징으로 한다.
상기 배리어층은 10nm ~ 50nm의 두께를 가지는 것을 특징으로 한다.
상기 레이저는 800nm~810nm 파장의 광을 발생하는 적외선 다이오드 레이저인 것을 특징으로 한다.
본 발명에 따른 전자 디바이스의 제조방법은 활성층과 광-열 변환층 사이에 배리어층을 삽입함과 아울러 이 배리어층을 오믹 콘택층 형성시 에치 스토퍼로 활용함으로써, 미세결정 실리콘의 결정화시 금속 잔막의 생성을 억제하고, 오믹 콘택층 형성시 플라즈마 데미지로부터 활성층의 채널부를 보호한다. 이에 따라, 본 발명에 따른 전자 디바이스의 제조방법은 소자의 열화를 방지하여 소자 특성을 향상시킬 수 있고, 금속 잔막을 제거하기 위한 별도의 건식 식각 공정 및 에치 스토퍼 를 패터닝하기 위한 별도의 마스크 공정을 제거할 수 있으므로 공정을 간소화시킬 수 있다.
이하, 도 7a 내지 도 7i를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 7a 내지 도 7i는 본 발명의 실시예에 따른 전자 디바이스의 제조방법을 설명하기 위한 공정 순서에 따른 단면도들이다.
전자 디바이스의 제조방법을 순차적으로 설명하면 다음과 같다.
먼저, 도 7a를 참조하면, 투명한 유리 또는 플라스틱 재질로 제작되는 기판(SUB) 상에 Al, Mo, Cr, Cu, Al 합금, Mo합금, Cu합금 중에서 어느 한 금속 또는 2 이상의 금속이나 합금으로 선택되는 게이트 금속층이 스퍼터링(Sputtering) 공정으로 전면 증착된다. 게이트 금속층은 제1 마스크를 이용한 포토리소그래피(Photolithograph) 공정과, 습식 식각 공정을 통해 패터닝된다. 그 결과, 기판(SUB) 상에는 게이트 라인, 및 게이트 라인에서 돌출되는 TFT의 게이트 전극(G)을 포함하는 게이트 금속패턴이 형성된다.
도 7b를 참조하면, 게이트 금속패턴이 형성된 기판(SUB) 상에는 게이트 절연막(GI)으로 사용되는 SiO2 또는 SiNx 등의 무기 절연재료와, 비정질 실리콘(a-Si)의 반도체 재료가 PECVD(Plasma-enhanced Chemical Vapor Deposition) 공정으로 연속 증착된다. 이어서, 무기 절연재료 및 비정질 실리콘(a-Si)의 반도체 재료가 형성된 기판(SUB) 상에 배리어(Barrier) 재료와, Al, Mo, Cr, Cu, Al 합금, Mo합금, Cu합금 등의 열전달 재료가 스퍼터링 공정으로 전면 증착되어 배리어층(BAR) 및 광-열 변환층(HTL)이 형성된다. 여기서, 배리어 재료가 갖춰야 할 요건으로는 1) 열적으로 안정되어야 하고, 2) 열전달 효율이 높아야 한다. 다시 말해, 결정화시 순간 온도는 대략 1000℃ 까지 상승되므로 배리어 재료는 열에 의한 부산물 생성, 스트레스 유발 및 변성 등으로부터 자유로워야 하고, 비정질 실리콘(a-Si)의 미세결정 실리콘(μc-Si)화가 가능하도록 그의 상부 광-열 변환층(HTL)에서 발생한 열을 그의 하부 비정질 실리콘(a-Si)으로 충분히 전달할 수 있어야 한다. 이에 적합한 물질로는 SiOx, ZnO2, ITO등의 산화 필름(Oxide film) 계열과, SiNx등을 예로 들 수 있다.
도 7c를 참조하면, 무기 절연재료, 비정질 실리콘(a-Si), 배리어층(BAR) 및 광-열 변환층(HTL)이 순차적으로 증착된 기판 상에 적외선 다이오드 레이저가 배치된다. 적외선 다이오드 레이저는 스캔 방식으로 광-열 변환층(HTL) 상 800nm~810nm 파장의 적외선을 조사한다. 이 적외선은 광-열 변환층(HTL)에서 열로 변환된 후 배리어층(BAR)을 통해 비정질 실리콘(a-Si)의 반도체 재료에 인가된다. 이에 따라, 열이 인가된 부분에서의 비정질 실리콘(a-Si)은 미세결정 실리콘(μc-Si)으로 변환되게 된다. 이때, 배리어층(BAR)은 광-열 변환층(HTL)과 반도체 재료 사이에 위치하여 반도체 재료의 결정화시 미세결정 실리콘(μc-Si)의 계면에 금속-규소화합물(Metal-Silicide) 잔막이 생성되는 것을 억제하는 역할을 한다. 이를 위해, 배리어층(BAR)은 10nm ~ 200nm의 두께를 가질 수 있다. 배리어층(BAR)의 두께가 10nm 미만이면 잔막 생성을 억제할 수 있는 힘이 떨어지고, 배리어층(BAR)의 두께가 200nm를 초과하면 열전달 효율이 떨어진다. 본 발명에 따르면, 미세결정 실리콘(μc-Si)의 계면에 금속-규소화합물(Metal-Silicide) 잔막이 생성되지 않으므로, 이 잔막을 제거하기 위한 별도의 건식 식각 공정이 필요하지 않게 되어 종래 대비 공정이 단순화된다.
도 7d를 참조하면, 광-열 변환층(HTL)이 습식 식각 공정을 통해 제거된다.
도 7e를 참조하면, 배리어층(BAR)이 제2 마스크를 이용한 포토리소그래피(Photolithograph) 공정과, 습식 식각 공정을 통해 패터닝된다. 그리고, 패터닝된 배리어층(BAR)을 마스크로 한 건식 식각 공정을 통해 미세결정 실리콘(μc-Si)층이 패터닝된다. 그 결과, 기판(SUB) 상에는 게이트 절연막(GI)을 사이에 두고 게이트전극(G) 상에 위치하는 활성층(ACT)과, 활성층(ACT) 상에 위치하는 에치 스토퍼 패턴(ES)이 형성된다. 본 발명에 따르면, 활성층(ACT)과 에치 스토퍼 패턴(ES)을 동일 마스크로 형성하므로, 에치 스토퍼 패턴(ES)을 위한 별도의 마스크 공정이 필요 없다. 이에 따라, 공정수가 종래 대비 줄어들게 된다.
도 7f를 참조하면, 활성층(ACT)과 에치 스토퍼 패턴(ES)이 형성된 기판(SUB) 상에 n+ 불순물이 함유된 비정질 실리콘층이 전면 증착된 후, 이 n+ 불순물이 함유된 비정질 실리콘층 상에 Al, Mo, Cr, Cu, Al 합금, Mo합금, Cu합금 중에서 어느 한 금속 또는 2 이상의 금속이나 합금으로 선택되는 데이터 금속층(SD)이 스퍼터링(Sputtering) 공정으로 전면 증착된다.
도 7g를 참조하면, 데이터 금속층(SD)이 제3 마스크를 이용한 포토리소그래피 공정과 습식 식각 공정을 통해 패터닝된다. 그리고, 패터닝 된 데이터 금속층(SD)을 마스크로 한 건식 식각 공정을 통해 n+ 불순물이 함유된 비정질 실리콘층이 패터닝된다. 그 결과, 기판(SUB) 상에는 TFT의 소스전극(S) 및 드레인전극(D)을 포함한 데이터 금속패턴과, 데이터 금속패턴과 활성층(ACT)간의 오믹 저항을 줄이기 위한 오믹 콘택층(n+)이 형성된다. 여기서, n+ 비정질 실리콘의 건식 식각시 활성층(ACT) 상에 에치 스토퍼 패턴(ES)이 위치하고 있으므로, 건식 식각을 위한 플라즈마에 의해 활성층(ACT)의 채널부가 데미지를 입는 문제는 발생되지 않는다. 이에 따라, 본 발명은 건식 식각 마진에 관계없이 활성층(ACT)의 두께를 줄일 수 있기 때문에, 활성층(ACT)의 두께 증가로 인해 소자특성이 저하되었던 종래 문제점을 해결할 수 있다.
도 7h를 참조하면, 데이터 금속패턴이 형성된 기판(SUB) 상에 SiO2 또는 SiNx 등의 무기 절연재료가 PECVD 공정으로 증착된 후, 제4 마스크를 이용한 포토리소그래피 공정과 건식 식각 공정을 통해 그 무기 절연재료가 부분적으로 제거된다. 그 결과, TFT의 드레인전극(D) 일부를 노출하는 패시홀(PH)을 갖는 보호층(PAS)이 형성된다.
도 7i를 참조하면, 보호층(PAS)이 형성된 기판(SUB) 상에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명 전도성 금속이 스퍼터링 공정으로 전면 증착된 후, 제5 마스크를 이용한 포토리소그래피 공정과 건식 식각 공정을 통해 그 투명 전도성 금속이 부분적으로 제거된다. 그 결과, TFT의 드레인전극(D)에 접속되는 투명 도전패턴(TE)이 형성된다.
도 8a 및 도 8b는 각각 종래 및 본 발명에 있어서의 소자(TFT) 특성을 나타내는 그래프이다.
본 발명의 실시예에 따른 전자 디바이스의 제조방법에 의해 제작되는 TFT는 그 채널부가 플라즈마 데미지에 의해 손상을 받지 않고, 더욱이 활성층의 두께에 대한 자유도가 증가하여 그 활성층의 두께가 종래 대비 낮아질 수 있다. 이에 따라, 도 8b에 도시된 본 발명의 TFT는 도 8a와 같은 종래에 비해 그의 소자 특성이 향상된다.
상술한 바와 같이, 본 발명에 따른 전자 디바이스의 제조방법은 활성층과 광-열 변환층 사이에 배리어층을 삽입함과 아울러 이 배리어층을 오믹 콘택층 형성시 에치 스토퍼로 활용함으로써, 미세결정 실리콘의 결정화시 금속 잔막의 생성을 억제하고, 오믹 콘택층 형성시 플라즈마 데미지로부터 활성층의 채널부를 보호한다. 이에 따라, 본 발명에 따른 전자 디바이스의 제조방법은 소자의 열화를 방지하여 소자 특성을 향상시킬 수 있고, 금속 잔막을 제거하기 위한 별도의 건식 식각 공정 및 에치 스토퍼를 패터닝하기 위한 별도의 마스크 공정을 제거할 수 있으므로 공정을 간소화시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래 미세결정 실리콘 TFT의 일 예를 보여주는 도면.
도 2 및 도 3은 도 1에 대한 주요 제조공정을 보여주는 도면.
도 4는 종래 미세결정 실리콘 TFT의 다른 예를 보여주는 도면.
도 5 및 도 6은 도 4에 대한 주요 제조공정을 보여주는 도면.
도 7a 내지 도 7i는 본 발명의 실시예에 따른 전자 디바이스의 제조방법을 설명하기 위한 공정 순서에 따른 단면도.
도 8a 및 도 8b는 각각 종래 및 본 발명에 있어서의 소자 특성을 나타내는 그래프.

Claims (5)

  1. 미세결정 실리콘 TFT를 포함하는 전자 디바이스의 제조방법에 있어서,
    기판 상에 게이트 금속층을 전면 증착한 후 패터닝하여 상기 TFT의 게이트전극을 포함하는 게이트 금속패턴을 형성하는 단계;
    상기 게이트 금속패턴이 형성된 기판 상에 게이트 절연막, 비정질 실리콘층, 배리어층, 및 광-열 변환층을 전면 증착하고, 상기 광-열 변환층에 레이저 광을 조사하여 상기 비정질 실리콘층을 미세결정 실리콘층으로 결정화한 후, 상기 광-열 변환층을 제거하는 단계;
    상기 배리어층과 상기 미세결정 실리콘층을 동일 마스크를 이용하여 순차적으로 패터닝하여 상기 게이트전극 상에 위치하는 활성층과, 상기 활성층 상에 위치하는 에치 스토퍼 패턴을 형성하는 단계; 및
    상기 에치 스토퍼 패턴이 형성된 기판 상에 n+ 불순물이 함유된 비정질 실리콘층과 데이터 금속층을 전면 증착한 후 순차적으로 패터닝하여 상기 TFT의 소스전극 및 드레인전극을 포함하는 데이터 금속패턴과, 상기 데이터 금속패턴 및 상기 활성층 간의 오믹 저항을 줄이기 위한 오믹 콘택층을 형성하는 단계를 포함하고;
    상기 에치 스토퍼 패턴은 상기 오믹 콘택층을 형성하기 위한 식각 공정시 플라즈마 데미지로부터 상기 활성층을 보호하는 것을 특징으로 하는 전자 디바이스 제조방법.
  2. 제 1 항에 있어서,
    상기 데이터 금속패턴이 형성된 기판 상에 무기 절연층을 전면 증착한 후 패터닝하여 상기 드레인전극 일부를 노출하는 보호층을 형성하는 단계; 및
    상기 보호층이 형성된 기판 상에 투명 전도성 금속을 전면 증착한 후 패터닝하여 상기 TFT의 드레인전극에 접촉되는 투명 도전패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자 디바이스 제조방법.
  3. 제 1 항에 있어서,
    상기 배리어층은 SiOx, ZnO2, ITO 등의 산화 필름 계열과, SiNx 중 적어도 어느 하나 이상을 포함하는 것을 특징으로 하는 전자 디바이스 제조방법.
  4. 제 1 항에 있어서,
    상기 배리어층은 10nm ~ 200nm의 두께를 가지는 것을 특징으로 하는 전자 디바이스 제조방법.
  5. 제 1 항에 있어서,
    상기 레이저는 800nm~810nm 파장의 광을 발생하는 적외선 다이오드 레이저인 것을 특징으로 하는 전자 디바이스 제조방법.
KR1020080124240A 2008-12-08 2008-12-08 전자 디바이스의 제조방법 KR101457705B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080124240A KR101457705B1 (ko) 2008-12-08 2008-12-08 전자 디바이스의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124240A KR101457705B1 (ko) 2008-12-08 2008-12-08 전자 디바이스의 제조방법

Publications (2)

Publication Number Publication Date
KR20100065739A KR20100065739A (ko) 2010-06-17
KR101457705B1 true KR101457705B1 (ko) 2014-11-04

Family

ID=42364937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124240A KR101457705B1 (ko) 2008-12-08 2008-12-08 전자 디바이스의 제조방법

Country Status (1)

Country Link
KR (1) KR101457705B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068925B2 (en) 2016-03-24 2018-09-04 Samsung Display Co., Ltd. Thin film transistor, thin film transistor panel, and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695024B1 (ko) * 2010-06-25 2017-01-11 엘지디스플레이 주식회사 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법
KR101671524B1 (ko) * 2010-06-25 2016-11-01 엘지디스플레이 주식회사 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
KR19980016449A (ko) * 1996-08-28 1998-06-05 구자홍 박막 트랜지스터의 제조방법 및 박막트랜지스터
KR100557730B1 (ko) 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR20070109873A (ko) * 2006-05-10 2007-11-15 소니 가부시끼 가이샤 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
KR19980016449A (ko) * 1996-08-28 1998-06-05 구자홍 박막 트랜지스터의 제조방법 및 박막트랜지스터
KR100557730B1 (ko) 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR20070109873A (ko) * 2006-05-10 2007-11-15 소니 가부시끼 가이샤 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068925B2 (en) 2016-03-24 2018-09-04 Samsung Display Co., Ltd. Thin film transistor, thin film transistor panel, and method for manufacturing the same

Also Published As

Publication number Publication date
KR20100065739A (ko) 2010-06-17

Similar Documents

Publication Publication Date Title
KR101280827B1 (ko) 어레이 기판 및 이의 제조방법
US7408192B2 (en) Organic light emitting display device and method of fabricating the same
US8222643B2 (en) Method of manufacturing thin film transistor, thin film transistor, and display unit
US9142780B2 (en) Display device and method for manufacturing the same
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
KR101757443B1 (ko) 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
US8796692B2 (en) Thin-film semiconductor device and method for fabricating thin-film semiconductor device
KR20090066069A (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
US8592832B2 (en) Organic light emission diode display device and method of fabricating the same
US8871616B2 (en) Methods of fabricating thin film transistor and organic light emitting diode display device having the same
WO2013061383A1 (ja) 薄膜半導体装置及びその製造方法
WO2013005250A1 (ja) 薄膜トランジスタおよびその製造方法ならびに表示装置
KR20090131922A (ko) 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
KR101457705B1 (ko) 전자 디바이스의 제조방법
US9236254B2 (en) Substrate having thin film and method of thin film formation
KR101599280B1 (ko) 어레이 기판의 제조방법
KR101686242B1 (ko) 박막트랜지스터 및 평판형 표시장치 제조방법
CN114420707A (zh) 一种阵列基板及其制作方法以及显示面板
KR101749228B1 (ko) 미세 결정 실리콘층의 형성 방법 및 이를 포함하는 어레이 기판의 제조 방법
KR20120068505A (ko) 적외선 레이저 장비 및 이를 이용한 어레이 기판의 제조 방법
JP2009026877A (ja) 半導体装置及びその製造方法
WO2013018123A1 (ja) 薄膜トランジスタ及びその製造方法
JPWO2013061383A1 (ja) 薄膜半導体装置及びその製造方法
KR20060070351A (ko) 박막 트랜지스터 표시판의 제조 방법
JP2013098244A (ja) 薄膜半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 6