JP2009026877A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009026877A JP2009026877A JP2007187115A JP2007187115A JP2009026877A JP 2009026877 A JP2009026877 A JP 2009026877A JP 2007187115 A JP2007187115 A JP 2007187115A JP 2007187115 A JP2007187115 A JP 2007187115A JP 2009026877 A JP2009026877 A JP 2009026877A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- current path
- pattern
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】半導体膜を多結晶化させる際に半導体膜がその下層のパターンから受ける影響が半導体膜の電気的性能に及ぶのを抑制する。
【解決手段】半導体装置の製造方法は、基板11上に、電流経路予定部分に対応してパターン13を形成するパターン形成ステップと、パターン形成ステップで形成したパターン13を覆うように基板11上に半導体膜15を形成する半導体膜形成ステップと、半導体膜形成ステップで形成した半導体膜15の少なくとも電流経路予定部分に対し、その電流経路方向に垂直な方向にレーザー光Lを走査して半導体膜15を多結晶化させる多結晶化ステップと、を備える。
【選択図】図1
【解決手段】半導体装置の製造方法は、基板11上に、電流経路予定部分に対応してパターン13を形成するパターン形成ステップと、パターン形成ステップで形成したパターン13を覆うように基板11上に半導体膜15を形成する半導体膜形成ステップと、半導体膜形成ステップで形成した半導体膜15の少なくとも電流経路予定部分に対し、その電流経路方向に垂直な方向にレーザー光Lを走査して半導体膜15を多結晶化させる多結晶化ステップと、を備える。
【選択図】図1
Description
本発明は、液晶表示装置等の半導体装置及びその製造方法に関する。
液晶表示装置等の半導体装置では、半導体膜として、多結晶化したポリシリコン膜(p-Si)が広く用いられている。
特許文献1には、スイッチング素子であるTFT(Thin Film Transistor)の半導体膜としてポリシリコン膜を用いた液晶表示装置が開示されている。
通常、ポリシリコン膜は、線状ビームに成形したエキシマレーザーのビームを、複数回重ねながら基板全面に照射することによって形成される。この場合、形成されるポリシリコンは、0.5μm程度の直径の多角形状となる。これに対して、より高性能なポリシリコン膜を形成する方法として、CWレーザーや擬似CWレーザーを用いて多結晶化する方法や、パルスレーザーを用いたSLS法などがある。この場合、形成されるポリシリコンは、一方向に数μm以上長く伸びた形状となる(ラテラル成長)。
このようなラテラル成長したポリシリコン膜を用いて、トップゲート構造のTFTを製造する場合、まず、ガラス基板11’上に厚さ約300nmのSiO2の絶縁膜12’を形成し、その上に厚さ約50nmの非晶質のアモルファスシリコン膜(a-Si)15’を形成する。
次いで、図15(a)及び(b)に示すように、そのアモルファスシリコン膜15’に対し、例えば、波長532nmの500μm×10μmの線状のCWレーザー光L’を走査しながら照射し、アモルファスシリコン膜15’をレーザー光Lの走査方向にラテラル成長したポリシリコン膜15’に加工する。このときのレーザーパワーは例えば18W、走査速度は例えば500mm/secである。
そして、図16(a)及び(b)に示すように、電流経路方向がレーザー光Lの走査方向、つまり、ラテラル結晶成長の方向に一致するようにポリシリコン膜15’をパターンニングし、その上にゲート絶縁膜14’を形成すると共に、さらにその上にゲート電極13’を形成した後、それらをSiO2の絶縁膜23’で被覆し、そこにコンタクトホールを形成してソース電極16’及びドレイン電極17’を設ける。
このようにして製造されたTFTでは、ポリシリコン膜15’の電流経路に結晶粒界が存在しないので、高い電子の移動度を得ることができる。
特開2007−114560号公報
最近では、低コスト化のために、各画素に対応したTFTにアモルファスシリコン膜をそのまま使用する一方、回路部のTFT、ダイオード等の半導体素子にそれを多結晶化させたポリシリコン膜を用いる場合もあり、この場合、回路部のTFTはボトムゲート構造とされる。
ボトムゲート構造のTFTを製造する場合、まず、図17(a)及び(b)に示すように、ガラス基板11’上に厚さ約300nmのSiO2の絶縁膜12’を形成し、その上に厚さ約400nmのゲート電極13’のパターン、その上に厚さ約100nmのSiO2の絶縁膜14’を順次形成し、さらにその上に厚さ約100nmの非晶質のアモルファスシリコン膜(a-Si)14’を形成する。
次いで、そのアモルファスシリコン膜15’に対し、上記と同様のCWレーザー光Lを走査しながら照射し、アモルファスシリコン膜15’をレーザー光Lの走査方向にラテラル成長したポリシリコン膜15’に加工する。
そして、電流経路方向がレーザー光Lの走査方向、つまり、ラテラル結晶成長の方向に一致するようにポリシリコン膜15’をパターンニングし、その後、ソース電極及びドレイン電極を設ける。
ところが、この場合、アモルファスシリコン膜15’にレーザー光Lを照射したとき、シリコン14’の溶融時間が長いため、溶融したシリコン14’がレーザー光Lの走査方向に引っ張られるように凝固し、図18(a)及び(b)に矢印で示すように、ゲート電極13’の縁に対応して、電流経路を横切るように、膜厚が薄くなったり、膜剥がれが起こり、その結果、TFTの電気的性能が低いものになってしまうという問題がある。
また、光センサー等では、TFTたダイオードの光電流を抑えるために、ポリシリコン膜の下層に遮光膜が設けられるが、その遮光膜の縁により生じる段差のために同様の問題が起こる。
本発明は、半導体膜を多結晶化させる際に半導体膜がその下層のパターンから受ける影響が半導体膜の電気的性能に及ぶのを抑制することを目的とする。
上記の目的を達成する本発明の半導体装置の製造方法は、
基板上に、電流経路予定部分に対応してパターンを形成するパターン形成ステップと、
上記パターン形成ステップで形成したパターンを覆うように上記基板上に半導体膜を形成する半導体膜形成ステップと、
上記半導体膜形成ステップで形成した半導体膜の少なくとも電流経路予定部分に対し、その電流経路方向に垂直な方向にレーザー光を走査して半導体膜を多結晶化させる多結晶化ステップと、
を備える。
基板上に、電流経路予定部分に対応してパターンを形成するパターン形成ステップと、
上記パターン形成ステップで形成したパターンを覆うように上記基板上に半導体膜を形成する半導体膜形成ステップと、
上記半導体膜形成ステップで形成した半導体膜の少なくとも電流経路予定部分に対し、その電流経路方向に垂直な方向にレーザー光を走査して半導体膜を多結晶化させる多結晶化ステップと、
を備える。
このような方法によれば、半導体膜の電流経路予定部分に対し、その電流経路方向に垂直な方向にレーザー光を走査するので、半導体膜が電流経路方向に対して垂直な方向にラテラル結晶成長することとなり、そのため電流経路方向にレーザー光を走査する場合に比べて多結晶化した半導体膜の電子の移動度は低くなるものの、パターンの縁により生じる段差に起因する多結晶化した半導体膜の薄膜化や膜剥がれが電流経路を横切るように形成されず、その結果、その影響が多結晶化した半導体膜の電気的性能に及ぶのが抑制され、高い歩留まりを実現することができる。
本発明の半導体装置の製造方法は、上記パターンがTFT用のゲート電極又は遮光膜であってもよい。
本発明の半導体装置の製造方法は、上記半導体膜がシリコン膜であってもよい。
本発明の半導体装置の製造方法は、上記レーザー光をCW又は擬似CWレーザー光としてもよい。
本発明の半導体装置の製造方法は、上記パターンが絶縁膜表面の凹凸パターンであって、上記絶縁膜の凸部における上記多結晶化した半導体膜を介した上方にTFT用のゲート電極を設けるゲート電極形成ステップをさらに備えたものであってもよい。このようにすれば、絶縁膜の凸部に対応してTFT用のゲート電極が設けられ、その部分において多結晶化した半導体膜が相対的に薄く形成されるので、その部分でのオフリーク電流を低く抑えることができる。
本発明の半導体装置の製造方法は、上記パターン形成ステップにおいて、上記パターンを上記電流経路予定部分よりも幅広に形成するものであってもよい。このようにすれば、パターンが電流経路予定部分よりも幅広に形成されるので、パターンの縁により生じる段差に起因する多結晶化した半導体膜の薄膜化や膜剥がれが電流経路の外側において生じ、従って、多結晶化した半導体膜の電気的性能がそれによって悪影響を受けることはない。
本発明の半導体装置及び液晶表示装置は、
基板と、
上記基板上の電流経路予定部分に対応して設けられたパターンと、
上記基板上に上記パターンを覆うように設けられ少なくとも電流経路予定部分が多結晶化した半導体膜と、
を備え、
上記多結晶化した半導体膜は、電流経路方向に対して垂直な方向にラテラル結晶成長している。
基板と、
上記基板上の電流経路予定部分に対応して設けられたパターンと、
上記基板上に上記パターンを覆うように設けられ少なくとも電流経路予定部分が多結晶化した半導体膜と、
を備え、
上記多結晶化した半導体膜は、電流経路方向に対して垂直な方向にラテラル結晶成長している。
本発明によれば、半導体膜の電流経路予定部分に対し、その電流経路方向に垂直な方向にレーザー光を走査するので、パターンの縁により生じる段差に起因する多結晶化した半導体膜の薄膜化や膜剥がれが電流経路を横切るように形成されず、その結果、その影響が多結晶化した半導体膜の電気的性能に及ぶのが抑制される。
(実施形態1)
実施形態1に係る液晶表示装置(半導体装置)の製造方法について説明する。
実施形態1に係る液晶表示装置(半導体装置)の製造方法について説明する。
実施形態1に係る液晶表示装置の製造方法は、TFT基板及びCF基板を作製するアレイ工程、TFT基板及びCF基板を貼り合わせると共に、それらの間に液晶を注入して液晶パネルとするパネル工程、並びに、液晶パネルを電気的に制御可能に加工するモジュール工程からなるが、以下では、特にアレイ工程のTFT基板の製法について図1〜6を用いて説明する。なお、アレイ工程のCF基板の製法、パネル工程、及びモジュール工程は公知のものと同様である。
−ゲートパターン形成ステップ−
アレイ工程におけるTFT基板の製造において、まず、洗浄した透明基板11の一方の面にCVD(Chemical Vapor Deposition)によりベース酸化膜12を形成し、その上にスパッタリングにより金属膜を形成した後、PEP(Photo Engraving Process)によりゲートパターンを焼き付ける。このゲートパターンには、ゲートバスライン、並びに、各画素に対応したTFT及びその他の半導体素子のTFTのゲート電極13が含まれる。なお、このとき同時に各画素に対応した補助容量電極も形成する。
アレイ工程におけるTFT基板の製造において、まず、洗浄した透明基板11の一方の面にCVD(Chemical Vapor Deposition)によりベース酸化膜12を形成し、その上にスパッタリングにより金属膜を形成した後、PEP(Photo Engraving Process)によりゲートパターンを焼き付ける。このゲートパターンには、ゲートバスライン、並びに、各画素に対応したTFT及びその他の半導体素子のTFTのゲート電極13が含まれる。なお、このとき同時に各画素に対応した補助容量電極も形成する。
ここで、透明基板11としては、例えば、ガラス基板やアクリル樹脂等の樹脂基板が用いられる。透明基板11の厚さは例えば0.3〜1.1mmである。
ベース酸化膜12としては、例えば、例えばシリコン酸化膜(SiOx)が挙げられる。ベース酸化膜12の厚さは例えば100〜500nmである。
ゲート電極13となる金属膜の材質としては、例えば、タンタル(Ta)、モリブデンタンタル(MoTa)やモリブデンタングステン(MoW)などの合金、アルミニウム(Al)等が挙げられる。金属膜の厚さは例えば100〜500nmである。
−半導体膜形成ステップ−
ゲート電極13が形成された透明基板11上にCVDによりゲート絶縁膜14を形成した後、さらにその上にCVDにより半導体膜15(非晶質のものでも結晶質のものでもいずれでもよい。)を形成する。
ゲート電極13が形成された透明基板11上にCVDによりゲート絶縁膜14を形成した後、さらにその上にCVDにより半導体膜15(非晶質のものでも結晶質のものでもいずれでもよい。)を形成する。
このとき、透明基板11上の半導体膜15には、ゲート電極13の縁に対応して段差が生じる。
ここで、ゲート絶縁膜14としては、例えばシリコン酸化膜(SiOx)が挙げられる。ゲート絶縁膜14の厚さは例えば10〜100nmである。
半導体膜15としては、例えばアモルファスシリコン膜(a-Si)が挙げられる。半導体膜15の厚さは例えば20〜100nmである。
−多結晶化及びパターニングステップ−
透明基板11上の半導体膜15に対し、図1〜4に示すように、線状のレーザー光Lを走査して半導体膜15を多結晶化させ、例えば、ドーピングなどによって、所定の領域にソースドレイン領域を形成した後、図5に示すように、PEPにより必要部分のみを残すようにパターニングする。
透明基板11上の半導体膜15に対し、図1〜4に示すように、線状のレーザー光Lを走査して半導体膜15を多結晶化させ、例えば、ドーピングなどによって、所定の領域にソースドレイン領域を形成した後、図5に示すように、PEPにより必要部分のみを残すようにパターニングする。
半導体膜15のうち、ゲート電極13に対応するチャネル部分Cと後工程においてゲート電極13を跨いでソース電極16及びドレイン電極17が形成される部分とを合わせた部分が電流経路予定部分であり、そのソース電極16及びドレイン電極17の配設方向が電流経路方向となる。レーザー光Lの走査は、その電流経路方向に垂直な方向に行う。
このとき、半導体膜15は、レーザー光Lの走査方向、つまり、電流経路方向に垂直な方向に沿ってラテラル結晶成長する。
また、半導体膜15のゲート電極13の縁による段差の部分(図3及び4の矢印で示す部分)では、溶融した半導体膜15がレーザー光Lの走査方向に引っ張られるように凝固し、膜厚が薄くなったり、膜剥がれが起こる。
しかしながら、この部分は、図5に示すように、パターニングにより除去されるので、多結晶化した半導体膜15の電気的性能がそれによって悪影響を受けることはない。
ここで、レーザーとしては、例えば、UVレーザー、可視レーザー、赤外レーザー等が挙げられる。レーザー光Lは、CW光、擬似CW光及びパルス光のいずれであってもよいが、CW光又は擬似CW光を用いるのが好適である。ここで、擬似CW光とは、モードロックレーザー等の周波数がMHzのパルスレーザーであり、溶融した半導体膜が凝固する前に次のパルス光を照射し、効果の面でCW光と同一視しうるものである。線状のレーザー光Lは、例えば、長さが50〜5000μm、幅が5〜50μm、パワーが5〜100Wである。また、走査速度は例えば10〜2000mm/secである。
ドーピングする物質としては、例えば、リン、ボロン等が挙げられる。
なお、例えば、半導体膜15がアモルファスシリコン膜の場合、多結晶化した半導体膜15はポリシリコン膜(p-Si)である。
また、レーザー光Lの照射による半導体膜15の多結晶化は、半導体膜15の全体ついて行う必要はなく、少なくとも電流経路予定部分においてなされればよい。
また、モノリシック構造の場合、画素に対応したTFT用には半導体膜15をそのまま使用し、ドライバICに含まれるTFTやダイオード等の半導体素子用にのみ多結晶化した半導体膜15を使用するようにしてもよい。
−ソース・ドレイン電極形成ステップ−
ゲート絶縁膜14の補助容量電極に対応する部分にPEPによりコンタクトホールを形成し、その上からスパッタリングにより金属膜を形成した後、図6に示すように、PEPによりソースバスライン、並びに、各画素に対応したTFT及びドライバICに含まれるTFTのソース電極16、ドレイン電極17を形成する。
ゲート絶縁膜14の補助容量電極に対応する部分にPEPによりコンタクトホールを形成し、その上からスパッタリングにより金属膜を形成した後、図6に示すように、PEPによりソースバスライン、並びに、各画素に対応したTFT及びドライバICに含まれるTFTのソース電極16、ドレイン電極17を形成する。
ここで、これらの電極を形成する金属膜の材質としては、例えば、アルミニウム(Al)、チタン(Ti)等が挙げられる。金属膜の厚さは例えば100〜500nmである。
−画素電極形成ステップ−
透明基板11上にスパッタリングにより透明導電膜を形成した後、PEPにより画素電極を形成する。
透明基板11上にスパッタリングにより透明導電膜を形成した後、PEPにより画素電極を形成する。
ここで、画素電極となる透明導電膜の材質としては、例えば、酸化インジウムチタン(ITO)、酸化インジウム亜鉛(IZO)等が挙げられる。透明導電膜の厚さは例えば100〜500nmである。
以上により構成される各画素に対応したTFT及びドライバICに含まれるTFTはボトムゲート構造のものである。なお、半導体膜15の上方に他のゲート電極を設ければ、ダブルゲート構造のTFTを構成することも可能である。
−保護膜形成ステップ−
ソース電極16及びドレイン電極17の形成後、透明基板11上にCVDにより保護膜を形成した後、それをPEPにより所定のパターニングを行う。
ソース電極16及びドレイン電極17の形成後、透明基板11上にCVDにより保護膜を形成した後、それをPEPにより所定のパターニングを行う。
ここで、保護膜の材質としては、例えば窒化膜(SiNx)等が挙げられる。保護膜のの厚さは例えば100〜500nmである。
上記各ステップを経て作製されたTFT基板は、アレイ工程において並行して作製されたCF基板と共にパネル工程に移されて液晶パネルに加工され、そして、その液晶パネルがモジュール工程に移されて液晶表示装置とされる。製造される液晶表示装置では、それに含まれる各画素に対応したTFT及びドライバICに含まれるTFTにおける多結晶化した半導体膜15は、電流経路方向に対して垂直な方向にラテラル結晶成長したものとなる。
以上のような製造方法によれば、半導体膜15の電流経路予定部分に対し、その電流経路方向に垂直な方向にレーザー光Lを走査するので、半導体膜15が電流経路方向に対して垂直な方向にラテラル結晶成長することとなり、そのため電流経路方向にレーザー光Lを走査する場合に比べて多結晶化した半導体膜15の電子の移動度は低くなるものの、ゲート電極14の縁により生じる段差に起因する多結晶化した半導体膜15の薄膜化や膜剥がれが電流経路を横切るように形成されず、その結果、その影響が多結晶化した半導体膜15の電気的性能に及ぶのが抑制され、高い歩留まりを実現することができる。
(実施形態2)
実施形態2に係る光センサ等の半導体装置の製造方法について説明する。以下では、特にスイッチング素子としてのTFTの製法について図7〜9を用いて説明する。なお、実施形態1と同一名称の部分は実施形態1と同一符号で示す。また、各部の材質、寸法構成等は実施形態1と同一である。
実施形態2に係る光センサ等の半導体装置の製造方法について説明する。以下では、特にスイッチング素子としてのTFTの製法について図7〜9を用いて説明する。なお、実施形態1と同一名称の部分は実施形態1と同一符号で示す。また、各部の材質、寸法構成等は実施形態1と同一である。
−遮光膜形成ステップ−
洗浄した透明基板11の一方の面にCVDによりベース酸化膜12を形成し、その上にスパッタリングにより金属膜を形成した後、PEPにより遮光膜18を焼き付ける。
洗浄した透明基板11の一方の面にCVDによりベース酸化膜12を形成し、その上にスパッタリングにより金属膜を形成した後、PEPにより遮光膜18を焼き付ける。
ここで、遮光膜18となる金属膜の材質としては、例えば、クロム(Cr)等が挙げられる。遮光膜18となる金属膜の厚さは例えば50〜300nmである。
また、遮光膜18は、後工程で形成される多結晶化した半導体膜15のチャネル部分Cよりも幅広で且つチャネル部分Cを覆うように形成することが好ましい。遮光膜18は、多結晶化した半導体膜15のチャネル部分Cの少なくともレーザー照射開始側に遮光膜18の膜厚分以上の余幅があることが好ましく、具体的には、多結晶化した半導体膜15のチャネル部分Cの幅Wに、例えば、a-Si膜の膜厚が50nmの場合には、50nm以上の余幅を加えた幅W’を有することが好ましい。
−半導体膜形成ステップ−
遮光膜18が形成された透明基板11上にCVDにより遮光膜絶縁膜19を形成した後、さらにその上にCVDにより半導体膜15を形成する。
遮光膜18が形成された透明基板11上にCVDにより遮光膜絶縁膜19を形成した後、さらにその上にCVDにより半導体膜15を形成する。
このとき、透明基板11上の半導体膜15には、遮光膜パターン17の縁に対応して段差が生じる。
ここで、遮光膜絶縁膜19としては、例えばシリコン酸化膜(SiOx)が挙げられる。遮光膜絶縁膜19の厚さは例えば50〜200nmである。
−多結晶化及びパターニングステップ−
透明基板11上の半導体膜15に対し、図7及び8に示すように、線状のレーザー光Lを走査して半導体膜15を多結晶化させ、所定のドーピングを行った後、図9に示すように、PEPにより必要部分のみを残すようにパターニングする。
透明基板11上の半導体膜15に対し、図7及び8に示すように、線状のレーザー光Lを走査して半導体膜15を多結晶化させ、所定のドーピングを行った後、図9に示すように、PEPにより必要部分のみを残すようにパターニングする。
半導体膜15のうち、後工程においてゲート電極13が形成されるチャネル部分Cとゲート電極13を跨いでソース電極16及びドレイン電極17が形成される部分とを合わせた部分が電流経路予定部分であり、そのソース電極16及びドレイン電極17の配設方向が電流経路方向となる。レーザー光Lの走査は、その電流経路方向に垂直な方向に行う。
このとき、半導体膜15は、レーザー光Lの走査方向、つまり、電流経路方向に垂直な方向に沿ってラテラル結晶成長する。
また、遮光膜パターン17の縁による段差の部分(図7及び8の矢印で示す部分)では、溶融した半導体膜15がレーザー光Lの走査方向に引っ張られるように凝固し、膜厚が薄くなったり、膜剥がれが起こる。
しかしながら、この部分は、電流経路に沿った方向に延びているので、電流経路を断つことはなく、多結晶化した半導体膜15の電気的性能に対する影響は小さい。
また、図9に示すように、遮光膜パターン17がチャネル部分Cよりも幅広で且つチャネル部分Cを覆うように形成されていれば、遮光膜パターン17の縁により生じる段差に起因する多結晶化した半導体膜15の薄膜化や膜剥がれがチャネル部分Cの外側において生じ、そして、その部分はパターニングにより除去されるので、多結晶化した半導体膜15の電気的性能がそれによって悪影響を受けることはない。
−ゲート電極形成ステップ−
所定パターンの多結晶化した半導体膜15が形成された透明基板11上にCVDによりゲート絶縁膜14を形成した後、その上にスパッタリングにより金属膜を形成し、PEPによりゲート電極13を形成する。
所定パターンの多結晶化した半導体膜15が形成された透明基板11上にCVDによりゲート絶縁膜14を形成した後、その上にスパッタリングにより金属膜を形成し、PEPによりゲート電極13を形成する。
−ソース・ドレイン電極形成ステップ−
ゲート電極13が形成された透明基板11上にCVDにより層間絶縁膜を形成し、ゲート絶縁膜14及び層間絶縁膜にゲート電極13を挟んで一対のコンタクトホールを多結晶化した半導体膜15に達するように形成した後、その上にスパッタリングにより金属膜を形成し、PEPによりソース電極16及びドレイン電極17を形成する。
ゲート電極13が形成された透明基板11上にCVDにより層間絶縁膜を形成し、ゲート絶縁膜14及び層間絶縁膜にゲート電極13を挟んで一対のコンタクトホールを多結晶化した半導体膜15に達するように形成した後、その上にスパッタリングにより金属膜を形成し、PEPによりソース電極16及びドレイン電極17を形成する。
ここで、層間絶縁膜としては、例えばシリコン酸化膜(SiOx)が挙げられる。層間絶縁膜の厚さは例えば100〜500nmである。
このようにして構成されるTFTはトップゲート構造のものである。
そして、以上の工程を経て製造される半導体装置では、それに含まれるTFTにおける多結晶化した半導体膜15は、電流経路方向に対して垂直な方向にラテラル結晶成長したものとなる。
作用効果は実施形態1と同一である。
(実施形態3)
実施形態3に係る半導体装置の製造方法について説明する。以下では、特にスイッチング素子としてのTFTの製法について図10〜14を用いて説明する。なお、実施形態1及び2と同一名称の部分は実施形態1と同一符号で示す。また、各部の材質、寸法構成等は実施形態1及び2と同一である。
実施形態3に係る半導体装置の製造方法について説明する。以下では、特にスイッチング素子としてのTFTの製法について図10〜14を用いて説明する。なお、実施形態1及び2と同一名称の部分は実施形態1と同一符号で示す。また、各部の材質、寸法構成等は実施形態1及び2と同一である。
−下層絶縁膜形成ステップ−
洗浄した透明基板11の一方の面にCVDにより第1膜20a及び第2膜20bからなる下層絶縁膜20を形成した後、第2膜20bにフォトリソグラフィ及びドライエッチングにより開口を形成することにより、下層絶縁膜20に後工程においてソース電極16及びドレイン電極17が形成される部分に対応して一対の凹部21を有する凹凸パターンを形成する。
洗浄した透明基板11の一方の面にCVDにより第1膜20a及び第2膜20bからなる下層絶縁膜20を形成した後、第2膜20bにフォトリソグラフィ及びドライエッチングにより開口を形成することにより、下層絶縁膜20に後工程においてソース電極16及びドレイン電極17が形成される部分に対応して一対の凹部21を有する凹凸パターンを形成する。
ここで、第1膜20aとしては、例えば窒化膜(SiNx)が挙げられる。第1膜20aの厚さは例えば30〜100nmである。
第2膜20bとしては、例えばシリコン酸化膜(SiOx)が挙げられる。第2膜20bの厚さは例えば30〜200nmである。
凹凸を形成する方法は、これだけに限定される物ではなく、SiOxをパターニングした後、全面を再びSiOxで覆うようにして形成しても構わない。
−半導体膜形成ステップ−
透明基板11上の下層絶縁膜20の上にCVDにより半導体膜15を形成する。
透明基板11上の下層絶縁膜20の上にCVDにより半導体膜15を形成する。
このとき、透明基板11上の半導体膜15には、下層絶縁膜20の凹凸パターンの縁に対応して段差が生じる。
−多結晶化及びパターニングステップ−
透明基板11上の半導体膜15に対し、図10〜13に示すように、線状のレーザー光Lを走査して半導体膜を多結晶化させ、所定のドーピングを行った後、PEPにより必要部分のみを残すようにパターニングする。
透明基板11上の半導体膜15に対し、図10〜13に示すように、線状のレーザー光Lを走査して半導体膜を多結晶化させ、所定のドーピングを行った後、PEPにより必要部分のみを残すようにパターニングする。
半導体膜15のうち、後工程においてゲート電極13が形成される凸部22のチャネル部分Cとゲート電極13を挟んでソース電極16及びドレイン電極17が形成される凹部21の部分とを合わせた部分が電流経路予定部分であり、そのソース電極16及びドレイン電極17の配設方向が電流経路方向となる。レーザー光Lの走査は、その電流経路方向に垂直な方向に行う。
このとき、半導体膜15は、レーザー光Lの走査方向、つまり、電流経路方向に垂直な方向に沿ってラテラル結晶成長する。
凹凸パターンの縁による段差の部分(図12の矢印で示す部分)では、溶融した半導体膜15がレーザー光Lの走査方向に引っ張られるように凝固し、膜厚が薄くなったり、膜剥がれが起こる。
しかしながら、この部分は、電流経路に沿った方向に延びているので、電流経路を断つことはなく、多結晶化した半導体膜15の電気的性能に対する影響は小さい。
また、溶融した半導体膜15は凹部21に流入するため、図13に示すように、多結晶化した半導体膜15は、凹部21よりもチャネル部分Cを構成する凸部22が相対的に薄肉に形成され、これによってオフリーク電流の発生を低く抑えることができる。さらに、チャネル部分Cを構成する凸部22では、凹部21よりも多結晶化した半導体膜15の結晶粒界ができにくく、これによって電気的特性も安定なものとなる。一方、多結晶化した半導体膜15は、ソース電極16及びドレイン電極17が形成される凹部21で相対的に厚肉に形成されるので、これによってドーピング後の低抵抗化を有効に図ることができる。
−ゲート電極形成ステップ−
所定パターンの多結晶化した半導体膜15が形成された透明基板11上にCVDによりゲート絶縁膜14を形成した後、その上にスパッタリングにより金属膜を形成し、PEPによりゲート電極13を形成する。
所定パターンの多結晶化した半導体膜15が形成された透明基板11上にCVDによりゲート絶縁膜14を形成した後、その上にスパッタリングにより金属膜を形成し、PEPによりゲート電極13を形成する。
−ソース・ドレイン電極形成ステップ−
ゲート電極13が形成された透明基板11上にCVDにより層間絶縁膜23を形成し、ゲート絶縁膜14及び層間絶縁膜23の下層絶縁膜20の一対の凹部21に対応する部分にそれぞれ多結晶化した半導体膜15に達するコンタクトホールを形成した後、その上にスパッタリングにより金属膜を形成し、PEPによりソース電極16及びドレイン電極17を形成する。
ゲート電極13が形成された透明基板11上にCVDにより層間絶縁膜23を形成し、ゲート絶縁膜14及び層間絶縁膜23の下層絶縁膜20の一対の凹部21に対応する部分にそれぞれ多結晶化した半導体膜15に達するコンタクトホールを形成した後、その上にスパッタリングにより金属膜を形成し、PEPによりソース電極16及びドレイン電極17を形成する。
このようにして構成されるTFTは図14に示すようなトップゲート構造のものである。
そして、以上の工程を経て製造される半導体装置では、それに含まれるTFTにおける多結晶化した半導体膜15は、電流経路方向に対して垂直な方向にラテラル結晶成長したものとなる。
作用効果は実施形態1と同一である。
(その他の実施形態)
実施形態1〜3では、TFTを対象としたが、特にこれに限定されるものではなく、ダイオード等その他の半導体素子であってもよい。
実施形態1〜3では、TFTを対象としたが、特にこれに限定されるものではなく、ダイオード等その他の半導体素子であってもよい。
また、実施形態1〜3では、電流経路方向に対して垂直な方向にラテラル結晶成長した半導体膜15によりTFTやその他の半導体素子を構成するようにしたが、液晶表示装置内においては、すべてのTFTをこの構造にする必要はなく、これに加えて電流経路方向にラテラル結晶成長した半導体膜により構成したTFTやその他の半導体素子を混在させてもよい。
本発明は、液晶表示装置等の半導体装置及びその製造方法について有用である。
11 透明基板
13 ゲート電極
15 半導体膜
18 遮光膜
22 凸部
L レーザー光
13 ゲート電極
15 半導体膜
18 遮光膜
22 凸部
L レーザー光
Claims (8)
- 基板上に、電流経路予定部分に対応してパターンを形成するパターン形成ステップと、
上記パターン形成ステップで形成したパターンを覆うように上記基板上に半導体膜を形成する半導体膜形成ステップと、
上記半導体膜形成ステップで形成した半導体膜の少なくとも電流経路予定部分に対し、その電流経路方向に垂直な方向にレーザー光を走査して半導体膜を多結晶化させる多結晶化ステップと、
を備えた半導体装置の製造方法。 - 請求項1に記載された半導体装置の製造方法において、
上記パターンがTFT用のゲート電極又は遮光膜である半導体装置の製造方法。 - 請求項1に記載された半導体装置の製造方法において、
上記半導体膜がシリコン膜である半導体装置の製造方法。 - 請求項1に記載された半導体装置の製造方法において、
上記レーザー光をCW又は擬似CWレーザー光とする半導体装置の製造方法。 - 請求項1に記載された半導体装置の製造方法において、
上記パターンが絶縁膜表面の凹凸パターンであって、
上記絶縁膜の凸部における上記多結晶化した半導体膜を介した上方にTFT用のゲート電極を設けるゲート電極形成ステップをさらに備えた半導体装置の製造方法。 - 請求項1に記載された半導体装置の製造方法において、
上記パターン形成ステップにおいて、上記パターンを上記電流経路予定部分よりも幅広に形成する半導体装置の製造方法。 - 基板と、
上記基板上の電流経路予定部分に対応して設けられたパターンと、
上記基板上に上記パターンを覆うように設けられ少なくとも電流経路予定部分が多結晶化した半導体膜と、
を備え、
上記多結晶化した半導体膜は、電流経路方向に対して垂直な方向にラテラル結晶成長している半導体装置。 - 基板と、
上記基板上の電流経路予定部分に対応して設けられたパターンと、
上記基板上に上記パターンを覆うように設けられ少なくとも電流経路予定部分が多結晶化した半導体膜と、
を備え、
上記多結晶化した半導体膜は、電流経路方向に対して垂直な方向にラテラル結晶成長している半導体装置を備えた液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187115A JP2009026877A (ja) | 2007-07-18 | 2007-07-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007187115A JP2009026877A (ja) | 2007-07-18 | 2007-07-18 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009026877A true JP2009026877A (ja) | 2009-02-05 |
Family
ID=40398429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007187115A Pending JP2009026877A (ja) | 2007-07-18 | 2007-07-18 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009026877A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016143462A1 (ja) * | 2015-03-11 | 2016-09-15 | 株式会社ブイ・テクノロジー | 薄膜トランジスタ基板、表示パネル、レーザーアニール方法 |
-
2007
- 2007-07-18 JP JP2007187115A patent/JP2009026877A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016143462A1 (ja) * | 2015-03-11 | 2016-09-15 | 株式会社ブイ・テクノロジー | 薄膜トランジスタ基板、表示パネル、レーザーアニール方法 |
JP2016171116A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社ブイ・テクノロジー | 薄膜トランジスタ基板、表示パネル、レーザーアニール方法 |
US10026623B2 (en) | 2015-03-11 | 2018-07-17 | V Technology Co., Ltd. | Thin film transistor substrate, display panel, and laser annealing method |
TWI678809B (zh) * | 2015-03-11 | 2019-12-01 | 日商V科技股份有限公司 | 薄膜電晶體基板、顯示面板、雷射退火方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5060738B2 (ja) | 画像表示装置 | |
KR100689950B1 (ko) | 박막 반도체 장치 및 표시 장치와 그 제조 방법 | |
JP4433405B2 (ja) | 半導体装置の製造方法 | |
KR101827848B1 (ko) | 박막 트랜지스터 및 이를 구비한 표시 장치 | |
KR101846589B1 (ko) | 박막 반도체 장치 및 박막 반도체 장치의 제조 방법 | |
US7387920B2 (en) | Method of manufacturing thin film transistor array panel | |
US8796692B2 (en) | Thin-film semiconductor device and method for fabricating thin-film semiconductor device | |
KR20090066069A (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 | |
US7642141B2 (en) | Manufacturing method for display device | |
KR100953657B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치 | |
WO2010064343A1 (ja) | 半導体装置及びその製造方法 | |
WO2011155250A1 (ja) | 結晶性半導体膜の製造方法、半導体装置、および表示装置 | |
JP6040438B2 (ja) | 薄膜形成基板及び薄膜形成方法 | |
JP2006332314A (ja) | 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法 | |
JP2010287645A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2009290168A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置 | |
KR101457705B1 (ko) | 전자 디바이스의 제조방법 | |
JP2009289874A (ja) | 薄膜トランジスタおよび表示装置 | |
JP2009026877A (ja) | 半導体装置及びその製造方法 | |
JP2009302171A (ja) | 半導体装置の製造方法、トランジスタの製造方法ならびに電気光学装置の製造方法 | |
JP2003318108A (ja) | 薄膜トランジスタの作製方法 | |
US20210036163A1 (en) | Thin film transistor and production method therefor | |
JP2009193996A (ja) | 半導体装置及びその製造方法、並びに表示装置 | |
JP2007149803A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
US11121262B2 (en) | Semiconductor device including thin film transistor and method for manufacturing the same |