JP2003318108A

JP2003318108A - 薄膜トランジスタの作製方法

Info

Publication number: JP2003318108A
Application number: JP2002119031A
Authority: JP
Inventors: Goji Noda; 剛司野田; Masahiko Hayakawa; 昌彦早川
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2002-04-22
Filing date: 2002-04-22
Publication date: 2003-11-07
Anticipated expiration: 2022-04-22
Also published as: JP4364481B2

Abstract

(57)【要約】【課題】シリコン膜中の温度差を利用して結晶性の高
いシリコン膜を形成すると技術を提供する【解決手段】基体上に非晶質シリコン膜を形成し、該
非晶質シリコン膜の一部の上に金属膜を形成し、該金属
膜をマスクとして該非晶質シリコン膜の上方から１回目
のレーザー光照射を行って前記非晶質シリコン膜の一部
以外の部分を結晶化し、前記金属膜を除去した後、前記
非晶質シリコン膜の上方から２回目のレーザー光照射を
行って前記非晶質シリコン膜の一部を結晶化し、該２回
目のレーザー光照射により結晶化された結晶質シリコン
膜をチャネル形成領域に用いることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
の作製方法に関するものであり、当該薄膜トランジスタ
を使用しうる全ての技術分野に属する。即ち、ＬＣＤ
（液晶ディスプレイ）、ＥＬＤ（エレクトロルミネッセ
ンスディスプレイ）もしくはＦＥＤ（フィールドエミッ
ションディスプレイ）等に代表されるディスプレイに係
る技術分野又はＣＭＯＳセンサ等に代表されるセンサに
係る技術分野その他の半導体集積回路を搭載するあらゆ
る半導体装置に係る技術分野に属する。

【０００２】

【従来の技術】薄膜トランジスタは、半導体からなる活
性層中を移動するキャリア（電子または正孔）を制御す
ることによりスイッチング動作を行う半導体素子であ
り、その半導体としてシリコン膜が一般的に用いられて
いる。特に、近年においては、安価なガラス基板上に多
結晶シリコン膜（ポリシリコン膜ともいう。）を形成し
て薄膜トランジスタの活性層とする開発が進み、注目さ
れている。ガラス基板上に多結晶シリコン膜を作製する
場合、ガラス基板の耐熱性による制限があるため、如何
に低温で結晶性の高い多結晶シリコン膜を得るかが薄膜
トランジスタの特性向上の鍵を握っている。

【０００３】このような状況において、ガラス基板上に
低温で多結晶シリコン膜を形成する技術として、レーザ
ー光の照射による結晶化技術が開発されている。レーザ
ー光の照射による結晶化（以下、レーザー結晶化とい
う。）は、非晶質シリコン膜にレーザー光のエネルギー
を吸収させることにより膜のみを瞬間的に溶融させ、再
結晶化させる技術であり、極めて短時間のうちに処理が
終了することから、基板に熱の影響を与えることがな
く、ガラス基板上に容易に多結晶シリコン膜を形成する
ことが可能である。

【０００４】最近では、連続発振のレーザー光を用いて
非常に結晶性の高い多結晶シリコン膜を得る技術が発表
されている（Ultra-high Performance Poly-Si TFTs on
a Glass by a Stable Scanning CW Laser Lateral Cry
stallization;A.Hara, F.Takeuchi, M.Takei, K.Yoshin
o, K.Suga and N.Sasaki, AMLCD'01 Tech.Dig.,2001,p
p.227-230）。この技術は、非晶質シリコン膜上におい
て連続発振のレーザー光を走査し、半導体の固液界面を
移動させることで膜中に温度差を形成し、その温度差を
利用してシリコン膜を結晶化する技術である。しかしな
がら、走査速度が遅いと膜自体が突沸して消失してしま
い、走査速度が速いと固液界面の移動速度を超えてしま
い結晶化が不十分となるといった点でプロセスマージン
が狭いという問題を有している。

【０００５】

【発明が解決しようとする課題】本発明は、上記問題に
鑑みてなされたものであり、より簡易な方法でシリコン
膜中に温度差を形成し、その温度差を利用して結晶性の
高いシリコン膜を形成すると共に、半導体膜を活性層と
するスイッチング特性の良い薄膜トランジスタを作製す
る技術を提供することを課題とする。さらに、本発明を
実施した薄膜トランジスタを集積化した動作性能の高い
半導体装置を作製する技術を提供することを課題とす
る。

【０００６】また、上記簡易な方法で半導体膜中に温度
差を形成するために、ゲート電極を利用したレーザー結
晶化技術を提供することを課題とする。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明の薄膜トランジスタの作製方法は、非晶質シ
リコン膜と結晶質シリコン膜のレーザー光の吸収率の違
いを利用し、非晶質シリコン膜中に選択的に結晶質シリ
コン膜を形成するにあたって、該非晶質シリコン膜の一
部の上に設けられた金属膜（好ましくはゲート電極）を
マスクとして用いることを特徴としている。具体的に
は、非晶質シリコン膜上に金属膜で形成されたマスクを
設け、そのマスクの上方、即ち非晶質シリコン膜の上方
からレーザー光を照射（１回目のレーザー光照射）して
非晶質シリコン膜の一部を結晶化し、次いでマスクを除
去した後又は前記非晶質シリコン膜の下方から再びレー
ザー光を照射（２回目のレーザー光照射）して先の工程
で結晶化させた部分を核にして残りの非晶質部分（前記
非晶質シリコン膜の一部）をラテラル成長（横成長とも
いう。）させることを特徴とする。

【０００８】前掲のように非晶質シリコン膜と結晶質シ
リコン膜のレーザー光の吸収率の違いを利用するにあた
って、２回目の照射に用いるレーザー光の光源として
は、波長４００〜６００ｎｍ（好ましくは４５０〜５５
０ｎｍ）の光を発振しうるレーザー、典型的には固体レ
ーザー（代表的にはＮｄ：ＹＡＧレーザーもしくはＮ
ｄ：ＹＶＯ₄レーザー等の第２高調波やアルゴンレーザ
ー等を用いることが好ましい。特に固体レーザーの第２
高調波を用いた場合、非晶質部分を優先的に溶融させる
ことが可能であり、その結果、非晶質部分と結晶質部分
の間に簡易に温度差を形成することができる。これは、
図５に示すように、吸収係数の波長依存性が非晶質シリ
コン膜と結晶質シリコン膜とで異なる様相を呈するから
である。即ち、図５からは波長４００〜６００ｎｍの領
域において、明らかに結晶質シリコン（poly-Siと表
記）の方が非晶質シリコン（a-Siと表記）に比べて吸収
係数（αと表記）が小さい。なお、この傾向はシリコン
ゲルマニウム（ＳｉＧｅ）膜でも同様であるため、本発
明は半導体膜としてシリコンゲルマニウム膜を用いても
同様の効果が得られる。

【０００９】また、本発明は、特に金属膜として熱伝導
率の低い金属、具体的には熱伝導率が２．０Ｗ／Ｋｃｍ
以下、好ましくは１．０Ｗ／Ｋｃｍ以下の金属膜を用い
ることが望ましい。かくすると、マスクエッジ部におけ
る放熱を最小限に抑えられるため、エッジ部直下の結晶
性を損なわずに済む。例えば、図６に示すのは、マスク
としてアルミニウム膜を用いた場合、チタン膜を用いた
場合、そしてマスクを用いなかった場合の３通りのパタ
ーンをシミュレーションで調べた測定結果である。シミ
ュレーションは、熱伝導方程式をトランジェントに解く
ことにより温度分布の時間変化を調べた。レーザーは、
パルス幅２０ｎｓ、エネルギー密度１００ＭＪ／ｃｍ²
のエネルギーを注入するとして計算した。また、アルミ
ニウム膜及びチタン膜の熱伝導率は、それぞれ２．３８
Ｗ／Ｋｃｍ、０．２２Ｗ／Ｋｃｍとした。

【００１０】その結果、レーザー照射後２０秒の状態に
おいて、レーザー照射領域とメタルマスク領域の境界付
近におけるアルミニウム膜を用いた場合の曲線のみ緩や
かに変化していることが判明した。即ち、アルミニウム
膜の熱伝導性が高いため、マスクエッジ部における熱拡
散が進んで温度分布が緩やかになっているのである。温
度分布が緩やかになるということは、結晶粒が小さくな
り、結晶性が劣ることを意味している。一方、メタルマ
スクとしてチタン膜を用いた場合、マスクを設けなかっ
た場合とほぼ同じ温度分布を示しており、熱拡散によら
ず温度分布の急峻性を確保できることが判った。

【００１１】なお、熱伝導率が２．０Ｗ／Ｋｃｍ以下の
金属膜としては、典型的にはチタン（Ｔｉ）、タンタル
（Ｔａ）もしくはこれらの窒化物からなる金属（具体的
には、窒化チタン（ＴｉＮ）もしくは窒化タンタル（Ｔ
ａＮ））、またはクロム（Ｃｒ）もしくは白金（Ｐｔ）
からなる金属膜、またはタングステン（Ｗ）、モリブデ
ン（Ｍｏ）もしくはタングステン−モリブデン合金（Ｗ
−Ｍｏ）からなる金属膜を用いることができる。特に、
熱伝導率が約０．１０Ｗ／Ｋｃｍの窒化タンタル膜、約
０．２２Ｗ／Ｋｃｍのチタン膜もしくは約０．２８Ｗ／
Ｋｃｍの窒化チタン膜が望ましい。

【００１２】以上のように、本発明を実施すると簡易な
手段で結晶性の高い結晶質シリコン膜の形成が可能とな
り、薄膜トランジスタの少なくともチャネル形成領域と
して当該結晶質シリコン膜を用いれば、電界効果移動度
（モビリティ）の向上及びＳ値（サブスレッショルド係
数）の改善が達成される。また、モビリティやＳ値とい
った電気特性の向上した薄膜トランジスタを素子として
用いた集積回路を搭載する半導体装置は、全体として動
作速度の向上や駆動能力の向上といった動作性能の向上
が達成される。

【００１３】

【発明の実施の形態】〔実施の形態１〕本実施の形態
は、本発明を用いて薄膜トランジスタを作製した例であ
る。具体的な説明は、図１を用いて行う。

【００１４】図１（Ａ）において、１０１は薄膜トラン
ジスタを作製する基体、１０２は下地膜、１０３は非晶
質シリコン膜である。基体１０１としては、公知の如何
なる基体を用いても良いが、本発明は特に基体１０１と
してガラス基板、プラスチック基板（プラスチックフィ
ルムを含む。）を用いる際に有用である。下地膜１０２
は、基体１０１からの可動イオンの拡散防止、非晶質シ
リコン膜１０３の密着性向上等を目的としたものであ
り、公知の酸化シリコン膜や窒化シリコン膜を用いれば
良い。非晶質シリコン膜１０３としては、非晶質シリコ
ン膜もしくは非晶質シリコンゲルマニウム膜その他のシ
リコンを主成分とする非晶質シリコン膜を用いることが
できる。

【００１５】次に、図１（Ｂ）において、１０４はスト
ッパ膜、１０５はマスクである。ストッパ膜１０４は、
後にマスク１０５を除去する際、下の半導体膜がエッチ
ングされないようにするエッチングストッパとしての機
能とマスク１０５の密着性を向上させる効果を兼ねてい
る。具体的には、酸化シリコン膜、酸化窒化シリコン膜
（ＳｉＯＮで示される。）もしくは酸化アルミニウム膜
を用いることができる。勿論、ストッパ膜１０４は、後
に照射されるレーザー光を透過する膜でなければならな
い。マスク１０５は、前掲の熱伝導率の低い金属膜を用
いれば良い。なお、マスク１０５としては、レーザー光
に対する遮蔽効果さえあれば目的は達成されるため、熱
伝導率の高い金属膜であっても本発明に適用できること
は言うまでもない。

【００１６】次に、図１（Ｃ）において、１０６ａ、１
０６ｂは、１回目のレーザー光の照射により結晶化され
た第１の結晶質シリコン領域、１０７は非晶質シリコン
領域である。レーザー光は、マスク１０５によって反射
もしくは吸収されるため、その直下には非晶質シリコン
領域１０７が残存し、レーザー光の照射された領域のみ
が第１の結晶質シリコン領域１０６ａ、１０６ｂとな
る。即ち、マスク１０５のエッジ部の直下に境界を形成
するように、第１の結晶質シリコン領域１０６ａ、１０
６ｂと非晶質シリコン領域１０７が接する。なお、レー
ザー光としては、公知の如何なるレーザーから発振され
た光を用いても良い。また、レーザー照射条件に特に制
限はなく、実施者が適宜決定すれば良い。

【００１７】次に、図１（Ｄ）において、１０８は、２
回目のレーザー光の照射により結晶化された第２の結晶
質シリコン領域である。図１（Ｄ）においては、マスク
１０５を除去した後にレーザー光の照射が行われる。こ
のレーザー光の照射により結晶質シリコン領域１０６
ａ、１０６ｂを核として非晶質シリコン領域１０７のラ
テラル成長が行われ、非常に結晶性の高い第２の結晶質
シリコン領域１０８が得られる。なお、ここで用いるレ
ーザーとしては、固体レーザー（代表的にはＮｄ：ＹＡ
ＧレーザーもしくはＮｄ：ＹＶＯ₄レーザー等）の第２
高調波が望ましい。特に、連続発振の固体レーザーを光
源に用い、その半導体膜上における照射領域が、該半導
体膜が消失せず、かつ、結晶化が可能な範囲の走査速度
（２０〜６０ｃｍ／秒）で移動するような条件を選択す
ると良い。

【００１８】図１（Ａ）〜（Ｄ）に示した工程を経た
後、公知の作製方法に従って薄膜トランジスタを作製す
れば良い。勿論、少なくともチャネル形成領域は、前掲
の第２の結晶質シリコン領域を用いることが重要であ
る。以上のように、本発明を実施することにより簡易な
手段で結晶性の高い結晶質シリコン領域の形成が可能と
なり、その結晶質シリコン領域をチャネル形成領域に用
いることで電界効果移動度の向上及びＳ値の改善された
薄膜トランジスタが得られる。

【００１９】〔実施の形態２〕本実施の形態は、実施の
形態１において、ストッパ膜１０４及びマスク１０５を
そのまま薄膜トランジスタのゲート絶縁膜及びゲート電
極として利用する例であり、２回目のレーザー光の照射
方向を異なるものとしたことを特徴とする。具体的な説
明は、図２を用いて行うものとし、必要に応じて図１と
同一の符号を用いる。また、本実施の形態は、実施の形
態１における工程順序の変形に係る発明であるから、薄
膜の構成材料やレーザー照射条件等については、実施の
形態１を組み合わせて考えれば良い。

【００２０】まず、実施の形態１と同様に、基体１０
１、下地膜１０２及び非晶質シリコン膜１０３を形成し
た後（図２（Ａ））、ゲート絶縁膜２０１として５０〜
１５０ｎｍの厚さの酸化シリコン膜を形成する。ゲート
絶縁膜２０１の材料は、公知の材料を用いれば良く、膜
厚等の条件は実施者が適宜設定すれば良い。さらに、ゲ
ート絶縁膜２０１の上にはゲート電極（マスクとして機
能する。）２０２を形成する。ゲート電極２０２の材料
は、実施の形態１と同様で良い（図２（Ｂ））。

【００２１】次に、実施の形態１と同様に、１回目のレ
ーザー光の照射を行い、第１の結晶質シリコン領域１０
６ａ、１０６ｂ及び非晶質シリコン領域１０７を画定す
る（図２（Ｃ））。そして、ゲート電極２０２を残した
まま基体１０１側から半導体膜の裏面に対して２回目の
レーザー光の照射を行い、第２の結晶質シリコン領域２
０３を形成する（図２（Ｄ））。このとき、基体１０１
としては、２回目に照射されるレーザー光を透過する材
料用いなければならない。２回目のレーザー光の光源と
してＮｄ：ＹＡＧレーザーやＮｄ：ＹＶＯ₄レーザーを
用いる場合、一般的なガラス基板であれば問題なく透過
する。

【００２２】そして、図２（Ａ）〜（Ｄ）に示した工程
を経た後、実施の形態１と同様に、公知の作製方法に従
って薄膜トランジスタを作製すれば良い。本実施の形態
によれば、薄膜トランジスタの電界効果移動度の向上及
びＳ値の改善を達成できる上、さらに実施の形態１に比
べてマスクを除去する工程が削減されるため、薄膜トラ
ンジスタの作製過程における生産性の向上を図ることが
できる。

【００２３】〔実施の形態３〕本実施の形態は、実施の
形態２と同様に、ストッパ膜及びマスクをそのまま薄膜
トランジスタのゲート絶縁膜及びゲート電極として利用
する例であるが、実施の形態２がトップゲート型薄膜ト
ランジスタ（具体的にはプレーナ型薄膜トランジスタ）
に適用したのに対し、本実施の形態は、ボトムゲート型
薄膜トランジスタ（具体的には逆スタガ型薄膜トランジ
スタ）に適用した例である。具体的な説明は、図３を用
いて行う。また、本実施の形態は、実施の形態１におけ
る工程順序及びトランジスタ構造の変形に係る発明であ
るから、薄膜の構成材料やレーザー照射条件等について
は、実施の形態１を組み合わせて考えれば良い。

【００２４】まず、基体３０１の上にゲート電極３０２
を形成する。ゲート電極３０２の材料は、実施の形態１
で述べた材料を用いれば良い。ゲート電極３０２の上に
はゲート絶縁膜３０３及び非晶質シリコン膜３０４を形
成する。ゲート絶縁膜３０３は、酸化シリコン膜、窒化
シリコン膜、酸化窒化シリコン膜もしくはこれらの積層
膜を用いれば良く、特に基体３０１及びゲート電極３０
２に接する第１層目は、窒化珪素膜を用いることが好ま
しい。これは、窒化珪素膜により基体３０１から可動イ
オン等が拡散することを防ぐ効果を期待できるからであ
る。非晶質シリコン膜３０４は、公知の技術で成膜すれ
ば良いが、ゲート絶縁膜３０３を大気解放することなく
同一装置内で連続的に形成してしまうことが望ましい。
なお、基体３０１、ゲート絶縁膜３０３及び非晶質シリ
コン膜３０４は特にここで示した材料に限定する必要は
ない（図３（Ａ））。

【００２５】次に、基体３０１側から非晶質シリコン膜
３０４の裏面に対して１回目のレーザー光の照射を行
う。その際、ゲート電極３０２がマスクとして機能する
ため、第１の結晶質シリコン領域３０５ａ、３０５ｂ及
び非晶質シリコン領域３０６が画定する（図３
（Ｂ））。

【００２６】次に、第１の結晶性シリコン領域３０５
ａ、３０５ｂ及び非晶質シリコン領域３０６の上方から
２回目のレーザー光の照射を行い、第２の結晶質シリコ
ン領域３０７を形成する。このとき、２回目のレーザー
光の光源としてＮｄ：ＹＡＧレーザーやＮｄ：ＹＶＯ₄
レーザーの第２高調波を用いることが好ましい。また、
この２回目のレーザー光の照射は、第１の結晶性シリコ
ン領域３０５ａ、３０５ｂ及び非晶質シリコン領域３０
６の上に酸化シリコン膜等の保護膜を設けた後に行って
も良い（図３（Ｃ））。

【００２７】そして、図３（Ａ）〜（Ｃ）に示した工程
を経た後、実施の形態１と同様に、公知の作製方法に従
って薄膜トランジスタを作製すれば良い。本実施の形態
によれば、薄膜トランジスタの電界効果移動度の向上及
びＳ値の改善を達成できる上、さらに実施の形態１に比
べてマスクを除去する工程が削減されるため、薄膜トラ
ンジスタの作製過程における生産性の向上を図ることが
できる。さらに、２回目のレーザー光の照射を半導体膜
に直接行うことができるため、レーザー光のエネルギー
密度の制御が容易となり、プロセスマージンが向上する
という利点もある。

【００２８】〔実施の形態４〕実施の形態１〜３によれ
ば、二つの第１の結晶性シリコン領域を核としたラテラ
ル成長により第２の結晶性シリコン領域が形成されるた
め、互いにラテラル成長してきた二つの結晶性シリコン
領域は、ゲート電極の直下もしくは直上に結晶粒界（こ
こではラテラル成長した結晶粒のぶつかり合った境界を
指す。）を生じる。この結晶粒界は、キャリアの移動方
向に対して垂直に１本だけ形成されるものであり、薄膜
トランジスタの電気特性に悪影響を与えるようなもので
はないが、多少はキャリアを捕獲してしまう可能性を否
定できない。

【００２９】そこで、本実施の形態では、実施の形態２
において、ゲート電極のパターニングを２回に分けるこ
とによりチャネル形成領域中に結晶粒界が形成されない
構成とした例を示す。具体的な説明は、図４を用いて行
うものとし、必要に応じて図１及び図２と同一の符号を
用いる。また、本実施の形態は、実施の形態２における
ゲート電極の構造の変形に係る発明であるから、薄膜の
構成材料やレーザー照射条件等については、実施の形態
１及び２を組み合わせて考えれば良い。

【００３０】まず実施の形態１の手順に従って、図４
（Ａ）の状態を形成したら、ゲート絶縁膜２０１及び後
にゲート電極を構成する導電膜４０１を形成する。導電
膜４０１の材料については、実施の形態１を参照すれば
よ良い。導電膜４０１の紙面に向かって横方向の長さ
は、少なくともチャネル形成領域の２倍以上の長さであ
ることが好ましい。２倍以上であれば、最終的にチャネ
ル形成領域内に結晶粒界を形成しないで済む。

【００３１】次に、１回目のレーザー光の照射を行い、
第１の結晶性シリコン領域４０２及び非晶質シリコン領
域４０３を画定し（図４（Ｃ））、さらに第１の結晶性
シリコン領域４０２及び非晶質シリコン領域４０３の裏
面側から２回目のレーザー光の照射を行い、第２の結晶
性シリコン領域４０４を形成する（図４（Ｄ））。この
とき、ラテラル成長の距離にも限界があるため、本実施
の形態は、チャネル形成領域の長さ（キャリアの移動方
向における長さ）が３μｍ以下（好ましくは２μｍ以
下）の薄膜トランジスタの作製において有効な技術と言
える。

【００３２】次に、導電膜４０１を再度パターニングし
てゲート電極４０５を形成する（図４（Ｅ））。そし
て、図４（Ａ）〜（Ｅ）に示した工程を経た後、実施の
形態１と同様に、公知の作製方法に従って薄膜トランジ
スタを作製すれば良い。本実施の形態によれば、チャネ
ル形成領域に結晶粒界を形成せずに済むため、実施の形
態１及び２の効果に加え、電界効果移動度のさらなる向
上を期待できる。

【００３３】

【実施例】〔実施例１〕本実施例では、実施の形態１に
示した作製工程に従って第２の結晶性シリコン領域を形
成した後、薄膜トランジスタを完成するまでの工程につ
いて図７を用いて説明する。なお、本実施例に示す作製
工程は、公知の薄膜トランジスタの作製工程であり、本
発明の適用を限定するものではない。また、薄膜トラン
ジスタを構成する薄膜材料等は、公知のあらゆる材料を
用いることができる。

【００３４】まず、実施の形態１及び図１に示した工程
に従って、図１（Ｄ）の状態を得たら、ゲート絶縁膜７
０１として酸化シリコン膜を１５０ｎｍの厚さに形成
し、さらにタングステンとモリブデンの合金からなるゲ
ート電極７０２を２５０ｎｍの厚さに形成する（図７
（Ａ））。

【００３５】次に、フォトレジスト（図示せず）または
ゲート電極７０２をマスクとして用いたイオン注入もし
くはイオンドーピングによりソース領域７０３、ドレイ
ン領域７０４、チャネル形成領域７０５及びＬＤＤ（ラ
イトドープトドレイン）領域７０６ａ、７０６ｂを形成
する。勿論、これら不純物領域の形成にあたっては、リ
ンもしくはヒ素またはボロンを添加した後、加熱処理を
行って活性化すれば良い。さらに、第１保護膜７０７と
して窒化シリコン膜を設け、加熱処理を行ってシリコン
領域の水素化処理を行う（図７（Ｂ））。

【００３６】次に、第１保護膜７０７上に層間絶縁膜７
０８として酸化シリコン膜を９０ｎｍの厚さに形成し、
層間絶縁膜７０８にコンタクトホールを形成した後、窒
化チタン膜、アルミニウム合金膜及びチタン膜の積層か
らなるソース電極７０９及びドレイン電極７１０を形成
する。膜厚は、４０ｎｍとすれば良い。これらソース電
極７０９及びドレイン電極７１０を覆って第２保護膜７
１１として窒化シリコン膜を２０ｎｍの厚さに設けて図
７（Ｃ）に示す薄膜トランジスタが完成する。

【００３７】以上のように形成した薄膜トランジスタ
は、結晶性の高い結晶質シリコン領域をチャネル形成領
域として有するため、電界効果移動度が向上し、Ｓ値が
改善するという優れた効果を有するものとなる。

【００３８】なお、実施の形態２により第２の結晶性シ
リコン領域を形成した場合は、ゲート電極２０２をその
まま活用することができるため、本実施例に示した図７
（Ｂ）以降の工程に従えば良い。また、実施の形態４に
より第２の結晶性シリコン領域を形成した場合は、本実
施例の図７（Ａ）以降の工程に従えば良い。

【００３９】〔実施例２〕本実施例では、実施の形態３
に示した作製工程に従って第２の結晶性シリコン領域を
形成した後、薄膜トランジスタを完成するまでの工程に
ついて図８を用いて説明する。なお、本実施例に示す作
製工程は、デュアルゲート構造（上下二つのゲート電極
でチャネル形成領域を挟んだ構造）の薄膜トランジスタ
の作製工程を示す一例であり、本発明の適用を限定する
ものではない。また、薄膜トランジスタを構成する薄膜
材料等は、公知のあらゆる材料を用いることができる。

【００４０】まず、実施の形態３及び図３に示した工程
に従って、図３（Ｃ）の状態を得たら、ゲート絶縁膜８
０１として酸化シリコン膜を１５０ｎｍの厚さに形成
し、さらにタングステンとモリブデンの合金からなる第
２ゲート電極８０２を２５０ｎｍの厚さに形成する（図
８（Ａ））。

【００４１】次に、フォトレジスト（図示せず）または
第２ゲート電極８０２をマスクとして用いたイオン注入
もしくはイオンドーピングによりソース領域８０３、ド
レイン領域８０４、チャネル形成領域８０５及びＬＤＤ
（ライトドープトドレイン）領域８０６ａ、８０６ｂを
形成する。勿論、これら不純物領域の形成にあたって
は、リンもしくはヒ素またはボロンを添加した後、加熱
処理を行って活性化すれば良い。さらに、第１保護膜８
０７として窒化シリコン膜を設け、加熱処理を行ってシ
リコン領域の水素化処理を行う（図８（Ｂ））。

【００４２】次に、第１保護膜８０７上に層間絶縁膜８
０８として酸化シリコン膜を９０ｎｍの厚さに形成し、
層間絶縁膜８０８にコンタクトホールを形成した後、窒
化チタン膜、アルミニウム合金膜及びチタン膜の積層か
らなるソース電極８０９及びドレイン電極８１０を形成
する。膜厚は、４０ｎｍとすれば良い。これらソース電
極８０９及びドレイン電極８１０を覆って第２保護膜８
１１として窒化シリコン膜を２０ｎｍの厚さに設けて図
８（Ｃ）に示すデュアルゲート構造の薄膜トランジスタ
が完成する。

【００４３】以上のように形成したデュアルゲート構造
の薄膜トランジスタは、第１ゲート電極３０２、第１ゲ
ート絶縁膜３０３、チャネル形成領域８０５、第２ゲー
ト絶縁膜８０１及び第２ゲート電極８０２を有するた
め、構造的にも電界効果移動度の向上が望めるが、本実
施例においては、さらに当該チャネル形成領域として結
晶性の高い結晶質シリコン領域を有するため、さらなる
オン電流の増加及びＳ値の改善が図れる。

【００４４】なお、本実施例では、チャネル形成領域を
挟んで上下にゲート電極を設けたデュアルゲート構造と
した例を示したが、第２ゲート電極８０２を設けなけれ
ば、公知のボトムゲート構造の薄膜トランジスタ（具体
的には、逆スタガ型薄膜トランジスタ）を作製可能であ
ることは言うまでもない。

【００４５】〔実施例３〕本実施例では、本発明を実施
して得た半導体装置の一例として、ＥＬ素子を含む発光
装置を作製した例について説明する。図９はアクティブ
マトリクス型の発光装置の断面図である。なお、本実施
例では実施例１（実施の形態１、２、４の作製方法を含
む。）に示したトップゲート構造の薄膜トランジスタを
例に示すが、実施例２に示したデュアルゲート構造もし
くはボトムゲート構造の薄膜トランジスタでも作製可能
である。

【００４６】図９において、９０１は基板であり、ガラ
ス基板、石英基板、結晶化ガラス基板もしくはプラスチ
ック基板（プラスチックフィルムを含む）その他の可視
光を透過する基板を用いることができる。基板９０１の
上には画素部９１１および駆動回路９１２が設けられて
いる。ここで、まず画素部９１１について説明する。

【００４７】画素部９１１は画像表示を行う領域であ
り、複数の画素を有し、各画素にはＥＬ素子に流れる電
流を制御するためのＴＦＴ（以下、電流制御ＴＦＴとい
う）９０２およびＥＬ素子９００が設けられている。な
お、ここでは電流制御ＴＦＴ９０２しか図示していない
が、電流制御ＴＦＴのゲートに加わる電圧を制御するた
めのＴＦＴ（以下、スイッチングＴＦＴという）を設け
ている。

【００４８】また、電流制御ＴＦＴ９０２は、ここでは
ｐチャネル型ＴＦＴを用いることが好ましい。ｎチャネ
ル型ＴＦＴとすることも可能であるが、図９の構造のよ
うにＥＬ素子の陽極に電流制御ＴＦＴを接続する場合
は、ｐチャネル型ＴＦＴにした方が消費電力を抑えるこ
とができる。但し、スイッチングＴＦＴ（図示せず）は
ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも良い。

【００４９】また、電流制御ＴＦＴ９０２のドレインに
は画素電極９０３が電気的に接続されている。ここで
は、画素電極９０３の材料として仕事関数が４．５〜
５．５ｅＶの導電性材料を用いるため、画素電極９０３
はＥＬ素子９１０の陽極として機能する。画素電極９０
３として代表的には、酸化インジウム、酸化スズ、酸化
亜鉛もしくはこれらの化合物を用いれば良い。

【００５０】また、画素電極９０３の端部は絶縁体９０
４の上にはＥＬ層９０５が設けられている。なお、本明
細書においてＥＬ層とはＥＬ素子の構成に含まれる有機
化合物もしくは無機化合物からなる積層体であり、発光
層に正孔注入層、正孔輸送層、正孔ブロッキング層、電
子注入層、電子輸送層もしくは電子ブロッキング層とし
て機能する有機化合物もしくは無機化合物を積層した層
の総称を指す。但し、ＥＬ層には発光層を単層で用いた
場合も含む。

【００５１】次に、ＥＬ層９０５の上には陰極９０６が
設けられる。陰極９０６の材料としては仕事関数が２．
５〜３．５ｅＶの導電性材料を用いる。陰極９０６とし
て代表的には周期表の１族もしくは２族に属する元素を
含む導電膜もしくはそれにアルミニウム合金を積層して
用いれば良い。

【００５２】また、画素電極９０３、ＥＬ層９０５およ
び陰極９０６からなるＥＬ素子９１０は、保護膜９０７
で覆われている。保護膜９０７はＥＬ素子９００を酸素
および水から保護するために設けられる。保護膜９０７
の材料としては、窒化珪素膜、窒化酸化珪素膜、酸化ア
ルミニウム膜、酸化タンタル膜もしくは炭素膜（具体的
にはダイヤモンドライクカーボン膜）を用いる。

【００５３】次に、駆動回路９１２について説明する。
駆動回路９１２は画素部９１１に伝送される信号（ゲー
ト信号およびデータ信号）のタイミングを制御する領域
であり、シフトレジスタ、バッファ、ラッチ、アナログ
スイッチ（トランスファゲート）もしくはレベルシフタ
が設けられている。ここでは、これらの回路の基本単位
としてｎチャネル型ＴＦＴ９０８およびｐチャネル型Ｔ
ＦＴ９０９からなるＣＭＯＳ回路を示している。

【００５４】なお、シフトレジスタ、バッファ、ラッ
チ、アナログスイッチ（トランスファゲート）もしくは
レベルシフタの回路構成は公知のもので良い。また、図
９では同一の基板上に画素部９１１および駆動回路９１
２を設けているが、駆動回路９１２を設けずにＩＣやＬ
ＳＩを電気的に接続することも可能である。

【００５５】また、ここでは電流制御ＴＦＴ９０２にＥ
Ｌ素子９００の陽極が電気的に接続されているが、ＥＬ
素子９００の陰極が電流制御ＴＦＴに電気的に接続され
た構造とすることもできる。その場合、画素電極を陰極
９０６と同様の材料で形成し、陰極を画素電極９０３と
同様の材料で形成すれば良い。また、その場合、電流制
御ＴＦＴ９０２はｎチャネル型ＴＦＴとすることが好ま
しい。

【００５６】本発明を実施して得た薄膜トランジスタ
は、上記電流制御ＴＦＴ９０２、スイッチングＴＦＴ
（図示せず）、ｎチャネル型ＴＦＴ９０８及びｐチャネ
ル型ＴＦＴ９０９に用いることが可能である。また、画
素部９１１に実施例２に示した逆スタガ構造の薄膜トラ
ンジスタを形成し、駆動回路９１２に実施例２に示した
デュアルゲート構造の薄膜トランジスタを形成するとい
った構成も可能である。

【００５７】本発明を実施して得た発光装置は、個々の
薄膜トランジスタの電界効果移動度が高く、またＳ値が
改善されているため、スイッチング性能が良く、かつ、
動作速度の早い薄膜トランジスタで形成することが可能
である、従って、発光装置の動作性能の向上につなが
り、画質の良い表示が可能となる。なお、当該発光装置
に入力端子もしくは出力端子を設けたものを筐体に組み
込んでディスプレイとしたものがエレクトロルミネッセ
ンスディスプレイである。

【００５８】〔実施例４〕本実施例では、本発明を実施
して得た半導体装置の一例として、液晶素子を含む液晶
表示装置を作製した例について説明する。図１０はアク
ティブマトリクス型の液晶表示装置の断面図である。な
お、本実施例では実施例１（実施の形態１、２、４の作
製方法を含む。）に示したトップゲート構造の薄膜トラ
ンジスタを例に示すが、実施例２に示したデュアルゲー
ト構造もしくはボトムゲート構造の薄膜トランジスタで
も作製可能である。

【００５９】図１０において、６０１は基板であり、ガ
ラス基板、石英基板、結晶化ガラス基板もしくはプラス
チック基板（プラスチックフィルムを含む）その他の可
視光を透過する基板を用いることができる。基板６０１
の上には画素部６１１および駆動回路６１２が設けられ
ている。ここで、まず画素部６１１について説明する。

【００６０】画素部６１１は画像表示を行う領域であ
り、複数の画素を有し、各画素には液晶素子に印加する
電圧のオン／オフを制御するためのＴＦＴ（以下、スイ
ッチングＴＦＴという）６０２および液晶素子６００が
設けられている。このスイッチングＴＦＴ６０２のドレ
インには画素電極６０３が電気的に接続されている。こ
こでは、画素電極６０３の材料としてＩＴＯ（酸化イン
ジウムと酸化スズの化合物）を用いるが、反射型液晶表
示装置とする場合は、アルミニウム合金等の反射率の高
い金属を用いれば良い。また、画素電極６０３上には図
示されないが、配向膜が設けられている。勿論、ラビン
グ処理の必要ない配向処理が可能であれば、特に配向膜
を設ける必要はない。さらに、図示しない配向膜の上に
は樹脂からなるスペーサ６０４が設けられている。これ
は球状のスペーサを散布することによっても代用でき
る。

【００６１】６０５は対向基板であり、その上にはＩＴ
Ｏ膜で形成された対向電極６０６及びクロム膜で形成さ
れた遮光マスク６０７が設けられている。遮光マスク６
０７は、後に液晶セルを組んだ際に各画素のスイッチン
グＴＦＴ上に配置されず、かつ、駆動回路６１２を遮光
できるように予めパターン形成されている。なお、対向
電極６０６及び遮光マスク６０７上には図示しないが配
向膜が設けられている。

【００６２】これらの基板６０１と対向基板６０５を図
示しないシール材で接着し、該シール材に囲まれた領域
に液晶６０８を注入して液晶表示装置が完成する。液晶
セルの組み立て工程は、公知の技術を用いれば良い。

【００６３】次に、駆動回路６１２について説明する。
駆動回路６１２は画素部６１１に伝送される信号（ゲー
ト信号およびデータ信号）のタイミングを制御する領域
であり、シフトレジスタ、バッファ、ラッチ、アナログ
スイッチ（トランスファゲート）もしくはレベルシフタ
が設けられている。ここでは、これらの回路の基本単位
としてｎチャネル型ＴＦＴ６０９およびｐチャネル型Ｔ
ＦＴ６１０からなるＣＭＯＳ回路を示している。

【００６４】なお、シフトレジスタ、バッファ、ラッ
チ、アナログスイッチ（トランスファゲート）もしくは
レベルシフタの回路構成は公知のもので良い。また、図
１０では同一の基板上に画素部６１１および駆動回路６
１２を設けているが、駆動回路６１２を設けずにＩＣや
ＬＳＩを電気的に接続することも可能である。

【００６５】本発明を実施して得た薄膜トランジスタ
は、上記スイッチングＴＦＴ６０２、、ｎチャネル型Ｔ
ＦＴ６０９及びｐチャネル型ＴＦＴ６１０に用いること
が可能である。また、画素部６１１に実施例２に示した
逆スタガ構造の薄膜トランジスタを形成し、駆動回路６
１２に実施例２に示したデュアルゲート構造の薄膜トラ
ンジスタを形成するといった構成も可能である。

【００６６】本発明を実施して得た液晶表示装置は、個
々の薄膜トランジスタの電界効果移動度が高く、またＳ
値が改善されているため、スイッチング性能が良く、か
つ、動作速度の早い薄膜トランジスタで形成することが
可能である、従って、液晶表示装置の動作性能の向上に
つながり、画質の良い表示が可能となる。なお、当該液
晶表示装置に入力端子もしくは出力端子を設けたものを
筐体に組み込んでディスプレイとしたものが液晶ディス
プレイである。

【００６７】〔実施例５〕本実施例では、本発明を実施
して得た半導体装置の一例として、センサを含む半導体
集積回路を作製した例について説明する。図１１はセン
サの断面図である。なお、本実施例では実施例１（実施
の形態１、２、４の作製方法を含む。）に示したトップ
ゲート構造の薄膜トランジスタを例に示すが、実施例２
に示したデュアルゲート構造もしくはボトムゲート構造
の薄膜トランジスタでも作製可能である。

【００６８】図１１において、５０１は基板であり、ガ
ラス基板、石英基板、結晶化ガラス基板もしくはプラス
チック基板（プラスチックフィルムを含む）その他の可
視光を透過する基板を用いることができる。基板５０１
の上には画素部５１１および駆動回路５１２が設けられ
ている。ここで、まず画素部５１１について説明する。

【００６９】画素部５１１は画像表示を行う領域であ
り、複数の画素を有し、各画素には光電変換素子で発生
した電圧を増幅するためのＴＦＴ（以下、増幅ＴＦＴと
いう）５０２および光電変換素子５００が設けられてい
る。この増幅ＴＦＴ５０２のドレインには画素電極５０
３が電気的に接続されている。ここでは、画素電極５０
３の材料としてＩＴＯ（酸化インジウムと酸化スズの化
合物）を用いるが、金属を用いても良い。

【００７０】画素電極５０３上には光電変換層５０４及
び対向電極５０５が設けられる。本実施例において、光
電変換層５０４は、Ｐ型半導体層、Ｉ型（真性）半導体
層及びＮ型半導体層の積層構造からなる積層体である
が、いわゆる太陽電池等に用いられるあらゆる積層構造
を用いることが可能である。また、対向電極５０５とし
ては、透明なＩＴＯ膜等を用いても良いし、金属膜を用
いても良い。即ち、画素電極側もしくは対向電極側から
光入射が行われるように構成されれば、電極材料は特に
限定されない。そして、最後に光電変換素子５００を覆
って保護膜５０５を設ける。保護膜５０５としては、窒
化シリコン膜もしくは酸化シリコン膜を用いれば良い。

【００７１】次に、駆動回路５１２について説明する。
駆動回路５１２は画素部５１１に伝送される信号（ゲー
ト信号およびデータ信号）のタイミングを制御したり、
画素部５１１で読み取られた信号を演算したりする領域
であり、シフトレジスタ、バッファ、ラッチ、アナログ
スイッチ（トランスファゲート）、レベルシフタ、補正
回路もしくは演算回路が設けられている。ここでは、こ
れらの回路の基本単位としてｎチャネル型ＴＦＴ５０６
およびｐチャネル型ＴＦＴ５０７からなるＣＭＯＳ回路
を示している。

【００７２】なお、シフトレジスタ、バッファ、ラッ
チ、アナログスイッチ（トランスファゲート）、レベル
シフタ、補正回路もしくは演算回路の回路構成は公知の
もので良い。また、図１１では同一の基板上に画素部５
１１および駆動回路５１２を設けているが、駆動回路５
１２を設けずにＩＣやＬＳＩを電気的に接続することも
可能である。

【００７３】本発明を実施して得た薄膜トランジスタ
は、上記スイッチングＴＦＴ５０２、、ｎチャネル型Ｔ
ＦＴ５０６及びｐチャネル型ＴＦＴ５０７に用いること
が可能である。また、画素部５１１に実施例２に示した
逆スタガ構造の薄膜トランジスタを形成し、駆動回路５
１２に実施例２に示したデュアルゲート構造の薄膜トラ
ンジスタを形成するといった構成も可能である。

【００７４】本発明を実施して得た半導体集積回路は、
個々の薄膜トランジスタの電界効果移動度が高く、また
Ｓ値が改善されているため、スイッチング性能が良く、
かつ、動作速度の早い薄膜トランジスタで形成すること
が可能である、従って、センサの動作性能の向上につな
がり、解像度の高い読み取り性能を有するセンサを得る
ことが可能となる。

【００７５】

【発明の効果】本発明を実施することにより簡易な方法
で結晶性の高い結晶質シリコン膜を得ることが可能とな
り、さらに当該結晶質シリコン膜を薄膜トランジスタの
チャネル形成領域として用いることで、薄膜トランジス
タの電界効果移動度の向上及びＳ値の改善を達成するこ
とができる。また、当該作製方法を用いて作製された薄
膜トランジスタを用いることにより発光装置もしくは液
晶表示装置の画質の向上を図ることが可能である。さら
に、当該作製方法を用いて作製された薄膜トランジスタ
を用いることによりセンサとしての読み取り解像度を向
上させることが可能である。

【図面の簡単な説明】

【図１】結晶質シリコン膜の作製方法を示す図。

【図２】結晶質シリコン膜の作製方法を示す図。

【図３】結晶質シリコン膜の作製方法を示す図。

【図４】結晶質シリコン膜の作製方法を示す図。

【図５】非晶質シリコンと結晶質シリコンの吸収係
数の波長依存性を示す図。

【図６】メタルマスクの材料による温度分布の相違
を示すシミュレーション結果を示す図。

【図７】薄膜トランジスタの作製方法を示す図。

【図８】薄膜トランジスタの作製方法を示す図。

【図９】発光装置の断面構造を示す図。

【図１０】液晶表示装置の断面構造を示す図。

【図１１】センサの断面構造を示す図。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F052 AA02 BB02 DA02 DA03 EA01 FA19 FA25 JA01 5F110 AA01 AA06 AA17 BB02 BB04 CC02 CC06 CC08 DD01 DD02 DD03 DD13 DD14 EE06 EE30 FF02 FF03 FF04 FF09 GG01 GG02 GG13 GG28 HJ01 HJ12 HJ13 HJ23 HL01 HL04 HL06 HL12 HM07 HM15 NN03 NN04 NN23 NN24 NN71 NN72 PP03 PP04 PP05 PP29 QQ09 QQ11 QQ23

Claims

【特許請求の範囲】

【請求項１】基体上に非晶質シリコン膜を形成し、該非
晶質シリコン膜の一部の上に金属膜を形成し、該金属膜
をマスクとして該非晶質シリコン膜の上方から１回目の
レーザー光照射を行って前記非晶質シリコン膜の一部以
外の部分を結晶化し、前記金属膜を除去した後、前記非
晶質シリコン膜の上方から２回目のレーザー光照射を行
って前記非晶質シリコン膜の一部を結晶化し、該２回目
のレーザー光照射により結晶化された結晶質シリコン膜
をチャネル形成領域に用いることを特徴とする薄膜トラ
ンジスタの作製方法。
【請求項２】基体上に非晶質シリコン膜を形成し、該非
晶質シリコン膜の上に絶縁膜を形成し、該絶縁膜を介し
て前記非晶質シリコン膜の一部の上に金属膜を形成し、
該金属膜をマスクとして該非晶質シリコン膜の上方から
１回目のレーザー光照射を行って前記非晶質シリコン膜
の一部以外の部分を結晶化し、前記金属膜を除去した
後、前記非晶質シリコン膜の上方から２回目のレーザー
光照射を行って前記非晶質シリコン膜の一部を結晶化
し、該２回目のレーザー光照射により結晶化された結晶
質シリコン膜をチャネル形成領域に用いることを特徴と
する薄膜トランジスタの作製方法。
【請求項３】基体上に非晶質シリコン膜を形成し、該非
晶質シリコン膜の上にゲート絶縁膜を形成し、該ゲート
絶縁膜を介して前記非晶質シリコン膜の一部の上に金属
膜を形成し、該金属膜をマスクとして該非晶質シリコン
膜の上方から１回目のレーザー光照射を行って前記非晶
質シリコン膜の一部以外の部分を結晶化した後、該非晶
質シリコン膜の下方から２回目のレーザー光照射を行っ
て該非晶質シリコン膜の一部を結晶化し、前記金属膜を
エッチングして前記２回目のレーザー光照射により結晶
化された結晶質シリコン膜上にゲート電極を形成するこ
とを特徴とする薄膜トランジスタの作製方法。
【請求項４】請求項１乃至請求項３のいずれか一におい
て、前記金属膜は、熱伝導率が２．０Ｗ／Ｋｃｍ以下の
金属膜であることを特徴とする薄膜トランジスタの作製
方法。
【請求項５】請求項１乃至請求項３のいずれか一におい
て、前記金属膜は、チタン、タンタルもしくはこれらの
窒化物からなる金属膜、またはタングステン、モリブデ
ンもしくはタングステン−モリブデン合金からなる金属
膜、またはクロムもしくは白金からなる金属膜であるこ
とを特徴とする薄膜トランジスタの作製方法。
【請求項６】基体上に非晶質シリコン膜を形成し、該非
晶質シリコン膜の上にゲート絶縁膜を形成し、該ゲート
絶縁膜を介して前記非晶質シリコン膜の一部の上にゲー
ト電極を形成し、該ゲート電極をマスクとして該非晶質
シリコン膜の上方から１回目のレーザー光照射を行って
前記非晶質シリコン膜の一部以外の部分を結晶化した
後、該非晶質シリコン膜の下方から２回目のレーザー光
照射を行って該非晶質シリコン膜の一部を結晶化するこ
とを特徴とする薄膜トランジスタの作製方法。
【請求項７】基体上にゲート電極を形成し、該ゲート電
極上にゲート絶縁膜を形成し、非晶質シリコン膜を該非
晶質シリコン膜の一部が前記ゲート絶縁膜を介して前記
ゲート電極に重畳するように形成し、前記ゲート電極を
マスクとして前記非晶質シリコン膜の下方から１回目の
レーザー光照射を行って前記非晶質シリコン膜の一部以
外の部分を結晶化した後、該非晶質シリコン膜の上方か
ら２回目のレーザー光照射を行って該非晶質シリコン膜
の一部を結晶化することを特徴とする薄膜トランジスタ
の作製方法。
【請求項８】請求項６または請求項７において、前記金
属膜は、熱伝導率が２．０Ｗ／Ｋｃｍ以下の金属膜であ
ることを特徴とする薄膜トランジスタの作製方法。
【請求項９】請求項６または請求項７において、前記金
属膜は、チタン、タンタルもしくはこれらの窒化物から
なる金属膜、またはタングステン、モリブデンもしくは
タングステン−モリブデン合金からなる金属膜、または
クロムもしくは白金からなる金属膜であることを特徴と
する薄膜トランジスタの作製方法。
【請求項１０】請求項１乃至請求項９のいずれか一にお
いて、前記２回目のレーザー光照射は、波長４００〜６
００ｎｍのレーザー光の照射であることを特徴とする薄
膜トランジスタの作製方法。
【請求項１１】請求項１乃至請求項１０のいずれか一に
おいて、前記非晶質シリコン膜に代えて非晶質シリコン
ゲルマニウム膜を用いることを特徴とする薄膜トランジ
スタの作製方法。
【請求項１２】請求項１乃至請求項１１のいずれか一に
記載の方法を用いて作製することを特徴とする半導体装
置の作製方法。
【請求項１３】請求項１乃至請求項１１のいずれか一に
記載の方法を用いて作製されたことを特徴とする薄膜ト
ランジスタ。
【請求項１４】請求項１乃至請求項１１のいずれか一に
記載の方法を用いて作製されたことを特徴とする半導体
装置。