JP4545260B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4545260B2 JP4545260B2 JP34508899A JP34508899A JP4545260B2 JP 4545260 B2 JP4545260 B2 JP 4545260B2 JP 34508899 A JP34508899 A JP 34508899A JP 34508899 A JP34508899 A JP 34508899A JP 4545260 B2 JP4545260 B2 JP 4545260B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- region
- semiconductor film
- crystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非晶質半導体薄膜を結晶化して形成された結晶質半導体膜を利用した半導体装置の作製方法に関するものであり、特に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）等の半導体装置およびその作製方法に関する。本発明の半導体装置は、薄膜トランジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路を有する表示装置やイメージセンサ等の電気光学装置をも含むものである。加えて、本発明の半導体装置は、これらの表示装置および電気光学装置を搭載した電子機器をも含むものである。
【０００２】
【従来の技術】
近年、ガラス基板等に上にＴＦＴを形成して半導体回路を構成する技術が急速に進んでいる。そのような半導体回路としてはアクティブマトリクス型液晶表示装置のような電気光学装置が代表的である。
【０００３】
アクティブマトリクス型液晶表示装置とは、同一基板上に画素部とドライバー回路とを設けたモノシリック型表示装置である。さらにメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００４】
このようなドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶質珪素膜（ポリシリコン膜）を活性層としたＴＦＴが主流になりつつある。
【０００５】
【発明が解決しようとする課題】
ＴＦＴは透明なガラス基板に軽視することができるので、アクティブマトリクス型表示装置への応用開発が積極的に進められてきた。ポリシリコン膜を利用したＴＦＴは高移動度が得られるので、同一基板上に機能回路を集積させて高精細な画像表示を実現することが可能とされている。
【０００６】
アクティブマトリクス型表示装置は画面の解像度が高精細になるに従い、画素だけでも１００万個のＴＦＴが必要になってくる。さらに機能回路を付加すると、それ以上の数のＴＦＴが必要となり、液晶表示装置を安定に動作させるためには、個々のＴＦＴの信頼性を確保して安定に動作させる必要があった。
【０００７】
アクティブマトリクス型表示装置の画素部はｎチャネル型ＴＦＴで構成されていて、振幅１５〜２０Ｖ程度のゲート電圧が印加されるためオン領域とオフ領域の両方の特性を満足する必要があった。一方、画素部を駆動するために設けられる周辺回路はＣＭＯＳ回路を基本として構成され、主にオン領域の特性が重要であった。
【０００８】
ところが、ポリシリコン膜を利用したＴＦＴはオフ電流（リーク電流）が大きくなりやすく、長期にわたって動作させると、移動度やオン電流が低下するといった現象がしばしば確認された。このような現象がおこる原因の一つとして、チャネル電界の増大に伴って発生するホットキャリアによる特性の劣化が考えられた。
【０００９】
このホットキャリアによる特性の劣化を低減して信頼性を向上させる技術として、ＬＤＤ（Lightly Doped Drain ）構造が知られている。この構造はソース・ドレイン領域の内側に、さらに低濃度の不純物領域を設けたものであり、この低濃度不純物領域をＬＤＤ領域と呼んでいる。ＬＤＤ構造とすることで、通常のＴＦＴ構造と比較してオフ電流を下げることができるとともに、電界の緩和効果を増大させてホットキャリア耐性を高めることができる。
【００１０】
このＬＤＤ構造を形成するためには、ＬＤＤ領域となる領域に相当する半導体材料にドーパント（Ｎ型またはＰ型を付与する不純物）の添加を行ない、所望の不純物濃度（ソース領域及びドレイン領域の不純物濃度より低い）とする必要がある。しかしながら従来のドーピング方法では不純物濃度にバラツキが生じ、個々のＴＦＴ特性のバラツキが大きくなっていた。
【００１１】
本発明は上記問題点を鑑みて成されたものであり、低温プロセスの特徴を活かしたまま珪素を含む結晶質半導体膜へ１３族に属する不純物元素および１５族に属する不純物元素を制御性良く添加するための技術を提供することを課題とする。
【００１２】
【課題を解決するための手段】
上述の課題を解決するために、本発明は、薄い絶縁膜を介して不純物のドーピングを行い、低濃度不純物領域（ＬＤＤ領域）を形成する工程を主要な構成とする。本発明を利用することによって、珪素を含む結晶質半導体膜へ１３族に属する不純物元素および１５族に属する不純物元素を制御性良く添加（ドーピング）する。
【００１３】
本発明の基本的な目的は、珪素を含む結晶質半導体膜へ１３族に属する不純物元素および１５族に属する不純物元素を制御性良くドーピングすることであり、そのための手段として薄い絶縁膜を介してドーピングを行う。
【００１４】
本明細書で開示する本発明の第１の構成は、
絶縁表面上にゲート電極と、
前記ゲート電極に接するゲート絶縁膜と、
前記ゲート絶縁膜上に接し、高濃度不純物領域、チャネル形成領域、及び前記高濃度不純物領域と前記チャネル形成領域との間に形成された低濃度不純物領域からなる活性層と、
前記低濃度不純物領域上に接する絶縁膜とを有することを特徴とする半導体装置である。
【００１５】
また、本発明の第２の構成は、
絶縁表面上にゲート電極と、
前記ゲート電極に接するゲート絶縁膜と、
前記ゲート絶縁膜上に接し、高濃度不純物領域、チャネル形成領域、及び前記高濃度不純物領域と前記チャネル形成領域との間に形成された低濃度不純物領域からなる活性層と、
前記チャネル形成領域上に接する第１の絶縁膜と、
前記第１の絶縁膜を覆う第２の絶縁膜とを有し、
前記第２の絶縁膜は、前記低濃度不純物領域上に接することを特徴とする半導体装置である。
【００１６】
また、本発明の第３の構成は、
ゲート配線が形成された絶縁表面にゲート絶縁膜と非晶質半導体膜とを順次積層形成する工程と、
前記非晶質半導体膜を結晶化して結晶質半導体膜を得る工程と、
前記結晶質半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をパターニングしてチャネル形成領域となるべき領域上に保護膜を形成する工程と、
１３族または１５族に属する不純物元素の添加を前記結晶質半導体膜に行い高濃度不純物領域を選択的に形成する工程と、
前記保護膜を覆って第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を介して１３族または１５族に属する不純物元素の添加を前記結晶質半導体膜に行い低濃度不純物領域を形成する工程と、
を有する半導体装置の作製方法である。
【００１７】
【本発明の実施の形態】
本実施の形態を図１〜３を用いて説明する。ここでは逆スタガ型ＴＦＴを作製する場合の例について説明する。
【００１８】
まず、基板１０１を用意する。基板１０１としては、ガラス基板、石英基板、結晶性ガラスなどの絶縁性基板、セラミックス基板、ステンレス基板、金属（タンタル、タングステン、モリブデン等）、半導体基板、プラスチック基板（ポリエチレンレフラレート基板）等を用いることができる。ただし、絶縁性表面を形成するために、基板１０１がステンレス基板、金属（タンタル、タングステン、モリブデン等）、半導体基板等の場合は、下地絶縁膜（以下、下地膜と呼ぶ）を設けた方が好ましい。なお、絶縁性基板の場合にも基板からの不純物の拡散を防止してＴＦＴの電気特性を向上させるための下地膜を設ける構成としてもよい。
下地膜を設ける場合、その下地膜の材料としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、またはこれらの積層膜等を１００〜５００ｎｍの膜厚範囲で用いることができ、形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等の形成方法を用いることができる。
【００１９】
次いで、単層構造または積層構造を有するゲート配線（ゲート電極含む）１０２を形成する。（図１（Ａ））ゲート配線１０２の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法等を用いて１０〜１０００ｎｍ、好ましくは３０〜３００ｎｍの膜厚範囲の導電膜を形成した後、公知のパターニング技術で形成する。また、ゲート配線１０２の材料としては、導電性材料または半導体材料を主成分とする材料、例えばＴａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属材料、これら金属材料とシリコンとの化合物であるシリサイド、Ｎ型又はＰ型の導電性を有するポリシリコン等の材料、低抵抗金属材料Ｃｕ（銅）、Ａｌ（アルミニウム）等を主成分とする材料層を少なくとも一層有する構造であれば特に限定されることなく用いることができる。なお、ゲート配線の下層を低抵抗金属材料とし上層を高融点金属材料とした積層構造が好ましく、例えばＡｌ（下層）とＴａ（上層）の積層構造、Ａｌ（下層）とＷ（上層）の積層構造、Ａｌ（下層）とＣｕ（上層）の積層構造が望ましい。また、ゲート配線を保護するための陽極酸化膜または酸化膜を形成する構成としてもよい。
【００２０】
次いで、ゲート絶縁膜を形成する。ゲート絶縁膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ（ベンゾシクロブテン）膜）、またはこれらの積層膜等を１００〜４００ｎｍの膜厚範囲で用いることができる。下地膜の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。ここでは図１（Ａ）に示すように、積層構造のゲート絶縁膜１０３ａ、１０３ｂを用いた。下層のゲート絶縁膜１０３ａは、基板やゲート配線からの不純物の拡散を効果的に防止する窒化シリコン膜等を膜厚１０ｎｍ〜６０ｎｍの膜厚範囲で形成する。
【００２１】
次いで、非晶質半導体膜１０４を成膜する。（図１（Ｂ））非晶質半導体膜１０４としては、珪素を含む非晶質半導体膜、例えば非晶質珪素膜、微結晶を有する非晶質半導体膜、微結晶珪素膜、非晶質ゲルマニウム膜、Ｓｉx Ｇｅ1-x （０＜Ｘ＜１）で示される非晶質シリコンゲルマニウム膜またはこれらの積層膜を１０〜８０ｎｍ、より好ましくは１５〜６０ｎｍの膜厚範囲で用いることができる。非晶質半導体膜１０４の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法等の形成方法を用いることができる。
【００２２】
なお、上記ゲート絶縁膜１０３ａ、１０３ｂと非晶質半導体膜１０４とを大気にさらすことなく連続成膜すれば不純物がゲート絶縁膜と非晶質半導体膜との界面に混入しないため良好な界面特性を得ることができる。
【００２３】
次いで、非晶質半導体膜１０４の結晶化処理を行い、結晶質半導体膜１０５を形成する。（図１（Ｃ））結晶化処理としては、公知の如何なる手段、例えば熱結晶化処理、赤外光または紫外光の照射による結晶化処理（以下レーザー結晶化と呼ぶ）、触媒元素を用いた熱結晶化処理、触媒元素を用いたレーザー結晶化処理等、またはこれらの結晶化処理を組み合わせた処理を用いることができる。なお、図１（Ｃ）ではレーザー光の照射による結晶化処理を示す。また、結晶化処理の直前に非晶質半導体膜表面の自然酸化膜をバッファーフッ酸等のフッ酸系のエッチャントで除去すると、表面付近のシリコンの結合手が水素終端されて不純物と結合しにくくなり、良好な結晶質半導体膜を形成することができる。
【００２４】
こうして形成された結晶質半導体１０５上に絶縁膜１０６を形成する。この絶縁膜１０６は後の工程によりパターニングされて不純物の添加工程時にチャネル形成領域を保護する。この絶縁膜１０６としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜等を１００〜４００ｎｍの膜厚範囲で用いることができる。そして、絶縁膜１０６上に公知のパターニング技術、例えば通常の露光や裏面露光等を用いてチャネル保護膜を形成するためのマスクを形成する。（図１（Ｄ））なお、図１（Ｄ）ではフォトマスクを使用しない裏面露光により形成されたレジストマスク１０７を示す。
【００２５】
次いで、レジストマスク１０７を用いてウエットエッチングまたはドライエッチングにより絶縁膜１０６を選択的に除去して絶縁膜（以下、チャネル保護膜と呼ぶ）１０８を形成した後、レジストマスク１０７を除去する。（図１（Ｅ））この工程により結晶質半導体膜の表面が露呈されるため、レジストマスク１０７の除去後に表面の汚染を防止するための薄い酸化膜を、オゾン水による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成する工程を加えてもよい。
【００２６】
次いで、フォトマスクを用いてｎチャネル型ＴＦＴの一部またはｐチャネル型ＴＦＴを覆うレジストマスク１０９を形成し、結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第１の不純物領域（ｎ+ 領域）１１０ａを形成する。（図２（Ａ））半導体材料に対してｎ型を付与する不純物元素としては、１５族に属する不純物元素、例えばＰ、Ａｓ、Ｓｂ、Ｎ、Ｂｉ等を用いることができる。この工程では、プラスマドーピング法によりドーピング条件（ドーズ量、加速電圧等）を適宜設定して表面が露出している結晶質半導体膜にＰ（リン）を添加する。また、この第１の不純物領域１１０ａは高濃度不純物領域であり、後のソース／ドレイン領域となるのでＴＦＴ作製完了時のシート抵抗が 500Ω以下（好ましくは 300Ω以下）となるように、ドーズ量を設定する。
【００２７】
次いで、レジストマスク１０９を除去した後、低濃度不純物領域（以下、ＬＤＤ領域と呼ぶ）を形成するための絶縁膜（以下、制御絶縁膜と呼ぶ）１１１ａを形成する。（図２（Ｂ））
【００２８】
次いで、制御絶縁膜１１１ａが表面に設けられた結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第２の不純物領域（ｎ- 領域）１１２を形成する。（図２（Ｃ））こうして形成される第２の不純物領域１１２は低濃度不純物領域（ＬＤＤ領域）として機能するものである。よって、第２の不純物領域１１２のリンの濃度は、ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／ｃｍ3 の範囲とすることが望ましい。この工程において、さらに不純物が添加されて第１の不純物領域１１０ｂが形成され、チャネル保護膜の直下には真性な結晶質半導体領域が残る。
【００２９】
なお、本明細書中で真性とは、シリコンのフェルミレベルを変化させうる不純物を一切含まない領域を指し、実質的に真性な領域とは、電子と正孔が完全に釣り合って導電型を相殺させた領域、即ち、しきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 ）でＮ型またはＰ型を付与する不純物を含む領域、または意図的に逆導電型不純物を添加することにより導電型を相殺させた領域を示す。
【００３０】
ただし、図２（Ｃ）に示した工程では、絶縁膜１１１ａを介してその下の結晶質半導体膜に不純物を添加するために、絶縁膜１１１ａの膜厚を考慮に入れ、適宜ドーピング条件を設定する必要がある。
【００３１】
上記図２（Ｂ）の工程で形成される制御絶縁膜１１１ａの膜厚によりＬＤＤ領域の不純物濃度が決定される。図１７に、ドーピング（ドーピング条件：加速電圧９０ｋＶ、ＲＦ電力５Ｗ、イオンビーム電流密度０．６４μＡ／ｃｍ2 、ドーズ量１．２×１０13atoms ／ｃｍ2 ）によって珪素膜に注入されたドーパント（リン）の濃度の分布を示す。なお、図１７は縦軸がリンの濃度、横軸が珪素膜の表面からの深さを表している。本発明において制御絶縁膜を形成した理由は、表面の露呈した半導体膜に１×１０18〜１×１０19atoms ／ｃｍ3 の濃度となるように添加することが困難なためである。このように本発明においては、図１７のような分布で被ドーピング膜に添加される性質を利用する。
【００３２】
また、制御絶縁膜を設けることで、大気または製造装置からの不純物の汚染を防止する機能も有している。特に、大気に含まれるボロンによる表面汚染に効果がある。本発明は、この制御絶縁膜１１１ａを形成することによりイオンドープ工程以外の不純物を半導体に混入させないことで、制御性よく、所望の濃度のリンを含む不純物領域、特にＬＤＤ領域を形成することを特徴としている。
【００３３】
上記制御絶縁膜１１１ａとしては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜等を１〜２００ｎｍ、好ましくは１０〜１５０ｎｍの膜厚範囲で用いることができる。制御絶縁膜１１１ａの形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。また、オゾン水による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成してもよい。
【００３４】
次いで、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、第３の不純物領域（ｐ+ 領域）１１３を形成する。（図２（Ｄ））半導体材料に対してｐ型を付与する不純物元素としては、１３族に属する不純物元素、例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ等を用いることができる。
【００３５】
次いで、レジストマスク１１４を除去した後、ファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびイオン添加時の損傷の回復を図る。その後、公知のパターニング技術により所望の形状を有する活性層を形成する。（図３（Ａ））この時、活性層を覆う絶縁膜１１１ａもパターニングされて絶縁膜１１１ｂが形成される。
【００３６】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域１１５、ドレイン領域１１６、低濃度不純物領域１１７、１１８、チャネル形成領域１１９が形成され、ｐチャネル型ＴＦＴのソース領域１２１、ドレイン領域１２２、チャネル形成領域１２０が形成される。
【００３７】
次いで、全面に層間絶縁膜１２３を形成する。層間絶縁膜１２３としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜（ポリイミド膜、ＢＣＢ膜等）のいずれか或いはそれらの積層膜を用いることができる。
【００３８】
そして、公知の技術を用いてコンタクトホールを形成し、ソース配線１２４、１２６、ドレイン配線１２５、１２７を形成して、図３（Ｃ）に示す状態を得る。最後に水素雰囲気中で熱処理を行い、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成する。
【００３９】
本実施例で示すｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを用いて相補的に結合させた回路はＣＭＯＳ回路と呼ばれ、半導体回路を構成する基本回路である。このような基本回路を組み合わせたりすることでＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成したり、さらに複雑なロジック回路をも構成することができる。
【００４０】
また、本発明は上記本実施の形態でのドーピング順序（ｎ+ 領域→ｎ- 領域→ｐ+ 領域）に限定されず、例えば、ｐ+ 領域→ｎ- 領域→ｎ+ 領域の順とすることも可能である。
【００４１】
また、上記本実施の形態において結晶化工程の前に非晶質半導体膜へ不純物の添加を行ない、ＴＦＴのしきい値制御を行う工程を加えてもよい。しきい値制御を行う工程としては、例えば、非晶質半導体上に制御絶縁膜（膜厚１００〜２００ｎｍ）を設けて、ボロンをしきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 ）に添加し、その後、制御絶縁膜を除去する工程とすればよい。
【００４２】
図１８に、ドーピング（ドーピング条件：加速電圧５０ｋＶ、ＲＦ電力５Ｗ、イオンビーム電流密度０．４７μＡ／ｃｍ2 、ドーズ量３．０×１０13atoms ／ｃｍ2 ）によって珪素膜に注入されたドーパント（ボロン）の濃度の分布を示す。
なお、図１８は縦軸がボロンの濃度、横軸が珪素膜の表面からの深さを表している。
【００４３】
また、上記本実施の形態においては、活性層のパターニングを活性化工程の後に行う例を示したが、特に限定されず、例えば結晶化工程前、またはドーピング前に行ってもよい。
【００４４】
【実施例】
以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことは勿論である。
【００４５】
［実施例１］ 以下、図１〜３を用いて、本発明の実施例を詳細に説明する。
【００４６】
まず、基板１０１としてガラス基板（コーニング１７３７；歪点６６７℃）を用意した。次いで、基板１０１上に積層構造（簡略化のため図示しない）のゲート配線（ゲート電極を含む）１０２を形成した。（図１（Ａ））本実施例では、スパッタ法を用いて窒化タンタル膜（膜厚５０ｎｍ）とタンタル膜（膜厚２５０ｎｍ）を積層形成し、公知のパターニング技術であるフォトリソグラフィー法を用いて積層構造を有するゲート配線（ゲート電極を含む）１０２を形成した。
【００４７】
次いで、ゲート絶縁膜、非晶質半導体膜１０４を順次大気開放しないで積層形成した。（図１（Ｂ））本実施例では作製工程中において基板やゲート配線からの不純物が半導体膜及びゲート絶縁膜へ拡散するのを防ぐため窒化珪素膜１０３ａ（膜厚５０ｎｍ）と酸化珪素膜１０３ｂ（膜厚１２５ｎｍ）をプラズマＣＶＤ法により積層形成し、積層構造のゲート絶縁膜とした。本実施例では二層の絶縁膜をゲート絶縁膜として採用しているが、単層または三層以上の積層構造としてもよい。また、本実施例ではゲート絶縁膜上に非晶質半導体膜１０４として、膜厚５４ｎｍの非晶質珪素膜（アモルファスシリコン膜）をプラズマＣＶＤ法により形成した。なお、いずれの層の界面にも大気からの汚染物質が付着しないようにするため順次大気開放せずに積層形成した。その後、半導体膜の結晶化を妨げる非晶質珪素膜中の水素濃度を低減するための加熱処理（５００℃、１時間）を行った。
【００４８】
こうして図１（Ｂ）の状態が得られたら、非晶質半導体膜１０４に対して赤外光または紫外光の照射による結晶化（レーザー結晶化）を行い結晶質半導体膜（結晶を含む半導体膜）１０５を形成した。（図１（Ｃ））結晶化技術として紫外光を用いる場合はエキシマレーザー光または紫外光ランプから発生する強光を用いればよく、赤外光を用いる場合は赤外線レーザー光または赤外線ランプから発生する強光を用いればよい。本実施例ではＫｒＦエキシマレーザー光を線状にビーム形成して照射した。なお、照射条件としては、パルス周波数が３０Ｈｚ、オーバーラップ率は９６％、レーザーエネルギー密度は１００〜５００mJ/cm2であり本実施例では３６０mJ/cm2とした。なお、レーザー結晶化の条件（レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は、非晶質半導体膜１０４の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。なお、レーザー結晶化の条件によっては、初期半導体膜が溶融状態を経過して結晶化する場合や、初期半導体膜が溶融せずに固相状態、もしくは固相と液相の中間状態で結晶化する場合がある。この工程により非晶質半導体膜１０４は結晶化され、結晶質半導体膜１０５に変化する。本実施例において結晶質半導体膜とは多結晶珪素膜（ポリシリコン膜）である。
【００４９】
次に、こうして形成された結晶質半導体１０５上にチャネル形成領域を保護する絶縁膜（後にチャネル保護膜となる）１０６を形成した。本実施例では酸化珪素膜（膜厚２００ｎｍ）を形成した。次いで、裏面からの露光を用いたパターニング（レジスト膜の成膜、露光、現像）によって、絶縁膜１０６に接してレジストマスク１０７を形成した。（図１（Ｄ））裏面からの露光によるレジストマスクの形成はマスクを必要としないため、製造マスク数を低減することができる。
図示したようにレジストマスクの大きさは光の回り込みによって、わずかにゲート配線の幅より小さくなった。
【００５０】
次いで、レジストマスク１０７をマスクに用いて絶縁膜１０６をエッチングして、チャネル保護膜１０８を形成した後、レジストマスク１０７を除去した。（図１（Ｅ））この工程により、チャネル保護膜１０８と接する領域以外の結晶質珪素膜の表面を露呈させた。このチャネル保護膜１０８は、後のドーピング工程でチャネル形成領域となる領域にドーパントが添加されることを防ぐ役目を果たす。
【００５１】
次いで、フォトマスクを用いたパターニングによってｎチャネル型ＴＦＴの一部またはｐチャネル型ＴＦＴを覆うレジストマスク１０９を形成し、表面が露呈された結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第１の不純物領域（ｎ+ 領域）１１０ａを形成した。（図２（Ａ））本実施例では、ｎ型の導電性を付与する不純物としてリン元素を用いた。ドーピングガスとして水素で１〜１０％（本実施例では５％）に希釈したフォスフィン（ＰＨ3 ）を用い、ドーズ量５×１０14atoms ／ｃｍ2 、加速電圧は１０ｋＶとした。また、上記レジストマスク１０９のパターンを実施者が適宜設定することによりｎ+ 型領域の幅が決定され、所望の幅を有するｎ- 型領域、及びチャネル形成領域を得ることが比較的容易にできる。
【００５２】
次いで、レジストマスク１０９を除去した後、ＬＤＤ領域を形成するための絶縁膜１１１ａを形成した。（図２（Ｂ））本実施例では、絶縁膜１１１ａとして、酸化珪素膜（膜厚５０ｎｍ）をプラズマＣＶＤ法により形成した。
【００５３】
次いで、絶縁膜１１１ａが表面に設けられた結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第２の不純物領域（ｎ- 領域）１１２を形成した。（図２（Ｃ））ただし、絶縁膜１１１ａを介してその下の結晶質半導体膜に不純物を添加するために、絶縁膜１１１ａの膜厚を考慮に入れ、適宜ドーピング条件を設定することが重要である。本実施例ではドーピングガスとして水素で１〜１０％（本実施例では５％）に希釈したフォスフィンを用い、ドーズ量３×１０13atoms ／ｃｍ2 、加速電圧は６０ｋＶとした。この絶縁膜１１１ａを介して不純物元素を添加することにより所望の濃度（ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／ｃｍ3 ）の不純物領域を形成することができた。また、こうして形成される第２の不純物領域１１２はＬＤＤ領域として機能する。なお、この時、さらに不純物が添加されて第１の不純物領域１１０ｂが形成され、チャネル保護膜の直下には真性な結晶質半導体領域が残った。ただし、図示しないが実際には多少チャネル保護膜の内側に回り込んで不純物元素が添加される。
【００５４】
次いで、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、第３の不純物領域（ｐ+ 領域）１１３を形成した。（図２（Ｄ））本実施例ではｐ型を付与する不純物元素としてＢ（ボロン）を用いた。ドーピングガスには水素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用い、ドーズ量４×１０15atoms ／ｃｍ2 、加速電圧は３０ｋＶとした。
【００５５】
次いで、レジストマスク１１４を除去してレーザーアニールまたは熱アニールによる不純物の活性化処理を行なった後、水素雰囲気中で熱処理（３５０℃、１時間）を行い、全体を水素化した。その後、公知のパターニング技術により所望の形状を有する活性層を形成した。（図３（Ａ））この時、活性層を覆う絶縁膜１１１ａもパターニングされて絶縁膜１１１ｂが形成された。
【００５６】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域１１５、ドレイン領域１１６、低濃度不純物領域１１７、１１８、チャネル形成領域１１９が形成され、ｐチャネル型ＴＦＴのソース領域１２１、ドレイン領域１２２、チャネル形成領域１２０が形成された。
【００５７】
次いで、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを覆って、プラズマＣＶＤ法により膜厚１００ｎｍの酸化珪素膜と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９４０ｎｍの酸化珪素膜との積層構造の層間絶縁膜１２３を形成した。（図３（Ｂ））
【００５８】
そして、コンタクトホールを形成してソース配線１２４、１２６、ドレイン配線１２５、１２７を形成して、図３（Ｃ）に示す状態を得た。最後に水素雰囲気中で熱処理を行い、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成した。
【００５９】
なお、本実施例においては、工程順序を変更し非晶質半導体膜のパターニング後に結晶化処理を行ってもよい。
【００６０】
［実施例２］ 実施例１では、レーザー光によって非晶質珪素膜を結晶化させたが、本実施例では、実施例１と異なる方法で非晶質半導体膜の結晶化を行う例を示す。以下、図４〜６を用いて本実施例を説明する。
【００６１】
まず、実施例１と同様に基板１０１上に、ゲート電極１０２、ゲート絶縁膜１０３ａ、１０３ｂ、非晶質珪素膜１０４ａを形成した。ここまでの工程は実施例１と同一であるため、符号は図１と同じものを用いた。
【００６２】
次に、酸素雰囲気中においてＵＶ光を照射することにより非晶質珪素膜２０４ｂの表面に図示しない極薄い酸化膜を形成する。この酸化膜は後に塗布されるニッケルを含んだ溶液の濡れ性を向上させる機能を有する。
【００６３】
次にニッケルを含有する溶液を非晶質珪素膜１０４ａ表面に塗布する。ニッケル含有量（重量換算）は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜３０ｐｐｍとすればよい。これは、非晶質珪素膜１０４ａ中のニッケル濃度を１０15〜１０19atoms/cm3 のオーダとするためである。１０15atoms/cm3 以下であるとニッケルの触媒作用を得られることができない。１０19atoms/cm3 程度の濃度であれば、ゲッタリングを実施しない場合でも動作可能なＴＦＴを作製可能であり、ゲッタリング工程を効率良く行うためでもある。なお、上記のニッケルの濃度はＳＩＭＳによる測定値の最大値で定義される。
【００６４】
本実施例では、ニッケルを１０ｐｐｍ含有するニッケル酢酸塩溶液を塗布した。そして、スピンコーターにより基板１０１を回転して、余分なニッケル酢酸塩溶液を吹き飛ばして除去し、非晶質珪素膜１０４ａの表面に極薄いニッケル含有層２０５を形成する。（図４（Ａ））
【００６５】
図４（Ａ）に示す状態を得たら、窒素雰囲気中で温度５５０℃、４時間加熱して、非晶質珪素膜１０４ａを結晶化した。この結晶化工程により結晶質珪素膜２０４ｂが得られた。この結晶成長はニッケル（Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくとも一つの元素でも良い）を添加した非晶質珪素膜１０４ａ表面から基板１０１の方（縦方向）へ進行するため、本明細書では縦成長と呼ぶことにする（図４（Ｂ））。なお、本実施例では全面にニッケル含有層を形成する構成としたが、レジスト等を用い選択的にニッケル含有層を形成して基板表面と平行な方向（横方向）へ結晶化を進行させる構成としてもよい。
【００６６】
なお、この結晶化工程に従えば粒界を含む多結晶シリコン膜が形成されるが、異なる条件で微結晶状態のシリコン膜を形成することができる。
【００６７】
また、上記加熱処理は電熱炉において５００〜７００℃、より好ましくは５５０〜６５０℃の温度で行うことができる。この時、加熱温度の上限は耐熱性を考慮して、使用するガラス基板１０１のガラス歪点より低くすることが必要である。ガラス歪点を超えるとガラス基板の反り、縮み等が顕在化してしまう。また、加熱時間は１〜１２時間程度とすればよい。この加熱処理はファーネスアニール（電熱炉内での加熱処理）によって行われる。なお、レーザーアニールまたはランプアニール等の加熱手段を用いることも可能である。
【００６８】
次に、得られた結晶質珪素膜２０４ｂに対してレーザー光の照射を行い、結晶性の改善された結晶質珪素膜２０４ｃを得る。本実施例では、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いた（図４（Ｃ））。なお、レ─ザー光の照射前に、溶液の濡れ性を向上させるために形成された極薄い酸化膜を除去してもよい。
【００６９】
パルス発振型のレーザとして、短波長（紫外線領域）のＸｅＣｌエキシマレーザーや、長波長のＹＡＧレーザー等を用いる。本実施例で用いたエキシマレーザーは紫外光を発振するので、被照射領域において瞬間的に溶融固化が繰り返される。そのため、エキシマレーザー光を照射することにより、一種の非平衡状態が形成され、ニッケルが非常に動きやすい状態となる。
【００７０】
また、図４（Ｂ）に示す結晶化工程で得られる結晶質珪素膜２０４ｂは非晶質成分が不規則に残存する。しかし、レーザー光の照射によってそのような非晶質成分を完全に結晶化することができるので、結晶質珪素膜２０４ｃの結晶性は大幅に改善されている。
【００７１】
なお、このレーザー照射工程を省略することは可能であるが、レーザー照射することによって、結晶性の改善の他に、後のゲッタリング工程の効率を向上させるという効果が得られる。レーザー照射後では、結晶性珪素膜２０４ｃ中の残留ニッケル濃度のＳＩＭＳの最高値は、１×１０19〜２×１０19atoms/cm3 程度である。
【００７２】
上記結晶化工程の後に、結晶質珪素膜中に残存する触媒元素を除去または低減するゲッタリング技術（特開平10-270363 号公報）を用いてもよい。なお、同公報には、リン元素を全面または選択的に添加した後に加熱処理（３００〜７００℃、１〜１２時間）を行う技術が記載されている。また、高温の硫酸を用いた液相による方法やハロゲン元素を含む気相による方法やボロンを添加して加熱する方法を用いる方法を用いてもよい。
【００７３】
次いで、実施例１の図１（Ｄ）に示した工程と同様に結晶質半導体２０４ｃ上に膜厚２００ｎｍのチャネル形成領域を保護する絶縁膜（後にチャネル保護膜となる）２０６を形成した。次いで、裏面からの露光を用いたパターニングによって、絶縁膜２０６に接してレジストマスク２０７を形成した。（図４（Ｄ））
【００７４】
次いで、レジストマスク２０７をマスクに用いて絶縁膜２０６をエッチングして、チャネル保護膜２０８を形成した後、レジストマスク２０７を除去した。（図４（Ｅ））
【００７５】
次いで、フォトマスクを用いたパターニングによってｎチャネル型ＴＦＴの一部またはｐチャネル型ＴＦＴを覆うレジストマスク２０９を形成し、表面が露呈された結晶質半導体膜にｎ型を付与する不純物元素（リン）を添加する工程を行ない、第１の不純物領域（ｎ+ 領域）２１０ａを形成した。（図５（Ａ））本実施例では、ドーピングガスとして水素で１〜１０％（本実施例では５％）に希釈したフォスフィン（ＰＨ3 ）を用い、ドーズ量５×１０14atoms ／ｃｍ2 、加速電圧は１０ｋＶとした。
【００７６】
次いで、レジストマスク２０９を除去した後、ＬＤＤ領域を形成するための制御絶縁膜（本実施例では、膜厚５０ｎｍの酸化珪素膜）２１１ａを形成した。（図５（Ｂ））
【００７７】
次いで、制御絶縁膜２１１ａが表面に設けられた結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第２の不純物領域（ｎ- 領域）２１２を形成した。（図５（Ｃ））本実施例ではドーピングガスとして水素で１〜１０％（本実施例では５％）に希釈したフォスフィンを用い、ドーズ量３×１０13atoms ／ｃｍ2 、加速電圧は６０ｋＶとした。この制御絶縁膜２１１ａを介して不純物元素を添加することにより所望の濃度（ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／ｃｍ3 ）の不純物領域を形成することができた。また、こうして形成される第２の不純物領域２１２はＬＤＤ領域として機能する。なお、この時、さらに不純物が添加されて第１の不純物領域２１０ｂが形成され、チャネル保護膜の直下には真性な結晶質半導体領域が残った。
【００７８】
次いで、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク２１４を形成し、結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、第３の不純物領域（ｐ+ 領域）２１３を形成した。（図５（Ｄ））本実施例ではドーピングガスには水素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用い、ドーズ量４×１０15atoms ／ｃｍ2 、加速電圧は３０ｋＶとした。
【００７９】
次いで、レジストマスク２１４を除去して、３００〜７００℃、１〜１２時間の加熱処理を行ない、ニッケル濃度を低減する技術（特開平8-330602号公報）を本実施例に適用した。本実施例では６００℃、８時間の加熱処理を行ない、ＬＤＤ領域およびチャネル形成領域の内部に残存するニッケルを高濃度不純物領域（ソース領域及びドレイン領域）の方に移動させる。（図６（Ａ））こうしてニッケル濃度が低減されたチャネル形成領域（ＳＩＭＳ分析で１×１０18atoms ／ｃｍ3 以下、好ましくは１×１０16atoms ／ｃｍ3 以下）が得られる。この加熱処理による触媒元素の低減と同時に、ドーピング時の結晶性の損傷の回復、熱アニールによる不純物の活性化処理が行なわれる。加えてファーネスアニール、レーザーアニールまたはランプアニールを行ってもよい。その後、水素雰囲気中で熱処理（３５０℃、１時間）を行い、全体を水素化した。
【００８０】
その後、公知のパターニング技術により所望の形状を有する活性層を形成した。（図６（Ｂ））この時、活性層を覆う絶縁膜２１１ａもパターニングされて絶縁膜２１１ｂが形成された。
【００８１】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域２１５、ドレイン領域２１６、低濃度不純物領域２１７、２１８、チャネル形成領域２１９が形成され、ｐチャネル型ＴＦＴのソース領域２２１、ドレイン領域２２２、チャネル形成領域２２０が形成された。
【００８２】
次いで、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを覆って、プラズマＣＶＤ法により膜厚１００ｎｍの酸化珪素膜と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９４０ｎｍの酸化珪素膜との積層構造の層間絶縁膜２２３を形成した。（図６（Ｃ））
【００８３】
そして、コンタクトホールを形成してソース配線２２４、２２６、ドレイン配線２２５、２２７を形成して、図６（Ｄ）に示す状態を得た。最後に水素雰囲気中で熱処理を行い、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成した。
【００８４】
［実施例３］ 上記実施例１及び２の作製工程を用いたｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを備えた半導体装置について、図７（Ａ）〜（Ｃ）及び図８（Ａ）〜（Ｃ）を用いてその構造の一例を説明する。
【００８５】
なお、本発明にかかる半導体装置は、同一基板上に周辺駆動回路部と画素部とを備えている。本実施例では図示を容易にするため、周辺駆動回路部の一部を構成するＣＭＯＳ回路を図７に示し、画素部の一部を構成する画素ＴＦＴ（Ｎチャネル型ＴＦＴ）とを図８に示した。なお、実施例１及び２の作製工程に加え、０．２〜０．４μｍのパッシベーション膜３１９を形成した。パッシベーションとしては窒素を含む膜、例えば窒化珪素膜を用いることが好ましい。
【００８６】
図７で示すＣＭＯＳ回路はインバータ回路とも呼ばれ、半導体回路を構成する基本回路である。このようなインバータ回路を組み合わせたりすることでＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成したり、さらに複雑なロジック回路をも構成することができる。
【００８７】
図７（Ａ）は図７（Ｂ）の上面図に相当する図であり、図７（Ａ）において、点線Ａ−Ａ’で切断した部分が、図７（Ｂ）のＣＭＯＳ回路の断面構造に相当する。また、図７（Ｃ）は、図７（Ａ）及び図７（Ｂ）に対応するインバータ回路の回路図である。
【００８８】
図７（Ｂ）において、いずれのＴＦＴ（薄膜トランジスタ）も基板３０１上に形成されている。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、ゲート電極３０２が形成され、その上に窒化珪素からなる第１絶縁膜３０３、酸化珪素からなる第２絶縁膜３０４が設けられている。第２絶縁膜上には、活性層としてｐ+ 領域３１２（ドレイン領域）、３１５（ソース領域）とチャネル形成領域３１４とが形成される。上記実施例１及び２では工程数を低減するため、Ｐチャネル型ＴＦＴに前記高濃度不純物領域と前記チャネル形成領域の間に低濃度不純物領域（ＬＤＤ領域）を設けていないが、作製してもよい。チャネル形成領域３１４は絶縁膜３１３で保護される。なお、ｐ+ 領域３１２、３１５は活性層と同一パターニング形状を有する絶縁膜（制御絶縁膜）３０８で保護される。絶縁膜３０８の上を覆う第１の層間絶縁膜３１７にコンタクトホールが形成され、ｐ+ 領域３１２、３１５に配線３１８、３２０が接続され、さらにその上にパッシベーション膜３１９が形成される。簡略化のため図示しないがさらにその上に第２の層間絶縁膜が形成され、配線３２０に引き出し配線が接続されて、その上を覆って第３の層間絶縁膜が形成される。
【００８９】
一方、Ｎチャネル型のＴＦＴは、活性層としてｎ+ 領域（ソース領域）３０５、ｎ+ 領域３１１（ドレイン領域）と、チャネル形成領域３０９と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域３０６、３１０が形成される。なお、ドレイン領域に接するｎ- 型領域３１０はｎ- 型領域３０６より幅を大きく形成して信頼性を向上させた。絶縁膜３０８の上を覆う第１の層間絶縁膜３１７にコンタクトホールが形成され、ｎ+ 型領域３０５、３１１には配線３１６、３１８が形成され、さらにその上にパッシベーション膜３１９が形成される。簡略化のため図示しないがさらにその上に第２の層間絶縁膜が形成され、配線３２０に引き出し配線が接続されて、その上を覆って第３の層間絶縁膜が形成される。なお、活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同一構造であり簡略化のため説明を省略する。３０７は３１３と同じ機能を有する絶縁膜である。
【００９０】
また、図８（Ａ）は図８（Ｂ）の上面図に相当する図であり、図８（Ａ）において、点線Ａ−Ａ’で切断した部分が、図８（Ｂ）の画素部の断面構造に相当する。また、図８（Ｃ）は、図８（Ａ）及び図８（Ｂ）に対応する回路図である。
【００９１】
画素部に形成されたＮチャネル型ＴＦＴについては、基本的に、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同一構造である。基板上４０１にゲート電極４０３が形成され、その上に窒化珪素からなる第１絶縁膜４０２、酸化珪素からなる第２絶縁膜４０４が設けられている。第２絶縁膜上には、活性層としてｎ+ 領域４０５、４０４、４１４と、チャネル形成領域４０７、４１１と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域４０６、４１３が形成される。また、チャネル形成領域４０７、４１１は絶縁膜４０８、４１２で保護される。なお、ｎ- 型領域及びｎ+ 領域は活性層と同一パターニング形状を有する絶縁膜（制御絶縁膜）４１０で保護される。絶縁膜４１０の上を覆う第１の層間絶縁膜４１９にコンタクトホールが形成され、ｎ+ 領域４０５に配線４１６が接続され、ｎ+ 領域４１４に配線４１７が接続され、さらにその上にパッシベーション膜４１８が形成される。そして、その上に第２の層間絶縁膜４２０が形成される。さらに、その上に第３の層間絶縁膜４２２が形成され、ＩＴＯ、ＳｎＯ2 等の透明導電膜からなる画素電極４２３が接続される。また、４２１は画素電極４２３と隣接する画素電極である。
【００９２】
なお、画素部の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容量配線４１５と、ｎ+ 領域４１４とで形成されている。
【００９３】
本実施例では一例として透過型のＬＣＤを作製したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型のＬＣＤを作製することが可能である。
【００９４】
なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【００９５】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１、実施例２と組み合わせることは可能である。
【００９６】
〔実施例４〕 実施例１では、形成順序（ドーピング順序）をｎ+ 領域→ｎ- 領域→ｐ+ 領域としたが、本実施例では、形成順序をｐ+ 領域→ｎ- 領域→ｎ+ 領域の順とする例を示す。
【００９７】
本実施例は、実施例１と図１（Ｅ）の工程までは同一であり、簡略化のため説明は省略する。
【００９８】
実施例１に従い図１（Ｅ）に示す状態を得たら、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク５０１を形成し、表面が露呈した結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、ｐ+ 領域５０２、５０３を形成した。（図９（Ａ））本実施例ではドーピングガスには水素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用いた。
【００９９】
次いで、レジストマスク５０１を除去した後、ＬＤＤ領域を形成するための制御絶縁膜（本実施例では、膜厚５０ｎｍの酸化珪素膜）５１１ａを形成した。（図９（Ｂ））
【０１００】
次いで、制御絶縁膜５１１ａが表面に設けられた結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、ｎ- 領域５０４を形成した。（図９（Ｃ））ここでは全面にドーピングを行ったが、Ｐチャネル型ＴＦＴを覆うレジストマスクを形成してもよい。
【０１０１】
次いで、フォトマスクを用いたパターニングによってｎチャネル型ＴＦＴの一部またはｐチャネル型ＴＦＴを覆うレジストマスク５０５を形成し、絶縁膜５１１ａを選択的に除去して絶縁膜５１１ｂを形成した。次いで、表面が露呈された結晶質半導体膜にｎ型を付与する不純物元素（リン）を添加する工程を行ない、第１の不純物領域（ｎ+ 領域）５０６を形成した。（図９（Ｄ））
【０１０２】
次いで、レジストマスク５０５を除去してレーザーアニールまたは熱アニールによる不純物の活性化処理を行なった後、水素雰囲気中で熱処理（３５０℃、１時間）を行い、全体を水素化した。その後、公知のパターニング技術により所望の形状を有する活性層を形成した。この時、ｐチャネル型ＴＦＴの活性層を覆う絶縁膜もパターニングされて絶縁膜５１１ｃが形成された。なお、ｎチャネル型ＴＦＴの活性層を覆う絶縁膜５１１ｂの端部は、ｎ+ 領域とｎ- 領域の境界と一致する。
【０１０３】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域５１５、ドレイン領域５１６、低濃度不純物領域５１７、５１８、チャネル形成領域５１９が形成され、ｐチャネル型ＴＦＴのソース領域５２１、ドレイン領域５２２、チャネル形成領域５２０が形成された。（図１０（Ａ））
【０１０４】
次いで、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを覆って、プラズマＣＶＤ法により膜厚１００ｎｍの酸化珪素膜と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９４０ｎｍの酸化珪素膜との積層構造の層間絶縁膜５２３を形成した。（図１０（Ｂ））
【０１０５】
そして、コンタクトホールを形成してソース配線５２４、５２６、ドレイン配線５２５、５２７を形成して、図１０（Ｃ）に示す状態を得た。最後に水素雰囲気中で熱処理を行い、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成した。
【０１０６】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１、実施例２、実施例３と組み合わせることは可能である。
【０１０７】
［実施例５］ 実施例４の作製工程を用いたｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを備えた半導体装置について、図１１（Ａ）〜（Ｃ）を用いてその構造の一例を説明する。
【０１０８】
なお、本発明にかかる半導体装置は、同一基板上に周辺駆動回路部と画素部とを備えている。本実施例では図示を容易にするため、周辺駆動回路部の一部を構成するＣＭＯＳ回路のみを図１１に示した。また、画素部においては、実施例３と同一とすればよい。なお、実施例４の作製工程に加え、０．２〜０．４μｍのパッシベーション膜３２１を形成した。パッシベーションとしては窒素を含む膜、例えば窒化珪素膜を用いることが好ましい。
【０１０９】
図１１（Ａ）は図１１（Ｂ）の上面図に相当する図であり、図１１（Ａ）において、点線Ａ−Ａ’で切断した部分が、図１１（Ｂ）のＣＭＯＳ回路の断面構造に相当する。また、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）に対応するインバータ回路の回路図である。
【０１１０】
図１１（Ｂ）において、いずれのＴＦＴ（薄膜トランジスタ）も基板６０１上に形成されている。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、ゲート電極６０２が形成され、その上に窒化珪素からなる第１絶縁膜６０３、酸化珪素からなる第２絶縁膜６０４が設けられている。第２絶縁膜上には、活性層としてｐ+ 領域６１４（ドレイン領域）、６１８（ソース領域）とチャネル形成領域６１５が形成される。チャネル形成領域６１５は絶縁膜６１６で保護される。なお、ｐ+ 領域６１４、６１８は活性層と同一パターニング形状を有する絶縁膜（制御絶縁膜）６１８で保護される。絶縁膜６１８の上を覆う第１の層間絶縁膜６２０にコンタクトホールが形成され、ｐ+ 領域６１４に配線６２２が接続され、ｐ+ 領域６１８に配線６２３が接続され、さらにその上にパッシベーション膜６２１が形成される。簡略化のため図示しないがさらにその上に第２の層間絶縁膜が形成され、配線６２３に引き出し配線が接続されて、その上を覆って第３の層間絶縁膜が形成される。
【０１１１】
一方、Ｎチャネル型のＴＦＴは、活性層としてｎ+ 領域６０８と、ｎ+ 領域（ソース領域）６０５と、ｎ+ 領域６１３（ドレイン領域）と、チャネル形成領域６０６、６１０と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域６０９、６１２が形成される。なお、ドレイン領域に接するｎ- 型領域６１２はｎ- 型領域６０９より幅を大きく形成して信頼性を向上させた。なお、ｎ- 型領域６０９、６１２に接して絶縁膜６１１が形成され、絶縁膜６１１の端部はｎ+ 型領域とｎ- 型領域の境界と一致している。絶縁膜６１１の上を覆う第１の層間絶縁膜６２０にコンタクトホールが形成され、ｎ+ 型領域６０５には配線６１９には接続され、ｎ+ 型領域６１３には配線６２２が形成され、さらにその上にパッシベーション膜６２１が形成される。簡略化のため図示しないがさらにその上に第２の層間絶縁膜が形成され、配線６１９に引き出し配線が接続されて、その上を覆って第３の層間絶縁膜が形成される。６０７は６１６と同じ機能を有する絶縁膜である。
【０１１２】
なお、本実施例では、Ｎチャネル型ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。
【０１１３】
なお、本実施例を実施例１、実施例２、実施例３、実施例４と組み合わせることは可能である。
【０１１４】
［実施例６］ 本実施例では、実施例１における図１（Ｂ）に相当する状態を得た後、図１（Ｃ）に相当する工程の前にフッ酸系のエッチャントにより半導体膜表面を水素終端させる例を図１２を用いて示す。なお、本実施例は、実施例１と図１（Ｂ）の工程までは同一であり、簡略化のため説明は省略する。
【０１１５】
まず、実施例１に従い、図１（Ｂ）の状態を得る。図１２（Ａ）において、７０１は基板、７０２はゲート配線、７０３は第１絶縁膜、７０４は第２絶縁膜、７０４ａは非晶質珪素膜である。
【０１１６】
そして、結晶化処理の直前に非晶質半導体膜表面をバッファーフッ酸等のフッ酸系のエッチャントで洗浄して清浄な表面を有する非晶質珪素膜７０４ｂを形成する。（図１２（Ｂ））この工程においては、表面に付着した不純物を除去するとともにシリコン表面付近のシリコンの結合手が水素終端されて不純物と結合しにくくなり、良好な結晶質半導体膜を形成することができる。
【０１１７】
次いで、非晶質半導体膜１０４の結晶化処理を行い、結晶質半導体膜１０５を形成する。結晶化処理としては、公知の如何なる手段、例えば熱結晶化処理、赤外光または紫外光の照射による結晶化処理（以下レーザー結晶化と呼ぶ）、触媒元素を用いた熱結晶化処理、触媒元素を用いたレーザー結晶化処理等、またはこれらの結晶化処理を組み合わせた処理を用いることができる。
【０１１８】
本実施例を実施して作製されたＴＦＴは、シリコン界面が清浄なため、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１、実施例２、実施例３、実施例４、実施例５と組み合わせることは可能である。
【０１１９】
［実施例７］本実施例では、実施例２における図４（Ａ）に相当する状態を得た後、結晶化処理を行ない、液相による触媒元素の低減処理を行う例を図１３を用いて示す。なお、本実施例は、実施例２と図４（Ａ）の工程までは同一であり、簡略化のため説明は省略する。
【０１２０】
まず、実施例２に従い、図１３（Ａ）の状態を得る。図１３（Ａ）において、８０１は基板、８０２はゲート配線、８０３は第１絶縁膜、８０４は第２絶縁膜、８０４ａは非晶質珪素膜、極薄いニッケル含有層８０５である。
【０１２１】
次いで、非晶質半導体膜１０４の結晶化処理を行い、結晶質半導体膜１０５を形成する。結晶化処理としては、公知の如何なる手段、例えば熱結晶化処理、赤外光または紫外光の照射による結晶化処理（以下レーザー結晶化と呼ぶ）、触媒元素を用いた熱結晶化処理、触媒元素を用いたレーザー結晶化処理等、またはこれらの結晶化処理を組み合わせた処理を用いることができる。本実施例では、熱結晶化処理後にレーザー照射工程を施し、結晶性の改善に加え、後のゲッタリング工程の効率を向上させた。
【０１２２】
上記結晶化工程の後に、液相と非晶質半導体膜を接触させて結晶質珪素膜中に残存する触媒元素を除去または低減する。（図１３（Ｂ））液相と接触させて、触媒元素（本実施例ではニッケル）を液相（本実施例では硫酸）へと吸い出す。
特に、結晶質珪素膜と硫酸との接触方法は限定されないが、本実施例では基板をバッファーフッ酸で処理して酸化膜を除去した後、硫酸（３００℃）中に１０分浸漬した後、純水洗浄、乾燥させた。硫酸の温度は２００℃以上、硫酸の沸点未満であり、好ましくは３００℃以上とし、このような温度で数秒〜数十分、好ましくは３〜２０分接触を行えばよい。なお、ニッケルが液相に移動しやすい状態とするためにファーネスアニール、レーザーアニールまたはランプアニール等の加熱手段を同時に施してもよい。なお、液相によるゲッタリング工程の前、島状領域の表面のパターニング時の残渣物（図示しない）や自然酸化膜（図示しない）を除去することが望ましい。また、液相によるゲッタリング工程の後、ゲッタリング時の残渣物（図示しない）をフッ酸系のエッチャント処理により除去することが好ましい。なお、結晶質珪素膜と硫酸とを接触させることにより結晶質珪素膜の表面の洗浄も同時に行われ、触媒元素として用いた元素以外の不純物元素、例えば、Ｆｅ、Ｃｒ、Ｃｏ、Ｃｕ等の濃度も低減された。また、結晶質珪素膜と硫酸とを接触させた後、フッ酸系のエッチング処理を行ない残留物を除去することが好ましい。
【０１２３】
このようにして、液相による触媒元素の低減処理を行うことで十分にニッケル濃度が低減された結晶質珪素膜８０４ｃを得る。（図１３（Ｃ））
【０１２４】
以上の工程を経て得られた結晶質珪素膜８０４ｃを用いて、実施例１で説明したプロセスを用いれば図３（ｃ）に示したＴＦＴが得られる。なお、本実施例においては、工程順序を変更しパターニング後に液相による触媒元素の低減処理を行ってもよい。
【０１２５】
また、リン元素による金属元素のゲッタリング効果を利用して結晶質珪素膜中に残存する触媒元素を除去又は低減する技術（特開平10-270363 号公報）と組み合わせるとさらに触媒元素を除去又は低減できる。
【０１２６】
また、ハロゲン元素（代表的には塩素またはフッ素）を含む雰囲気中において加熱処理を行い、ハロゲン元素による金属元素のゲッタリング効果を利用して結晶質珪素膜中に残存する触媒元素を除去又は低減する技術（特開平7-94757 号公報）と組み合わせるとさらに触媒元素を除去又は低減できる。
【０１２７】
また、本実施例を実施例２、実施例３、実施例４、実施例５、実施例６と組み合わせることは可能である。なお、ニッケルに限らず、結晶質半導体膜中の不純物元素、例えば、Ｆｅ、Ｃｒ、Ｃｏ等の濃度も低減され、表面の洗浄も同時に行われるため、実施例１と組み合わせることもできる。
【０１２８】
〔実施例８〕 本実施例においては結晶化工程の前に非晶質半導体膜へ不純物の添加を行ない、ＴＦＴのしきい値制御を行う工程を加えた例を図１４を用いて説明する。
【０１２９】
まず、実施例１と同様に基板９０１上に、ゲート電極９０２、ゲート絶縁膜９０３ａ、９０３ｂ、非晶質珪素膜９０４ａを形成した。ここまでの工程は実施例１と同一であるため、説明を省略する。
【０１３０】
次いで、非晶質半導体上に制御絶縁膜９０５を形成する。本実施例では減圧熱ＣＶＤ法により酸化珪素膜を１３０ｎｍの膜厚で形成した。（図１４（Ａ））制御絶縁膜９０５としては酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜等を１００〜２００ｎｍの膜厚範囲で用いることができる。制御絶縁膜９０５の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。また、オゾン水による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成してもよい。
【０１３１】
次いで、絶縁膜９０５が表面に設けられた結晶質半導体膜にしきい値を制御する不純物元素を添加する工程を行ない、不純物領域９０４ｂを形成した。本実施例ではボロンをしきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 ）に添加した。（図１４（Ｂ））
【０１３２】
ただし、図１８を基に、絶縁膜９０５を介してその下の結晶質半導体膜に不純物を添加するために、絶縁膜９０５の膜厚を考慮に入れ、適宜ドーピング条件を設定することが重要である。
【０１３３】
次いで、制御絶縁膜９０５をフッ酸処理で除去した。（図１４（Ｃ））
【０１３４】
次いで、結晶化処理を行ない結晶質珪素膜９０４ｃを形成した。
【０１３５】
以上の工程を経て得られた結晶質珪素膜９０４ｃを用いて、実施例１で説明したプロセスを用いれば図３（ｃ）に示したＴＦＴが得られる。
【０１３６】
なお、実施例１〜実施例７のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１３７】
〔実施例９〕 本実施例では、本願発明によって作製された液晶表示装置の例を図１５に示す。画素ＴＦＴ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【０１３８】
図１５は、本実施例のアクティブマトリクス型液晶パネルの概略図である。図１５に示すようにアクティブマトリクス基板と対向基板とが対向し、これらの基板間に液晶が挟まれている。アクティブマトリクス基板はガラス基板１０００上に形成された画素部１００１、走査線駆動回路１００２、信号線駆動回路１００３を有する。
【０１３９】
走査線駆動回路１００２、信号線駆動回路１００３はそれぞれ走査線１０３０、信号線１０４０によって画素部１００１に接続されている。これら駆動回路１００２、１００３はＣＭＯＳ回路で主に構成されている。
【０１４０】
画素部１００１の行ごとに走査線１０３０が形成され、列ごとに信号線１０４０が形成されている。走査線１０３０、信号線１０４０の交差部近傍には、画素ＴＦＴ８１０が形成されている。画素ＴＦＴ１０１０のゲート電極は走査線１０３０に接続され、ソースは信号線１０４０に接続されている。更に、ドレインには画素電極１０６０、保持容量１０７０が接続されている。
【０１４１】
対向基板１０８０はガラス基板全面にＩＴＯ膜等の透明導電膜が形成されている。透明導電膜は画素部１００１の画素電極１０６０に対する対向電極であり、画素電極、対向電極間に形成された電界によって液晶材料が駆動される。対向基板１０８０には必要であれば配向膜や、ブラックマトリクスや、カラーフィルタが形成されている。
【０１４２】
アクティブマトリクス基板側のガラス基板にはＦＰＣ１０３１を取り付ける面を利用してＩＣチップ１０３２、１０３３が取り付けられている。これらのＩＣチップ１０３２、１０３３はビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路などの回路をシリコン基板上に形成して構成される。
【０１４３】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【０１４４】
また、本願発明を用いて作製できる液晶表示装置は透過型か反射型かは問わない。どちらを選択するのも実施者の自由である。この様に本願発明はあらゆるアクティブマトリクス型の電気光学装置（半導体装置）に対して適用することが可能である。
【０１４５】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例８のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１４６】
〔実施例１０〕 本願発明は従来のＩＣ技術全般に適用することが可能である。
即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正回路、信号分割回路等）に代表される信号処理回路や携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても良い。
【０１４７】
また、マイクロプロセッサ等の半導体回路は様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュータなども挙げられる。本願発明はその様な半導体装置に対しても適用可能である。
【０１４８】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例８のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１４９】
〔実施例１１〕 本実施例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０１５０】
図１９（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図１９（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース側駆動回路、４０１３はゲート側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１５１】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１５２】
また、図１９（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは本発明のボトムゲート構造）を用いれば良い。
【０１５３】
本願発明は、駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３に際して用いることができる。
【０１５４】
本願発明を用いて駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。
そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１５５】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１５６】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。
勿論、単色発光のＥＬ表示装置とすることもできる。
【０１５７】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１５８】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１５９】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６０】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１６１】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１６２】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１６３】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１６４】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１６５】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１６６】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１６７】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１６８】
〔実施例１２〕 本願発明の電気光学装置は、様々な電子機器のディスプレイとして利用される。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ゴーグルディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍等）などが挙げられる。それらの一例を図１６に示す。
【０１６９】
図１６（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示部２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を音声出力部２００２、音声入力部２００３、表示部２００４やその他の信号制御回路に適用することができる。
【０１７０】
図１６（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示部２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１７１】
図１６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５で構成される。本願発明は表示部２２０５やその他の信号制御回路に適用できる。
【０１７２】
図１６（Ｄ）はゴーグルディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３で構成される。本発明は表示部２３０２やその他の信号制御回路に適用することができる。
【０１７３】
図１６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、反射型の表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は反射型の表示装置２４０３やその他の信号制御回路に適用することができる。なお、ここでは単板式の例を示したが、三板式のフロントプロジェクションとしてもよい。
【０１７４】
図１６（Ｆ）はフロントプロジェクションであり、本体２５０１、光源２５０２、反射型の表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。スクリーン２５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、反射型の表示装置２５０３は高い解像度が要求される。なお、ここでは単板式の例を示したが、三板式のフロントプロジェクションとしてもよい。
【０１７５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【０１７６】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例８のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。また、実施例９、１０、１１に示した電気光学装置や半導体回路を適宜組み合わせて用いても良い。
【０１７７】
【発明の効果】
本発明を用いることによって、結晶質半導体膜へ１３族に属する不純物元素および１５族に属する不純物元素を制御性よく添加（ドーピング）する。そのため、優れた電気特性と高い信頼性とを備えた半導体装置を得ることができる。
【０１７８】
【図面の簡単な説明】
【図１】 実施例１のＴＦＴの作製工程の説明図である。
【図２】 実施例１のＴＦＴの作製工程の説明図である。
【図３】 実施例１の上面図及び断面図の説明図である。
【図４】 実施例２のＴＦＴの作製工程の説明図である。
【図５】 実施例２のＴＦＴの作製工程の説明図である。
【図６】 実施例２のＴＦＴの作製工程の説明図である。
【図７】 実施例３の上面図及び断面図の説明図である。
【図８】 実施例３の上面図及び断面図の説明図である。
【図９】 実施例４のＴＦＴの作製工程の説明図である。
【図１０】 実施例４のＴＦＴの作製工程の説明図である。
【図１１】 実施例５の上面図及び断面図の説明図である。
【図１２】 実施例６のＴＦＴの作製工程の説明図である。
【図１３】 実施例７のＴＦＴの作製工程の説明図である。
【図１４】 実施例８のＴＦＴの作製工程の説明図である。
【図１５】 アクティブマトリクス基板の構成を示す図である。
【図１６】 電子機器の説明図である。
【図１７】 リンの濃度分布を示す図である。
【図１８】 ボロンの濃度分布を示す図である。
【図１９】 ＥＬ表示装置の説明図である。
【発明の属する技術分野】
本発明は、非晶質半導体薄膜を結晶化して形成された結晶質半導体膜を利用した半導体装置の作製方法に関するものであり、特に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）等の半導体装置およびその作製方法に関する。本発明の半導体装置は、薄膜トランジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路を有する表示装置やイメージセンサ等の電気光学装置をも含むものである。加えて、本発明の半導体装置は、これらの表示装置および電気光学装置を搭載した電子機器をも含むものである。
【０００２】
【従来の技術】
近年、ガラス基板等に上にＴＦＴを形成して半導体回路を構成する技術が急速に進んでいる。そのような半導体回路としてはアクティブマトリクス型液晶表示装置のような電気光学装置が代表的である。
【０００３】
アクティブマトリクス型液晶表示装置とは、同一基板上に画素部とドライバー回路とを設けたモノシリック型表示装置である。さらにメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００４】
このようなドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶質珪素膜（ポリシリコン膜）を活性層としたＴＦＴが主流になりつつある。
【０００５】
【発明が解決しようとする課題】
ＴＦＴは透明なガラス基板に軽視することができるので、アクティブマトリクス型表示装置への応用開発が積極的に進められてきた。ポリシリコン膜を利用したＴＦＴは高移動度が得られるので、同一基板上に機能回路を集積させて高精細な画像表示を実現することが可能とされている。
【０００６】
アクティブマトリクス型表示装置は画面の解像度が高精細になるに従い、画素だけでも１００万個のＴＦＴが必要になってくる。さらに機能回路を付加すると、それ以上の数のＴＦＴが必要となり、液晶表示装置を安定に動作させるためには、個々のＴＦＴの信頼性を確保して安定に動作させる必要があった。
【０００７】
アクティブマトリクス型表示装置の画素部はｎチャネル型ＴＦＴで構成されていて、振幅１５〜２０Ｖ程度のゲート電圧が印加されるためオン領域とオフ領域の両方の特性を満足する必要があった。一方、画素部を駆動するために設けられる周辺回路はＣＭＯＳ回路を基本として構成され、主にオン領域の特性が重要であった。
【０００８】
ところが、ポリシリコン膜を利用したＴＦＴはオフ電流（リーク電流）が大きくなりやすく、長期にわたって動作させると、移動度やオン電流が低下するといった現象がしばしば確認された。このような現象がおこる原因の一つとして、チャネル電界の増大に伴って発生するホットキャリアによる特性の劣化が考えられた。
【０００９】
このホットキャリアによる特性の劣化を低減して信頼性を向上させる技術として、ＬＤＤ（Lightly Doped Drain ）構造が知られている。この構造はソース・ドレイン領域の内側に、さらに低濃度の不純物領域を設けたものであり、この低濃度不純物領域をＬＤＤ領域と呼んでいる。ＬＤＤ構造とすることで、通常のＴＦＴ構造と比較してオフ電流を下げることができるとともに、電界の緩和効果を増大させてホットキャリア耐性を高めることができる。
【００１０】
このＬＤＤ構造を形成するためには、ＬＤＤ領域となる領域に相当する半導体材料にドーパント（Ｎ型またはＰ型を付与する不純物）の添加を行ない、所望の不純物濃度（ソース領域及びドレイン領域の不純物濃度より低い）とする必要がある。しかしながら従来のドーピング方法では不純物濃度にバラツキが生じ、個々のＴＦＴ特性のバラツキが大きくなっていた。
【００１１】
本発明は上記問題点を鑑みて成されたものであり、低温プロセスの特徴を活かしたまま珪素を含む結晶質半導体膜へ１３族に属する不純物元素および１５族に属する不純物元素を制御性良く添加するための技術を提供することを課題とする。
【００１２】
【課題を解決するための手段】
上述の課題を解決するために、本発明は、薄い絶縁膜を介して不純物のドーピングを行い、低濃度不純物領域（ＬＤＤ領域）を形成する工程を主要な構成とする。本発明を利用することによって、珪素を含む結晶質半導体膜へ１３族に属する不純物元素および１５族に属する不純物元素を制御性良く添加（ドーピング）する。
【００１３】
本発明の基本的な目的は、珪素を含む結晶質半導体膜へ１３族に属する不純物元素および１５族に属する不純物元素を制御性良くドーピングすることであり、そのための手段として薄い絶縁膜を介してドーピングを行う。
【００１４】
本明細書で開示する本発明の第１の構成は、
絶縁表面上にゲート電極と、
前記ゲート電極に接するゲート絶縁膜と、
前記ゲート絶縁膜上に接し、高濃度不純物領域、チャネル形成領域、及び前記高濃度不純物領域と前記チャネル形成領域との間に形成された低濃度不純物領域からなる活性層と、
前記低濃度不純物領域上に接する絶縁膜とを有することを特徴とする半導体装置である。
【００１５】
また、本発明の第２の構成は、
絶縁表面上にゲート電極と、
前記ゲート電極に接するゲート絶縁膜と、
前記ゲート絶縁膜上に接し、高濃度不純物領域、チャネル形成領域、及び前記高濃度不純物領域と前記チャネル形成領域との間に形成された低濃度不純物領域からなる活性層と、
前記チャネル形成領域上に接する第１の絶縁膜と、
前記第１の絶縁膜を覆う第２の絶縁膜とを有し、
前記第２の絶縁膜は、前記低濃度不純物領域上に接することを特徴とする半導体装置である。
【００１６】
また、本発明の第３の構成は、
ゲート配線が形成された絶縁表面にゲート絶縁膜と非晶質半導体膜とを順次積層形成する工程と、
前記非晶質半導体膜を結晶化して結晶質半導体膜を得る工程と、
前記結晶質半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をパターニングしてチャネル形成領域となるべき領域上に保護膜を形成する工程と、
１３族または１５族に属する不純物元素の添加を前記結晶質半導体膜に行い高濃度不純物領域を選択的に形成する工程と、
前記保護膜を覆って第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を介して１３族または１５族に属する不純物元素の添加を前記結晶質半導体膜に行い低濃度不純物領域を形成する工程と、
を有する半導体装置の作製方法である。
【００１７】
【本発明の実施の形態】
本実施の形態を図１〜３を用いて説明する。ここでは逆スタガ型ＴＦＴを作製する場合の例について説明する。
【００１８】
まず、基板１０１を用意する。基板１０１としては、ガラス基板、石英基板、結晶性ガラスなどの絶縁性基板、セラミックス基板、ステンレス基板、金属（タンタル、タングステン、モリブデン等）、半導体基板、プラスチック基板（ポリエチレンレフラレート基板）等を用いることができる。ただし、絶縁性表面を形成するために、基板１０１がステンレス基板、金属（タンタル、タングステン、モリブデン等）、半導体基板等の場合は、下地絶縁膜（以下、下地膜と呼ぶ）を設けた方が好ましい。なお、絶縁性基板の場合にも基板からの不純物の拡散を防止してＴＦＴの電気特性を向上させるための下地膜を設ける構成としてもよい。
下地膜を設ける場合、その下地膜の材料としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、またはこれらの積層膜等を１００〜５００ｎｍの膜厚範囲で用いることができ、形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等の形成方法を用いることができる。
【００１９】
次いで、単層構造または積層構造を有するゲート配線（ゲート電極含む）１０２を形成する。（図１（Ａ））ゲート配線１０２の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法等を用いて１０〜１０００ｎｍ、好ましくは３０〜３００ｎｍの膜厚範囲の導電膜を形成した後、公知のパターニング技術で形成する。また、ゲート配線１０２の材料としては、導電性材料または半導体材料を主成分とする材料、例えばＴａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属材料、これら金属材料とシリコンとの化合物であるシリサイド、Ｎ型又はＰ型の導電性を有するポリシリコン等の材料、低抵抗金属材料Ｃｕ（銅）、Ａｌ（アルミニウム）等を主成分とする材料層を少なくとも一層有する構造であれば特に限定されることなく用いることができる。なお、ゲート配線の下層を低抵抗金属材料とし上層を高融点金属材料とした積層構造が好ましく、例えばＡｌ（下層）とＴａ（上層）の積層構造、Ａｌ（下層）とＷ（上層）の積層構造、Ａｌ（下層）とＣｕ（上層）の積層構造が望ましい。また、ゲート配線を保護するための陽極酸化膜または酸化膜を形成する構成としてもよい。
【００２０】
次いで、ゲート絶縁膜を形成する。ゲート絶縁膜としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ（ベンゾシクロブテン）膜）、またはこれらの積層膜等を１００〜４００ｎｍの膜厚範囲で用いることができる。下地膜の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。ここでは図１（Ａ）に示すように、積層構造のゲート絶縁膜１０３ａ、１０３ｂを用いた。下層のゲート絶縁膜１０３ａは、基板やゲート配線からの不純物の拡散を効果的に防止する窒化シリコン膜等を膜厚１０ｎｍ〜６０ｎｍの膜厚範囲で形成する。
【００２１】
次いで、非晶質半導体膜１０４を成膜する。（図１（Ｂ））非晶質半導体膜１０４としては、珪素を含む非晶質半導体膜、例えば非晶質珪素膜、微結晶を有する非晶質半導体膜、微結晶珪素膜、非晶質ゲルマニウム膜、Ｓｉx Ｇｅ1-x （０＜Ｘ＜１）で示される非晶質シリコンゲルマニウム膜またはこれらの積層膜を１０〜８０ｎｍ、より好ましくは１５〜６０ｎｍの膜厚範囲で用いることができる。非晶質半導体膜１０４の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法等の形成方法を用いることができる。
【００２２】
なお、上記ゲート絶縁膜１０３ａ、１０３ｂと非晶質半導体膜１０４とを大気にさらすことなく連続成膜すれば不純物がゲート絶縁膜と非晶質半導体膜との界面に混入しないため良好な界面特性を得ることができる。
【００２３】
次いで、非晶質半導体膜１０４の結晶化処理を行い、結晶質半導体膜１０５を形成する。（図１（Ｃ））結晶化処理としては、公知の如何なる手段、例えば熱結晶化処理、赤外光または紫外光の照射による結晶化処理（以下レーザー結晶化と呼ぶ）、触媒元素を用いた熱結晶化処理、触媒元素を用いたレーザー結晶化処理等、またはこれらの結晶化処理を組み合わせた処理を用いることができる。なお、図１（Ｃ）ではレーザー光の照射による結晶化処理を示す。また、結晶化処理の直前に非晶質半導体膜表面の自然酸化膜をバッファーフッ酸等のフッ酸系のエッチャントで除去すると、表面付近のシリコンの結合手が水素終端されて不純物と結合しにくくなり、良好な結晶質半導体膜を形成することができる。
【００２４】
こうして形成された結晶質半導体１０５上に絶縁膜１０６を形成する。この絶縁膜１０６は後の工程によりパターニングされて不純物の添加工程時にチャネル形成領域を保護する。この絶縁膜１０６としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜等を１００〜４００ｎｍの膜厚範囲で用いることができる。そして、絶縁膜１０６上に公知のパターニング技術、例えば通常の露光や裏面露光等を用いてチャネル保護膜を形成するためのマスクを形成する。（図１（Ｄ））なお、図１（Ｄ）ではフォトマスクを使用しない裏面露光により形成されたレジストマスク１０７を示す。
【００２５】
次いで、レジストマスク１０７を用いてウエットエッチングまたはドライエッチングにより絶縁膜１０６を選択的に除去して絶縁膜（以下、チャネル保護膜と呼ぶ）１０８を形成した後、レジストマスク１０７を除去する。（図１（Ｅ））この工程により結晶質半導体膜の表面が露呈されるため、レジストマスク１０７の除去後に表面の汚染を防止するための薄い酸化膜を、オゾン水による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成する工程を加えてもよい。
【００２６】
次いで、フォトマスクを用いてｎチャネル型ＴＦＴの一部またはｐチャネル型ＴＦＴを覆うレジストマスク１０９を形成し、結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第１の不純物領域（ｎ+ 領域）１１０ａを形成する。（図２（Ａ））半導体材料に対してｎ型を付与する不純物元素としては、１５族に属する不純物元素、例えばＰ、Ａｓ、Ｓｂ、Ｎ、Ｂｉ等を用いることができる。この工程では、プラスマドーピング法によりドーピング条件（ドーズ量、加速電圧等）を適宜設定して表面が露出している結晶質半導体膜にＰ（リン）を添加する。また、この第１の不純物領域１１０ａは高濃度不純物領域であり、後のソース／ドレイン領域となるのでＴＦＴ作製完了時のシート抵抗が 500Ω以下（好ましくは 300Ω以下）となるように、ドーズ量を設定する。
【００２７】
次いで、レジストマスク１０９を除去した後、低濃度不純物領域（以下、ＬＤＤ領域と呼ぶ）を形成するための絶縁膜（以下、制御絶縁膜と呼ぶ）１１１ａを形成する。（図２（Ｂ））
【００２８】
次いで、制御絶縁膜１１１ａが表面に設けられた結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第２の不純物領域（ｎ- 領域）１１２を形成する。（図２（Ｃ））こうして形成される第２の不純物領域１１２は低濃度不純物領域（ＬＤＤ領域）として機能するものである。よって、第２の不純物領域１１２のリンの濃度は、ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／ｃｍ3 の範囲とすることが望ましい。この工程において、さらに不純物が添加されて第１の不純物領域１１０ｂが形成され、チャネル保護膜の直下には真性な結晶質半導体領域が残る。
【００２９】
なお、本明細書中で真性とは、シリコンのフェルミレベルを変化させうる不純物を一切含まない領域を指し、実質的に真性な領域とは、電子と正孔が完全に釣り合って導電型を相殺させた領域、即ち、しきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 ）でＮ型またはＰ型を付与する不純物を含む領域、または意図的に逆導電型不純物を添加することにより導電型を相殺させた領域を示す。
【００３０】
ただし、図２（Ｃ）に示した工程では、絶縁膜１１１ａを介してその下の結晶質半導体膜に不純物を添加するために、絶縁膜１１１ａの膜厚を考慮に入れ、適宜ドーピング条件を設定する必要がある。
【００３１】
上記図２（Ｂ）の工程で形成される制御絶縁膜１１１ａの膜厚によりＬＤＤ領域の不純物濃度が決定される。図１７に、ドーピング（ドーピング条件：加速電圧９０ｋＶ、ＲＦ電力５Ｗ、イオンビーム電流密度０．６４μＡ／ｃｍ2 、ドーズ量１．２×１０13atoms ／ｃｍ2 ）によって珪素膜に注入されたドーパント（リン）の濃度の分布を示す。なお、図１７は縦軸がリンの濃度、横軸が珪素膜の表面からの深さを表している。本発明において制御絶縁膜を形成した理由は、表面の露呈した半導体膜に１×１０18〜１×１０19atoms ／ｃｍ3 の濃度となるように添加することが困難なためである。このように本発明においては、図１７のような分布で被ドーピング膜に添加される性質を利用する。
【００３２】
また、制御絶縁膜を設けることで、大気または製造装置からの不純物の汚染を防止する機能も有している。特に、大気に含まれるボロンによる表面汚染に効果がある。本発明は、この制御絶縁膜１１１ａを形成することによりイオンドープ工程以外の不純物を半導体に混入させないことで、制御性よく、所望の濃度のリンを含む不純物領域、特にＬＤＤ領域を形成することを特徴としている。
【００３３】
上記制御絶縁膜１１１ａとしては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜等を１〜２００ｎｍ、好ましくは１０〜１５０ｎｍの膜厚範囲で用いることができる。制御絶縁膜１１１ａの形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。また、オゾン水による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成してもよい。
【００３４】
次いで、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、第３の不純物領域（ｐ+ 領域）１１３を形成する。（図２（Ｄ））半導体材料に対してｐ型を付与する不純物元素としては、１３族に属する不純物元素、例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ等を用いることができる。
【００３５】
次いで、レジストマスク１１４を除去した後、ファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびイオン添加時の損傷の回復を図る。その後、公知のパターニング技術により所望の形状を有する活性層を形成する。（図３（Ａ））この時、活性層を覆う絶縁膜１１１ａもパターニングされて絶縁膜１１１ｂが形成される。
【００３６】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域１１５、ドレイン領域１１６、低濃度不純物領域１１７、１１８、チャネル形成領域１１９が形成され、ｐチャネル型ＴＦＴのソース領域１２１、ドレイン領域１２２、チャネル形成領域１２０が形成される。
【００３７】
次いで、全面に層間絶縁膜１２３を形成する。層間絶縁膜１２３としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜（ポリイミド膜、ＢＣＢ膜等）のいずれか或いはそれらの積層膜を用いることができる。
【００３８】
そして、公知の技術を用いてコンタクトホールを形成し、ソース配線１２４、１２６、ドレイン配線１２５、１２７を形成して、図３（Ｃ）に示す状態を得る。最後に水素雰囲気中で熱処理を行い、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成する。
【００３９】
本実施例で示すｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを用いて相補的に結合させた回路はＣＭＯＳ回路と呼ばれ、半導体回路を構成する基本回路である。このような基本回路を組み合わせたりすることでＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成したり、さらに複雑なロジック回路をも構成することができる。
【００４０】
また、本発明は上記本実施の形態でのドーピング順序（ｎ+ 領域→ｎ- 領域→ｐ+ 領域）に限定されず、例えば、ｐ+ 領域→ｎ- 領域→ｎ+ 領域の順とすることも可能である。
【００４１】
また、上記本実施の形態において結晶化工程の前に非晶質半導体膜へ不純物の添加を行ない、ＴＦＴのしきい値制御を行う工程を加えてもよい。しきい値制御を行う工程としては、例えば、非晶質半導体上に制御絶縁膜（膜厚１００〜２００ｎｍ）を設けて、ボロンをしきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 ）に添加し、その後、制御絶縁膜を除去する工程とすればよい。
【００４２】
図１８に、ドーピング（ドーピング条件：加速電圧５０ｋＶ、ＲＦ電力５Ｗ、イオンビーム電流密度０．４７μＡ／ｃｍ2 、ドーズ量３．０×１０13atoms ／ｃｍ2 ）によって珪素膜に注入されたドーパント（ボロン）の濃度の分布を示す。
なお、図１８は縦軸がボロンの濃度、横軸が珪素膜の表面からの深さを表している。
【００４３】
また、上記本実施の形態においては、活性層のパターニングを活性化工程の後に行う例を示したが、特に限定されず、例えば結晶化工程前、またはドーピング前に行ってもよい。
【００４４】
【実施例】
以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことは勿論である。
【００４５】
［実施例１］ 以下、図１〜３を用いて、本発明の実施例を詳細に説明する。
【００４６】
まず、基板１０１としてガラス基板（コーニング１７３７；歪点６６７℃）を用意した。次いで、基板１０１上に積層構造（簡略化のため図示しない）のゲート配線（ゲート電極を含む）１０２を形成した。（図１（Ａ））本実施例では、スパッタ法を用いて窒化タンタル膜（膜厚５０ｎｍ）とタンタル膜（膜厚２５０ｎｍ）を積層形成し、公知のパターニング技術であるフォトリソグラフィー法を用いて積層構造を有するゲート配線（ゲート電極を含む）１０２を形成した。
【００４７】
次いで、ゲート絶縁膜、非晶質半導体膜１０４を順次大気開放しないで積層形成した。（図１（Ｂ））本実施例では作製工程中において基板やゲート配線からの不純物が半導体膜及びゲート絶縁膜へ拡散するのを防ぐため窒化珪素膜１０３ａ（膜厚５０ｎｍ）と酸化珪素膜１０３ｂ（膜厚１２５ｎｍ）をプラズマＣＶＤ法により積層形成し、積層構造のゲート絶縁膜とした。本実施例では二層の絶縁膜をゲート絶縁膜として採用しているが、単層または三層以上の積層構造としてもよい。また、本実施例ではゲート絶縁膜上に非晶質半導体膜１０４として、膜厚５４ｎｍの非晶質珪素膜（アモルファスシリコン膜）をプラズマＣＶＤ法により形成した。なお、いずれの層の界面にも大気からの汚染物質が付着しないようにするため順次大気開放せずに積層形成した。その後、半導体膜の結晶化を妨げる非晶質珪素膜中の水素濃度を低減するための加熱処理（５００℃、１時間）を行った。
【００４８】
こうして図１（Ｂ）の状態が得られたら、非晶質半導体膜１０４に対して赤外光または紫外光の照射による結晶化（レーザー結晶化）を行い結晶質半導体膜（結晶を含む半導体膜）１０５を形成した。（図１（Ｃ））結晶化技術として紫外光を用いる場合はエキシマレーザー光または紫外光ランプから発生する強光を用いればよく、赤外光を用いる場合は赤外線レーザー光または赤外線ランプから発生する強光を用いればよい。本実施例ではＫｒＦエキシマレーザー光を線状にビーム形成して照射した。なお、照射条件としては、パルス周波数が３０Ｈｚ、オーバーラップ率は９６％、レーザーエネルギー密度は１００〜５００mJ/cm2であり本実施例では３６０mJ/cm2とした。なお、レーザー結晶化の条件（レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は、非晶質半導体膜１０４の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。なお、レーザー結晶化の条件によっては、初期半導体膜が溶融状態を経過して結晶化する場合や、初期半導体膜が溶融せずに固相状態、もしくは固相と液相の中間状態で結晶化する場合がある。この工程により非晶質半導体膜１０４は結晶化され、結晶質半導体膜１０５に変化する。本実施例において結晶質半導体膜とは多結晶珪素膜（ポリシリコン膜）である。
【００４９】
次に、こうして形成された結晶質半導体１０５上にチャネル形成領域を保護する絶縁膜（後にチャネル保護膜となる）１０６を形成した。本実施例では酸化珪素膜（膜厚２００ｎｍ）を形成した。次いで、裏面からの露光を用いたパターニング（レジスト膜の成膜、露光、現像）によって、絶縁膜１０６に接してレジストマスク１０７を形成した。（図１（Ｄ））裏面からの露光によるレジストマスクの形成はマスクを必要としないため、製造マスク数を低減することができる。
図示したようにレジストマスクの大きさは光の回り込みによって、わずかにゲート配線の幅より小さくなった。
【００５０】
次いで、レジストマスク１０７をマスクに用いて絶縁膜１０６をエッチングして、チャネル保護膜１０８を形成した後、レジストマスク１０７を除去した。（図１（Ｅ））この工程により、チャネル保護膜１０８と接する領域以外の結晶質珪素膜の表面を露呈させた。このチャネル保護膜１０８は、後のドーピング工程でチャネル形成領域となる領域にドーパントが添加されることを防ぐ役目を果たす。
【００５１】
次いで、フォトマスクを用いたパターニングによってｎチャネル型ＴＦＴの一部またはｐチャネル型ＴＦＴを覆うレジストマスク１０９を形成し、表面が露呈された結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第１の不純物領域（ｎ+ 領域）１１０ａを形成した。（図２（Ａ））本実施例では、ｎ型の導電性を付与する不純物としてリン元素を用いた。ドーピングガスとして水素で１〜１０％（本実施例では５％）に希釈したフォスフィン（ＰＨ3 ）を用い、ドーズ量５×１０14atoms ／ｃｍ2 、加速電圧は１０ｋＶとした。また、上記レジストマスク１０９のパターンを実施者が適宜設定することによりｎ+ 型領域の幅が決定され、所望の幅を有するｎ- 型領域、及びチャネル形成領域を得ることが比較的容易にできる。
【００５２】
次いで、レジストマスク１０９を除去した後、ＬＤＤ領域を形成するための絶縁膜１１１ａを形成した。（図２（Ｂ））本実施例では、絶縁膜１１１ａとして、酸化珪素膜（膜厚５０ｎｍ）をプラズマＣＶＤ法により形成した。
【００５３】
次いで、絶縁膜１１１ａが表面に設けられた結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第２の不純物領域（ｎ- 領域）１１２を形成した。（図２（Ｃ））ただし、絶縁膜１１１ａを介してその下の結晶質半導体膜に不純物を添加するために、絶縁膜１１１ａの膜厚を考慮に入れ、適宜ドーピング条件を設定することが重要である。本実施例ではドーピングガスとして水素で１〜１０％（本実施例では５％）に希釈したフォスフィンを用い、ドーズ量３×１０13atoms ／ｃｍ2 、加速電圧は６０ｋＶとした。この絶縁膜１１１ａを介して不純物元素を添加することにより所望の濃度（ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／ｃｍ3 ）の不純物領域を形成することができた。また、こうして形成される第２の不純物領域１１２はＬＤＤ領域として機能する。なお、この時、さらに不純物が添加されて第１の不純物領域１１０ｂが形成され、チャネル保護膜の直下には真性な結晶質半導体領域が残った。ただし、図示しないが実際には多少チャネル保護膜の内側に回り込んで不純物元素が添加される。
【００５４】
次いで、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、第３の不純物領域（ｐ+ 領域）１１３を形成した。（図２（Ｄ））本実施例ではｐ型を付与する不純物元素としてＢ（ボロン）を用いた。ドーピングガスには水素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用い、ドーズ量４×１０15atoms ／ｃｍ2 、加速電圧は３０ｋＶとした。
【００５５】
次いで、レジストマスク１１４を除去してレーザーアニールまたは熱アニールによる不純物の活性化処理を行なった後、水素雰囲気中で熱処理（３５０℃、１時間）を行い、全体を水素化した。その後、公知のパターニング技術により所望の形状を有する活性層を形成した。（図３（Ａ））この時、活性層を覆う絶縁膜１１１ａもパターニングされて絶縁膜１１１ｂが形成された。
【００５６】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域１１５、ドレイン領域１１６、低濃度不純物領域１１７、１１８、チャネル形成領域１１９が形成され、ｐチャネル型ＴＦＴのソース領域１２１、ドレイン領域１２２、チャネル形成領域１２０が形成された。
【００５７】
次いで、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを覆って、プラズマＣＶＤ法により膜厚１００ｎｍの酸化珪素膜と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９４０ｎｍの酸化珪素膜との積層構造の層間絶縁膜１２３を形成した。（図３（Ｂ））
【００５８】
そして、コンタクトホールを形成してソース配線１２４、１２６、ドレイン配線１２５、１２７を形成して、図３（Ｃ）に示す状態を得た。最後に水素雰囲気中で熱処理を行い、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成した。
【００５９】
なお、本実施例においては、工程順序を変更し非晶質半導体膜のパターニング後に結晶化処理を行ってもよい。
【００６０】
［実施例２］ 実施例１では、レーザー光によって非晶質珪素膜を結晶化させたが、本実施例では、実施例１と異なる方法で非晶質半導体膜の結晶化を行う例を示す。以下、図４〜６を用いて本実施例を説明する。
【００６１】
まず、実施例１と同様に基板１０１上に、ゲート電極１０２、ゲート絶縁膜１０３ａ、１０３ｂ、非晶質珪素膜１０４ａを形成した。ここまでの工程は実施例１と同一であるため、符号は図１と同じものを用いた。
【００６２】
次に、酸素雰囲気中においてＵＶ光を照射することにより非晶質珪素膜２０４ｂの表面に図示しない極薄い酸化膜を形成する。この酸化膜は後に塗布されるニッケルを含んだ溶液の濡れ性を向上させる機能を有する。
【００６３】
次にニッケルを含有する溶液を非晶質珪素膜１０４ａ表面に塗布する。ニッケル含有量（重量換算）は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜３０ｐｐｍとすればよい。これは、非晶質珪素膜１０４ａ中のニッケル濃度を１０15〜１０19atoms/cm3 のオーダとするためである。１０15atoms/cm3 以下であるとニッケルの触媒作用を得られることができない。１０19atoms/cm3 程度の濃度であれば、ゲッタリングを実施しない場合でも動作可能なＴＦＴを作製可能であり、ゲッタリング工程を効率良く行うためでもある。なお、上記のニッケルの濃度はＳＩＭＳによる測定値の最大値で定義される。
【００６４】
本実施例では、ニッケルを１０ｐｐｍ含有するニッケル酢酸塩溶液を塗布した。そして、スピンコーターにより基板１０１を回転して、余分なニッケル酢酸塩溶液を吹き飛ばして除去し、非晶質珪素膜１０４ａの表面に極薄いニッケル含有層２０５を形成する。（図４（Ａ））
【００６５】
図４（Ａ）に示す状態を得たら、窒素雰囲気中で温度５５０℃、４時間加熱して、非晶質珪素膜１０４ａを結晶化した。この結晶化工程により結晶質珪素膜２０４ｂが得られた。この結晶成長はニッケル（Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくとも一つの元素でも良い）を添加した非晶質珪素膜１０４ａ表面から基板１０１の方（縦方向）へ進行するため、本明細書では縦成長と呼ぶことにする（図４（Ｂ））。なお、本実施例では全面にニッケル含有層を形成する構成としたが、レジスト等を用い選択的にニッケル含有層を形成して基板表面と平行な方向（横方向）へ結晶化を進行させる構成としてもよい。
【００６６】
なお、この結晶化工程に従えば粒界を含む多結晶シリコン膜が形成されるが、異なる条件で微結晶状態のシリコン膜を形成することができる。
【００６７】
また、上記加熱処理は電熱炉において５００〜７００℃、より好ましくは５５０〜６５０℃の温度で行うことができる。この時、加熱温度の上限は耐熱性を考慮して、使用するガラス基板１０１のガラス歪点より低くすることが必要である。ガラス歪点を超えるとガラス基板の反り、縮み等が顕在化してしまう。また、加熱時間は１〜１２時間程度とすればよい。この加熱処理はファーネスアニール（電熱炉内での加熱処理）によって行われる。なお、レーザーアニールまたはランプアニール等の加熱手段を用いることも可能である。
【００６８】
次に、得られた結晶質珪素膜２０４ｂに対してレーザー光の照射を行い、結晶性の改善された結晶質珪素膜２０４ｃを得る。本実施例では、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いた（図４（Ｃ））。なお、レ─ザー光の照射前に、溶液の濡れ性を向上させるために形成された極薄い酸化膜を除去してもよい。
【００６９】
パルス発振型のレーザとして、短波長（紫外線領域）のＸｅＣｌエキシマレーザーや、長波長のＹＡＧレーザー等を用いる。本実施例で用いたエキシマレーザーは紫外光を発振するので、被照射領域において瞬間的に溶融固化が繰り返される。そのため、エキシマレーザー光を照射することにより、一種の非平衡状態が形成され、ニッケルが非常に動きやすい状態となる。
【００７０】
また、図４（Ｂ）に示す結晶化工程で得られる結晶質珪素膜２０４ｂは非晶質成分が不規則に残存する。しかし、レーザー光の照射によってそのような非晶質成分を完全に結晶化することができるので、結晶質珪素膜２０４ｃの結晶性は大幅に改善されている。
【００７１】
なお、このレーザー照射工程を省略することは可能であるが、レーザー照射することによって、結晶性の改善の他に、後のゲッタリング工程の効率を向上させるという効果が得られる。レーザー照射後では、結晶性珪素膜２０４ｃ中の残留ニッケル濃度のＳＩＭＳの最高値は、１×１０19〜２×１０19atoms/cm3 程度である。
【００７２】
上記結晶化工程の後に、結晶質珪素膜中に残存する触媒元素を除去または低減するゲッタリング技術（特開平10-270363 号公報）を用いてもよい。なお、同公報には、リン元素を全面または選択的に添加した後に加熱処理（３００〜７００℃、１〜１２時間）を行う技術が記載されている。また、高温の硫酸を用いた液相による方法やハロゲン元素を含む気相による方法やボロンを添加して加熱する方法を用いる方法を用いてもよい。
【００７３】
次いで、実施例１の図１（Ｄ）に示した工程と同様に結晶質半導体２０４ｃ上に膜厚２００ｎｍのチャネル形成領域を保護する絶縁膜（後にチャネル保護膜となる）２０６を形成した。次いで、裏面からの露光を用いたパターニングによって、絶縁膜２０６に接してレジストマスク２０７を形成した。（図４（Ｄ））
【００７４】
次いで、レジストマスク２０７をマスクに用いて絶縁膜２０６をエッチングして、チャネル保護膜２０８を形成した後、レジストマスク２０７を除去した。（図４（Ｅ））
【００７５】
次いで、フォトマスクを用いたパターニングによってｎチャネル型ＴＦＴの一部またはｐチャネル型ＴＦＴを覆うレジストマスク２０９を形成し、表面が露呈された結晶質半導体膜にｎ型を付与する不純物元素（リン）を添加する工程を行ない、第１の不純物領域（ｎ+ 領域）２１０ａを形成した。（図５（Ａ））本実施例では、ドーピングガスとして水素で１〜１０％（本実施例では５％）に希釈したフォスフィン（ＰＨ3 ）を用い、ドーズ量５×１０14atoms ／ｃｍ2 、加速電圧は１０ｋＶとした。
【００７６】
次いで、レジストマスク２０９を除去した後、ＬＤＤ領域を形成するための制御絶縁膜（本実施例では、膜厚５０ｎｍの酸化珪素膜）２１１ａを形成した。（図５（Ｂ））
【００７７】
次いで、制御絶縁膜２１１ａが表面に設けられた結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、第２の不純物領域（ｎ- 領域）２１２を形成した。（図５（Ｃ））本実施例ではドーピングガスとして水素で１〜１０％（本実施例では５％）に希釈したフォスフィンを用い、ドーズ量３×１０13atoms ／ｃｍ2 、加速電圧は６０ｋＶとした。この制御絶縁膜２１１ａを介して不純物元素を添加することにより所望の濃度（ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／ｃｍ3 ）の不純物領域を形成することができた。また、こうして形成される第２の不純物領域２１２はＬＤＤ領域として機能する。なお、この時、さらに不純物が添加されて第１の不純物領域２１０ｂが形成され、チャネル保護膜の直下には真性な結晶質半導体領域が残った。
【００７８】
次いで、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク２１４を形成し、結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、第３の不純物領域（ｐ+ 領域）２１３を形成した。（図５（Ｄ））本実施例ではドーピングガスには水素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用い、ドーズ量４×１０15atoms ／ｃｍ2 、加速電圧は３０ｋＶとした。
【００７９】
次いで、レジストマスク２１４を除去して、３００〜７００℃、１〜１２時間の加熱処理を行ない、ニッケル濃度を低減する技術（特開平8-330602号公報）を本実施例に適用した。本実施例では６００℃、８時間の加熱処理を行ない、ＬＤＤ領域およびチャネル形成領域の内部に残存するニッケルを高濃度不純物領域（ソース領域及びドレイン領域）の方に移動させる。（図６（Ａ））こうしてニッケル濃度が低減されたチャネル形成領域（ＳＩＭＳ分析で１×１０18atoms ／ｃｍ3 以下、好ましくは１×１０16atoms ／ｃｍ3 以下）が得られる。この加熱処理による触媒元素の低減と同時に、ドーピング時の結晶性の損傷の回復、熱アニールによる不純物の活性化処理が行なわれる。加えてファーネスアニール、レーザーアニールまたはランプアニールを行ってもよい。その後、水素雰囲気中で熱処理（３５０℃、１時間）を行い、全体を水素化した。
【００８０】
その後、公知のパターニング技術により所望の形状を有する活性層を形成した。（図６（Ｂ））この時、活性層を覆う絶縁膜２１１ａもパターニングされて絶縁膜２１１ｂが形成された。
【００８１】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域２１５、ドレイン領域２１６、低濃度不純物領域２１７、２１８、チャネル形成領域２１９が形成され、ｐチャネル型ＴＦＴのソース領域２２１、ドレイン領域２２２、チャネル形成領域２２０が形成された。
【００８２】
次いで、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを覆って、プラズマＣＶＤ法により膜厚１００ｎｍの酸化珪素膜と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９４０ｎｍの酸化珪素膜との積層構造の層間絶縁膜２２３を形成した。（図６（Ｃ））
【００８３】
そして、コンタクトホールを形成してソース配線２２４、２２６、ドレイン配線２２５、２２７を形成して、図６（Ｄ）に示す状態を得た。最後に水素雰囲気中で熱処理を行い、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成した。
【００８４】
［実施例３］ 上記実施例１及び２の作製工程を用いたｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを備えた半導体装置について、図７（Ａ）〜（Ｃ）及び図８（Ａ）〜（Ｃ）を用いてその構造の一例を説明する。
【００８５】
なお、本発明にかかる半導体装置は、同一基板上に周辺駆動回路部と画素部とを備えている。本実施例では図示を容易にするため、周辺駆動回路部の一部を構成するＣＭＯＳ回路を図７に示し、画素部の一部を構成する画素ＴＦＴ（Ｎチャネル型ＴＦＴ）とを図８に示した。なお、実施例１及び２の作製工程に加え、０．２〜０．４μｍのパッシベーション膜３１９を形成した。パッシベーションとしては窒素を含む膜、例えば窒化珪素膜を用いることが好ましい。
【００８６】
図７で示すＣＭＯＳ回路はインバータ回路とも呼ばれ、半導体回路を構成する基本回路である。このようなインバータ回路を組み合わせたりすることでＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成したり、さらに複雑なロジック回路をも構成することができる。
【００８７】
図７（Ａ）は図７（Ｂ）の上面図に相当する図であり、図７（Ａ）において、点線Ａ−Ａ’で切断した部分が、図７（Ｂ）のＣＭＯＳ回路の断面構造に相当する。また、図７（Ｃ）は、図７（Ａ）及び図７（Ｂ）に対応するインバータ回路の回路図である。
【００８８】
図７（Ｂ）において、いずれのＴＦＴ（薄膜トランジスタ）も基板３０１上に形成されている。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、ゲート電極３０２が形成され、その上に窒化珪素からなる第１絶縁膜３０３、酸化珪素からなる第２絶縁膜３０４が設けられている。第２絶縁膜上には、活性層としてｐ+ 領域３１２（ドレイン領域）、３１５（ソース領域）とチャネル形成領域３１４とが形成される。上記実施例１及び２では工程数を低減するため、Ｐチャネル型ＴＦＴに前記高濃度不純物領域と前記チャネル形成領域の間に低濃度不純物領域（ＬＤＤ領域）を設けていないが、作製してもよい。チャネル形成領域３１４は絶縁膜３１３で保護される。なお、ｐ+ 領域３１２、３１５は活性層と同一パターニング形状を有する絶縁膜（制御絶縁膜）３０８で保護される。絶縁膜３０８の上を覆う第１の層間絶縁膜３１７にコンタクトホールが形成され、ｐ+ 領域３１２、３１５に配線３１８、３２０が接続され、さらにその上にパッシベーション膜３１９が形成される。簡略化のため図示しないがさらにその上に第２の層間絶縁膜が形成され、配線３２０に引き出し配線が接続されて、その上を覆って第３の層間絶縁膜が形成される。
【００８９】
一方、Ｎチャネル型のＴＦＴは、活性層としてｎ+ 領域（ソース領域）３０５、ｎ+ 領域３１１（ドレイン領域）と、チャネル形成領域３０９と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域３０６、３１０が形成される。なお、ドレイン領域に接するｎ- 型領域３１０はｎ- 型領域３０６より幅を大きく形成して信頼性を向上させた。絶縁膜３０８の上を覆う第１の層間絶縁膜３１７にコンタクトホールが形成され、ｎ+ 型領域３０５、３１１には配線３１６、３１８が形成され、さらにその上にパッシベーション膜３１９が形成される。簡略化のため図示しないがさらにその上に第２の層間絶縁膜が形成され、配線３２０に引き出し配線が接続されて、その上を覆って第３の層間絶縁膜が形成される。なお、活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同一構造であり簡略化のため説明を省略する。３０７は３１３と同じ機能を有する絶縁膜である。
【００９０】
また、図８（Ａ）は図８（Ｂ）の上面図に相当する図であり、図８（Ａ）において、点線Ａ−Ａ’で切断した部分が、図８（Ｂ）の画素部の断面構造に相当する。また、図８（Ｃ）は、図８（Ａ）及び図８（Ｂ）に対応する回路図である。
【００９１】
画素部に形成されたＮチャネル型ＴＦＴについては、基本的に、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同一構造である。基板上４０１にゲート電極４０３が形成され、その上に窒化珪素からなる第１絶縁膜４０２、酸化珪素からなる第２絶縁膜４０４が設けられている。第２絶縁膜上には、活性層としてｎ+ 領域４０５、４０４、４１４と、チャネル形成領域４０７、４１１と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域４０６、４１３が形成される。また、チャネル形成領域４０７、４１１は絶縁膜４０８、４１２で保護される。なお、ｎ- 型領域及びｎ+ 領域は活性層と同一パターニング形状を有する絶縁膜（制御絶縁膜）４１０で保護される。絶縁膜４１０の上を覆う第１の層間絶縁膜４１９にコンタクトホールが形成され、ｎ+ 領域４０５に配線４１６が接続され、ｎ+ 領域４１４に配線４１７が接続され、さらにその上にパッシベーション膜４１８が形成される。そして、その上に第２の層間絶縁膜４２０が形成される。さらに、その上に第３の層間絶縁膜４２２が形成され、ＩＴＯ、ＳｎＯ2 等の透明導電膜からなる画素電極４２３が接続される。また、４２１は画素電極４２３と隣接する画素電極である。
【００９２】
なお、画素部の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容量配線４１５と、ｎ+ 領域４１４とで形成されている。
【００９３】
本実施例では一例として透過型のＬＣＤを作製したが特に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型のＬＣＤを作製することが可能である。
【００９４】
なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【００９５】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１、実施例２と組み合わせることは可能である。
【００９６】
〔実施例４〕 実施例１では、形成順序（ドーピング順序）をｎ+ 領域→ｎ- 領域→ｐ+ 領域としたが、本実施例では、形成順序をｐ+ 領域→ｎ- 領域→ｎ+ 領域の順とする例を示す。
【００９７】
本実施例は、実施例１と図１（Ｅ）の工程までは同一であり、簡略化のため説明は省略する。
【００９８】
実施例１に従い図１（Ｅ）に示す状態を得たら、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク５０１を形成し、表面が露呈した結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、ｐ+ 領域５０２、５０３を形成した。（図９（Ａ））本実施例ではドーピングガスには水素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用いた。
【００９９】
次いで、レジストマスク５０１を除去した後、ＬＤＤ領域を形成するための制御絶縁膜（本実施例では、膜厚５０ｎｍの酸化珪素膜）５１１ａを形成した。（図９（Ｂ））
【０１００】
次いで、制御絶縁膜５１１ａが表面に設けられた結晶質半導体膜にｎ型を付与する不純物元素を添加する工程を行ない、ｎ- 領域５０４を形成した。（図９（Ｃ））ここでは全面にドーピングを行ったが、Ｐチャネル型ＴＦＴを覆うレジストマスクを形成してもよい。
【０１０１】
次いで、フォトマスクを用いたパターニングによってｎチャネル型ＴＦＴの一部またはｐチャネル型ＴＦＴを覆うレジストマスク５０５を形成し、絶縁膜５１１ａを選択的に除去して絶縁膜５１１ｂを形成した。次いで、表面が露呈された結晶質半導体膜にｎ型を付与する不純物元素（リン）を添加する工程を行ない、第１の不純物領域（ｎ+ 領域）５０６を形成した。（図９（Ｄ））
【０１０２】
次いで、レジストマスク５０５を除去してレーザーアニールまたは熱アニールによる不純物の活性化処理を行なった後、水素雰囲気中で熱処理（３５０℃、１時間）を行い、全体を水素化した。その後、公知のパターニング技術により所望の形状を有する活性層を形成した。この時、ｐチャネル型ＴＦＴの活性層を覆う絶縁膜もパターニングされて絶縁膜５１１ｃが形成された。なお、ｎチャネル型ＴＦＴの活性層を覆う絶縁膜５１１ｂの端部は、ｎ+ 領域とｎ- 領域の境界と一致する。
【０１０３】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域５１５、ドレイン領域５１６、低濃度不純物領域５１７、５１８、チャネル形成領域５１９が形成され、ｐチャネル型ＴＦＴのソース領域５２１、ドレイン領域５２２、チャネル形成領域５２０が形成された。（図１０（Ａ））
【０１０４】
次いで、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを覆って、プラズマＣＶＤ法により膜厚１００ｎｍの酸化珪素膜と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９４０ｎｍの酸化珪素膜との積層構造の層間絶縁膜５２３を形成した。（図１０（Ｂ））
【０１０５】
そして、コンタクトホールを形成してソース配線５２４、５２６、ドレイン配線５２５、５２７を形成して、図１０（Ｃ）に示す状態を得た。最後に水素雰囲気中で熱処理を行い、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成した。
【０１０６】
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１、実施例２、実施例３と組み合わせることは可能である。
【０１０７】
［実施例５］ 実施例４の作製工程を用いたｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを備えた半導体装置について、図１１（Ａ）〜（Ｃ）を用いてその構造の一例を説明する。
【０１０８】
なお、本発明にかかる半導体装置は、同一基板上に周辺駆動回路部と画素部とを備えている。本実施例では図示を容易にするため、周辺駆動回路部の一部を構成するＣＭＯＳ回路のみを図１１に示した。また、画素部においては、実施例３と同一とすればよい。なお、実施例４の作製工程に加え、０．２〜０．４μｍのパッシベーション膜３２１を形成した。パッシベーションとしては窒素を含む膜、例えば窒化珪素膜を用いることが好ましい。
【０１０９】
図１１（Ａ）は図１１（Ｂ）の上面図に相当する図であり、図１１（Ａ）において、点線Ａ−Ａ’で切断した部分が、図１１（Ｂ）のＣＭＯＳ回路の断面構造に相当する。また、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）に対応するインバータ回路の回路図である。
【０１１０】
図１１（Ｂ）において、いずれのＴＦＴ（薄膜トランジスタ）も基板６０１上に形成されている。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、ゲート電極６０２が形成され、その上に窒化珪素からなる第１絶縁膜６０３、酸化珪素からなる第２絶縁膜６０４が設けられている。第２絶縁膜上には、活性層としてｐ+ 領域６１４（ドレイン領域）、６１８（ソース領域）とチャネル形成領域６１５が形成される。チャネル形成領域６１５は絶縁膜６１６で保護される。なお、ｐ+ 領域６１４、６１８は活性層と同一パターニング形状を有する絶縁膜（制御絶縁膜）６１８で保護される。絶縁膜６１８の上を覆う第１の層間絶縁膜６２０にコンタクトホールが形成され、ｐ+ 領域６１４に配線６２２が接続され、ｐ+ 領域６１８に配線６２３が接続され、さらにその上にパッシベーション膜６２１が形成される。簡略化のため図示しないがさらにその上に第２の層間絶縁膜が形成され、配線６２３に引き出し配線が接続されて、その上を覆って第３の層間絶縁膜が形成される。
【０１１１】
一方、Ｎチャネル型のＴＦＴは、活性層としてｎ+ 領域６０８と、ｎ+ 領域（ソース領域）６０５と、ｎ+ 領域６１３（ドレイン領域）と、チャネル形成領域６０６、６１０と、前記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域６０９、６１２が形成される。なお、ドレイン領域に接するｎ- 型領域６１２はｎ- 型領域６０９より幅を大きく形成して信頼性を向上させた。なお、ｎ- 型領域６０９、６１２に接して絶縁膜６１１が形成され、絶縁膜６１１の端部はｎ+ 型領域とｎ- 型領域の境界と一致している。絶縁膜６１１の上を覆う第１の層間絶縁膜６２０にコンタクトホールが形成され、ｎ+ 型領域６０５には配線６１９には接続され、ｎ+ 型領域６１３には配線６２２が形成され、さらにその上にパッシベーション膜６２１が形成される。簡略化のため図示しないがさらにその上に第２の層間絶縁膜が形成され、配線６１９に引き出し配線が接続されて、その上を覆って第３の層間絶縁膜が形成される。６０７は６１６と同じ機能を有する絶縁膜である。
【０１１２】
なお、本実施例では、Ｎチャネル型ＴＦＴのゲート配線をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。
【０１１３】
なお、本実施例を実施例１、実施例２、実施例３、実施例４と組み合わせることは可能である。
【０１１４】
［実施例６］ 本実施例では、実施例１における図１（Ｂ）に相当する状態を得た後、図１（Ｃ）に相当する工程の前にフッ酸系のエッチャントにより半導体膜表面を水素終端させる例を図１２を用いて示す。なお、本実施例は、実施例１と図１（Ｂ）の工程までは同一であり、簡略化のため説明は省略する。
【０１１５】
まず、実施例１に従い、図１（Ｂ）の状態を得る。図１２（Ａ）において、７０１は基板、７０２はゲート配線、７０３は第１絶縁膜、７０４は第２絶縁膜、７０４ａは非晶質珪素膜である。
【０１１６】
そして、結晶化処理の直前に非晶質半導体膜表面をバッファーフッ酸等のフッ酸系のエッチャントで洗浄して清浄な表面を有する非晶質珪素膜７０４ｂを形成する。（図１２（Ｂ））この工程においては、表面に付着した不純物を除去するとともにシリコン表面付近のシリコンの結合手が水素終端されて不純物と結合しにくくなり、良好な結晶質半導体膜を形成することができる。
【０１１７】
次いで、非晶質半導体膜１０４の結晶化処理を行い、結晶質半導体膜１０５を形成する。結晶化処理としては、公知の如何なる手段、例えば熱結晶化処理、赤外光または紫外光の照射による結晶化処理（以下レーザー結晶化と呼ぶ）、触媒元素を用いた熱結晶化処理、触媒元素を用いたレーザー結晶化処理等、またはこれらの結晶化処理を組み合わせた処理を用いることができる。
【０１１８】
本実施例を実施して作製されたＴＦＴは、シリコン界面が清浄なため、よりばらつきの少ない電気特性を示す。また、本実施例を実施例１、実施例２、実施例３、実施例４、実施例５と組み合わせることは可能である。
【０１１９】
［実施例７］本実施例では、実施例２における図４（Ａ）に相当する状態を得た後、結晶化処理を行ない、液相による触媒元素の低減処理を行う例を図１３を用いて示す。なお、本実施例は、実施例２と図４（Ａ）の工程までは同一であり、簡略化のため説明は省略する。
【０１２０】
まず、実施例２に従い、図１３（Ａ）の状態を得る。図１３（Ａ）において、８０１は基板、８０２はゲート配線、８０３は第１絶縁膜、８０４は第２絶縁膜、８０４ａは非晶質珪素膜、極薄いニッケル含有層８０５である。
【０１２１】
次いで、非晶質半導体膜１０４の結晶化処理を行い、結晶質半導体膜１０５を形成する。結晶化処理としては、公知の如何なる手段、例えば熱結晶化処理、赤外光または紫外光の照射による結晶化処理（以下レーザー結晶化と呼ぶ）、触媒元素を用いた熱結晶化処理、触媒元素を用いたレーザー結晶化処理等、またはこれらの結晶化処理を組み合わせた処理を用いることができる。本実施例では、熱結晶化処理後にレーザー照射工程を施し、結晶性の改善に加え、後のゲッタリング工程の効率を向上させた。
【０１２２】
上記結晶化工程の後に、液相と非晶質半導体膜を接触させて結晶質珪素膜中に残存する触媒元素を除去または低減する。（図１３（Ｂ））液相と接触させて、触媒元素（本実施例ではニッケル）を液相（本実施例では硫酸）へと吸い出す。
特に、結晶質珪素膜と硫酸との接触方法は限定されないが、本実施例では基板をバッファーフッ酸で処理して酸化膜を除去した後、硫酸（３００℃）中に１０分浸漬した後、純水洗浄、乾燥させた。硫酸の温度は２００℃以上、硫酸の沸点未満であり、好ましくは３００℃以上とし、このような温度で数秒〜数十分、好ましくは３〜２０分接触を行えばよい。なお、ニッケルが液相に移動しやすい状態とするためにファーネスアニール、レーザーアニールまたはランプアニール等の加熱手段を同時に施してもよい。なお、液相によるゲッタリング工程の前、島状領域の表面のパターニング時の残渣物（図示しない）や自然酸化膜（図示しない）を除去することが望ましい。また、液相によるゲッタリング工程の後、ゲッタリング時の残渣物（図示しない）をフッ酸系のエッチャント処理により除去することが好ましい。なお、結晶質珪素膜と硫酸とを接触させることにより結晶質珪素膜の表面の洗浄も同時に行われ、触媒元素として用いた元素以外の不純物元素、例えば、Ｆｅ、Ｃｒ、Ｃｏ、Ｃｕ等の濃度も低減された。また、結晶質珪素膜と硫酸とを接触させた後、フッ酸系のエッチング処理を行ない残留物を除去することが好ましい。
【０１２３】
このようにして、液相による触媒元素の低減処理を行うことで十分にニッケル濃度が低減された結晶質珪素膜８０４ｃを得る。（図１３（Ｃ））
【０１２４】
以上の工程を経て得られた結晶質珪素膜８０４ｃを用いて、実施例１で説明したプロセスを用いれば図３（ｃ）に示したＴＦＴが得られる。なお、本実施例においては、工程順序を変更しパターニング後に液相による触媒元素の低減処理を行ってもよい。
【０１２５】
また、リン元素による金属元素のゲッタリング効果を利用して結晶質珪素膜中に残存する触媒元素を除去又は低減する技術（特開平10-270363 号公報）と組み合わせるとさらに触媒元素を除去又は低減できる。
【０１２６】
また、ハロゲン元素（代表的には塩素またはフッ素）を含む雰囲気中において加熱処理を行い、ハロゲン元素による金属元素のゲッタリング効果を利用して結晶質珪素膜中に残存する触媒元素を除去又は低減する技術（特開平7-94757 号公報）と組み合わせるとさらに触媒元素を除去又は低減できる。
【０１２７】
また、本実施例を実施例２、実施例３、実施例４、実施例５、実施例６と組み合わせることは可能である。なお、ニッケルに限らず、結晶質半導体膜中の不純物元素、例えば、Ｆｅ、Ｃｒ、Ｃｏ等の濃度も低減され、表面の洗浄も同時に行われるため、実施例１と組み合わせることもできる。
【０１２８】
〔実施例８〕 本実施例においては結晶化工程の前に非晶質半導体膜へ不純物の添加を行ない、ＴＦＴのしきい値制御を行う工程を加えた例を図１４を用いて説明する。
【０１２９】
まず、実施例１と同様に基板９０１上に、ゲート電極９０２、ゲート絶縁膜９０３ａ、９０３ｂ、非晶質珪素膜９０４ａを形成した。ここまでの工程は実施例１と同一であるため、説明を省略する。
【０１３０】
次いで、非晶質半導体上に制御絶縁膜９０５を形成する。本実施例では減圧熱ＣＶＤ法により酸化珪素膜を１３０ｎｍの膜厚で形成した。（図１４（Ａ））制御絶縁膜９０５としては酸化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ膜）、またはこれらの積層膜等を１００〜２００ｎｍの膜厚範囲で用いることができる。制御絶縁膜９０５の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法、塗布法等の形成方法を用いることができる。また、オゾン水による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成してもよい。
【０１３１】
次いで、絶縁膜９０５が表面に設けられた結晶質半導体膜にしきい値を制御する不純物元素を添加する工程を行ない、不純物領域９０４ｂを形成した。本実施例ではボロンをしきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１×１０15〜１×１０17atoms ／ｃｍ3 ）に添加した。（図１４（Ｂ））
【０１３２】
ただし、図１８を基に、絶縁膜９０５を介してその下の結晶質半導体膜に不純物を添加するために、絶縁膜９０５の膜厚を考慮に入れ、適宜ドーピング条件を設定することが重要である。
【０１３３】
次いで、制御絶縁膜９０５をフッ酸処理で除去した。（図１４（Ｃ））
【０１３４】
次いで、結晶化処理を行ない結晶質珪素膜９０４ｃを形成した。
【０１３５】
以上の工程を経て得られた結晶質珪素膜９０４ｃを用いて、実施例１で説明したプロセスを用いれば図３（ｃ）に示したＴＦＴが得られる。
【０１３６】
なお、実施例１〜実施例７のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１３７】
〔実施例９〕 本実施例では、本願発明によって作製された液晶表示装置の例を図１５に示す。画素ＴＦＴ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【０１３８】
図１５は、本実施例のアクティブマトリクス型液晶パネルの概略図である。図１５に示すようにアクティブマトリクス基板と対向基板とが対向し、これらの基板間に液晶が挟まれている。アクティブマトリクス基板はガラス基板１０００上に形成された画素部１００１、走査線駆動回路１００２、信号線駆動回路１００３を有する。
【０１３９】
走査線駆動回路１００２、信号線駆動回路１００３はそれぞれ走査線１０３０、信号線１０４０によって画素部１００１に接続されている。これら駆動回路１００２、１００３はＣＭＯＳ回路で主に構成されている。
【０１４０】
画素部１００１の行ごとに走査線１０３０が形成され、列ごとに信号線１０４０が形成されている。走査線１０３０、信号線１０４０の交差部近傍には、画素ＴＦＴ８１０が形成されている。画素ＴＦＴ１０１０のゲート電極は走査線１０３０に接続され、ソースは信号線１０４０に接続されている。更に、ドレインには画素電極１０６０、保持容量１０７０が接続されている。
【０１４１】
対向基板１０８０はガラス基板全面にＩＴＯ膜等の透明導電膜が形成されている。透明導電膜は画素部１００１の画素電極１０６０に対する対向電極であり、画素電極、対向電極間に形成された電界によって液晶材料が駆動される。対向基板１０８０には必要であれば配向膜や、ブラックマトリクスや、カラーフィルタが形成されている。
【０１４２】
アクティブマトリクス基板側のガラス基板にはＦＰＣ１０３１を取り付ける面を利用してＩＣチップ１０３２、１０３３が取り付けられている。これらのＩＣチップ１０３２、１０３３はビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路などの回路をシリコン基板上に形成して構成される。
【０１４３】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【０１４４】
また、本願発明を用いて作製できる液晶表示装置は透過型か反射型かは問わない。どちらを選択するのも実施者の自由である。この様に本願発明はあらゆるアクティブマトリクス型の電気光学装置（半導体装置）に対して適用することが可能である。
【０１４５】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例８のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１４６】
〔実施例１０〕 本願発明は従来のＩＣ技術全般に適用することが可能である。
即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正回路、信号分割回路等）に代表される信号処理回路や携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても良い。
【０１４７】
また、マイクロプロセッサ等の半導体回路は様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュータなども挙げられる。本願発明はその様な半導体装置に対しても適用可能である。
【０１４８】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例８のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
【０１４９】
〔実施例１１〕 本実施例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０１５０】
図１９（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図１９（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース側駆動回路、４０１３はゲート側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１５１】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１５２】
また、図１９（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは本発明のボトムゲート構造）を用いれば良い。
【０１５３】
本願発明は、駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３に際して用いることができる。
【０１５４】
本願発明を用いて駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。
そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１５５】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１５６】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。
勿論、単色発光のＥＬ表示装置とすることもできる。
【０１５７】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１５８】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１５９】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６０】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１６１】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１６２】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１６３】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１６４】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１６５】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１６６】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１６７】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１６８】
〔実施例１２〕 本願発明の電気光学装置は、様々な電子機器のディスプレイとして利用される。その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ゴーグルディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍等）などが挙げられる。それらの一例を図１６に示す。
【０１６９】
図１６（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示部２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を音声出力部２００２、音声入力部２００３、表示部２００４やその他の信号制御回路に適用することができる。
【０１７０】
図１６（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示部２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１７１】
図１６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５で構成される。本願発明は表示部２２０５やその他の信号制御回路に適用できる。
【０１７２】
図１６（Ｄ）はゴーグルディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３で構成される。本発明は表示部２３０２やその他の信号制御回路に適用することができる。
【０１７３】
図１６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、反射型の表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は反射型の表示装置２４０３やその他の信号制御回路に適用することができる。なお、ここでは単板式の例を示したが、三板式のフロントプロジェクションとしてもよい。
【０１７４】
図１６（Ｆ）はフロントプロジェクションであり、本体２５０１、光源２５０２、反射型の表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。スクリーン２５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、反射型の表示装置２５０３は高い解像度が要求される。なお、ここでは単板式の例を示したが、三板式のフロントプロジェクションとしてもよい。
【０１７５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【０１７６】
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例８のどの構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。また、実施例９、１０、１１に示した電気光学装置や半導体回路を適宜組み合わせて用いても良い。
【０１７７】
【発明の効果】
本発明を用いることによって、結晶質半導体膜へ１３族に属する不純物元素および１５族に属する不純物元素を制御性よく添加（ドーピング）する。そのため、優れた電気特性と高い信頼性とを備えた半導体装置を得ることができる。
【０１７８】
【図面の簡単な説明】
【図１】 実施例１のＴＦＴの作製工程の説明図である。
【図２】 実施例１のＴＦＴの作製工程の説明図である。
【図３】 実施例１の上面図及び断面図の説明図である。
【図４】 実施例２のＴＦＴの作製工程の説明図である。
【図５】 実施例２のＴＦＴの作製工程の説明図である。
【図６】 実施例２のＴＦＴの作製工程の説明図である。
【図７】 実施例３の上面図及び断面図の説明図である。
【図８】 実施例３の上面図及び断面図の説明図である。
【図９】 実施例４のＴＦＴの作製工程の説明図である。
【図１０】 実施例４のＴＦＴの作製工程の説明図である。
【図１１】 実施例５の上面図及び断面図の説明図である。
【図１２】 実施例６のＴＦＴの作製工程の説明図である。
【図１３】 実施例７のＴＦＴの作製工程の説明図である。
【図１４】 実施例８のＴＦＴの作製工程の説明図である。
【図１５】 アクティブマトリクス基板の構成を示す図である。
【図１６】 電子機器の説明図である。
【図１７】 リンの濃度分布を示す図である。
【図１８】 ボロンの濃度分布を示す図である。
【図１９】 ＥＬ表示装置の説明図である。
Claims (7)
- ゲート配線が形成された絶縁表面にゲート絶縁膜と非晶質半導体膜とを順次積層形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に、裏面露光を用いて第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１の絶縁膜をパターニングして、チャネル形成領域となるべき領域上に保護膜を形成し、
前記第１のレジストマスクを除去し、
前記結晶質半導体膜の一部と前記保護膜の上に第２のレジストマスクを形成し、
１３族または１５族に属する不純物元素の添加を前記結晶質半導体膜のソース領域及びドレイン領域となる領域に行い、高濃度不純物領域を選択的に形成し、
前記第２のレジストマスクを除去し、
前記保護膜を覆い、かつ前記結晶質半導体膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜を介して１３族または１５族に属する不純物元素の添加を前記結晶質半導体膜に行い、前記チャネル形成領域と前記高濃度不純物領域の間に低濃度不純物領域を形成し、
前記結晶質半導体膜と前記第２の絶縁膜を同時にパターニングし、
前記第２の絶縁膜を覆って第３の絶縁膜を形成し、
前記第２の絶縁膜及び前記第３の絶縁膜にコンタクトホールを形成し、
前記コンタクトホールに配線を形成することを特徴とする半導体装置の作製方法。 - ゲート配線が形成された絶縁表面にゲート絶縁膜と非晶質半導体膜とを順次積層形成し、
珪素を含む非晶質半導体膜に前記非晶質半導体膜の結晶化を助長する触媒元素を添加し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に、裏面露光を用いて第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１の絶縁膜をパターニングしてチャネル形成領域となるべき領域上に保護膜を形成し、
前記第１のレジストマスクを除去し、
前記結晶質半導体膜の一部と前記保護膜の上に第２のレジストマスクを形成し、
１３族または１５族に属する不純物元素の添加を前記結晶質半導体膜のソース領域及びドレイン領域となる領域に行い、高濃度不純物領域を選択的に形成し、
前記第２のレジストマスクを除去し、
前記保護膜を覆い、かつ前記結晶質半導体膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜を介して１３族または１５族に属する不純物元素の添加を前記結晶質半導体膜に行い、前記チャネル形成領域と前記高濃度不純物領域の間に低濃度不純物領域を形成し、
加熱処理によって、前記結晶質半導体膜中の前記触媒元素を前記高濃度不純物領域にゲッタリングさせ、
前記結晶質半導体膜と前記第２の絶縁膜を同時にパターニングし、
前記第２の絶縁膜を覆って第３の絶縁膜を形成し、
前記第２の絶縁膜及び前記第３の絶縁膜にコンタクトホールを形成し、
前記コンタクトホールに配線を形成することを特徴とする半導体装置の作製方法。 - 請求項２において、
前記触媒元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の作製方法。 - ｎチャネル型ＴＦＴのゲート配線及びｐチャネル型ＴＦＴのゲート配線が形成された絶縁表面にゲート絶縁膜と非晶質半導体膜とを順次積層形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に、裏面露光を用いて第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１の絶縁膜をパターニングしてチャネル形成領域となるべき領域上に保護膜を形成し、
前記第１のレジストマスクを除去し、
フォトマスクを用いて前記ｎチャネル型ＴＦＴ上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて、前記結晶質半導体膜のうち前記ｐチャネル型ＴＦＴのソース領域及びドレイン領域となる領域に１３族に属する不純物元素を添加し、
前記第２のレジストマスクを除去し、
前記保護膜を覆い、かつ前記結晶質半導体膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜を介して、前記結晶質半導体膜のうちｎチャネル型ＴＦＴとなる領域に１５族に属する不純物元素を添加して低濃度不純物領域を形成し、
前記ｎチャネル型ＴＦＴの一部と前記ｐチャネル型ＴＦＴ上に第３のレジストマスクを形成し、
前記第２の絶縁膜を選択的に除去して前記結晶質半導体膜の前記ｎチャネル型ＴＦＴのソース領域及びドレイン領域となる領域を露呈させ、
前記露呈させた前記結晶質半導体膜に１５族に属する不純物元素の添加を行い高濃度不純物領域を形成し、
前記第３のレジストマスクを除去し、
前記第２の絶縁膜及び前記結晶質半導体膜を覆って第３の絶縁膜を形成し、
前記ｎチャネル型ＴＦＴは、前記第３の絶縁膜に第１のコンタクトホールを形成し、
前記ｐチャネル型ＴＦＴは、前記第２の絶縁膜及び前記第３の絶縁膜に第２のコンタクトホールを形成し、
前記第１のコンタクトホール及び前記第２のコンタクトホールに配線を形成し、
前記ｎチャネル型ＴＦＴの前記低濃度不純物領域を、前記ｎチャネル型ＴＦＴの前記チャネル形成領域と前記ｎチャネル型ＴＦＴの前記高濃度不純物領域の間に形成することを特徴とする半導体装置の作製方法。 - 請求項２又は３において、
前記結晶質半導体膜と液体とを接触させて、前記結晶質半導体膜に残存する前記触媒元素を低減させることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一において、
前記ゲート絶縁膜の表面が大気にふれることなく、前記非晶質半導体膜を積層形成することを特徴とする半導体装置の作製方法。 - 請求項１において、
前記非晶質半導体膜の表面の自然酸化膜をフッ酸系のエッチャントにより除去した後、前記非晶質半導体膜を結晶化することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34508899A JP4545260B2 (ja) | 1998-12-03 | 1999-12-03 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34476198 | 1998-12-03 | ||
| JP10-344761 | 1998-12-03 | ||
| JP34508899A JP4545260B2 (ja) | 1998-12-03 | 1999-12-03 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000228526A JP2000228526A (ja) | 2000-08-15 |
| JP2000228526A5 JP2000228526A5 (ja) | 2007-01-25 |
| JP4545260B2 true JP4545260B2 (ja) | 2010-09-15 |
Family
ID=26577859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34508899A Expired - Fee Related JP4545260B2 (ja) | 1998-12-03 | 1999-12-03 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4545260B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG101479A1 (en) * | 2000-09-14 | 2004-01-30 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP4045214B2 (ja) | 2003-08-12 | 2008-02-13 | 株式会社 日立ディスプレイズ | 表示素子の製造方法及び製造装置 |
| JP4700317B2 (ja) * | 2004-09-30 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP2010114179A (ja) * | 2008-11-05 | 2010-05-20 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
| KR101402294B1 (ko) | 2009-10-21 | 2014-06-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
-
1999
- 1999-12-03 JP JP34508899A patent/JP4545260B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000228526A (ja) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5244885B2 (ja) | 半導体装置の作製方法 | |
| JP4493741B2 (ja) | 半導体装置の作製方法 | |
| JP4386978B2 (ja) | 半導体装置の作製方法 | |
| US9097953B2 (en) | Semiconductor device, and method of forming the same | |
| JP2001007342A (ja) | 半導体装置およびその作製方法 | |
| JP2010263225A (ja) | 半導体装置の作製方法 | |
| JP2003017500A (ja) | 半導体装置及びその作製方法 | |
| JP4094179B2 (ja) | 半導体装置の作製方法 | |
| JP4583540B2 (ja) | 半導体装置およびその作製方法 | |
| JP4651773B2 (ja) | 半導体装置の作製方法 | |
| JP4578611B2 (ja) | 半導体装置の作製方法 | |
| JP4545260B2 (ja) | 半導体装置の作製方法 | |
| JP4531177B2 (ja) | 半導体装置の作製方法 | |
| JP4357672B2 (ja) | 露光装置および露光方法および半導体装置の作製方法 | |
| JP2000299470A (ja) | 半導体装置およびその作製方法 | |
| JP4656685B2 (ja) | 半導体装置 | |
| JP2001290171A (ja) | 半導体装置およびその作製方法 | |
| JP4597295B2 (ja) | 半導体装置およびその作製方法 | |
| JP4364481B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4514862B2 (ja) | 半導体装置の作製方法 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4256087B2 (ja) | 半導体装置の作製方法 | |
| JP2000252212A (ja) | 半導体装置の作製方法 | |
| JP2000200763A (ja) | 半導体装置及びその作製方法 | |
| JP4127467B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |