JP4583540B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法 Download PDFInfo
- Publication number
- JP4583540B2 JP4583540B2 JP2000058493A JP2000058493A JP4583540B2 JP 4583540 B2 JP4583540 B2 JP 4583540B2 JP 2000058493 A JP2000058493 A JP 2000058493A JP 2000058493 A JP2000058493 A JP 2000058493A JP 4583540 B2 JP4583540 B2 JP 4583540B2
- Authority
- JP
- Japan
- Prior art keywords
- driver circuit
- pixel portion
- region
- film
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器の構成に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。
薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素部、画素部を制御するドライバー回路（以下、ドライバー回路と呼ぶ）、さらに外部からのデータ信号を処理するロジック回路（プロセッサ回路やメモリ回路など）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００５】
そして、これらの回路（画素部、ドライバー回路等）を一枚の基板上に集積化した構成（システム・オン・パネル）が知られている。画素領域において、画素はドライバー回路から送られた情報を保持する役割を果たしており、画素に接続されているＴＦＴのオフ電流が十分に小さくないと、その情報を保持することができず、良好な表示を得ることはできない。
【０００６】
一方、ドライバー回路において、ＴＦＴは高移動度が要求されており、移動度が高ければ高いほど、回路構造を簡単にでき、且つ、表示装置を高速に動作させることができる。
【０００７】
以上のように、ドライバー回路と画素領域では、配置されるＴＦＴに要求される特性が異なる。即ち、画素領域に配置されるＴＦＴに要求される特性が異なる。
即ち、画素領域に配置されるＴＦＴはそれほど高移動度は要求されないが、オフ電流が小さく、且つ、画素領域でその値が均一であることが要求される。逆に、周辺に配置されるドライバー回路のＴＦＴはオフ電流よりも移動度が優先され、高移動度が要求される。
【０００８】
しかし、従来の作製方法を用いて、同一基板上に移動度を優先するＴＦＴと、オフ電流の小さいＴＦＴとを信頼性を損なうことなく生産性よく作製することは、困難であった。
【０００９】
【発明が解決しようとする課題】
以上のように、ドライバー回路やロジック回路を内蔵したシステム・オン・パネルを実現するためには、従来にない全く新しい構成が求められている。
【００１０】
本願発明は、その様な要求に答えるものであり、ＡＭ−ＬＣＤに代表される電気光学装置の各回路を機能に応じて適切な構造のＴＦＴでもって形成し、高い信頼性を有する電気光学装置を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
同一基板上に形成されたドライバー回路と画素部とを有する半導体装置において、
前記ドライバー回路及び前記画素部は、チャネル形成領域と、一対の高濃度不純物領域と、低濃度不純物領域とからなるＮチャネル型ＴＦＴを有し、
前記ドライバー回路に含まれる少なくとも一部のＮチャネル型ＴＦＴの低濃度不純物領域に含まれる１５族に属する元素の濃度は、
前記画素部に含まれる少なくとも一部のＮチャネル型ＴＦＴの低濃度不純物領域に含まれる１５族に属する元素の濃度と比較して高いことを特徴とする半導体装置である。
【００１２】
また、他の発明の構成は、
同一基板上に形成されたドライバー回路と画素部とを有する半導体装置において、
前記ドライバー回路及び前記画素部は、チャネル形成領域と、一対の高濃度不純物領域と、低濃度不純物領域とからなるＮチャネル型ＴＦＴを有し、
前記ドライバー回路に含まれる少なくとも一部のＮチャネル型ＴＦＴの高濃度不純物領域に含まれる１５族に属する元素の濃度は、
前記画素部に含まれる少なくとも一部のＮチャネル型ＴＦＴの高濃度不純物領域に含まれる１５族に属する元素の濃度と比較して高いことを特徴とする半導体装置である。
【００１３】
また、他の発明の構成は、
同一基板上に形成されたドライバー回路と画素部とを有する半導体装置において、
前記ドライバー回路及び前記画素部は、チャネル形成領域と、前記チャネル形成領域に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極と、前記チャネル形成領域を挟んで形成された一対の低濃度不純物領域と、前記低濃度不純物領域に接して形成された高濃度不純物領域とからなるＮチャネル型ＴＦＴを有し、
前記ドライバー回路に含まれる少なくとも一部のＮチャネル型ＴＦＴの前記低濃度不純物領域は、前記ゲート絶縁膜を介して前記ゲート電極と重なり、
前記画素部に含まれる少なくとも一部のＮチャネル型ＴＦＴの前記低濃度不純物領域は、前記ゲート電極と重ならないことを特徴とする半導体装置である。
【００１４】
また、上記構成において、前記ドライバー回路のＮチャネル型ＴＦＴの前記低濃度不純物領域のチャネル長方向の幅は、前記画素部のＮチャネル型ＴＦＴの前記低濃度不純物領域のチャネル長方向の幅と異なることを特徴としている。
【００１５】
また、上記構成において、前記画素部は、遮蔽層と、前記遮蔽層に接して形成された絶縁膜と、前記絶縁膜に接して形成されたチャネル形成領域と、前記チャネル形成領域に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極と、前記チャネル形成領域を挟んで形成された一対の低濃度不純物領域と、前記低濃度不純物領域に接して形成された高濃度不純物領域とからなるＮチャネル型ＴＦＴを有することを特徴としている。
【００１６】
また、上記構成において、前記遮蔽層は、前記絶縁膜を介して前記チャネル形成領域及び前記低濃度不純物領域と重なることを特徴としている。
【００１７】
また、上記構成において、前記遮蔽層のチャネル長方向の幅は、前記ゲート電極のチャネル長方向の幅より広いことを特徴としている。
【００１８】
また、上記構造を実現するための発明の構成は、
同一基板上にドライバー回路と画素部とを有する半導体装置の作製方法であって、
基板上に遮蔽層を形成する第１工程と、
前記遮蔽層及び前記基板を覆う絶縁膜を形成する第２工程と、
前記絶縁膜上に半導体層を形成する第３工程と、
前記半導体層に対して結晶化を行う第４工程と、
前記結晶化された半導体層をパターニングしてドライバー回路の活性層と画素部の活性層とを形成する第５工程と、
前記活性層の上にゲート絶縁膜を形成する第６工程と、
前記ドライバー回路の活性層に対して第１のマスクを用いて選択的に１５族に属する元素を添加する第７工程と、
前記絶縁膜上に配線を形成する第８工程と、
前記ドライバー回路及び前記画素部の活性層に対して前記配線をマスクとして選択的に１５族に属する元素を添加する第９工程と、
前記ドライバー回路及び前記画素部の活性層に対して第２のマスクを用いて選択的に１５族に属する元素を添加する第１０工程と、
を有することを特徴とする半導体装置の作製方法である。
【００１９】
また、上記構成において、前記第７工程で添加される１５族に属する元素の濃度は、前記第９工程で添加される１５族に属する元素の濃度よりも高く、前記第１０工程で添加される１５族に属する元素の濃度よりも低いことを特徴としている。
【００２０】
また、他の発明の構成は、
同一基板上にドライバー回路と画素部とを有する半導体装置の作製方法であって、
基板上に遮蔽層を形成する第１工程と、
前記遮蔽層及び前記基板を覆う絶縁膜を形成する第２工程と、
前記絶縁膜上に半導体層を形成する第３工程と、
前記半導体層に対して結晶化を行う第４工程と、
前記結晶化された半導体層をパターニングしてドライバー回路の活性層と画素部の活性層とを形成する第５工程と、
前記活性層の上にゲート絶縁膜を形成する第６工程と、
前記ドライバー回路の活性層に対して第１のマスクを用いて選択的に１５族に属する元素を添加する第７工程と、
活性層に添加された前記１５族に属する元素を活性化させる第１の処理を行う第８工程と、
前記絶縁膜上に配線を形成する第９工程と、
前記ドライバー回路及び前記画素部の活性層に対して前記配線をマスクとして選択的に１５族に属する元素を添加する第１０工程と、
前記ドライバー回路及び前記画素部の活性層に対して第２のマスクを用いて選択的に１５族に属する元素を添加する第１１工程と、
活性層に添加された前記１５族に属する元素を活性化させる第２の処理を行う第１２工程と、
を有することを特徴とする半導体装置の作製方法である。
【００２１】
また、上記構成において、前記遮蔽層は画素部となる領域のみに形成されることを特徴としている。
【００２２】
また、上記構成において、前記第２のマスクは裏面露光により形成されることを特徴としている。
【００２３】
【発明の実施の形態】
本願発明の実施形態について、図１を用いて以下に説明する。図１は同一基板上にドライバー回路と画素部とを一体形成したＡＭ−ＬＣＤの断面図を示している。なお、ここではドライバー回路を構成する基本回路としてＣＭＯＳ回路を示し、画素ＴＦＴとしてはダブルゲート構造のＴＦＴを示している。勿論、トリプルゲート構造やシングルゲート構造としてもよい。
【００２４】
図１において、１００は耐熱性を有する基板であり、ガラス基板、石英基板、プラスチック基板、シリコン基板、セラミックス基板、金属基板（代表的にはステンレス基板）を用いれば良い。どの基板を用いる場合においても、必要に応じて下地膜（好ましくは珪素を主成分とする絶縁膜）を設けても構わない。なお、マスク数を低減するために裏面露光を用いる場合は、透光性を有する基板が望ましい。
【００２５】
１０１は遮蔽層であり、その上に下地膜が形成される。遮蔽層は画素部に設けられ、ＴＦＴのチャネル形成領域を光または電磁波等から保護する。なお、遮蔽層の材料としては遮光性（吸光度＝３以上）を有していればどのような材料を用いても構わない。ただし、後のプロセス温度に耐えうる耐熱性を有する材料であることが望ましい。
【００２６】
１０２は下地膜として設けた酸化珪素膜であり、その上にドライバーＴＦＴの活性層、画素ＴＦＴの活性層となる半導体層が形成される。そして、活性層を覆ってゲート絶縁膜１０３が形成され、その上にゲート電極が形成される。なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線」と「電極」とを使い分けるが、「配線」という文言に「電極」は常に含められているものとする。
【００２７】
図１において、ドライバーＴＦＴの活性層は、Ｎチャネル型ＴＦＴ（以下、ＮＴＦＴという）のソース領域１０４、ドレイン領域１０５、ＬＤＤ（ライトドープトドレイン）領域１０６およびチャネル形成領域１０７、並びにＰチャネル型ＴＦＴ（以下、ＰＴＦＴという）のソース領域１０８、ドレイン領域１０９およびチャネル形成領域１１０で形成される。また、ドライバーＴＦＴのＬＤＤ領域１０６の幅（チャネル長方向）は０．０５〜０．５μｍ（好ましくは０．１〜０．３μｍ）に形成されている。加えて、本発明においてはドライバーＴＦＴのＮチャネル型ＴＦＴのＬＤＤ領域１０６をゲート電極１１５と一部重ならせた構造（ＧＯＬＤ構造）として、ホットキャリア耐性を向上させている。
【００２８】
また、画素ＴＦＴ（ここではＮＴＦＴを用いる。）の活性層は、ソース領域またはドレイン領域１１１、１１２、ＬＤＤ領域１１３およびチャネル形成領域１１４で形成される。また、画素ＴＦＴのＬＤＤ領域１１３の幅は、ドライバーＴＦＴのＬＤＤ領域１０６の幅と異なる。なお、画素ＴＦＴのＬＤＤ領域１１３はゲート電極１１５と重ならない構造（ＬＤＤ構造）として、オフ電流を低減させて信頼性を向上させている。
【００２９】
なお、本明細書中において、ゲート電圧が印加されるＬＤＤ領域を有する構造をＧＯＬＤ構造と呼ぶ。一方、ゲート電圧が印加されないＬＤＤ領域のみを有する構造をＬＤＤ構造と呼ぶ。
【００３０】
加えて、本発明においては、同一基板上に形成されたＡＭ−ＬＣＤに代表される電気光学装置における各回路の機能に応じた濃度で不純物を添加して各回路のＴＦＴの低濃度不純物領域を形成することを特徴とする。
【００３１】
ドライバーＴＦＴのＮチャネル型ＴＦＴのＬＤＤ領域１０６には、半導体層に対して１５族に属する元素が添加され、本願発明では、このＬＤＤ領域に添加される１５族に属する元素の濃度、例えばリンが１×１０16〜５×１０18atoms/cm3の濃度で存在することを特徴としている。ドライバーＴＦＴのＬＤＤ領域のリン濃度は画素ＴＦＴのＬＤＤ領域におけるリン濃度の２〜１０倍とすることが望ましい。このような濃度とすることで、ドライバーＴＦＴの移動度のさらなる向上が実現可能となる。
【００３２】
一方、画素ＴＦＴのＬＤＤ領域１１３には、ドライバーＴＦＴのＮチャネル型ＴＦＴのＬＤＤ領域１０６と比較して１５族に属する元素を低濃度に添加することを特徴としている。このようにすることで、画素ＴＦＴのさらなるオフ電流の低下が実現可能となる。
【００３３】
また、ここでは、各ＴＦＴのゲート絶縁膜１１６を同じ膜厚の同一絶縁膜としたが、特に限定されない。例えば、回路特性に応じて同一基板上に異なるゲート絶縁膜を有するＴＦＴが少なくとも二種類以上存在する構成としてもよい。
【００３４】
ゲート電極１１５の材料としては、導電性を有していればどのような材料でも使用可能であるが、代表的には、導電性を有する珪素膜（例えばリンドープシリコン膜、ボロンドープシリコン膜等）や金属膜（例えばタングステン膜、タンタル膜、モリブデン膜、チタン膜等）でも良いし、前記金属膜をシリサイド化したシリサイド膜、窒化した金属膜（窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）でも良い。また、これらを自由に組み合わせて積層しても良い。
【００３５】
また、上記金属膜をゲート電極１１５の材料として用いる場合には、金属膜の酸化を防止するために珪素膜との積層構造とすることが望ましい。また、酸化防止という意味では、金属膜を窒化珪素膜で覆った構造が有効である。
【００３６】
次に、１１７は第１層間絶縁膜であり、珪素を含む絶縁膜（単層または積層）で形成される。珪素を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜（酸素よりも窒素の含有量の方が多い）、窒化酸化珪素膜（窒素よりも酸素の含有量の方が多い）を用いることができる。
【００３７】
そして、第１層間絶縁膜１１７にはコンタクトホールが設けられ、ドライバーＴＦＴのソース配線１１８、１２０、ドレイン配線１１９、および画素ＴＦＴのソース配線またはドレイン配線１２１、１２２が形成される。その上にはパッシベーション膜１２３、第２層間絶縁膜１２４が形成される。その上には保持容量を形成するために設けられた透明導電膜１２５と、誘電体となる絶縁膜１２６が積層形成される。なお、透明導電膜１２５は固定電位にしておくか、フローティング状態（電気的に独立した状態）にしておく。さらに、平坦化のための第３層間絶縁膜１２７を形成し、コンタクトホールを設けた後、画素電極１２８が形成される。
【００３８】
また、ここでは保持容量を透明導電膜１２５、絶縁膜１２６、画素電極１２８とで形成したが、特に限定されない。例えば、容量配線を設ける構成、高濃度不純物領域１１２を延在させて上部電極とする構成、第２層間絶縁膜１２４上に導電材料からなる遮蔽膜を形成し上部電極とする構成を用いることができる。
【００３９】
また、必要に応じて、各ＴＦＴの上にゲート配線と同様の材料を用いた遮蔽膜を設ける構成としても良いし、対向基板に遮蔽膜を設けるような構造としても良い。
【００４０】
第２層間絶縁膜１２４や第３層間絶縁膜１２７としては、比誘電率の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミド膜、アクリル膜、ポリアミド膜、ＢＣＢ（ベンゾシクロブテン）膜などを用いることができる。
【００４１】
また、絶縁膜としては、珪素を主成分とする絶縁膜、または遮蔽膜の酸化膜が好ましい。絶縁膜１２６の形成方法としてはスパッタ法、高圧酸化法、陽極酸化法等の公知な技術を用いて形成すればよい。
【００４２】
また、画素電極１２８としては、透過型ＡＭ−ＬＣＤを作製するのであればＩＴＯ膜に代表される透明導電膜を、反射型ＡＭ−ＬＣＤを作製するのであればアルミニウム膜に代表される反射率の高い金属膜を用いれば良い。
【００４３】
なお、図１では画素電極１２８がドレイン電極１２２を介して画素ＴＦＴのドレイン領域１１２と電気的に接続されているが、画素電極１２８とドレイン領域１１２とが直接的に接続するような構造としても良い。
【００４４】
また、ここでは、画素部のみに遮蔽層を形成した例を示したが、ドライバー回路のうち、サンプリング回路などは、オフ電流の小さいＴＦＴを用いる方が望ましいので、遮蔽層を形成してＴＦＴを形成することが望ましい。
【００４５】
以上のような構造でなるＡＭ−ＬＣＤは、移動度の高いＧＯＬＤ構造のＮＴＦＴを備えたドライバー回路と、オフ電流の低いＬＤＤ構造のＮＴＦＴを備えた画素部とを備えた点に特徴がある。こうすることで、同一基板上に移動度を優先するＴＦＴと、オフ電流の小さいＴＦＴとを機能に応じた回路に適用して、高い駆動能力と高い信頼性を有する電気光学装置を実現することが可能である。
【００４６】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４７】
【実施例】
［実施例１］
本実施例では、「発明の実施の形態」で説明した図１の構造を実現するための作製工程について説明する。説明には図２〜５を用いる。
【００４８】
まず、基板として透光性を有する石英基板２００を用意し、その上に遮光性を有する材料層を形成した後、パターニングによって遮蔽層２０１とアライメントマーク（図示しない）とを同時形成した。この遮蔽層は、画素部に形成し、後の裏面露光工程で画素部におけるＬＤＤ領域の幅を決定するため重要である。
【００４９】
遮蔽層２０１としては、金属膜（例えばタングステン膜、タンタル膜、モリブデン膜、チタン膜等）や、前記金属膜をシリサイド化したシリサイド膜、窒化した金属膜（窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）等を用いる。
また、これらを自由に組み合わせて積層しても良い。なお、段差によるカバレッジ不良を防ぐために遮蔽層はテーパー形状とすることが好ましい。
【００５０】
次いで、２００ｎｍ厚の酸化珪素膜（下地膜とも呼ぶ）２０１と５０ｎｍ厚の非晶質珪素膜２０３ａとを大気解放しないまま連続的に成膜した。（図２（Ａ））こうすることで非晶質珪素膜２０３ａの下表面に大気中に含まれるボロン等の不純物が吸着することを防ぐことができる。
【００５１】
なお、本実施例では非晶質珪素（アモルファスシリコン）膜を用いたが、他の半導体膜であっても構わない。微結晶珪素（マイクロクリスタルシリコン）膜でも良いし、非晶質シリコンゲルマニウム膜でも良い。また、下地膜及び半導体膜の形成手段としては、ＰＣＶＤ法、ＬＰＣＶＤ法またはスパッタ法等を用いることができる。
【００５２】
次に、非晶質珪素膜の結晶化を行う。本発明においては、如何なる公知の結晶化技術、例えば熱結晶化、赤外光または紫外光の照射による結晶化、触媒元素を用いた熱結晶化、触媒元素を用いたレーザー結晶化等を用いてよい。本実施例では結晶化手段として、特開平９−３１２２６０号公報に記載された技術を用いた。
同公報に記載された技術は、珪素膜の結晶化を助長する触媒元素としてニッケル、コバルト、パラジウム、ゲルマニウム、白金、鉄、銅から選ばれた元素を用いている。
【００５３】
まず、非晶質珪素膜上に酸化珪素膜を形成し、パターニングして開口部を有するマスク２０４を形成する。非晶質珪素膜２０３ａとマスクとなる酸化珪素膜とを大気解放しないまま連続的に成膜することが好ましい。そして、露呈した非晶質珪素膜上にニッケルを含んだ層を形成し、脱水素化処理を行った後、５００〜６５０℃、４〜１６時間の熱処理を行い結晶化させる。この結晶化の過程ではニッケルが接した非晶質珪素膜の部分が最初に結晶化し、そこから横方向（図２（Ｂ）中に示した矢印の方向）へと結晶化が進行する。本実施例では、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布した後、４５０℃、１時間の脱水素化処理を行った後に６００℃、１２時間の熱処理を行って結晶化し結晶質珪素膜２０３ｂを形成した。（図２（Ｂ））
【００５４】
なお、酸化珪素膜からなるマスク２０４を設けておくことで、活性層が有機物で汚染されることを防げる。次いで、そのままマスク２０４を用いて、１５族に属する元素（本実施例ではリン）の添加工程を行う。添加するリンの濃度は５×１０18〜１×１０20atoms/cm3（好ましくは１×１０19〜５×１０19atoms/cm3）が好ましい。但し、添加すべきリンの濃度は、後のゲッタリング工程の温度、時間、さらにはリンドープ領域の面積によって変化するため、この濃度範囲に限定されるものではない。こうしてリンが添加された領域（以下、リンドープ領域という）２０３ｃが形成された。（図２（Ｃ））
【００５５】
次いで、５００〜６５０℃の熱処理を２〜１６時間加え、珪素膜の結晶化に用いた触媒元素（本実施例ではニッケル）のゲッタリングを行う。ゲッタリング作用を奏するためには熱履歴の最高温度から±５０℃程度の温度が必要であるが、結晶化のための熱処理が５５０〜６００℃で行われるため、５００〜６５０℃の熱処理で十分にゲッタリング作用を奏することができる。本実施例では６００℃、８時間の熱処理を加えることによってニッケルが矢印（図２（Ｄ）に示す）の方向に移動し、リンドープ領域２０３ｃに含まれるリンによってゲッタリングされて捕獲された。こうしてゲッタリング領域（リンドープ領域２０３ｂに対応する領域）が形成される。これにより２０３ｄで示した領域に含まれるニッケルの濃度は２×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）にまで低減される。また、このゲッタリング領域は、後のパターニングの際に除去される。
【００５６】
次いで、マスク２０４を除去した後、形成された結晶質珪素（ポリシリコン）膜をパターニングして、ドライバーＴＦＴの半導体層２０５ａ、２０５ｂ、画素ＴＦＴの半導体層２０６を形成した。（図３（Ａ））
【００５７】
なお、ドライバーＴＦＴおよび画素ＴＦＴの半導体層を形成する前後に、結晶質珪素膜に対してＴＦＴのしきい値電圧を制御するための不純物元素（リンまたはボロン）を添加しても良い。この工程はＮＴＦＴまたはＰＴＦＴのみに行っても良いし、双方に行っても良い。
【００５８】
次に、プラズマＣＶＤ法またはスパッタ法によりゲート絶縁膜２０７を形成する。このゲート絶縁膜２０７はＴＦＴのゲート絶縁膜として機能することになる絶縁膜であり、膜厚は５０〜２００ｎｍとする。本実施例では７０ｎｍ厚の酸化珪素膜を用いた。また、酸化珪素膜のみでなく酸化珪素膜の上に窒化珪素膜を設けた積層構造とすることもできるし、酸化珪素膜に窒素を添加した酸化窒化珪素膜を用いても構わない。
【００５９】
ゲート絶縁膜２０７を形成したら、ドライバー回路のＮＴＦＴのチャネル形成領域２１０、及び画素部、ドライバー回路のＰＴＦＴ上にレジストマスク２０８ａ〜ｃを設けた後、１５族に属する元素（本実施例ではリン）を添加してドライバーＴＦＴのＮＴＦＴの低濃度不純物領域２０９を形成する。（図３（Ｂ））この低濃度不純物領域２０９に添加されるリンの濃度は５×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３となるように調節する。この時のリンの濃度がドライバー回路のＮＴＦＴのＬＤＤ領域における濃度を決定する。
【００６０】
また、リンの添加工程は、質量分離を行うイオンインプランテーション法を用いても良いし、質量分離を行わないプラズマドーピング法を用いても良い。また、加速電圧やドーズ量の条件等は実施者が最適値を設定すれば良い。本実施例では水素で１〜１０％に希釈したフォスフィンをドーピングガスとして用い、ドーズ量４×１０13atoms/cm2、加速電圧は８０ｋＶとした。
【００６１】
次に、レジストマスク２０８ａ〜ｃを除去した後、不純物の活性化を行った。活性化処理としては、不活性雰囲気または酸素雰囲気で３００〜７００℃の温度範囲で２時間程度の熱処理で十分であるが、７００〜１１５０℃ここでは、８００℃、２時間の加熱処理を行い、十分な活性化とともに結晶性の改善を行った。この工程において、大気中または酸素雰囲気中で行えば活性化と同時に熱酸化される。なお、本実施例では２回に分けて活性化を行うが、後に形成するゲート電極が活性化の熱温度に耐えられる材料であれば、１回の活性化で済むため工程数を低減できる。
【００６２】
こうして活性化工程を終了したら、次に導電膜２１１を形成した。（図３（Ｃ））次いで、パターニングを行いドライバーＴＦＴのゲート配線２１２ａ（ＮＴＦＴ側）、画素ＴＦＴのゲート配線２１２ｃを形成する。なお、ゲート配線２１２ｃは画素ＴＦＴがダブルゲート構造であるためゲート配線を２本記載しているが、実際には同一配線である。また、ドライバーＴＦＴのＰＴＦＴ全体を覆った導電層２１２ａを形成する。
【００６３】
また、本実施例では配線２１２ａ〜ｃとして、下層から窒化タンタル膜／タンタル膜／窒化タンタル膜（または下層から窒化タンタル膜／タンタル膜）という積層膜を用いた。勿論、「発明の実施の形態」で説明した他の導電膜を用いることも可能であることは言うまでもない。また、本実施例では、ゲート配線の膜厚は３００ｎｍとした。
【００６４】
次いで、配線２１２ａ〜ｃをマスクとして、１５族に属する元素を添加し、自己整合的に低濃度不純物領域２１４が形成された。（図３（Ｄ））この低濃度不純物領域２１４に添加される不純物の濃度、ここではリンの濃度が５×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３となるように調節する。ただし、この工程は先のリンの添加工程よりも低いドーズ量５×１０１２〜１×１０１３ａｔｏｍｓ／ｃｍ２で添加する。この時、添加された１５族に属する元素の濃度が画素部のＬＤＤ領域の濃度を決定する。
【００６５】
また、図３（Ｂ）で示した工程と同様に、リンの添加工程は質量分離を行うイオンインプランテーション法を用いても良いし、質量分離を行わないプラズマドーピング法を用いても良い。また、加速電圧やドーズ量の条件等は実施者が最適値を設定すれば良い。
【００６６】
次に、裏面露光によりレジストマスクを形成する。（図４（Ａ））この時、画素部においては、遮蔽層２０１がマスクとなりレジストマスク２１７ｃ、２１７ｄを形成する一方、ドライバーＴＦＴのＮＴＦＴにおいては、ゲート電極がマスクとなりレジストマスク２１７ｂを形成する。また、ＰＴＦＴにおいては、導電層がマスクとなりレジストマスク２１７ａを形成する。
【００６７】
また、本実施例では裏面露光を用いてレジストマスク２１７の形成を行ったが特に限定されず、フォトマスクを用いたレジストマスクを用いてもよい。
【００６８】
こうして裏面露光により得られたレジストマスク２１７ａ〜ｃをマスクとして不純物のドーピングを高濃度に行う。（図４（Ｂ））不純物領域２１９〜２２３に添加されるリンの濃度は５×１０19〜１×１０21atoms/cm3となるように調節する。
【００６９】
この工程によりＣＭＯＳ回路を形成するＮＴＦＴのソース領域２１８、ＬＤＤ領域２２５、チャネル形成領域２２６が画定する。また、画素ＴＦＴのソース領域２２７、ドレイン領域２２８、ＬＤＤ領域２２９a、２２９b、チャネル形成領域２３０a、２３０bが画定する。
【００７０】
このように、３回に分けて、１５族に属する元素（本実施例ではリン）を添加して、各不純物領域を形成する。
【００７１】
この後、レジストマスク２２４ａ、２２４ｂを形成してパターニングを行いＰＴＦＴのゲート電極２２５を形成する。このレジストマスク２２４ｂは、ＣＭＯＳ回路のＰＴＦＴとなる領域以外を覆っている。そして、このレジストマスクをそのまま用いて１３族に属する元素（本実施例ではボロン）の添加を行い、ソース領域２２７、ドレイン領域２２８を形成する。（図４（Ｃ））具体的には、１×１０20〜３×１０21atoms/cm3の濃度でボロンが添加されるように調節する。本実施例では水素で１〜１０％に希釈されたジボランを用いた。
【００７２】
この工程によりＣＭＯＳ回路を形成するＰＴＦＴのソース領域２２７、ドレイン領域２２８、チャネル形成領域２２６が画定する。
【００７３】
勿論、ボロンの添加工程も質量分離を行うイオンインプランテーション法を用いても良いし、質量分離を行わないプラズマドーピング法を用いても良い。また、加速電圧やドーズ量の条件等は実施者が最適値を設定すれば良い。
【００７４】
こうして全ての不純物領域を形成し終えたら、レジストマスク２２４ａ、２２４ｂを除去する。そして、添加した不純物の活性化をレーザーアニール、熱アニール、ファーネスアニール、ランプアニール処理等により行う。ここでは、大気雰囲気中においてエキシマレーザー光を用いてエネルギー密度１８７ｍＪ/cm2のレーザーアニール処理を行った。また、熱アニールによる活性化を行った場合、添加されたリンのゲッタリング作用によって活性化と同時にチャネル形成領域における触媒元素の低減も図ることができる。ただし、ゲッタリング作用を奏するためには熱履歴の最高温度から±５０℃程度の温度が必要である。
【００７５】
次いで、第１層間絶縁膜２４９を形成する。本実施例では、プラズマＣＶＤ法により形成した１μm厚の酸化珪素膜を用いた。そして、コンタクトホールを形成した後、ソース配線２３０、２３２、２３３、ドレイン配線２３１、２３４を形成した。これらの配線はアルミニウムを主成分とする導電膜をチタン膜で挟んだ積層膜で形成した。（図５（Ａ））
【００７６】
この時、ドレイン配線２３１はＣＭＯＳ回路を形成するＮＴＦＴおよびＰＴＦＴに共通の配線として用いられる。
【００７７】
その後、パッシベーション膜２３５を形成する。パッシベーション膜２３５としては、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの絶縁膜と酸化珪素膜との積層膜を用いることができる。本実施例では３００ｎｍ厚の窒化珪素膜をパッシベーション膜として用いた。
【００７８】
なお、本実施例では窒化珪素膜を形成する前処理として、水素を含むガス（本実施例ではアンモニアガス）を用いたプラズマ処理を行うことは有効である。この前処理によりプラズマによって活性化した（励起した）水素が活性層（半導体層）内に閉じこめられるため、効果的に水素終端が行われる。
【００７９】
さらに、水素を含むガスに加えて亜酸化窒素ガスを加えると、発生した水分によって被処理体の表面が洗浄され、特に大気中に含まれるボロン等による汚染を効果的に防ぐことができる。
【００８０】
パッシベーション膜２３５を形成したら、開口率を向上させるために、本実施例では、画素表示領域のパッシベーション膜を選択的に除去した。その上に第２層間絶縁膜２３６として１μｍ厚のアクリル膜を形成した。そして、その上に導電膜２３７、本実施例ではＩＴＯ膜を形成してパターニングを行い、保持容量の下部電極を形成し、その上に誘電体となる酸化珪素からなる絶縁膜２３８をスパッタ法により積層形成した。なお、導電膜２３７は固定電位にしておくか、フローティング状態（電気的に独立した状態）にしておく。
【００８１】
次に、第３層間絶縁膜２３９として再び１μm厚のアクリル膜を形成してパターニングを行い、保持容量を形成する領域のアクリル膜を選択的に除去し、且つ、同時にコンタクトホールを形成し、ＩＴＯ膜でなる画素電極２４０を形成した。
保持容量は、導電膜２３７と、絶縁膜２３８と、画素電極２４０とで形成される。なお、絶縁膜２３８は薄いため、薄い有機樹脂膜を積層形成して保護してもよい。こうして図５（Ｃ）に示すような構造のＡＭ−ＬＣＤが完成する。
【００８２】
このように本願発明は、ドーズ量の異なる不純物の添加を３回以上行って、各回路の機能に適したＮＴＦＴの構造及びＬＤＤ領域の不純物濃度を形成し、移動度の高いＧＯＬＤ構造のＮＴＦＴを少なくとも一つ以上備えたドライバー回路と、オフ電流の低いＬＤＤ構造のＮＴＦＴを備えた画素部とを形成する点に特徴がある。
【００８３】
図６は、ＡＭ−ＬＣＤの回路構成の一例を示す。本実施例のＡＭ−ＬＣＤは、ソース信号線側ドライバー回路６０１、ゲート信号線側ドライバー回路（Ａ）６０７、ゲート信号線側ドライバー回路（Ｂ）６１１、プリチャージ回路６１２、画素部６０６を有している。
【００８４】
ソース信号線側ドライバー回路６０１は、シフトレジスタ回路６０２、レベルシフタ回路６０３、バッファ回路６０４、サンプリング回路６０５を備えている。
【００８５】
また、ゲート信号線側ドライバー回路（Ａ）６０７は、シフトレジスタ回路６０８、レベルシフタ回路６０９、バッファ回路６１０を備えている。ゲート信号線側ドライバー回路（Ｂ）６１１も同様な構成である。
【００８６】
具体的には、高移動度を優先する回路であるシフトレジスタ回路６０２、６０８のＮＴＦＴは本発明のＧＯＬＤ構造とし、レベルシフタ回路６０３、６０９バッファ回路６０４、６１０、サンプリング回路６０５、画素部６０６のＮＴＦＴは、本発明のＬＤＤ構造とした。このように、ドライバー回路においても、各回路に応じてＧＯＬＤ構造またはＬＤＤ構造とすることが望ましい。また、ドライバー回路の下方または上方に遮蔽層を形成する構成としてもよく、特にサンプリング回路においては安定なＴＦＴ特性が得られるので効果的である。
【００８７】
本実施例の構成とすることによって、同一基板上に移動度を優先するＴＦＴと、オフ電流の小さいＴＦＴとを機能に応じた回路に適用して、高い駆動能力と高い信頼性を有する電気光学装置を実現することができた。
【００８８】
また、ここではトップゲート型ＴＦＴを用いた例を示したが、本発明はＴＦＴ構造に関係なく適用することができ、例えば逆スタガ型ＴＦＴに適用することも可能である。
【００８９】
また、本実施例の作製工程に従うと、最終的なＴＦＴの活性層（半導体層）は、結晶格子に連続性を持つ特異な結晶構造の結晶質珪素膜で形成される。その特徴について以下に説明する。
【００９０】
上記作製工程に従って形成した活性層は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認できた。
【００９１】
また、電子線回折及びエックス線（Ｘ線）回折を利用すると活性層の表面（チャネルを形成する部分）が、結晶軸に多少のずれが含まれているものの主たる配向面として｛１１０｝面を有することを確認できた。本出願人がスポット径約1.5μmの電子線回折写真を詳細に観察した結果、｛１１０｝面に対応する回折斑点がきれいに現れているが、各斑点は同心円上に分布を持っていることが確認された。
【００９２】
また、本出願人は個々の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察し、結晶粒界において結晶格子に連続性があることを確認した。これは観察される格子縞が結晶粒界において連続的に繋がっていることから容易に確認できた。
【００９３】
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【００９４】
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【００９５】
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【００９６】
本出願人が本実施例を実施して得た結晶質珪素膜を詳細にＴＥＭを用いて観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛２１１｝双晶粒界であることが判明した。
【００９７】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【００９８】
本実施例の結晶質珪素膜は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界は｛２１１｝双晶粒界であるという結論に辿り着いた。
【００９９】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０１００】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本実施例を実施して得た結晶質珪素膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。
【０１０１】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する半導体薄膜は実質的に結晶粒界が存在しないと見なすことができる。
【０１０２】
また、さらに、７００〜１１５０℃という高い温度での熱処理工程（本実施例における熱酸化工程またはゲッタリング工程にあたる）によって結晶粒内に存在する欠陥が殆ど消滅していることがＴＥＭ観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。
【０１０３】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本実施例の作製工程に従って作製された結晶質珪素膜のスピン密度は少なくとも 5×1017spins/cm3以下（好ましくは 3×1017spins/cm3以下）であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１０４】
以上の事から、本実施例を実施することで得られた結晶質珪素膜は結晶粒内及び結晶粒界が実質的に存在しないため、単結晶シリコン膜又は実質的な単結晶シリコン膜と考えて良い。
【０１０５】
（ＴＦＴの電気特性に関する知見）
本実施例で作製したＴＦＴは、ＭＯＳＦＥＴに匹敵する電気特性を示した。本出願人が試作したＴＦＴ（但し、活性層の膜厚は３０ｎｍ、ゲート絶縁膜の膜厚は１００ｎｍ）からは次に示す様なデータが得られている。
【０１０６】
（１）スイッチング性能（オン／オフ動作切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで 200〜650cm2/Vs （代表的には 300〜500cm2/Vs ）、Ｐチャネル型ＴＦＴで100〜300cm2/Vs（代表的には 150〜200cm2/Vs）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１０７】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０１０８】
（回路特性に関する知見）
次に、本実施例を実施して形成したＴＦＴを用いて作製されたリングオシレータによる周波数特性を示す。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数：９段
ＴＦＴのゲート絶縁膜の膜厚：30nm及び50nm
ＴＦＴのゲート長（チャネル長）： 0.6μｍ
【０１０９】
このリングオシレータによって発振周波数を調べた結果、最大値で約１ＧＨｚの発振周波数を得ることができた。また、実際にＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲート絶縁膜の膜厚30nm、ゲート長 0.6μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路において動作周波数１００ＭＨｚの出力パルスが得られた。
【０１１０】
以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本実施例のＴＦＴがＭＯＳＦＥＴに匹敵する、若しくは凌駕する性能（電気特性）を有することを示している。
【０１１１】
〔実施例２〕
本実施例では、実施例１において結晶質珪素膜の形成に他の手段を用いた場合について図７に説明する。
【０１１２】
具体的には、赤外光または紫外光の照射による結晶化処理（以下、レーザー結晶化と呼ぶ）を用いる。レーザー結晶化は基板にかけるストレスが少なく、短時間で処理することができるため有効である。レーザーのガスとしてＸｅＣｌ、ＡｒＦ、ＫｒＦ等を用いたパルスレーザーやＡｒレーザー等の連続発振レーザーや連続発光エキシマレーザー等を用いて照射する。なお、レーザー結晶化の条件（レーザービームの形状、レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は半導体膜の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。
【０１１３】
まず、基板７０１に酸化シリコン膜７０２を設け、その上に非晶質珪素膜７０３を形成した。（図７（Ａ））次に、５００℃、１時間の脱水素工程の後、レーザー結晶化処理を行い、結晶質珪素膜７０５を形成した。（図７（Ｂ））
【０１１４】
本実施例と実施例１と異なっている点は、触媒元素を用いることなくレーザー結晶化を行っている点である。
【０１１５】
以降の工程は実施例１に従えば、本願発明のＴＦＴの構成を得ることができる。ただし、実施例１では触媒元素の低減処理（ゲッタリング）を行っているが、本実施例においては特に必要ない。
【０１１６】
〔実施例３〕
本実施例では、実施例１において結晶質珪素膜の形成に他の手段を用いた場合について図８に説明する。なお、簡略化のため、ドライバー回路の領域のみ示し、画素部の遮蔽層は図示しない。
【０１１７】
具体的には、非晶質珪素膜の結晶化に特開平７−１３０６５２号公報（米国特許番号０８／３２９，６４４に対応）に記載された技術を用いる。同公報に記載された技術は、結晶化を促進する触媒元素（代表的にはニッケル）を非晶質珪素膜の表面に保持させて結晶化を行う技術である。
【０１１８】
まず、基板８０１に酸化シリコン膜８０２を設け、その上に非晶質珪素膜８０３を形成した。さらに重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布して、ニッケル含有層８０４を形成した。（図８（Ａ））
【０１１９】
次に、５００℃、１時間の脱水素工程の後、５００〜６５０℃で４〜１２時間の熱処理を行い、結晶質珪素膜８０５を形成した。（図８（Ｂ））こうして得られた結晶質珪素膜８０５は非常に優れた結晶性を有した。本願発明のＴＦＴの構成を得るためには、以降の工程は実施例１に従えば良い。
【０１２０】
なお、本実施例の構成は実施例１〜２のいずれの構成とも自由に組み合わせることが可能である。
【０１２１】
〔実施例４〕
本実施例では、実施例１において結晶質珪素膜及びゲート絶縁膜の形成に他の手段を用いた場合について図９に説明する。なお、簡略化のため、ドライバー回路の領域のみ示し、画素部の遮蔽層は図示しない。
【０１２２】
ここでは、少なくとも７００〜１１００℃程度の耐熱性を有する基板が必要であり、石英基板９０１を用いた。そして、実施例１及び３で示した技術を用い、結晶質半導体膜が形成され、これをＴＦＴの活性層にするために島状にパターニングして半導体層９０２、９０３を形成した。そして、半導体層９０２、９０３を覆ってゲート絶縁膜９０４を、酸化珪素膜を主成分とする膜で形成した。本実施例では、プラズマＣＶＤ法で窒化酸化珪素膜を７０ｎｍの厚さで形成した。（図９（Ａ））
【０１２３】
そして、ハロゲン（代表的には塩素）と酸素を含む雰囲気中で熱処理を行った。本実施例では９５０℃、３０分とした。尚、処理温度は７００〜１１００℃の範囲で選択すればよく、処理時間も１０分〜８時間の間で選択すれば良かった。
【０１２４】
その結果、本実施例の条件では半導体層９０５、９０６とゲート絶縁膜９０４との界面で熱酸化膜が形成され、ゲート絶縁膜９０７が形成された。（図９（Ｂ））また、ハロゲン雰囲気での酸化の過程で、ゲート絶縁膜９０４と半導体層９０２、９０３に含まれる不純物で、特に金属不純物元素はハロゲンと化合物を形成し、気相中に除去することができた。
【０１２５】
以上の工程で作製されたゲート絶縁膜９０７は、絶縁耐圧が高く半導体層９０５、９０６とゲート絶縁膜９０７の界面は非常に良好なものであった。本願発明のＴＦＴの構成を得るためには、以降の工程は実施例１に従えば良い。
【０１２６】
なお、本実施例の構成は実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０１２７】
〔実施例５〕
本実施例では、実施例１において結晶質珪素膜中の触媒元素の低減に他の手段を用いた場合について説明する。
【０１２８】
実施例１においては、リン元素を選択的に添加した後に加熱処理を行い結晶質珪素膜中の触媒元素の低減するゲッタリングを行ったが、リン元素を全面に添加してもよいことは勿論である。本実施例では、高温の硫酸を用いた液相を接触させることによりゲッタリングする方法を示す。
【０１２９】
まず、実施例１の工程に従って図３（Ａ）の状態を得た。次いで、基板ごと３００℃に加熱した液相中（本実施例では硫酸溶液中）に浸し、結晶化に用いたニッケルを除去または低減する。なお、硫酸と半導体層を接触させる方法は特に限定されない。
【０１３０】
このようにして、液相による触媒元素の低減処理を行うことで、触媒元素の濃度を短時間で低減することができる。本願発明のＴＦＴの構成を得るためには、以降の工程は実施例１に従えば良い。
【０１３１】
なお、本実施例の構成は実施例１〜４のいずれの構成とも自由に組み合わせることが可能である。
【０１３２】
〔実施例６〕
本実施例では、実施例１での透明電極１２５に代えて、導電性を有する遮蔽層（ブラックマスクとも呼ぶ）３０１を用いた例について図１０に示す。この遮蔽層は外部からの光を遮るとともに、電界遮蔽の効果も有している。
【０１３３】
まず、実施例１に従い、第２の層間絶縁膜を形成する。次いで、チタンを主成分とする金属膜をスパッタ法により成膜した後、パターニングを行い画素ＴＦＴを覆うブラックマスク３０１を形成する。第２の層間絶縁膜に有機樹脂をもちいた場合、金属膜との密着性を向上させるためＣＦ4ガスを用いたプラズマ処理を施してもよいし、第２の層間絶縁膜上にバッファ層となる薄い絶縁膜をスパッタ法等により形成してもよい。
【０１３４】
次いで、ブラックマスク３０１上に実施例１と同様にスパッタ法により酸化珪素膜３０２を形成する。ブラックマスク３０１は保持容量の下部電極となり、酸化珪素膜３０２は保持容量の誘電体となる。なお、ブラックマスク３０１は固定電位にしておくか、フローティング状態（電気的に独立した状態）にしておく。
【０１３５】
そして、後で画素電極とドレイン電極のコンタクト形成を容易とするために、選択的に酸化珪素膜３０２を除去した後、有機樹脂膜を形成する。その後、コンタクトホールを形成すると同時に、ブラックマスク上方の有機樹脂膜を選択的に除去して、第３層間絶縁膜３０４を形成する。この第３層間絶縁膜３０４は、ブラックマスク３０１と画素電極３０３との間に生じるショート（短絡）を効果的に防ぐ役目を果たしている。
【０１３６】
最後に透明導電膜からなる画素電極３０３を形成する。この画素電極３０３が、保持容量の上部電極となる。
【０１３７】
このような構成とすることで、十分な保持容量の形成が可能となり、ＴＦＴの光劣化をも防止できる。
【０１３８】
また、本実施例では、スパッタ法による酸化珪素膜を用いたが、ブラックマスクを高圧酸化または陽極酸化等の酸化方法により酸化して、その酸化膜を誘電体とするとスループットが向上する。
【０１３９】
なお、本実施例の構成は実施例１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０１４０】
〔実施例７〕
本実施例では、具体的な画素部の構成（トリプルゲート構造）の一例を図１１に示す。遮蔽層４０１は半導体層４０２の下層に設けられ、半導体層４０２上にゲート配線４０３が設けられている。本発明においては、遮蔽層４０１の線幅は、ゲート配線４０３の線幅より広くする。４０４はドレイン電極、４０５はソース配線、４０６は絶縁層、４０７は画素電極である。なお、画素電極４０９は模様で示したが、簡略化のため、画素電極４０７、４０８、４１０は太線で囲まれた領域で示した。
【０１４１】
また、図１１に対応する断面図を図１２に示した。また、図１２の符号は図１１と同一のものを用いた。なお、透明導電膜５０１は固定電位にしておくか、フローティング状態（電気的に独立した状態）にしておく。保持容量は、透明導電膜５０１と、絶縁膜５０２と、画素電極４０７で構成されている。
【０１４２】
本実施例は、実施例１がダブルゲート構造であったのに対して、トリプルゲート構造としたのみであり、基本的な構造は同一である。従って、図１１及び図１２の構造を得るには、実施例１で示した作製方法を用いればよい。
【０１４３】
なお、本実施例の構成は実施例１〜６のいずれの構成とも自由に組み合わせることが可能である。
【０１４４】
〔実施例８〕
本実施例では、実施例１に示した作製工程で基板上にＴＦＴを形成し、実際にＡＭ−ＬＣＤを作製した場合について説明する。
【０１４５】
実施例１に従い図５（Ｃ）の状態が得られたら、画素電極２４０上に配向膜を８０nmの厚さに形成する。次に、対向基板としてガラス基板上にカラーフィルタ、透明電極（対向電極）、配向膜を形成したものを準備し、それぞれの配向膜に対してラビング処理を行い、シール材（封止材）を用いてＴＦＴが形成された基板と対向基板とを貼り合わせる。そして、その間に液晶を保持させる。このセル組み工程は公知の手段を用いれば良いので詳細な説明は省略する。
【０１４６】
なお、セルギャップを維持するためのスペーサは必要に応じて設ければ良い。
従って、対角１インチ以下のＡＭ−ＬＣＤのようにスペーサがなくてもセルギャップを維持できる場合は特に設けなくても良い。
【０１４７】
次に、以上のようにして作製したＡＭ−ＬＣＤの外観を図１３に示す。図１３に示すようにアクティブマトリクス基板と対向基板とが対向し、これらの基板間に液晶が挟まれている。アクティブマトリクス基板は基板１０００上に形成された画素部１００１、走査線側ドライバー回路１００２、信号線側ドライバー回路１００３を有する。
【０１４８】
走査線側ドライバー回路１００２、信号線側ドライバー回路１００３はそれぞれ走査線１０３０、信号線１０４０によって画素部１００１に接続されている。これらドライバー回路１００２、１００３はＣＭＯＳ回路で主に構成されている。
【０１４９】
画素部１００１の行ごとに走査線が形成され、列ごとに信号線１０４０が形成されている。走査線１０３０、信号線１０４０の交差部近傍には、画素ＴＦＴ１０１０が形成されている。画素ＴＦＴ１０１０のゲート電極は走査線１０３０に接続され、ソースは信号線１０４０に接続されている。さらに、ドレインには画素電極１０６０、保持容量１０７０が接続されている。
【０１５０】
対向基板１０８０は基板全面にＩＴＯ膜等の透明導電膜が形成されている。透明導電膜は画素部１００１の画素電極１０６０に対する対向電極であり、画素電極、対向電極間に形成された電界によって液晶材料が駆動される。対向基板１０８０には必要に応じて配向膜や、ブラックマスクや、カラーフィルターが形成されている。
【０１５１】
アクティブマトリクス基板側の基板にはＦＰＣ１０３１が外部出力端子１００５に取り付けられ、ドライバー回路と外部出力端子を接続する配線１００７、１００８が形成されている。ビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路などの回路をシリコン基板上に形成して構成されたＩＣチップを設けてもよい。
【０１５２】
上記実施例によって作製された液晶表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１５３】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能である。
【０１５４】
なお、本実施例は実施例１〜７のいずれの実施例とも自由に組み合わせることが可能である。
【０１５５】
〔実施例９〕
本実施例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０１５６】
図１４にアクティブマトリクス型ＥＬディスプレイに適用した例を示す。
【０１５７】
図１４はアクティブマトリクス型ＥＬディスプレイの回路図である。１１は表示領域を表しており、その周辺にはＸ方向周辺ドライバー回路１２、Ｙ方向周辺ドライバー回路１３が設けられている。また、表示領域１１の各画素は、スイッチ用ＴＦＴ１４、コンデンサ１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１７を有し、スイッチ用ＴＦＴ１４にＸ方向信号線１８a（または１８b）、Ｙ方向信号線２０a（または２０b、２０c）が接続される。また、電流制御用ＴＦＴ１６には、電源線１９a、１９bが接続される。
【０１５８】
本実施例のアクティブマトリクス型ＥＬディスプレイでは、Ｘ方向周辺ドライバー回路１２、Ｙ方向周辺ドライバー回路１３に用いられるＴＦＴの構造がＧＯＬＤ構造であり、スイッチ用ＴＦＴ１４や電流制御用ＴＦＴ１６のＴＦＴ構造がＬＤＤ構造となっている。
【０１５９】
図１５（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図１５（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース線側ドライバー回路、４０１３はゲート線側ドライバー回路であり、それぞれのドライバー回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１６０】
このとき、少なくとも画素部、好ましくはドライバー回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１６１】
また、図１５（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上にドライバー回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。
【０１６２】
本願発明は、ドライバー回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３に際して用いることができる。
【０１６３】
本願発明を用いてドライバー回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１６４】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１６５】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。
勿論、単色発光のＥＬ表示装置とすることもできる。
【０１６６】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１６７】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１６８】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６９】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１７０】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１７１】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１７２】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１７３】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１７４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１７５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１７６】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１７７】
なお、本実施例は実施例１〜７のいずれの実施例とも自由に組み合わせることが可能である。
【０１７８】
〔実施例１０〕
本願発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、半導体回路上に反射型ＡＭ−ＬＣＤが形成された三次元構造の半導体装置を実現することも可能である。
【０１７９】
また、前記半導体回路はＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板上に形成されたものであっても良い。
【０１８０】
なお、本実施例を実施するにあたって、実施例１〜８のいずれの構成を組み合わせても構わない。
【０１８１】
〔実施例１１〕
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本願発明を実施できる。
【０１８２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１６、図１７及び図１８に示す。
【０１８３】
図１６（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の信号制御回路に適用することができる。
【０１８４】
図１６（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の信号制御回路に適用することができる。
【０１８５】
図１６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の信号制御回路に適用できる。
【０１８６】
図１６（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の信号制御回路に適用することができる。
【０１８７】
図１６（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【０１８８】
図１６（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号制御回路に適用することができる。
【０１８９】
図１７（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１９０】
図１７（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１９１】
なお、図１７（Ｃ）は、図１７（Ａ）及び図１７（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１７（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１９２】
また、図１７（Ｄ）は、図１７（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１７（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１９３】
ただし、図１７に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０１９４】
図１８（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号制御回路に適用することができる。
【０１９５】
図１８（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【０１９６】
図１８（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１９７】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１９８】
【発明の効果】
本願発明を用いることにより、ＡＭ−ＬＣＤに代表される電気光学装置において、同一基板上に移動度を優先するＴＦＴと、オフ電流の小さいＴＦＴとを機能に応じた回路に適用して、高い駆動能力と高い信頼性を有する電気光学装置を実現することが可能である。
【図面の簡単な説明】
【図１】ＡＭ−ＬＣＤの断面構造を示す図。
【図２】ＡＭ−ＬＣＤの作製工程を示す図。
【図３】ＡＭ−ＬＣＤの作製工程を示す図。
【図４】ＡＭ−ＬＣＤの作製工程を示す図。
【図５】ＡＭ−ＬＣＤの作製工程を示す図。
【図６】ＡＭ−ＬＣＤ回路配置を示す図。
【図７】ＡＭ−ＬＣＤの作製工程を示す図。
【図８】ＡＭ−ＬＣＤの作製工程を示す図。
【図９】ＡＭ−ＬＣＤの作製工程を示す図。
【図１０】ＡＭ−ＬＣＤの断面構造を示す図。
【図１１】画素部の上面構造を示す図。
【図１２】画素部の断面構造を示す図。
【図１３】ＡＭ−ＬＣＤの外観を示す図。
【図１４】ＥＬパネル回路図。
【図１５】ＥＬパネル上面図及び断面図。
【図１６】電子機器の一例を示す図。
【図１７】電子機器の一例を示す図。
【図１８】電子機器の一例を示す図。
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器の構成に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。
薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素部、画素部を制御するドライバー回路（以下、ドライバー回路と呼ぶ）、さらに外部からのデータ信号を処理するロジック回路（プロセッサ回路やメモリ回路など）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００５】
そして、これらの回路（画素部、ドライバー回路等）を一枚の基板上に集積化した構成（システム・オン・パネル）が知られている。画素領域において、画素はドライバー回路から送られた情報を保持する役割を果たしており、画素に接続されているＴＦＴのオフ電流が十分に小さくないと、その情報を保持することができず、良好な表示を得ることはできない。
【０００６】
一方、ドライバー回路において、ＴＦＴは高移動度が要求されており、移動度が高ければ高いほど、回路構造を簡単にでき、且つ、表示装置を高速に動作させることができる。
【０００７】
以上のように、ドライバー回路と画素領域では、配置されるＴＦＴに要求される特性が異なる。即ち、画素領域に配置されるＴＦＴに要求される特性が異なる。
即ち、画素領域に配置されるＴＦＴはそれほど高移動度は要求されないが、オフ電流が小さく、且つ、画素領域でその値が均一であることが要求される。逆に、周辺に配置されるドライバー回路のＴＦＴはオフ電流よりも移動度が優先され、高移動度が要求される。
【０００８】
しかし、従来の作製方法を用いて、同一基板上に移動度を優先するＴＦＴと、オフ電流の小さいＴＦＴとを信頼性を損なうことなく生産性よく作製することは、困難であった。
【０００９】
【発明が解決しようとする課題】
以上のように、ドライバー回路やロジック回路を内蔵したシステム・オン・パネルを実現するためには、従来にない全く新しい構成が求められている。
【００１０】
本願発明は、その様な要求に答えるものであり、ＡＭ−ＬＣＤに代表される電気光学装置の各回路を機能に応じて適切な構造のＴＦＴでもって形成し、高い信頼性を有する電気光学装置を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
同一基板上に形成されたドライバー回路と画素部とを有する半導体装置において、
前記ドライバー回路及び前記画素部は、チャネル形成領域と、一対の高濃度不純物領域と、低濃度不純物領域とからなるＮチャネル型ＴＦＴを有し、
前記ドライバー回路に含まれる少なくとも一部のＮチャネル型ＴＦＴの低濃度不純物領域に含まれる１５族に属する元素の濃度は、
前記画素部に含まれる少なくとも一部のＮチャネル型ＴＦＴの低濃度不純物領域に含まれる１５族に属する元素の濃度と比較して高いことを特徴とする半導体装置である。
【００１２】
また、他の発明の構成は、
同一基板上に形成されたドライバー回路と画素部とを有する半導体装置において、
前記ドライバー回路及び前記画素部は、チャネル形成領域と、一対の高濃度不純物領域と、低濃度不純物領域とからなるＮチャネル型ＴＦＴを有し、
前記ドライバー回路に含まれる少なくとも一部のＮチャネル型ＴＦＴの高濃度不純物領域に含まれる１５族に属する元素の濃度は、
前記画素部に含まれる少なくとも一部のＮチャネル型ＴＦＴの高濃度不純物領域に含まれる１５族に属する元素の濃度と比較して高いことを特徴とする半導体装置である。
【００１３】
また、他の発明の構成は、
同一基板上に形成されたドライバー回路と画素部とを有する半導体装置において、
前記ドライバー回路及び前記画素部は、チャネル形成領域と、前記チャネル形成領域に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極と、前記チャネル形成領域を挟んで形成された一対の低濃度不純物領域と、前記低濃度不純物領域に接して形成された高濃度不純物領域とからなるＮチャネル型ＴＦＴを有し、
前記ドライバー回路に含まれる少なくとも一部のＮチャネル型ＴＦＴの前記低濃度不純物領域は、前記ゲート絶縁膜を介して前記ゲート電極と重なり、
前記画素部に含まれる少なくとも一部のＮチャネル型ＴＦＴの前記低濃度不純物領域は、前記ゲート電極と重ならないことを特徴とする半導体装置である。
【００１４】
また、上記構成において、前記ドライバー回路のＮチャネル型ＴＦＴの前記低濃度不純物領域のチャネル長方向の幅は、前記画素部のＮチャネル型ＴＦＴの前記低濃度不純物領域のチャネル長方向の幅と異なることを特徴としている。
【００１５】
また、上記構成において、前記画素部は、遮蔽層と、前記遮蔽層に接して形成された絶縁膜と、前記絶縁膜に接して形成されたチャネル形成領域と、前記チャネル形成領域に接して形成されたゲート絶縁膜と、前記ゲート絶縁膜に接して形成されたゲート電極と、前記チャネル形成領域を挟んで形成された一対の低濃度不純物領域と、前記低濃度不純物領域に接して形成された高濃度不純物領域とからなるＮチャネル型ＴＦＴを有することを特徴としている。
【００１６】
また、上記構成において、前記遮蔽層は、前記絶縁膜を介して前記チャネル形成領域及び前記低濃度不純物領域と重なることを特徴としている。
【００１７】
また、上記構成において、前記遮蔽層のチャネル長方向の幅は、前記ゲート電極のチャネル長方向の幅より広いことを特徴としている。
【００１８】
また、上記構造を実現するための発明の構成は、
同一基板上にドライバー回路と画素部とを有する半導体装置の作製方法であって、
基板上に遮蔽層を形成する第１工程と、
前記遮蔽層及び前記基板を覆う絶縁膜を形成する第２工程と、
前記絶縁膜上に半導体層を形成する第３工程と、
前記半導体層に対して結晶化を行う第４工程と、
前記結晶化された半導体層をパターニングしてドライバー回路の活性層と画素部の活性層とを形成する第５工程と、
前記活性層の上にゲート絶縁膜を形成する第６工程と、
前記ドライバー回路の活性層に対して第１のマスクを用いて選択的に１５族に属する元素を添加する第７工程と、
前記絶縁膜上に配線を形成する第８工程と、
前記ドライバー回路及び前記画素部の活性層に対して前記配線をマスクとして選択的に１５族に属する元素を添加する第９工程と、
前記ドライバー回路及び前記画素部の活性層に対して第２のマスクを用いて選択的に１５族に属する元素を添加する第１０工程と、
を有することを特徴とする半導体装置の作製方法である。
【００１９】
また、上記構成において、前記第７工程で添加される１５族に属する元素の濃度は、前記第９工程で添加される１５族に属する元素の濃度よりも高く、前記第１０工程で添加される１５族に属する元素の濃度よりも低いことを特徴としている。
【００２０】
また、他の発明の構成は、
同一基板上にドライバー回路と画素部とを有する半導体装置の作製方法であって、
基板上に遮蔽層を形成する第１工程と、
前記遮蔽層及び前記基板を覆う絶縁膜を形成する第２工程と、
前記絶縁膜上に半導体層を形成する第３工程と、
前記半導体層に対して結晶化を行う第４工程と、
前記結晶化された半導体層をパターニングしてドライバー回路の活性層と画素部の活性層とを形成する第５工程と、
前記活性層の上にゲート絶縁膜を形成する第６工程と、
前記ドライバー回路の活性層に対して第１のマスクを用いて選択的に１５族に属する元素を添加する第７工程と、
活性層に添加された前記１５族に属する元素を活性化させる第１の処理を行う第８工程と、
前記絶縁膜上に配線を形成する第９工程と、
前記ドライバー回路及び前記画素部の活性層に対して前記配線をマスクとして選択的に１５族に属する元素を添加する第１０工程と、
前記ドライバー回路及び前記画素部の活性層に対して第２のマスクを用いて選択的に１５族に属する元素を添加する第１１工程と、
活性層に添加された前記１５族に属する元素を活性化させる第２の処理を行う第１２工程と、
を有することを特徴とする半導体装置の作製方法である。
【００２１】
また、上記構成において、前記遮蔽層は画素部となる領域のみに形成されることを特徴としている。
【００２２】
また、上記構成において、前記第２のマスクは裏面露光により形成されることを特徴としている。
【００２３】
【発明の実施の形態】
本願発明の実施形態について、図１を用いて以下に説明する。図１は同一基板上にドライバー回路と画素部とを一体形成したＡＭ−ＬＣＤの断面図を示している。なお、ここではドライバー回路を構成する基本回路としてＣＭＯＳ回路を示し、画素ＴＦＴとしてはダブルゲート構造のＴＦＴを示している。勿論、トリプルゲート構造やシングルゲート構造としてもよい。
【００２４】
図１において、１００は耐熱性を有する基板であり、ガラス基板、石英基板、プラスチック基板、シリコン基板、セラミックス基板、金属基板（代表的にはステンレス基板）を用いれば良い。どの基板を用いる場合においても、必要に応じて下地膜（好ましくは珪素を主成分とする絶縁膜）を設けても構わない。なお、マスク数を低減するために裏面露光を用いる場合は、透光性を有する基板が望ましい。
【００２５】
１０１は遮蔽層であり、その上に下地膜が形成される。遮蔽層は画素部に設けられ、ＴＦＴのチャネル形成領域を光または電磁波等から保護する。なお、遮蔽層の材料としては遮光性（吸光度＝３以上）を有していればどのような材料を用いても構わない。ただし、後のプロセス温度に耐えうる耐熱性を有する材料であることが望ましい。
【００２６】
１０２は下地膜として設けた酸化珪素膜であり、その上にドライバーＴＦＴの活性層、画素ＴＦＴの活性層となる半導体層が形成される。そして、活性層を覆ってゲート絶縁膜１０３が形成され、その上にゲート電極が形成される。なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線」と「電極」とを使い分けるが、「配線」という文言に「電極」は常に含められているものとする。
【００２７】
図１において、ドライバーＴＦＴの活性層は、Ｎチャネル型ＴＦＴ（以下、ＮＴＦＴという）のソース領域１０４、ドレイン領域１０５、ＬＤＤ（ライトドープトドレイン）領域１０６およびチャネル形成領域１０７、並びにＰチャネル型ＴＦＴ（以下、ＰＴＦＴという）のソース領域１０８、ドレイン領域１０９およびチャネル形成領域１１０で形成される。また、ドライバーＴＦＴのＬＤＤ領域１０６の幅（チャネル長方向）は０．０５〜０．５μｍ（好ましくは０．１〜０．３μｍ）に形成されている。加えて、本発明においてはドライバーＴＦＴのＮチャネル型ＴＦＴのＬＤＤ領域１０６をゲート電極１１５と一部重ならせた構造（ＧＯＬＤ構造）として、ホットキャリア耐性を向上させている。
【００２８】
また、画素ＴＦＴ（ここではＮＴＦＴを用いる。）の活性層は、ソース領域またはドレイン領域１１１、１１２、ＬＤＤ領域１１３およびチャネル形成領域１１４で形成される。また、画素ＴＦＴのＬＤＤ領域１１３の幅は、ドライバーＴＦＴのＬＤＤ領域１０６の幅と異なる。なお、画素ＴＦＴのＬＤＤ領域１１３はゲート電極１１５と重ならない構造（ＬＤＤ構造）として、オフ電流を低減させて信頼性を向上させている。
【００２９】
なお、本明細書中において、ゲート電圧が印加されるＬＤＤ領域を有する構造をＧＯＬＤ構造と呼ぶ。一方、ゲート電圧が印加されないＬＤＤ領域のみを有する構造をＬＤＤ構造と呼ぶ。
【００３０】
加えて、本発明においては、同一基板上に形成されたＡＭ−ＬＣＤに代表される電気光学装置における各回路の機能に応じた濃度で不純物を添加して各回路のＴＦＴの低濃度不純物領域を形成することを特徴とする。
【００３１】
ドライバーＴＦＴのＮチャネル型ＴＦＴのＬＤＤ領域１０６には、半導体層に対して１５族に属する元素が添加され、本願発明では、このＬＤＤ領域に添加される１５族に属する元素の濃度、例えばリンが１×１０16〜５×１０18atoms/cm3の濃度で存在することを特徴としている。ドライバーＴＦＴのＬＤＤ領域のリン濃度は画素ＴＦＴのＬＤＤ領域におけるリン濃度の２〜１０倍とすることが望ましい。このような濃度とすることで、ドライバーＴＦＴの移動度のさらなる向上が実現可能となる。
【００３２】
一方、画素ＴＦＴのＬＤＤ領域１１３には、ドライバーＴＦＴのＮチャネル型ＴＦＴのＬＤＤ領域１０６と比較して１５族に属する元素を低濃度に添加することを特徴としている。このようにすることで、画素ＴＦＴのさらなるオフ電流の低下が実現可能となる。
【００３３】
また、ここでは、各ＴＦＴのゲート絶縁膜１１６を同じ膜厚の同一絶縁膜としたが、特に限定されない。例えば、回路特性に応じて同一基板上に異なるゲート絶縁膜を有するＴＦＴが少なくとも二種類以上存在する構成としてもよい。
【００３４】
ゲート電極１１５の材料としては、導電性を有していればどのような材料でも使用可能であるが、代表的には、導電性を有する珪素膜（例えばリンドープシリコン膜、ボロンドープシリコン膜等）や金属膜（例えばタングステン膜、タンタル膜、モリブデン膜、チタン膜等）でも良いし、前記金属膜をシリサイド化したシリサイド膜、窒化した金属膜（窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）でも良い。また、これらを自由に組み合わせて積層しても良い。
【００３５】
また、上記金属膜をゲート電極１１５の材料として用いる場合には、金属膜の酸化を防止するために珪素膜との積層構造とすることが望ましい。また、酸化防止という意味では、金属膜を窒化珪素膜で覆った構造が有効である。
【００３６】
次に、１１７は第１層間絶縁膜であり、珪素を含む絶縁膜（単層または積層）で形成される。珪素を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜（酸素よりも窒素の含有量の方が多い）、窒化酸化珪素膜（窒素よりも酸素の含有量の方が多い）を用いることができる。
【００３７】
そして、第１層間絶縁膜１１７にはコンタクトホールが設けられ、ドライバーＴＦＴのソース配線１１８、１２０、ドレイン配線１１９、および画素ＴＦＴのソース配線またはドレイン配線１２１、１２２が形成される。その上にはパッシベーション膜１２３、第２層間絶縁膜１２４が形成される。その上には保持容量を形成するために設けられた透明導電膜１２５と、誘電体となる絶縁膜１２６が積層形成される。なお、透明導電膜１２５は固定電位にしておくか、フローティング状態（電気的に独立した状態）にしておく。さらに、平坦化のための第３層間絶縁膜１２７を形成し、コンタクトホールを設けた後、画素電極１２８が形成される。
【００３８】
また、ここでは保持容量を透明導電膜１２５、絶縁膜１２６、画素電極１２８とで形成したが、特に限定されない。例えば、容量配線を設ける構成、高濃度不純物領域１１２を延在させて上部電極とする構成、第２層間絶縁膜１２４上に導電材料からなる遮蔽膜を形成し上部電極とする構成を用いることができる。
【００３９】
また、必要に応じて、各ＴＦＴの上にゲート配線と同様の材料を用いた遮蔽膜を設ける構成としても良いし、対向基板に遮蔽膜を設けるような構造としても良い。
【００４０】
第２層間絶縁膜１２４や第３層間絶縁膜１２７としては、比誘電率の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミド膜、アクリル膜、ポリアミド膜、ＢＣＢ（ベンゾシクロブテン）膜などを用いることができる。
【００４１】
また、絶縁膜としては、珪素を主成分とする絶縁膜、または遮蔽膜の酸化膜が好ましい。絶縁膜１２６の形成方法としてはスパッタ法、高圧酸化法、陽極酸化法等の公知な技術を用いて形成すればよい。
【００４２】
また、画素電極１２８としては、透過型ＡＭ−ＬＣＤを作製するのであればＩＴＯ膜に代表される透明導電膜を、反射型ＡＭ−ＬＣＤを作製するのであればアルミニウム膜に代表される反射率の高い金属膜を用いれば良い。
【００４３】
なお、図１では画素電極１２８がドレイン電極１２２を介して画素ＴＦＴのドレイン領域１１２と電気的に接続されているが、画素電極１２８とドレイン領域１１２とが直接的に接続するような構造としても良い。
【００４４】
また、ここでは、画素部のみに遮蔽層を形成した例を示したが、ドライバー回路のうち、サンプリング回路などは、オフ電流の小さいＴＦＴを用いる方が望ましいので、遮蔽層を形成してＴＦＴを形成することが望ましい。
【００４５】
以上のような構造でなるＡＭ−ＬＣＤは、移動度の高いＧＯＬＤ構造のＮＴＦＴを備えたドライバー回路と、オフ電流の低いＬＤＤ構造のＮＴＦＴを備えた画素部とを備えた点に特徴がある。こうすることで、同一基板上に移動度を優先するＴＦＴと、オフ電流の小さいＴＦＴとを機能に応じた回路に適用して、高い駆動能力と高い信頼性を有する電気光学装置を実現することが可能である。
【００４６】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４７】
【実施例】
［実施例１］
本実施例では、「発明の実施の形態」で説明した図１の構造を実現するための作製工程について説明する。説明には図２〜５を用いる。
【００４８】
まず、基板として透光性を有する石英基板２００を用意し、その上に遮光性を有する材料層を形成した後、パターニングによって遮蔽層２０１とアライメントマーク（図示しない）とを同時形成した。この遮蔽層は、画素部に形成し、後の裏面露光工程で画素部におけるＬＤＤ領域の幅を決定するため重要である。
【００４９】
遮蔽層２０１としては、金属膜（例えばタングステン膜、タンタル膜、モリブデン膜、チタン膜等）や、前記金属膜をシリサイド化したシリサイド膜、窒化した金属膜（窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）等を用いる。
また、これらを自由に組み合わせて積層しても良い。なお、段差によるカバレッジ不良を防ぐために遮蔽層はテーパー形状とすることが好ましい。
【００５０】
次いで、２００ｎｍ厚の酸化珪素膜（下地膜とも呼ぶ）２０１と５０ｎｍ厚の非晶質珪素膜２０３ａとを大気解放しないまま連続的に成膜した。（図２（Ａ））こうすることで非晶質珪素膜２０３ａの下表面に大気中に含まれるボロン等の不純物が吸着することを防ぐことができる。
【００５１】
なお、本実施例では非晶質珪素（アモルファスシリコン）膜を用いたが、他の半導体膜であっても構わない。微結晶珪素（マイクロクリスタルシリコン）膜でも良いし、非晶質シリコンゲルマニウム膜でも良い。また、下地膜及び半導体膜の形成手段としては、ＰＣＶＤ法、ＬＰＣＶＤ法またはスパッタ法等を用いることができる。
【００５２】
次に、非晶質珪素膜の結晶化を行う。本発明においては、如何なる公知の結晶化技術、例えば熱結晶化、赤外光または紫外光の照射による結晶化、触媒元素を用いた熱結晶化、触媒元素を用いたレーザー結晶化等を用いてよい。本実施例では結晶化手段として、特開平９−３１２２６０号公報に記載された技術を用いた。
同公報に記載された技術は、珪素膜の結晶化を助長する触媒元素としてニッケル、コバルト、パラジウム、ゲルマニウム、白金、鉄、銅から選ばれた元素を用いている。
【００５３】
まず、非晶質珪素膜上に酸化珪素膜を形成し、パターニングして開口部を有するマスク２０４を形成する。非晶質珪素膜２０３ａとマスクとなる酸化珪素膜とを大気解放しないまま連続的に成膜することが好ましい。そして、露呈した非晶質珪素膜上にニッケルを含んだ層を形成し、脱水素化処理を行った後、５００〜６５０℃、４〜１６時間の熱処理を行い結晶化させる。この結晶化の過程ではニッケルが接した非晶質珪素膜の部分が最初に結晶化し、そこから横方向（図２（Ｂ）中に示した矢印の方向）へと結晶化が進行する。本実施例では、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布した後、４５０℃、１時間の脱水素化処理を行った後に６００℃、１２時間の熱処理を行って結晶化し結晶質珪素膜２０３ｂを形成した。（図２（Ｂ））
【００５４】
なお、酸化珪素膜からなるマスク２０４を設けておくことで、活性層が有機物で汚染されることを防げる。次いで、そのままマスク２０４を用いて、１５族に属する元素（本実施例ではリン）の添加工程を行う。添加するリンの濃度は５×１０18〜１×１０20atoms/cm3（好ましくは１×１０19〜５×１０19atoms/cm3）が好ましい。但し、添加すべきリンの濃度は、後のゲッタリング工程の温度、時間、さらにはリンドープ領域の面積によって変化するため、この濃度範囲に限定されるものではない。こうしてリンが添加された領域（以下、リンドープ領域という）２０３ｃが形成された。（図２（Ｃ））
【００５５】
次いで、５００〜６５０℃の熱処理を２〜１６時間加え、珪素膜の結晶化に用いた触媒元素（本実施例ではニッケル）のゲッタリングを行う。ゲッタリング作用を奏するためには熱履歴の最高温度から±５０℃程度の温度が必要であるが、結晶化のための熱処理が５５０〜６００℃で行われるため、５００〜６５０℃の熱処理で十分にゲッタリング作用を奏することができる。本実施例では６００℃、８時間の熱処理を加えることによってニッケルが矢印（図２（Ｄ）に示す）の方向に移動し、リンドープ領域２０３ｃに含まれるリンによってゲッタリングされて捕獲された。こうしてゲッタリング領域（リンドープ領域２０３ｂに対応する領域）が形成される。これにより２０３ｄで示した領域に含まれるニッケルの濃度は２×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）にまで低減される。また、このゲッタリング領域は、後のパターニングの際に除去される。
【００５６】
次いで、マスク２０４を除去した後、形成された結晶質珪素（ポリシリコン）膜をパターニングして、ドライバーＴＦＴの半導体層２０５ａ、２０５ｂ、画素ＴＦＴの半導体層２０６を形成した。（図３（Ａ））
【００５７】
なお、ドライバーＴＦＴおよび画素ＴＦＴの半導体層を形成する前後に、結晶質珪素膜に対してＴＦＴのしきい値電圧を制御するための不純物元素（リンまたはボロン）を添加しても良い。この工程はＮＴＦＴまたはＰＴＦＴのみに行っても良いし、双方に行っても良い。
【００５８】
次に、プラズマＣＶＤ法またはスパッタ法によりゲート絶縁膜２０７を形成する。このゲート絶縁膜２０７はＴＦＴのゲート絶縁膜として機能することになる絶縁膜であり、膜厚は５０〜２００ｎｍとする。本実施例では７０ｎｍ厚の酸化珪素膜を用いた。また、酸化珪素膜のみでなく酸化珪素膜の上に窒化珪素膜を設けた積層構造とすることもできるし、酸化珪素膜に窒素を添加した酸化窒化珪素膜を用いても構わない。
【００５９】
ゲート絶縁膜２０７を形成したら、ドライバー回路のＮＴＦＴのチャネル形成領域２１０、及び画素部、ドライバー回路のＰＴＦＴ上にレジストマスク２０８ａ〜ｃを設けた後、１５族に属する元素（本実施例ではリン）を添加してドライバーＴＦＴのＮＴＦＴの低濃度不純物領域２０９を形成する。（図３（Ｂ））この低濃度不純物領域２０９に添加されるリンの濃度は５×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３となるように調節する。この時のリンの濃度がドライバー回路のＮＴＦＴのＬＤＤ領域における濃度を決定する。
【００６０】
また、リンの添加工程は、質量分離を行うイオンインプランテーション法を用いても良いし、質量分離を行わないプラズマドーピング法を用いても良い。また、加速電圧やドーズ量の条件等は実施者が最適値を設定すれば良い。本実施例では水素で１〜１０％に希釈したフォスフィンをドーピングガスとして用い、ドーズ量４×１０13atoms/cm2、加速電圧は８０ｋＶとした。
【００６１】
次に、レジストマスク２０８ａ〜ｃを除去した後、不純物の活性化を行った。活性化処理としては、不活性雰囲気または酸素雰囲気で３００〜７００℃の温度範囲で２時間程度の熱処理で十分であるが、７００〜１１５０℃ここでは、８００℃、２時間の加熱処理を行い、十分な活性化とともに結晶性の改善を行った。この工程において、大気中または酸素雰囲気中で行えば活性化と同時に熱酸化される。なお、本実施例では２回に分けて活性化を行うが、後に形成するゲート電極が活性化の熱温度に耐えられる材料であれば、１回の活性化で済むため工程数を低減できる。
【００６２】
こうして活性化工程を終了したら、次に導電膜２１１を形成した。（図３（Ｃ））次いで、パターニングを行いドライバーＴＦＴのゲート配線２１２ａ（ＮＴＦＴ側）、画素ＴＦＴのゲート配線２１２ｃを形成する。なお、ゲート配線２１２ｃは画素ＴＦＴがダブルゲート構造であるためゲート配線を２本記載しているが、実際には同一配線である。また、ドライバーＴＦＴのＰＴＦＴ全体を覆った導電層２１２ａを形成する。
【００６３】
また、本実施例では配線２１２ａ〜ｃとして、下層から窒化タンタル膜／タンタル膜／窒化タンタル膜（または下層から窒化タンタル膜／タンタル膜）という積層膜を用いた。勿論、「発明の実施の形態」で説明した他の導電膜を用いることも可能であることは言うまでもない。また、本実施例では、ゲート配線の膜厚は３００ｎｍとした。
【００６４】
次いで、配線２１２ａ〜ｃをマスクとして、１５族に属する元素を添加し、自己整合的に低濃度不純物領域２１４が形成された。（図３（Ｄ））この低濃度不純物領域２１４に添加される不純物の濃度、ここではリンの濃度が５×１０１７〜５×１０１８ａｔｏｍｓ／ｃｍ３となるように調節する。ただし、この工程は先のリンの添加工程よりも低いドーズ量５×１０１２〜１×１０１３ａｔｏｍｓ／ｃｍ２で添加する。この時、添加された１５族に属する元素の濃度が画素部のＬＤＤ領域の濃度を決定する。
【００６５】
また、図３（Ｂ）で示した工程と同様に、リンの添加工程は質量分離を行うイオンインプランテーション法を用いても良いし、質量分離を行わないプラズマドーピング法を用いても良い。また、加速電圧やドーズ量の条件等は実施者が最適値を設定すれば良い。
【００６６】
次に、裏面露光によりレジストマスクを形成する。（図４（Ａ））この時、画素部においては、遮蔽層２０１がマスクとなりレジストマスク２１７ｃ、２１７ｄを形成する一方、ドライバーＴＦＴのＮＴＦＴにおいては、ゲート電極がマスクとなりレジストマスク２１７ｂを形成する。また、ＰＴＦＴにおいては、導電層がマスクとなりレジストマスク２１７ａを形成する。
【００６７】
また、本実施例では裏面露光を用いてレジストマスク２１７の形成を行ったが特に限定されず、フォトマスクを用いたレジストマスクを用いてもよい。
【００６８】
こうして裏面露光により得られたレジストマスク２１７ａ〜ｃをマスクとして不純物のドーピングを高濃度に行う。（図４（Ｂ））不純物領域２１９〜２２３に添加されるリンの濃度は５×１０19〜１×１０21atoms/cm3となるように調節する。
【００６９】
この工程によりＣＭＯＳ回路を形成するＮＴＦＴのソース領域２１８、ＬＤＤ領域２２５、チャネル形成領域２２６が画定する。また、画素ＴＦＴのソース領域２２７、ドレイン領域２２８、ＬＤＤ領域２２９a、２２９b、チャネル形成領域２３０a、２３０bが画定する。
【００７０】
このように、３回に分けて、１５族に属する元素（本実施例ではリン）を添加して、各不純物領域を形成する。
【００７１】
この後、レジストマスク２２４ａ、２２４ｂを形成してパターニングを行いＰＴＦＴのゲート電極２２５を形成する。このレジストマスク２２４ｂは、ＣＭＯＳ回路のＰＴＦＴとなる領域以外を覆っている。そして、このレジストマスクをそのまま用いて１３族に属する元素（本実施例ではボロン）の添加を行い、ソース領域２２７、ドレイン領域２２８を形成する。（図４（Ｃ））具体的には、１×１０20〜３×１０21atoms/cm3の濃度でボロンが添加されるように調節する。本実施例では水素で１〜１０％に希釈されたジボランを用いた。
【００７２】
この工程によりＣＭＯＳ回路を形成するＰＴＦＴのソース領域２２７、ドレイン領域２２８、チャネル形成領域２２６が画定する。
【００７３】
勿論、ボロンの添加工程も質量分離を行うイオンインプランテーション法を用いても良いし、質量分離を行わないプラズマドーピング法を用いても良い。また、加速電圧やドーズ量の条件等は実施者が最適値を設定すれば良い。
【００７４】
こうして全ての不純物領域を形成し終えたら、レジストマスク２２４ａ、２２４ｂを除去する。そして、添加した不純物の活性化をレーザーアニール、熱アニール、ファーネスアニール、ランプアニール処理等により行う。ここでは、大気雰囲気中においてエキシマレーザー光を用いてエネルギー密度１８７ｍＪ/cm2のレーザーアニール処理を行った。また、熱アニールによる活性化を行った場合、添加されたリンのゲッタリング作用によって活性化と同時にチャネル形成領域における触媒元素の低減も図ることができる。ただし、ゲッタリング作用を奏するためには熱履歴の最高温度から±５０℃程度の温度が必要である。
【００７５】
次いで、第１層間絶縁膜２４９を形成する。本実施例では、プラズマＣＶＤ法により形成した１μm厚の酸化珪素膜を用いた。そして、コンタクトホールを形成した後、ソース配線２３０、２３２、２３３、ドレイン配線２３１、２３４を形成した。これらの配線はアルミニウムを主成分とする導電膜をチタン膜で挟んだ積層膜で形成した。（図５（Ａ））
【００７６】
この時、ドレイン配線２３１はＣＭＯＳ回路を形成するＮＴＦＴおよびＰＴＦＴに共通の配線として用いられる。
【００７７】
その後、パッシベーション膜２３５を形成する。パッシベーション膜２３５としては、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの絶縁膜と酸化珪素膜との積層膜を用いることができる。本実施例では３００ｎｍ厚の窒化珪素膜をパッシベーション膜として用いた。
【００７８】
なお、本実施例では窒化珪素膜を形成する前処理として、水素を含むガス（本実施例ではアンモニアガス）を用いたプラズマ処理を行うことは有効である。この前処理によりプラズマによって活性化した（励起した）水素が活性層（半導体層）内に閉じこめられるため、効果的に水素終端が行われる。
【００７９】
さらに、水素を含むガスに加えて亜酸化窒素ガスを加えると、発生した水分によって被処理体の表面が洗浄され、特に大気中に含まれるボロン等による汚染を効果的に防ぐことができる。
【００８０】
パッシベーション膜２３５を形成したら、開口率を向上させるために、本実施例では、画素表示領域のパッシベーション膜を選択的に除去した。その上に第２層間絶縁膜２３６として１μｍ厚のアクリル膜を形成した。そして、その上に導電膜２３７、本実施例ではＩＴＯ膜を形成してパターニングを行い、保持容量の下部電極を形成し、その上に誘電体となる酸化珪素からなる絶縁膜２３８をスパッタ法により積層形成した。なお、導電膜２３７は固定電位にしておくか、フローティング状態（電気的に独立した状態）にしておく。
【００８１】
次に、第３層間絶縁膜２３９として再び１μm厚のアクリル膜を形成してパターニングを行い、保持容量を形成する領域のアクリル膜を選択的に除去し、且つ、同時にコンタクトホールを形成し、ＩＴＯ膜でなる画素電極２４０を形成した。
保持容量は、導電膜２３７と、絶縁膜２３８と、画素電極２４０とで形成される。なお、絶縁膜２３８は薄いため、薄い有機樹脂膜を積層形成して保護してもよい。こうして図５（Ｃ）に示すような構造のＡＭ−ＬＣＤが完成する。
【００８２】
このように本願発明は、ドーズ量の異なる不純物の添加を３回以上行って、各回路の機能に適したＮＴＦＴの構造及びＬＤＤ領域の不純物濃度を形成し、移動度の高いＧＯＬＤ構造のＮＴＦＴを少なくとも一つ以上備えたドライバー回路と、オフ電流の低いＬＤＤ構造のＮＴＦＴを備えた画素部とを形成する点に特徴がある。
【００８３】
図６は、ＡＭ−ＬＣＤの回路構成の一例を示す。本実施例のＡＭ−ＬＣＤは、ソース信号線側ドライバー回路６０１、ゲート信号線側ドライバー回路（Ａ）６０７、ゲート信号線側ドライバー回路（Ｂ）６１１、プリチャージ回路６１２、画素部６０６を有している。
【００８４】
ソース信号線側ドライバー回路６０１は、シフトレジスタ回路６０２、レベルシフタ回路６０３、バッファ回路６０４、サンプリング回路６０５を備えている。
【００８５】
また、ゲート信号線側ドライバー回路（Ａ）６０７は、シフトレジスタ回路６０８、レベルシフタ回路６０９、バッファ回路６１０を備えている。ゲート信号線側ドライバー回路（Ｂ）６１１も同様な構成である。
【００８６】
具体的には、高移動度を優先する回路であるシフトレジスタ回路６０２、６０８のＮＴＦＴは本発明のＧＯＬＤ構造とし、レベルシフタ回路６０３、６０９バッファ回路６０４、６１０、サンプリング回路６０５、画素部６０６のＮＴＦＴは、本発明のＬＤＤ構造とした。このように、ドライバー回路においても、各回路に応じてＧＯＬＤ構造またはＬＤＤ構造とすることが望ましい。また、ドライバー回路の下方または上方に遮蔽層を形成する構成としてもよく、特にサンプリング回路においては安定なＴＦＴ特性が得られるので効果的である。
【００８７】
本実施例の構成とすることによって、同一基板上に移動度を優先するＴＦＴと、オフ電流の小さいＴＦＴとを機能に応じた回路に適用して、高い駆動能力と高い信頼性を有する電気光学装置を実現することができた。
【００８８】
また、ここではトップゲート型ＴＦＴを用いた例を示したが、本発明はＴＦＴ構造に関係なく適用することができ、例えば逆スタガ型ＴＦＴに適用することも可能である。
【００８９】
また、本実施例の作製工程に従うと、最終的なＴＦＴの活性層（半導体層）は、結晶格子に連続性を持つ特異な結晶構造の結晶質珪素膜で形成される。その特徴について以下に説明する。
【００９０】
上記作製工程に従って形成した活性層は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認できた。
【００９１】
また、電子線回折及びエックス線（Ｘ線）回折を利用すると活性層の表面（チャネルを形成する部分）が、結晶軸に多少のずれが含まれているものの主たる配向面として｛１１０｝面を有することを確認できた。本出願人がスポット径約1.5μmの電子線回折写真を詳細に観察した結果、｛１１０｝面に対応する回折斑点がきれいに現れているが、各斑点は同心円上に分布を持っていることが確認された。
【００９２】
また、本出願人は個々の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察し、結晶粒界において結晶格子に連続性があることを確認した。これは観察される格子縞が結晶粒界において連続的に繋がっていることから容易に確認できた。
【００９３】
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【００９４】
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【００９５】
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【００９６】
本出願人が本実施例を実施して得た結晶質珪素膜を詳細にＴＥＭを用いて観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛２１１｝双晶粒界であることが判明した。
【００９７】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【００９８】
本実施例の結晶質珪素膜は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界は｛２１１｝双晶粒界であるという結論に辿り着いた。
【００９９】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０１００】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本実施例を実施して得た結晶質珪素膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。
【０１０１】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する半導体薄膜は実質的に結晶粒界が存在しないと見なすことができる。
【０１０２】
また、さらに、７００〜１１５０℃という高い温度での熱処理工程（本実施例における熱酸化工程またはゲッタリング工程にあたる）によって結晶粒内に存在する欠陥が殆ど消滅していることがＴＥＭ観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。
【０１０３】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本実施例の作製工程に従って作製された結晶質珪素膜のスピン密度は少なくとも 5×1017spins/cm3以下（好ましくは 3×1017spins/cm3以下）であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１０４】
以上の事から、本実施例を実施することで得られた結晶質珪素膜は結晶粒内及び結晶粒界が実質的に存在しないため、単結晶シリコン膜又は実質的な単結晶シリコン膜と考えて良い。
【０１０５】
（ＴＦＴの電気特性に関する知見）
本実施例で作製したＴＦＴは、ＭＯＳＦＥＴに匹敵する電気特性を示した。本出願人が試作したＴＦＴ（但し、活性層の膜厚は３０ｎｍ、ゲート絶縁膜の膜厚は１００ｎｍ）からは次に示す様なデータが得られている。
【０１０６】
（１）スイッチング性能（オン／オフ動作切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで 200〜650cm2/Vs （代表的には 300〜500cm2/Vs ）、Ｐチャネル型ＴＦＴで100〜300cm2/Vs（代表的には 150〜200cm2/Vs）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１０７】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０１０８】
（回路特性に関する知見）
次に、本実施例を実施して形成したＴＦＴを用いて作製されたリングオシレータによる周波数特性を示す。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数：９段
ＴＦＴのゲート絶縁膜の膜厚：30nm及び50nm
ＴＦＴのゲート長（チャネル長）： 0.6μｍ
【０１０９】
このリングオシレータによって発振周波数を調べた結果、最大値で約１ＧＨｚの発振周波数を得ることができた。また、実際にＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲート絶縁膜の膜厚30nm、ゲート長 0.6μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路において動作周波数１００ＭＨｚの出力パルスが得られた。
【０１１０】
以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本実施例のＴＦＴがＭＯＳＦＥＴに匹敵する、若しくは凌駕する性能（電気特性）を有することを示している。
【０１１１】
〔実施例２〕
本実施例では、実施例１において結晶質珪素膜の形成に他の手段を用いた場合について図７に説明する。
【０１１２】
具体的には、赤外光または紫外光の照射による結晶化処理（以下、レーザー結晶化と呼ぶ）を用いる。レーザー結晶化は基板にかけるストレスが少なく、短時間で処理することができるため有効である。レーザーのガスとしてＸｅＣｌ、ＡｒＦ、ＫｒＦ等を用いたパルスレーザーやＡｒレーザー等の連続発振レーザーや連続発光エキシマレーザー等を用いて照射する。なお、レーザー結晶化の条件（レーザービームの形状、レーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等）は半導体膜の膜厚、基板温度等を考慮して実施者が適宜決定すればよい。
【０１１３】
まず、基板７０１に酸化シリコン膜７０２を設け、その上に非晶質珪素膜７０３を形成した。（図７（Ａ））次に、５００℃、１時間の脱水素工程の後、レーザー結晶化処理を行い、結晶質珪素膜７０５を形成した。（図７（Ｂ））
【０１１４】
本実施例と実施例１と異なっている点は、触媒元素を用いることなくレーザー結晶化を行っている点である。
【０１１５】
以降の工程は実施例１に従えば、本願発明のＴＦＴの構成を得ることができる。ただし、実施例１では触媒元素の低減処理（ゲッタリング）を行っているが、本実施例においては特に必要ない。
【０１１６】
〔実施例３〕
本実施例では、実施例１において結晶質珪素膜の形成に他の手段を用いた場合について図８に説明する。なお、簡略化のため、ドライバー回路の領域のみ示し、画素部の遮蔽層は図示しない。
【０１１７】
具体的には、非晶質珪素膜の結晶化に特開平７−１３０６５２号公報（米国特許番号０８／３２９，６４４に対応）に記載された技術を用いる。同公報に記載された技術は、結晶化を促進する触媒元素（代表的にはニッケル）を非晶質珪素膜の表面に保持させて結晶化を行う技術である。
【０１１８】
まず、基板８０１に酸化シリコン膜８０２を設け、その上に非晶質珪素膜８０３を形成した。さらに重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布して、ニッケル含有層８０４を形成した。（図８（Ａ））
【０１１９】
次に、５００℃、１時間の脱水素工程の後、５００〜６５０℃で４〜１２時間の熱処理を行い、結晶質珪素膜８０５を形成した。（図８（Ｂ））こうして得られた結晶質珪素膜８０５は非常に優れた結晶性を有した。本願発明のＴＦＴの構成を得るためには、以降の工程は実施例１に従えば良い。
【０１２０】
なお、本実施例の構成は実施例１〜２のいずれの構成とも自由に組み合わせることが可能である。
【０１２１】
〔実施例４〕
本実施例では、実施例１において結晶質珪素膜及びゲート絶縁膜の形成に他の手段を用いた場合について図９に説明する。なお、簡略化のため、ドライバー回路の領域のみ示し、画素部の遮蔽層は図示しない。
【０１２２】
ここでは、少なくとも７００〜１１００℃程度の耐熱性を有する基板が必要であり、石英基板９０１を用いた。そして、実施例１及び３で示した技術を用い、結晶質半導体膜が形成され、これをＴＦＴの活性層にするために島状にパターニングして半導体層９０２、９０３を形成した。そして、半導体層９０２、９０３を覆ってゲート絶縁膜９０４を、酸化珪素膜を主成分とする膜で形成した。本実施例では、プラズマＣＶＤ法で窒化酸化珪素膜を７０ｎｍの厚さで形成した。（図９（Ａ））
【０１２３】
そして、ハロゲン（代表的には塩素）と酸素を含む雰囲気中で熱処理を行った。本実施例では９５０℃、３０分とした。尚、処理温度は７００〜１１００℃の範囲で選択すればよく、処理時間も１０分〜８時間の間で選択すれば良かった。
【０１２４】
その結果、本実施例の条件では半導体層９０５、９０６とゲート絶縁膜９０４との界面で熱酸化膜が形成され、ゲート絶縁膜９０７が形成された。（図９（Ｂ））また、ハロゲン雰囲気での酸化の過程で、ゲート絶縁膜９０４と半導体層９０２、９０３に含まれる不純物で、特に金属不純物元素はハロゲンと化合物を形成し、気相中に除去することができた。
【０１２５】
以上の工程で作製されたゲート絶縁膜９０７は、絶縁耐圧が高く半導体層９０５、９０６とゲート絶縁膜９０７の界面は非常に良好なものであった。本願発明のＴＦＴの構成を得るためには、以降の工程は実施例１に従えば良い。
【０１２６】
なお、本実施例の構成は実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０１２７】
〔実施例５〕
本実施例では、実施例１において結晶質珪素膜中の触媒元素の低減に他の手段を用いた場合について説明する。
【０１２８】
実施例１においては、リン元素を選択的に添加した後に加熱処理を行い結晶質珪素膜中の触媒元素の低減するゲッタリングを行ったが、リン元素を全面に添加してもよいことは勿論である。本実施例では、高温の硫酸を用いた液相を接触させることによりゲッタリングする方法を示す。
【０１２９】
まず、実施例１の工程に従って図３（Ａ）の状態を得た。次いで、基板ごと３００℃に加熱した液相中（本実施例では硫酸溶液中）に浸し、結晶化に用いたニッケルを除去または低減する。なお、硫酸と半導体層を接触させる方法は特に限定されない。
【０１３０】
このようにして、液相による触媒元素の低減処理を行うことで、触媒元素の濃度を短時間で低減することができる。本願発明のＴＦＴの構成を得るためには、以降の工程は実施例１に従えば良い。
【０１３１】
なお、本実施例の構成は実施例１〜４のいずれの構成とも自由に組み合わせることが可能である。
【０１３２】
〔実施例６〕
本実施例では、実施例１での透明電極１２５に代えて、導電性を有する遮蔽層（ブラックマスクとも呼ぶ）３０１を用いた例について図１０に示す。この遮蔽層は外部からの光を遮るとともに、電界遮蔽の効果も有している。
【０１３３】
まず、実施例１に従い、第２の層間絶縁膜を形成する。次いで、チタンを主成分とする金属膜をスパッタ法により成膜した後、パターニングを行い画素ＴＦＴを覆うブラックマスク３０１を形成する。第２の層間絶縁膜に有機樹脂をもちいた場合、金属膜との密着性を向上させるためＣＦ4ガスを用いたプラズマ処理を施してもよいし、第２の層間絶縁膜上にバッファ層となる薄い絶縁膜をスパッタ法等により形成してもよい。
【０１３４】
次いで、ブラックマスク３０１上に実施例１と同様にスパッタ法により酸化珪素膜３０２を形成する。ブラックマスク３０１は保持容量の下部電極となり、酸化珪素膜３０２は保持容量の誘電体となる。なお、ブラックマスク３０１は固定電位にしておくか、フローティング状態（電気的に独立した状態）にしておく。
【０１３５】
そして、後で画素電極とドレイン電極のコンタクト形成を容易とするために、選択的に酸化珪素膜３０２を除去した後、有機樹脂膜を形成する。その後、コンタクトホールを形成すると同時に、ブラックマスク上方の有機樹脂膜を選択的に除去して、第３層間絶縁膜３０４を形成する。この第３層間絶縁膜３０４は、ブラックマスク３０１と画素電極３０３との間に生じるショート（短絡）を効果的に防ぐ役目を果たしている。
【０１３６】
最後に透明導電膜からなる画素電極３０３を形成する。この画素電極３０３が、保持容量の上部電極となる。
【０１３７】
このような構成とすることで、十分な保持容量の形成が可能となり、ＴＦＴの光劣化をも防止できる。
【０１３８】
また、本実施例では、スパッタ法による酸化珪素膜を用いたが、ブラックマスクを高圧酸化または陽極酸化等の酸化方法により酸化して、その酸化膜を誘電体とするとスループットが向上する。
【０１３９】
なお、本実施例の構成は実施例１〜５のいずれの構成とも自由に組み合わせることが可能である。
【０１４０】
〔実施例７〕
本実施例では、具体的な画素部の構成（トリプルゲート構造）の一例を図１１に示す。遮蔽層４０１は半導体層４０２の下層に設けられ、半導体層４０２上にゲート配線４０３が設けられている。本発明においては、遮蔽層４０１の線幅は、ゲート配線４０３の線幅より広くする。４０４はドレイン電極、４０５はソース配線、４０６は絶縁層、４０７は画素電極である。なお、画素電極４０９は模様で示したが、簡略化のため、画素電極４０７、４０８、４１０は太線で囲まれた領域で示した。
【０１４１】
また、図１１に対応する断面図を図１２に示した。また、図１２の符号は図１１と同一のものを用いた。なお、透明導電膜５０１は固定電位にしておくか、フローティング状態（電気的に独立した状態）にしておく。保持容量は、透明導電膜５０１と、絶縁膜５０２と、画素電極４０７で構成されている。
【０１４２】
本実施例は、実施例１がダブルゲート構造であったのに対して、トリプルゲート構造としたのみであり、基本的な構造は同一である。従って、図１１及び図１２の構造を得るには、実施例１で示した作製方法を用いればよい。
【０１４３】
なお、本実施例の構成は実施例１〜６のいずれの構成とも自由に組み合わせることが可能である。
【０１４４】
〔実施例８〕
本実施例では、実施例１に示した作製工程で基板上にＴＦＴを形成し、実際にＡＭ−ＬＣＤを作製した場合について説明する。
【０１４５】
実施例１に従い図５（Ｃ）の状態が得られたら、画素電極２４０上に配向膜を８０nmの厚さに形成する。次に、対向基板としてガラス基板上にカラーフィルタ、透明電極（対向電極）、配向膜を形成したものを準備し、それぞれの配向膜に対してラビング処理を行い、シール材（封止材）を用いてＴＦＴが形成された基板と対向基板とを貼り合わせる。そして、その間に液晶を保持させる。このセル組み工程は公知の手段を用いれば良いので詳細な説明は省略する。
【０１４６】
なお、セルギャップを維持するためのスペーサは必要に応じて設ければ良い。
従って、対角１インチ以下のＡＭ−ＬＣＤのようにスペーサがなくてもセルギャップを維持できる場合は特に設けなくても良い。
【０１４７】
次に、以上のようにして作製したＡＭ−ＬＣＤの外観を図１３に示す。図１３に示すようにアクティブマトリクス基板と対向基板とが対向し、これらの基板間に液晶が挟まれている。アクティブマトリクス基板は基板１０００上に形成された画素部１００１、走査線側ドライバー回路１００２、信号線側ドライバー回路１００３を有する。
【０１４８】
走査線側ドライバー回路１００２、信号線側ドライバー回路１００３はそれぞれ走査線１０３０、信号線１０４０によって画素部１００１に接続されている。これらドライバー回路１００２、１００３はＣＭＯＳ回路で主に構成されている。
【０１４９】
画素部１００１の行ごとに走査線が形成され、列ごとに信号線１０４０が形成されている。走査線１０３０、信号線１０４０の交差部近傍には、画素ＴＦＴ１０１０が形成されている。画素ＴＦＴ１０１０のゲート電極は走査線１０３０に接続され、ソースは信号線１０４０に接続されている。さらに、ドレインには画素電極１０６０、保持容量１０７０が接続されている。
【０１５０】
対向基板１０８０は基板全面にＩＴＯ膜等の透明導電膜が形成されている。透明導電膜は画素部１００１の画素電極１０６０に対する対向電極であり、画素電極、対向電極間に形成された電界によって液晶材料が駆動される。対向基板１０８０には必要に応じて配向膜や、ブラックマスクや、カラーフィルターが形成されている。
【０１５１】
アクティブマトリクス基板側の基板にはＦＰＣ１０３１が外部出力端子１００５に取り付けられ、ドライバー回路と外部出力端子を接続する配線１００７、１００８が形成されている。ビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路などの回路をシリコン基板上に形成して構成されたＩＣチップを設けてもよい。
【０１５２】
上記実施例によって作製された液晶表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１５３】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能である。
【０１５４】
なお、本実施例は実施例１〜７のいずれの実施例とも自由に組み合わせることが可能である。
【０１５５】
〔実施例９〕
本実施例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０１５６】
図１４にアクティブマトリクス型ＥＬディスプレイに適用した例を示す。
【０１５７】
図１４はアクティブマトリクス型ＥＬディスプレイの回路図である。１１は表示領域を表しており、その周辺にはＸ方向周辺ドライバー回路１２、Ｙ方向周辺ドライバー回路１３が設けられている。また、表示領域１１の各画素は、スイッチ用ＴＦＴ１４、コンデンサ１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１７を有し、スイッチ用ＴＦＴ１４にＸ方向信号線１８a（または１８b）、Ｙ方向信号線２０a（または２０b、２０c）が接続される。また、電流制御用ＴＦＴ１６には、電源線１９a、１９bが接続される。
【０１５８】
本実施例のアクティブマトリクス型ＥＬディスプレイでは、Ｘ方向周辺ドライバー回路１２、Ｙ方向周辺ドライバー回路１３に用いられるＴＦＴの構造がＧＯＬＤ構造であり、スイッチ用ＴＦＴ１４や電流制御用ＴＦＴ１６のＴＦＴ構造がＬＤＤ構造となっている。
【０１５９】
図１５（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図１５（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース線側ドライバー回路、４０１３はゲート線側ドライバー回路であり、それぞれのドライバー回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１６０】
このとき、少なくとも画素部、好ましくはドライバー回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１６１】
また、図１５（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上にドライバー回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。
【０１６２】
本願発明は、ドライバー回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３に際して用いることができる。
【０１６３】
本願発明を用いてドライバー回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１６４】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１６５】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。
勿論、単色発光のＥＬ表示装置とすることもできる。
【０１６６】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１６７】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１６８】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６９】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１７０】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１７１】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１７２】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１７３】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１７４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１７５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１７６】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１７７】
なお、本実施例は実施例１〜７のいずれの実施例とも自由に組み合わせることが可能である。
【０１７８】
〔実施例１０〕
本願発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、半導体回路上に反射型ＡＭ−ＬＣＤが形成された三次元構造の半導体装置を実現することも可能である。
【０１７９】
また、前記半導体回路はＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板上に形成されたものであっても良い。
【０１８０】
なお、本実施例を実施するにあたって、実施例１〜８のいずれの構成を組み合わせても構わない。
【０１８１】
〔実施例１１〕
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本願発明を実施できる。
【０１８２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１６、図１７及び図１８に示す。
【０１８３】
図１６（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の信号制御回路に適用することができる。
【０１８４】
図１６（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の信号制御回路に適用することができる。
【０１８５】
図１６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の信号制御回路に適用できる。
【０１８６】
図１６（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の信号制御回路に適用することができる。
【０１８７】
図１６（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【０１８８】
図１６（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号制御回路に適用することができる。
【０１８９】
図１７（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１９０】
図１７（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１９１】
なお、図１７（Ｃ）は、図１７（Ａ）及び図１７（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１７（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１９２】
また、図１７（Ｄ）は、図１７（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１７（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１９３】
ただし、図１７に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０１９４】
図１８（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号制御回路に適用することができる。
【０１９５】
図１８（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【０１９６】
図１８（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１９７】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１９８】
【発明の効果】
本願発明を用いることにより、ＡＭ−ＬＣＤに代表される電気光学装置において、同一基板上に移動度を優先するＴＦＴと、オフ電流の小さいＴＦＴとを機能に応じた回路に適用して、高い駆動能力と高い信頼性を有する電気光学装置を実現することが可能である。
【図面の簡単な説明】
【図１】ＡＭ−ＬＣＤの断面構造を示す図。
【図２】ＡＭ−ＬＣＤの作製工程を示す図。
【図３】ＡＭ−ＬＣＤの作製工程を示す図。
【図４】ＡＭ−ＬＣＤの作製工程を示す図。
【図５】ＡＭ−ＬＣＤの作製工程を示す図。
【図６】ＡＭ−ＬＣＤ回路配置を示す図。
【図７】ＡＭ−ＬＣＤの作製工程を示す図。
【図８】ＡＭ−ＬＣＤの作製工程を示す図。
【図９】ＡＭ−ＬＣＤの作製工程を示す図。
【図１０】ＡＭ−ＬＣＤの断面構造を示す図。
【図１１】画素部の上面構造を示す図。
【図１２】画素部の断面構造を示す図。
【図１３】ＡＭ−ＬＣＤの外観を示す図。
【図１４】ＥＬパネル回路図。
【図１５】ＥＬパネル上面図及び断面図。
【図１６】電子機器の一例を示す図。
【図１７】電子機器の一例を示す図。
【図１８】電子機器の一例を示す図。
Claims (10)
- 同一基板上にドライバー回路と画素部が設けられた半導体装置であって、
前記ドライバー回路及び前記画素部は下地膜上に設けられ、ゲート絶縁膜を有するＮチャネル型ＴＦＴを有し、
前記Ｎチャネル型ＴＦＴの半導体層は、チャネル形成領域と、ソース領域及びドレイン領域と、ＬＤＤ領域と、を有し、
前記ゲート絶縁膜上に接してゲート電極が設けられ、
前記ドライバー回路が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度は、前記画素部が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度よりも高く、
前記ドライバー回路が有するＮチャネル型ＴＦＴの前記ＬＤＤ領域は前記ゲート電極と一部が重なり、
前記画素部が有するＮチャネル型ＴＦＴの前記ＬＤＤ領域は前記ゲート電極と重ならないことを特徴とする半導体装置。 - 同一基板上にドライバー回路と画素部が設けられた半導体装置であって、
前記ドライバー回路及び前記画素部は下地膜上に設けられ、ゲート絶縁膜を有するＮチャネル型ＴＦＴを有し、
前記Ｎチャネル型ＴＦＴの半導体層は、チャネル形成領域と、ソース領域及びドレイン領域と、ＬＤＤ領域と、を有し、
前記ゲート絶縁膜上に接してゲート電極が設けられ、
前記ドライバー回路が有する前記ＬＤＤ領域の１５族に属する元素の濃度は、前記画素部が有する前記ＬＤＤ領域の１５族に属する元素の濃度よりも高く、
前記ドライバー回路が有するＮチャネル型ＴＦＴの前記ＬＤＤ領域は前記ゲート電極と一部が重なり、
前記画素部が有するＮチャネル型ＴＦＴの前記ＬＤＤ領域は前記ゲート電極と重ならないことを特徴とする半導体装置。 - 同一基板上にドライバー回路と画素部が設けられた半導体装置であって、
前記ドライバー回路及び前記画素部は下地膜上に設けられ、ゲート絶縁膜を有するＮチャネル型ＴＦＴを有し、
前記Ｎチャネル型ＴＦＴの半導体層は、チャネル形成領域と、ソース領域及びドレイン領域と、ＬＤＤ領域と、を有し、
前記ゲート絶縁膜上に接してゲート電極が設けられ、
前記ドライバー回路が有する前記ＬＤＤ領域の１５族に属する元素の濃度は、前記画素部が有する前記ＬＤＤ領域の１５族に属する元素の濃度よりも高く、且つ前記ドライバー回路が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度は、前記画素部が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度よりも高く、
前記ドライバー回路が有するＮチャネル型ＴＦＴの前記ＬＤＤ領域は前記ゲート電極と一部が重なり、
前記画素部が有するＮチャネル型ＴＦＴの前記ＬＤＤ領域は前記ゲート電極と重ならないことを特徴とする半導体装置。 - 請求項１乃至請求項３のいずれか一項において、
前記画素部が有する前記チャネル形成領域下に、前記下地膜を介して遮蔽層を有することを特徴とする半導体装置。 - 請求項４において、
前記遮蔽層のチャネル長方向の幅は、前記画素部が有するＮチャネル型ＴＦＴのゲート電極のチャネル長方向の幅よりも広いことを特徴とする半導体装置。 - 請求項１乃至請求項５のいずれか一項に記載の半導体装置を有する電子機器。
- 請求項６における電子機器とは、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、カーステレオ、パーソナルコンピュータ、又は携帯情報端末のいずれかであることを特徴とする電子機器。
- 同一基板上にドライバー回路と画素部を有する半導体装置の作製方法であって、
基板上に下地膜を形成し、
前記下地膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜をパターニングして半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１のマスクを形成し、
前記第１のマスクを用いて前記ドライバー回路が有する半導体層に対して１５族に属する元素を選択的に添加することで前記ドライバー回路の半導体層のチャネル形成領域となる部分以外の領域に低濃度不純物領域を形成し、
前記第１のマスクを除去し、
前記ゲート絶縁膜上に導電層を前記ドライバー回路が有する前記低濃度不純物領域の一部及びチャネル形成領域となる部分と重畳させて、且つ前記画素部が有するチャネル形成領域となる部分と重畳させて形成し、
前記導電層をマスクとして用いて前記ドライバー回路及び前記画素部の半導体層に対して１５族に属する元素を選択的に添加することで前記画素部の半導体層に低濃度不純物領域を形成し、
前記ドライバー回路が有する導電層には前記ドライバー回路が有する導電層上面と接し、且つ前記画素部が有する導電層には前記画素部が有する導電層を覆うようにして第２のマスクを形成し、
前記第２のマスクを用いて前記ドライバー回路及び前記画素部の半導体層に対して１５族に属する元素を選択的に添加することで前記ドライバー回路及び前記画素部の半導体層にソース領域及びドレイン領域とＬＤＤ領域を形成し、
前記第２のマスクを除去し、
前記ドライバー回路が有する前記ＬＤＤ領域の１５族に属する元素の濃度は、前記画素部が有する前記ＬＤＤ領域の１５族に属する元素の濃度よりも高く、且つ前記ドライバー回路が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度は、前記画素部が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度よりも高いことを特徴とする半導体装置の作製方法。 - 同一基板上にドライバー回路と画素部を有する半導体装置の作製方法であって、
基板上の画素部に遮蔽層を選択的に形成し、
前記基板及び前記遮蔽層上に下地膜を形成し、
前記下地膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜をパターニングして半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１のマスクを形成し、
前記第１のマスクを用いて前記ドライバー回路が有する半導体層に対して１５族に属する元素を選択的に添加することで前記ドライバー回路の半導体層のチャネル形成領域となる部分以外の領域に低濃度不純物領域を形成し、
前記第１のマスクを除去し、
前記ゲート絶縁膜上に導電層を前記ドライバー回路が有する前記低濃度不純物領域の一部及びチャネル形成領域となる部分と重畳させて、且つ前記画素部が有するチャネル形成領域となる部分と重畳させて形成し、
前記導電層をマスクとして用いて前記ドライバー回路及び前記画素部の半導体層に対して１５族に属する元素を選択的に添加することで前記画素部の半導体層に低濃度不純物領域を形成し、
前記ドライバー回路が有する導電層には前記ドライバー回路が有する導電層上面と接し、且つ前記画素部が有する導電層には前記画素部が有する導電層を覆うようにして第２のマスクを形成し、
前記第２のマスクを用いて前記ドライバー回路及び前記画素部の半導体層に対して１５族に属する元素を選択的に添加することで前記ドライバー回路及び前記画素部の半導体層にソース領域及びドレイン領域とＬＤＤ領域を形成し、
前記第２のマスクを除去し、
前記ドライバー回路が有する前記ＬＤＤ領域の１５族に属する元素の濃度は、前記画素部が有する前記ＬＤＤ領域の１５族に属する元素の濃度よりも高く、且つ前記ドライバー回路が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度は、前記画素部が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度よりも高いことを特徴とする半導体装置の作製方法。 - 同一基板上にドライバー回路と画素部を有する半導体装置の作製方法であって、
基板上の画素部に遮蔽層を選択的に形成し、
前記基板及び前記遮蔽層上に下地膜を形成し、
前記下地膜上に非晶質半導体膜を形成し、
前記非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
前記結晶質半導体膜をパターニングして半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１のマスクを形成し、
前記第１のマスクを用いて前記ドライバー回路が有する半導体層に対して１５族に属する元素を選択的に添加することで前記ドライバー回路の半導体層のチャネル形成領域となる部分以外の領域に低濃度不純物領域を形成し、
前記第１のマスクを除去し、
前記ゲート絶縁膜上に導電層を前記ドライバー回路が有する前記低濃度不純物領域の一部及びチャネル形成領域となる部分と重畳させて、且つ前記画素部が有するチャネル形成領域となる部分と重畳させて形成し、
前記導電層をマスクとして用いて前記ドライバー回路及び前記画素部の半導体層に対して１５族に属する元素を選択的に添加することで前記画素部の半導体層に低濃度不純物領域を形成し、
前記ドライバー回路が有する導電層には前記ドライバー回路が有する導電層上面と接し、且つ前記画素部が有する導電層には前記画素部が有する導電層を覆うようにして裏面露光により第２のマスクを形成し、
前記第２のマスクを用いて前記ドライバー回路及び前記画素部の半導体層に対して１５族に属する元素を選択的に添加することで前記ドライバー回路及び前記画素部の半導体層にソース領域及びドレイン領域とＬＤＤ領域を形成し、
前記第２のマスクを除去し、
前記ドライバー回路が有する前記ＬＤＤ領域の１５族に属する元素の濃度は、前記画素部が有する前記ＬＤＤ領域の１５族に属する元素の濃度よりも高く、且つ前記ドライバー回路が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度は、前記画素部が有する前記ソース領域及びドレイン領域の１５族に属する元素の濃度よりも高いことを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000058493A JP4583540B2 (ja) | 1999-03-04 | 2000-03-03 | 半導体装置およびその作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5775499 | 1999-03-04 | ||
| JP11-57754 | 1999-03-04 | ||
| JP2000058493A JP4583540B2 (ja) | 1999-03-04 | 2000-03-03 | 半導体装置およびその作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000315798A JP2000315798A (ja) | 2000-11-14 |
| JP2000315798A5 JP2000315798A5 (ja) | 2007-04-26 |
| JP4583540B2 true JP4583540B2 (ja) | 2010-11-17 |
Family
ID=26398826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000058493A Expired - Fee Related JP4583540B2 (ja) | 1999-03-04 | 2000-03-03 | 半導体装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4583540B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| JP2001175198A (ja) | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7525165B2 (en) | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| JP4739510B2 (ja) * | 2000-12-15 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2003209041A (ja) * | 2002-01-15 | 2003-07-25 | Seiko Epson Corp | パターンの位置合わせ精度測定方法、パターンの形成方法、電気光学装置の製造方法、半導体装置の製造方法 |
| JP2003298069A (ja) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 |
| TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| TWI247180B (en) | 2004-08-06 | 2006-01-11 | Au Optronics Corp | Thin film transistor structure for flat panel display and method for fabricating the same |
| CN100459157C (zh) * | 2004-08-26 | 2009-02-04 | 友达光电股份有限公司 | 用于平面显示装置的薄膜晶体管结构及其制造方法 |
| KR100647691B1 (ko) | 2005-04-22 | 2006-11-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
| JP2007188936A (ja) * | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
| KR101291434B1 (ko) * | 2009-07-31 | 2013-08-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| JP5153921B2 (ja) * | 2011-06-27 | 2013-02-27 | 株式会社半導体エネルギー研究所 | 表示装置、及び携帯情報端末 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2650543B2 (ja) * | 1991-11-25 | 1997-09-03 | カシオ計算機株式会社 | マトリクス回路駆動装置 |
| JP3338481B2 (ja) * | 1992-09-08 | 2002-10-28 | ソニー株式会社 | 液晶表示装置 |
| JPH08160464A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH09116167A (ja) * | 1994-12-27 | 1997-05-02 | Seiko Epson Corp | 薄膜半導体装置、液晶表示装置及びその製造方法、並びに電子機器 |
| JPH08321619A (ja) * | 1995-05-25 | 1996-12-03 | Sharp Corp | 薄膜トランジスタの製造方法 |
-
2000
- 2000-03-03 JP JP2000058493A patent/JP4583540B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000315798A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674136B1 (en) | Semiconductor device having driver circuit and pixel section provided over same substrate | |
| JP6587713B2 (ja) | 液晶表示装置 | |
| JP5656335B2 (ja) | 半導体装置 | |
| JP5298094B2 (ja) | 半導体装置及びその作製方法 | |
| US20120187837A1 (en) | Method for manufacturing an electrooptical device | |
| JP4578609B2 (ja) | 電気光学装置 | |
| JP4583540B2 (ja) | 半導体装置およびその作製方法 | |
| JP2000353809A (ja) | 半導体装置およびその作製方法 | |
| JP4860021B2 (ja) | 半導体装置の作製方法 | |
| JP4540776B2 (ja) | 半導体装置および電子機器 | |
| JP4850763B2 (ja) | 半導体装置の作製方法 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP2000243974A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4583540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |