KR101316633B1 - 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법 - Google Patents

다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR101316633B1
KR101316633B1 KR1020040059308A KR20040059308A KR101316633B1 KR 101316633 B1 KR101316633 B1 KR 101316633B1 KR 1020040059308 A KR1020040059308 A KR 1020040059308A KR 20040059308 A KR20040059308 A KR 20040059308A KR 101316633 B1 KR101316633 B1 KR 101316633B1
Authority
KR
South Korea
Prior art keywords
layer
laser
polycrystalline silicon
mask
region
Prior art date
Application number
KR1020040059308A
Other languages
English (en)
Other versions
KR20060010560A (ko
Inventor
김동범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020040059308A priority Critical patent/KR101316633B1/ko
Priority to US11/194,002 priority patent/US7651900B2/en
Priority to CNB2005101067391A priority patent/CN100385619C/zh
Publication of KR20060010560A publication Critical patent/KR20060010560A/ko
Application granted granted Critical
Publication of KR101316633B1 publication Critical patent/KR101316633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 다결정 규소용 마스크에 관한 것으로서, 조사되는 레이저를 투과시키는 투과영역과, 적어도 1회 교호적으로 적층되어 있는 금속층과 반도체층을 가지고 조사되는 레이저를 차단하는 차단영역을 포함하는 것을 특징으로 한다. 이에 의하여 레이저 조사에 의한 온도상승이 적어 수명이 긴 다결정 규소용 마스크가 제공된다.

Description

다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한 박막트랜지스터의 제조방법{MASK FOR MAKING POLYSILICON, METHOD OF MAKING THE SAME, AND METHOD OF MAKING THIN FILM TRANSISTOR USING THE SAME}
도 1은 본발명의 실시예에 따른 다결정 규소용 마스크의 구조를 나타낸 평면도이고,
도 2는 도 1의 'A'부분을 확대한 평면도이고,
도 3은 도2의 Ⅲ-Ⅲ선을 따른 단면도이고,
도4a 내지 도 4e는 본발명의 실시예에 따른 다결정 규소용 마스크의 제조방법을 나타내는 단면도이고,
도 5는 본 발명의 실시예에 따른 다결정 규소 박막트랜지스터의 구조를 도시한 단면도이고,
도 6a 내지 도 6e는 본 발명의 실시예에 따른 다결정 규소 박막트랜지스터의 제조방법을 도시한 단면도이고,
도 7은 레이저를 조사하여 비정질 규소층을 다결정 규소층으로 결정화하는 순차적 측면 고상 결정 공정을 도시한 개략도이고,
도 8은 순차적 측면 고상 결정 공정을 통하여 비정질 규소층이 다결정 규소층 으로 결정화되는 과정에서 다결정 규소층의 미세구조를 도시한 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
30 : 투과영역 40 : 차단영역
50 : 마스크 기판소재 60 : 레이저 차단층
61 : 금속층 62 : 반도체층
본 발명은, 다결정 규소용 마스크와 이의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법에 관한 것이다. 더 자세하게는 비정질 규소를 다결정 규소로 결정화하기 위한 다결정 규소용 마스크와 이의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 전극이 형성되어 있는 양 기판 및 그 사이에 주입되어 있는 액정층을 포함한다. 두 기판은 가장자리 둘레에 인쇄되어 있으며 액정층을 가두는 봉인제로 결합되어 있다.
이러한 액정표시장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정층에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막트랜지스터를 사용한다.
액정표시장치에 사용되는 일반적인 박막트랜지스터는 비정질 규소를 채널부로 사용한다.
비정질 규소 박막트랜지스터는 대략 0.5 내지 1㎠/Vsec 정도의 이동도(mobility)를 가지고 있다. 이러한 수준의 이동도는 액정표시장치의 스위칭 소자로는 사용이 가능하지만, 액정패널에 직접 구동 회로를 형성하기는 부적합하다.
이러한 문제점을 극복하기 위해 이동도가 대략 20 내지 150㎠/Vsec 정도가 되는 다결정 규소를 채널부로 사용하는 다결정 규소 박막트랜지스터 액정표시장치가 개발되었다. 다결정 규소 박막트랜지스터는 비교적 높은 이동도를 갖고 있어 구동 회로를 액정패널에 직접 내장하는 칩 인 글래스(chip in glass)를 구현할 수 있다.
다결정 규소의 박막을 형성하는 기술로서, 기판소재의 상부에 직접 다결정 규소를 고온에서 증착하는 방법, 비정질 규소를 적층하고 600℃ 정도의 고온으로 결정화하는 고온 결정화 방법, 비정질 규소를 적층하고 레이저 등을 이용하여 열처리하는 방법 등이 개발되었다. 그러나 이러한 방법들은 고온 공정이 요구되기 때문에 액정 패널용 유리기판에 적용하기는 어려움이 있으며, 불균일한 결정입계로 인하여 박막트랜지스터간의 전기적인 특성이 균일하지 않은 단점이 있다.
이러한 문제점을 해결하기 위하여 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상영역과 레이저가 조사되지 않은 고상영역의 경계에서, 그 경계면에 대하여 수직방향으로 성장한다는 사실을 이용한 기술이다. 이 기술에서 레이저 빔은 슬릿 모양을 가지는 마스크의 투과영역 을 통과하여 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어진다. 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상영역의 중앙에서 서로 만나면 멈추게 된다. 마스크의 슬릿 패턴을 그레인의 성장 방향으로 이동하면서 진행하면 순차적 측면 고상 결정은 전 영역을 통하여 진행하며, 이 때 그레인의 크기는 슬릿 패턴의 폭만큼 성장한다.
이러한 순차적 측면 고상 결정에 사용되는 마스크는 통상 쿼츠(quartz) 기판에 크롬 패턴이 형성되어 있는 구조이다. 크롬 패턴이 형성되어 있는 부분이 레이저가 비정질 규소에 조사되는 것이 차단되는 차단영역이 되고, 크롬 패턴이 형성되어 있지 않은 부분이 레이저가 비정질 규소에 조사되는 투과영역이 되는 것이다. 투과영역은 앞에서 언급한 바와 같이 슬릿 패턴으로 되어 있다.
크롬은 열흡수율이 높은 금속이고, 순차적 측면 고상 결정화에서 사용하는 레이저는 상당한 고에너지를 가지고 있다. 따라서 마스크의 크롬 패턴은 쉽게 가열된다. 또한 레이저 조사는 단속적으로 이루어지기 때문에, 크롬 패턴은 가열과 냉각을 반복하게 된다. 이 과정에서 크롬 패턴은 스트레스를 받으며, 또한 크롬과 쿼츠 간의 서로 다른 열팽창계수로 인해서도 스트레스를 받는다. 결국 레이저의 샷이 수천만 샷 정도가 되면 크롬 패턴은 변형된다. 이에 따라 주기적으로 마스크를 교환해주어야 하기 때문에 원가가 부담이 크다.
이를 해결하기 위하여 마스크를 냉각시키는 방법이 시도되고 있으나, 이 방법 은 마스크의 교체시기를 다소 늦추어 줄 뿐 근본적인 해결책이 되고 있지 않다.
따라서 본 발명의 목적은 레이저에 의한 열적 스트레스를 적게 받아 수명이 향상된 다결정 규소용 마스크를 제공하는 것이다.
또한 본 발명의 다른 목적은 상기 다결정 규소용 마스크의 제조방법을 제공하는 것이며, 본 발명의 또 다른 목적은 상기 다결정 규소용 마스크를 이용한 박막트랜지스터의 제조방법을 제공하는 것이다.
상기의 목적은, 다결정 규소용 마스크에 있어서, 조사되는 레이저를 투과시키는 투과영역과, 적어도 1회 교호적으로 적층되어 있는 금속층과 반도체층을 가지고 조사되는 레이저를 차단하는 차단영역을 포함하는 것에 의하여 달성될 수 있다.
상기 금속층은 몰리브덴층인 것이 바람직하다.
상기 반도체층은 규소층인 것이 바람직하다.
상기 투과영역은 슬릿 패턴인 것이 바람직하다.
본 발명의 다른 목적은 다결정 규소용 마스크의 제조방법에 있어서, 마스크 기판소재 상에 금속층과 반도체층을 적어도 1회 교호적으로 적층하여 레이저 차단층을 형성하는 단계와, 상기 레이저 차단층을 사진 식각하여 레이저가 투과할 수 있는 투과영역을 형성하는 단계를 포함하는 것에 의하여 달성될 수 있다.
상기 금속층은 몰리브덴층인 것이 바람직하다.
상기 반도체층은 규소층인 것이 바람직하다.
본 발명의 또 다른 목적은 박막트랜지스터의 제조방법에 있어서,
기판 소재 상에 비정질 규소층을 형성하는 단계와, 조사되는 레이저를 투과시키는 투과영역과, 적어도 1회 교호적으로 적층되어 있는 금속층과 반도체층이 상기 조사되는 레이저를 차단하는 차단영역을 포함하는 마스크를 이용한 순차적 측면 고상 결정 공정을 통하여 상기 비정질 규소층을 결정화하여 다결정 규소층을 형성하는 단계와, 상기 다결정 규소층 상에 게이트 절연막을 형성하는 단계와, 상기 다결정 규소층의 상기 게이트 막의 상부에 게이트 전극을 형성하는 단계와, 상기 다결정 규소층에 불순물을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계와, 상기 게이트 전극 상에 층간 절연막을 형성하는 단계와, 상기 게이트 절연막 또는 상기 층간절연막을 식각하여 상기 소스 영역과 상기 드레인 영역을 드러내는 접촉구를 각각 형성하는 단계와, 상기 접촉구를 통하여 상기 소스 영역과 상기 드레인 영역과 각각 연결되는 소스 및 드레인 전극을 각각 형성하는 단계를 포함하는 것에 의하여 달성될 수 있다.
이하 첨부된 도면을 참조로 하여 본발명을 더욱 상세히 설명하겠다.
먼저 본 발명의 실시예에 따른 다결정 규소용 마스크를 도 1 내지 도 3을 참조하여 설명하겠다.
도 1은 본발명의 실시예에 따른 다결정 규소용 마스크의 구조를 나타낸 평면도이고, 도 2는 도 1의 'A'부분을 확대한 평면도이고, 도 3은 도2의 Ⅲ-Ⅲ선을 따른 단면도이다.
다결정 규소용 마스크(10)는 대략 사각형의 형상을 하고 있으며, 복수의 패턴부(20)를 가지고 있다. 각 패턴부(20)의 형상은 동일하며 다결정 규소 제조 시에는 어느 하나의 패턴부(20)만이 사용된다. 각 패턴부(20)는 투과영역(30)과, 투과영역(30)의 주위에 형성되어 있는 차단영역(40)으로 이루어져 있다. 투과영역(30)은 슬릿 형태로 되어 있으며 평행한 두 열로 배치되어 있다. 동일 열 내의 투과영역(30)은 일정한 간격을 두고 있으며, 투과영역(30)의 폭(d1)은 투과영역(30) 간의 거리(d2)보다는 크다. 이웃하는 열 간의 투과영역(30)은 서로 엇갈리게 형성되어 있다.
다결정 규소용 마스크(10)의 상부에서 조사되는 레이저는 투과영역(30)을 투과하여 하부에 위치한 비정질 규소층을 용융시킨다. 반면, 조사되는 레이저는 차단영역(40)은 투과하지 못하는데, 이하에서는 차단영역(40)에 위치하여 레이저를 차단하는 레이저 차단층(60)에 대하여 설명한다.
도 3에서와 같이 레이저 차단층(60)은 마스크 기판소재(50) 위에 형성된다. 마스크 기판소재(50)는 쿼츠로 만들어질 수 있다. 또한 레이저 차단층(60)은 차단영역(40)에 대응하는 부분에만 형성되어 있다.
레이저 차단층(60)은 다중층으로 되어 있다. 즉 금속층(61)과 반도체층(62)이 교호적으로 적층되어 있는 것이다. 여기서 금속층(61)은 빛을 반사하는 역할을 하며 반도체층(62)은 빛을 흡수하는 역할을 한다. 또한 금속층(61)은 열전도도가 높으며, 반도체층(62)은 열흡수계수가 높다. 이러한 금속층(61)과 반도체층(62)을 교호적으로 적층하면 다결정 규소용 마스크(10)에 가해지는 열을 반사 또는 흡수하면 서, 다결정 규소용 마스크(10)의 온도가 올라가는 것을 방지한다.
여기서 금속층(61)은 반사효율이 높은 금속을 사용하는 것이 바람직하며, 이러한 금속으로는 몰리브덴(Mo)과 알루미늄(Al) 등이 있다. 또한 반도체층(62)으로는 규소층이나 게르마늄층을 사용할 수 있다.
금속층(61)의 두께는 2nm 정도, 반도체층(62)의 두께는 7nm정도이며 각 층은 수십 내지 수백층으로 적층될 수 있다. 여기서 레이저 차단층(60)의 최상부는 반도체층(62)인 것이 바람직한데, 이는 금속층(61)이 산화되는 것을 방지하기 위함이다.
이러한 레이저 차단층(60)에 조사된 레이저는 각 금속층(61)에서 반사되기도 하며, 반도체층(62)에 흡수되기도 한다. 이 때 종래의 크롬층에 비해 반사되는 레이저가 많고 금속층(61)과 반도체층(62)의 상호작용으로 열이 잘 분산되기 때문에 레이저 차단층(60)의 온도상승은 상당히 억제된다.
금속층(61)과 반도체층(62)의 증착 층수, 각 층의 두께, 전체 레이저 차단층(60)의 두께는 사용되는 금속층(61)과 반도체층(62)의 종류등에 따라 다양하게 조절될 수 있다. 또한 각 패턴부(20)의 수명이 향상되므로, 비정질 규소용 마스크(10)의 패턴부(20)의 개수는 크롬을 사용하는 경우에 비하여 줄어들 수 있다.
이하에서는 본 발명의 실시예에 따른 다결정 규소용 마스크(10)의 제조방법을 설명하겠다.
도4a 내지 도 4e는 본발명이 실시예에 따른 다결정 규소용 마스크(10)의 제조 방법을 나타내는 단면도이다.
먼저, 도 4a와 같이 마스크 기판소재(50) 상에 금속층(61)을 증착한다. 증착방법은 스퍼터링(sputtering) 또는 진공 증착(vacuum evaporation) 등이 가능하다. 이후 도 4b와 같이 금속층(61)상에 반도체층(62)를 증착한다. 반도체층(62)의 증착은 화학기상증착(CVD) 또는 스퍼터링 등이 가능하다. 이후 금속층(61)과 반도체층(62)의 증착을 반복하여 도 4c와 같이 레이저 차단층(60)을 만든다.
이후 레이저 차단층(60)을 사진 식각하여 투광영역(30)과 차단영역(40)을 형성하는데, 자세한 과정을 다음과 같다.
도 4d는 상부에 패터닝된 감광성 수지막(70)이 형성되어 있는 레이저 차단층(60)을 식각하는 것을 나타낸다. 감광성 수지막(70)은 감광성 수지를 레이저 차단층(60)위에 도포하고 노광, 현상, 베이킹 과정을 거쳐 형성된 것이다. 식각은 건식식각방법 또는 습식식각방법을 사용할 수 있다. 도 4e는 식각이 완료되어 투과영역(30)과 차단영역(40)이 형성된 것을 나타낸다. 이 후 레이저 차단층(60)위에 있는 감광성 수지막(70)을 제거하면 다결정 규소용 마스크(10)가 완성된다.
이하에서는 본발명의 실시예에 따른 다결정 규소용 마스크(10)를 사용하여 제조된 박막트랜지스터에 대하여 설명하겠다.
도 5는 본 발명의 실시예에 따른 다결정 규소 박막트랜지스터의 구조를 도시한 단면도이다.
도 5에서 보는 바와 같이, 기판소재(110)의 상에 버퍼층(111)이 형성되어 있 으며 버퍼층(111)의 상부에 다결정 규소층(130)이 위치하고 있다. 버퍼층(111)은 주로 산화 규소로 되어 있으며 기판소재(110) 중의 알칼리 금속 등이 다결정 규소층(130)으로 들어오는 것을 방지한다. 다결정 규소층(130)은 채널부(131)를 중심으로 LDD층(lightly doped domain, 132a, 132b)과 저항 접촉층(133a,134b)이 형성되어 있다. LDD층(132a, 132b)은 n- 도핑되어 있으며, 핫 캐리어(hot carrier)들을 분산시키기 위해 형성된다. 반면 채널부(131)는 불순물이 도핑되어 있지 않으며 저항 접촉층(133a, 133b)은 n+ 도핑되어 있다. 다결정 규소층(130)의 상부에는 산화규소나 질화규소로 이루어진 게이트 절연막(141)이 형성되어 있으며, 채널부(131) 상부에 게이트 절연막(141)에는 게이트 전극(151)이 형성되어 있다. 게이트 절연막(141)의 상부에는 게이트 전극(151)을 덮는 층간절연막(152)이 형성되어 있으며, 게이트 절연막(141)과 층간절연막(152)은 다결정 규소층(130)의 저항 접촉층(133a, 133b)을 드러내는 접촉구(181, 182)를 가지고 있다. 층간 절연막(152)의 상부에는 접촉구(181)를 통하여 저항 접촉층(133a)과 연결되어 있는 소스전극(161)과 게이트 전극(151)을 중심으로 소스 전극(161)과 마주하며 접촉구(182)를 통하여 저항 접촉층(133b)과 연결되어 있는 드레인 전극(162)이 형성되어 있다. 층간 절연막(152)은 보호막(171)으로 덮여 있고, 보호막(171)에는 드레인 전극(162)을 드러내는 접촉구(183)가 형성되어 있으며, 보호막(171)의 상부에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 반사율을 가지는 도전 물질로 이루어진 화소 전극(172)이 형성되어 접촉구(183)를 통해 드레인 전극(162)과 연결되어 있다.
이하에서는 본발명의 실시예에 따른 다결정 규소 박막트랜지스터의 제조방법에 대하여 설명하겠다.
도 6a 내지 도 6e는 본 발명의 실시예에 따른 다결정 규소 박막트랜지스터의 제조방법을 도시한 단면도이고, 도 7은 레이저를 조사하여 비정질 규소층을 다결정 규소층으로 결정화하는 순차적 측면 고상 결정 공정을 도시한 개략도이고, 도 8은 순차적 측면 고상 결정 공정을 통하여 비정질 규소층이 다결정 규소층으로 결정화되는 과정에서 다결정 규소층의 미세구조를 도시한 도면이다.
우선 도 6a와 같이 기판소재(110)상에 버퍼층(111)과 비정질 규소층(121)을 증착하고, 비정질 규소층(121)을 순차적 측면 고상 결정 방법으로 결정화한다. 이 때 본 발명의 실시예에 따른 다결정 규소용 마스크(10)를 사용한다. 결정화 과정은 다음과 같다.
도 7에서 보는 바와 같이 순차적 측면 고상 결정 공정은 슬릿 패턴으로 형성되어 있는 투과영역(30)을 가지는 다결정 규소용 마스크(10)를 이용하여 레이저 빔을 조사하여 비정질 규소층(121)을 국부적으로 완전히 녹여 투과영역(30)에 대응하는 비정질 규소층(121)에 액상영역(122)을 형성한다.
이 때 다결정 규소층의 결정립은 레이저가 조사된 액상영역(122)과 레이저가 조사되지 않은 고상영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다. 결정립들의 성장은 액상 영역(122)의 중앙에서 서로 만나면 멈추게 되고, 슬릿 패 턴을 결정립의 성장 방향으로 이동하면서 레이저빔을 조사하면 결정립의 측면 성장은 계속 진행하여 원하는 정도로 성장시킬 수 있다.
도 8은 슬릿 패턴이 수평 방향으로 형성되어 있을 경우 다결정규소층(130)의 결정립 구조를 나타내는 것이다. 결정립은 슬릿 패턴에 대하여 수직하게 성장함을 알 수 있다.
도 6b는 결정화가 완료된 다결정 규소층(130)을 패터닝한 것을 나타낸다.
이어 도 6c와 같이 산화규소나 질화규소를 증착하여 게이트 절연막(121)을 형성한다. 이어 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트 전극(151)을 형성한다. 이어 게이트 전극(151)을 마스크로 하여 n형 불순물을 이온주입하여 다결정 규소층(130)에 채널부(131), LDD층(132a, 132b), 저항접촉층(133a, 133b)을 형성한다. LDD층(132a, 132b)을 제조하는 방법은 여러 가지가 있는데, 예를 들어 게이트 전극(151)을 이중층으로 만든 후 습식식각을 통해 오버행을 만드는 방법을 이용할 수 있다.
이어, 도 6d에서 보는 바와 같이, 게이트 절연막(121)의 상부에 게이트 전극(151)을 덮는 층간 절연막(152)을 형성한 다음, 게이트 절연막(121)과 함께 패터닝하여 다결정 규소층(130)의 저항접촉층(133a, 133b)을 드러내는 접촉구(181, 182)를 형성한다.
이어 도 6e에서 보는 바와 같이, 기판 소재(110)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(181, 182)를 통하여 저항접촉층(133a, 133b)과 각 각 연결되는 소스전극(161) 및 드레인 전극(162)을 형성한다.
이어 도 5에서 보는 바와 같이, 그 상부에 보호막(171)을 도포한 후, 패터닝하여 드레인 전극(162)을 드러내는 접촉구(183)를 형성한다. 이어 ITO 또는 IZO 와 같은 투명 도전 물질 또는 우수한 반사도를 가지는 도전물질을 적층하고 패터닝하여 화소전극(172)을 형성한다.
이상 설명한 바와 같이, 본 발명에 따르면, 레이저 조사에 의한 온도상승이 적은 레이저 차단층을 가져 수명이 향상된 다결정 규소용 마스크가 제공된다. 또한 상기 다결정 규소용 마스크를 제조하는 방법과, 상기 다결정 규소용 마스크를 사용하여 박막트랜지스터를 제조하는 방법이 제공된다.

Claims (8)

  1. 다결정 규소용 마스크에 있어서,
    조사되는 레이저를 투과시키는 투과영역과;
    적어도 1회 교호적으로 적층되어 있는 금속층과 반도체층을 가지고 최상부는 상기 반도체층으로 형성되며, 조사되는 레이저를 차단하는 차단영역을 포함하며,
    상기 투과영역의 폭은 투과영역 간의 거리 보다 크고, 상기 금속층과 반도체층은 상기 레이저가 반도체층에 조사되기 전에 상기 금속층에 조사되도록 적층된 것을 특징으로 하는 다결정 규소용 마스크.
  2. 제 1항에 있어서,
    상기 금속층은 몰리브덴층인 것을 특징으로 하는 다결정 규소용 마스크.
  3. 제 1항에 있어서,
    상기 반도체층은 규소층인 것을 특징으로 하는 다결정 규소용 마스크.
  4. 제 1항에 있어서,
    상기 투과영역은 슬릿 패턴인 것을 특징으로 하는 다결정 규소용 마스크.
  5. 마스크 기판소재 상에 반도체층이 최상부에 형성되도록 금속층과 상기 반도체층을 적어도 1회 교호적으로 적층하여 레이저 차단층을 형성하는 단계;
    상기 레이저 차단층을 사진 식각하여, 레이저가 투과할 수 있는 투과영역을 형성하는 단계를 포함하며, 상기 투과영역의 폭은 투과영역 간의 거리 보다 크고,
    상기 금속층과 반도체층은 상기 레이저가 반도체층에 조사되기 전에 상기 금속층에 조사되도록 적층된 것을 특징으로 하는 다결정 규소용 마스크의 제조 방법.
  6. 제 5항에 있어서,
    상기 금속층은 몰리브덴층인 것을 특징으로 하는 다결정 규소용 마스크의 제조 방법.
  7. 제 6항에 있어서,
    상기 반도체층은 규소층인 것을 특징으로 하는 다결정 규소용 마스크의 제조 방법.
  8. 기판 소재 상에 비정질 규소층을 형성하는 단계;
    조사되는 레이저를 투과시키는 투과영역과, 최상부는 반도체층으로 형성되어 있고 적어도 1회 교호적으로 적층되어 있는 금속층과 상기 반도체층이 상기 조사되는 레이저를 차단하는 차단영역을 포함하며, 상기 투과영역의 폭은 투과영역 간의 거리 보다 크고, 상기 금속층과 반도체층은 상기 레이저가 반도체층에 조사되기 전에 상기 금속층에 조사되도록 적층된 것을 특징으로 하는 마스크를 이용한 순차적 측면 고상 결정공정을 통하여 상기 비정질 규소층을 결정화하여 다결정 규소층을 형성하는 단계;
    상기 다결정 규소층 상에 게이트 절연막을 형성하는 단계;
    상기 다결정 규소층의 상기 게이트 막의 상부에 게이트 전극을 형성하는 단계;
    상기 다결정 규소층에 불순물을 주입하여 소스 영역 및 드레인 영역을 형성하는 단계;
    상기 게이트 전극 상에 층간 절연막을 형성하는 단계;
    상기 게이트 절연막 또는 상기 층간절연막을 식각하여 상기 소스 영역과 상기 드레인 영역을 드러내는 접촉구를 각각 형성하는 단계;
    상기 접촉구를 통하여 상기 소스 영역과 상기 드레인 영역과 각각 연결되는 소스 및 드레인 전극을 각각 형성하는 단계를 포함하는 박막트랜지스터의 제조 방법.
KR1020040059308A 2004-07-28 2004-07-28 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법 KR101316633B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040059308A KR101316633B1 (ko) 2004-07-28 2004-07-28 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법
US11/194,002 US7651900B2 (en) 2004-07-28 2005-07-28 Mask for making polysilicon structure, method of making the same, and method of making thin film transistor using the same
CNB2005101067391A CN100385619C (zh) 2004-07-28 2005-07-28 掩模及其制造方法和用其制造薄膜晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040059308A KR101316633B1 (ko) 2004-07-28 2004-07-28 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20060010560A KR20060010560A (ko) 2006-02-02
KR101316633B1 true KR101316633B1 (ko) 2013-10-15

Family

ID=36707046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040059308A KR101316633B1 (ko) 2004-07-28 2004-07-28 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법

Country Status (3)

Country Link
US (1) US7651900B2 (ko)
KR (1) KR101316633B1 (ko)
CN (1) CN100385619C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101167662B1 (ko) * 2005-08-04 2012-07-23 삼성전자주식회사 순차 측면 고상화용 마스크 및 이의 제조 방법
TWI271451B (en) * 2005-12-19 2007-01-21 Ind Tech Res Inst Method for forming poly-silicon film
KR100725371B1 (ko) * 2006-01-13 2007-06-07 삼성전자주식회사 다층의 차광 패턴을 포함하는 포토마스크와 그 제조방법 및블랭크 포토마스크
KR20070078132A (ko) * 2006-01-26 2007-07-31 삼성전자주식회사 실리콘 결정화 마스크, 이를 갖는 실리콘 결정화 장치 및이를 이용한 실리콘 결정화 방법
KR101073551B1 (ko) 2009-11-16 2011-10-17 삼성모바일디스플레이주식회사 레이저 마스크 및 이를 이용한 순차적 측면 고상 결정화 방법
US8692111B2 (en) 2011-08-23 2014-04-08 Sunpower Corporation High throughput laser ablation processes and structures for forming contact holes in solar cells
US20140176570A1 (en) * 2012-12-21 2014-06-26 Pixtronix, Inc. Interferometric light absorbing structure for display apparatus
CN111636048B (zh) * 2020-05-12 2021-05-07 清华大学 一种掩膜及其制造方法、二维材料薄膜图案制造方法
CN111725097A (zh) * 2020-06-04 2020-09-29 深圳市华星光电半导体显示技术有限公司 激光封装装置
CN111893558B (zh) * 2020-07-01 2021-08-17 中国科学院上海微系统与信息技术研究所 一种用于单晶硅生长炉的薄膜隔热片及单晶硅生长炉

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020192571A1 (en) * 2001-05-16 2002-12-19 Siegfried Schwarzl Method for fabricating a lithographic reflection mask in particular for the patterning of a semiconductor wafer, and a reflection mask
JP2003318108A (ja) * 2002-04-22 2003-11-07 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
KR20040024711A (ko) * 2002-09-16 2004-03-22 삼성전자주식회사 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR20040062203A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048652A (en) * 1998-12-04 2000-04-11 Advanced Micro Devices, Inc. Backside polish EUV mask and method of manufacture
US6274280B1 (en) * 1999-01-14 2001-08-14 E.I. Du Pont De Nemours And Company Multilayer attenuating phase-shift masks
KR100426381B1 (ko) * 2001-03-30 2004-04-08 주승기 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법
US6511870B2 (en) * 2001-05-08 2003-01-28 Industrial Technology Research Institute Self-aligned LDD poly-Si thin-film transistor
US6756158B2 (en) * 2001-06-30 2004-06-29 Intel Corporation Thermal generation of mask pattern
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
EP1387220A3 (en) 2002-07-29 2007-01-03 Canon Kabushiki Kaisha Adjustment method and apparatus of optical system, and exposure apparatus
KR100486676B1 (ko) 2002-10-04 2005-05-03 엘지.필립스 엘시디 주식회사 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법
KR100492152B1 (ko) * 2002-12-31 2005-06-01 엘지.필립스 엘시디 주식회사 실리콘 결정화방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020192571A1 (en) * 2001-05-16 2002-12-19 Siegfried Schwarzl Method for fabricating a lithographic reflection mask in particular for the patterning of a semiconductor wafer, and a reflection mask
JP2003318108A (ja) * 2002-04-22 2003-11-07 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
KR20040024711A (ko) * 2002-09-16 2004-03-22 삼성전자주식회사 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR20040062203A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법

Also Published As

Publication number Publication date
US20060024592A1 (en) 2006-02-02
CN100385619C (zh) 2008-04-30
CN1761033A (zh) 2006-04-19
KR20060010560A (ko) 2006-02-02
US7651900B2 (en) 2010-01-26

Similar Documents

Publication Publication Date Title
US7611932B2 (en) Method of manufacturing a thin film transistor
KR100816344B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
US7651900B2 (en) Mask for making polysilicon structure, method of making the same, and method of making thin film transistor using the same
KR100796758B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
US7858450B2 (en) Optic mask and manufacturing method of thin film transistor array panel using the same
KR100916656B1 (ko) 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
KR100498158B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100878243B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
WO2009066943A1 (en) Thin film transistor and fabricating method of the same
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
JPH0534723A (ja) アクテイブマトリクス基板及びアクテイブマトリクス基板の製造方法
KR100468901B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR101012794B1 (ko) 다결정 규소막의 형성 방법
KR20060032396A (ko) 박막 트랜지스터 표시판 및 그것의 제조 방법
JP2678343B2 (ja) ドライブ回路ｔｆｔの製造方法
KR20060018139A (ko) 비정질 규소층의 결정화 방법과 이를 이용한박막트랜지스터의 제조방법
KR20050052764A (ko) 결정화용 레이저 조사 장치 및 이를 이용한 다결정 규소박막 트랜지스터의 제조 방법
KR20060029365A (ko) 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법
JP2678343C (ko)
KR20050057924A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060086169A (ko) 레이저용 강도조절 마스크, 이를 포함하는 레이저 장치 및이를 이용한 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111019

Effective date: 20130531

Free format text: TRIAL NUMBER: 2011101007657; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111019

Effective date: 20130531

GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 6