JP4433405B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4433405B2 JP4433405B2 JP2005014510A JP2005014510A JP4433405B2 JP 4433405 B2 JP4433405 B2 JP 4433405B2 JP 2005014510 A JP2005014510 A JP 2005014510A JP 2005014510 A JP2005014510 A JP 2005014510A JP 4433405 B2 JP4433405 B2 JP 4433405B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- semiconductor
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 247
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WTKKCYNZRWIVKL-UHFFFAOYSA-N tantalum Chemical compound [Ta+5] WTKKCYNZRWIVKL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Description
本発明は、半導体装置の製造方法に関する。
石英やガラス等の絶縁基板上に薄膜半導体装置等のアクティブ素子が形成されたアクティブマトリクス基板を利用して、該半導体装置を画素の駆動に用いるアクティブマトリクス型液晶表示装置やイメージセンサ、ビデオプロジェクタに用いられるライトバルブ等が知られている。
ライトバルブに用いられる薄膜半導体装置には投射光が入射するが、この投射光が直接又は間接的に薄膜半導体装置のチャネル形成領域となる半導体膜に入射すると、この領域において光電変換効果により光リーク電流が発生してしまい、薄膜半導体装置の特性が劣化してしまう。また、画素領域周辺部に光が入射すると、金属配線等でこの光が反射され、画素領域周辺部の回路パターン等が投影表示に映りこんでしまうといった現象が起こることがある。
特開平１１−１９４３６０号公報（特許文献１）には、このような現象を防ぐために、基板と半導体膜との間に遮光膜を形成し、半導体膜や画素周辺領域部への光の入射を防ぐ方法が開示されている。
特開平１１−１９４３６０号公報
しかしながら、基板上に遮光膜を形成すると、上記特許文献１の図６等に示されるように、基板表面と遮光膜表面に段差が生じるので、ここに絶縁膜及び半導体膜を積層すると、これらの膜にも段差が生じてしまう。
このような半導体膜を用いて薄膜半導体装置を形成すると、チャネル形成領域に段差のある素子と、チャネル形成領域が平坦に形成される素子が生じる。チャネル形成領域に段差のある半導体素子は、半導体膜厚、ゲート絶縁膜厚、電界のかかり方等が、平坦な半導体膜を有する半導体素子と異なるため、電気特性も異なってくる。従って、同一基板内に形成された複数の半導体素子間に電気特性のばらつきが生じてしまう。
さらに、半導体膜が平坦に形成されないと、熱処理を行って溶融化させる場合に、材料が低いところに流れてしまい、半導体膜の厚さが一様でなくなって膜厚の薄い部分が損傷を受けやすくなるという不都合がある。また、このように段差のある構成では、得られた半導体装置を使用してライトバルブ等を製造する場合に光学透過率等の特性が低下するおそれもある。
そこで、本発明は、半導体膜が略平坦に形成されることよって電気特性が改善された半導体素子を含む半導体装置を提供することを目的の一つとする。
上記課題を解決するために、本発明に関連する半導体装置は、基板と、前記基板上に島状に形成された複数の遮光膜と、前記複数の遮光膜の間に形成された第１の絶縁膜と、前記第１の絶縁膜及び前記複数の遮光膜の上に形成された第２の絶縁膜と、半導体膜を含む半導体素子と、を備え、前記第１の絶縁膜及び前記第２の絶縁膜の界面と、前記複数の遮光膜及び前記第２の絶縁膜の界面とには略段差がなく、前記複数の遮光膜の各々が、前記複数の半導体膜の各々と前記基板との間に配置されていることを特徴とする。
このような構成によれば、基板と遮光膜との段差は、島状に形成された遮光膜の間を埋めるように設けられる絶縁膜によって解消されるので、第１の絶縁膜及び第２の絶縁膜の界面と、複数の遮光膜及び第２の絶縁膜の界面とに略段差の無い構成となる。従って、その上方に形成される半導体膜も略平坦とすることができ、半導体素子の電気特性を向上させることが可能となる。
また、前記半導体装置の第１の絶縁膜は基板に接していることが好ましい。
また、上記複数の遮光膜の各々は、基板を介して半導体膜に入射する光の少なくとも１部を吸収または反射することが好ましい。このような構成によって、半導体膜において光電変換効果により光リーク電流が発生するのを防ぐことができる。
上記複数の遮光膜の各々は、各半導体膜の全体を覆うように形成されていることが好ましい。このような構成とすれば、遮光膜によって、半導体膜全体にわたって投射光や反射光が入射するのを防止して、光電変換効果により光リーク電流が発生するのを防ぐことができる。
遮光膜の材料や作製方法によって、広い面積の遮光膜を作製するとクラックが入り易い等の事情がある場合は、上記遮光膜の各々が、各半導体膜の少なくともチャネル形成領域を覆うように形成されていると良い。このような構成によっても、光電変換効果が生じるのを効率よく防ぐことが可能である。
また、本発明は、上述のような半導体装置を備える液晶装置、及び半導体装置を備える電子装置をも提供する。これらは、半導体膜が平坦に形成されることによって優れた特性を得た半導体装置を備える高性能な電気光学装置及び電子デバイスである。
本発明に係る半導体装置は、基板上に遮光膜を形成し、該遮光膜上に複数の島状のエッチングマスクを形成し、該エッチングマスクを介して該基板表面が露出するまで該遮光膜をエッチングすることにより、基板上に島状の遮光膜を複数形成する工程と、露出した前記基板表面およびエッチングマスク上に第１の絶縁膜を形成する工程と、前記エッチングマスクを除去する工程と、前記複数の遮光膜および前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜を隔てて前記遮光膜の上方に半導体素子を形成する工程と、を含む製造方法により製造することができる。
このような製造方法によれば、まず島状に遮光膜を形成し、その間を隙間なく埋めるように第１の絶縁膜が形成されるので、遮光膜と基板との段差が解消されて表面が略平坦になり、その上方に積層形成する半導体膜も段差が生じないように形成することができる。
また、本発明に係る半導体装置は、基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、複数の島状の開口を有するエッチングマスクを形成する工程と、前記エッチングマスクを介して、前記第１の絶縁膜をエッチングして溝を形成する工程と、前記複数の島状の溝に遮光膜を形成する工程と、前記エッチングマスクを除去する工程と前記複数の遮光膜および前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜を隔てて前記遮光膜の上方に半導体素子を形成する工程と、を含む製造方法によっても製造することができる。
このような製造方法によれば、絶縁膜に形成された溝に遮光膜を埋め込むように形成することによって、絶縁膜表面と遮光膜表面を略平坦に構成することができるので、その上方に積層形成する半導体膜にも段差が生じないようにすることができる。
第２の絶縁膜を形成する工程の前に、基板表面と遮光膜表面とを略平坦にする工程を行えば、絶縁膜及び半導体膜を一層平坦に形成することが可能となって好ましい。
さらに、本発明に係る製造方法によれば、遮光膜上に形成される絶縁膜や半導体膜に段差が生じないので、熱処理、特にレーザ光を照射することによって溶融結晶化する処理を行っても、半導体材料が低い方へ流れてしまうことがない。そのため、溶融結晶化させて欠陥が少なく結晶性の良い多結晶珪素膜を半導体膜として得ることができ、半導体素子の電気特性も向上させることができる。
以下、本発明に係る実施の形態について図面を参照しながら説明する。
図１は、本発明の第一の実施形態に係る半導体装置における一半導体素子の断面図を示す。本実施形態では、基板上に半導体素子として薄膜トランジスタ（ＴＦＴ）１が複数配置されたアクティブマトリクス方式の透過型液晶表示装置を例に挙げて説明する。
図１に示すように、ＴＦＴ１は、基板１０上に配置されている。基板１０上には、下側（図中の矢印の方向）から照射される光がＴＦＴ１の半導体膜に入射するのを防止するため、遮光膜１２が島状に形成されている。図１は本発明に係る半導体装置に含まれる半導体素子の一つを示したものであり、遮光膜１２は本発明に係る半導体装置の各ＴＦＴに一つずつ対応して島状に形成されている。また、島状の遮光膜１２の周囲には、ＴＦＴ１以外のＴＦＴに対応する遮光膜（図示せず）との間を埋めるように、第１の絶縁膜１４が形成されており、遮光膜１２及び第１の絶縁膜１４上に第２の絶縁膜１６が形成されている。第１の絶縁膜１４及び第２の絶縁膜１６の界面１４ａと、遮光膜１２及び第２の絶縁膜１６の界面１２ａとの間には略段差が無く、遮光膜１２と第１の絶縁膜１４の表面は面一に形成されているということができる。
基板１０としては、例えば、石英、ガラス、シリコン基板等を用いることができるが、光透過性の高い石英が特に好ましい。
ＴＦＴ１は、ソース／ドレイン領域２２とチャネル形成領域２３とからなる半導体膜と、これに積層された酸化シリコン膜等からなる絶縁膜１８と、絶縁膜１８上に形成されたゲート電極２０と、絶縁膜１８及びゲート電極２０を覆うように形成された絶縁膜２４と、絶縁膜１８及び２４を貫通するコンタクトホール内に形成されたソース／ドレイン電極２６とから構成されており、基板１０上に絶縁膜１６を介して配置されている。
遮光膜１２は、半導体膜と基板１０との間に配置されている。
本実施形態においては、遮光膜１２の面積はＴＦＴ１の半導体膜の面積より大きく形成されており、半導体膜の全体に光が入射するのを防ぐことができる。遮光膜１２は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の金属や、金属シリサイド等の金属合金により形成することができる。
図２は、本発明の第二の実施形態に係る半導体装置における半導体素子の断面図を示す。本実施形態では、遮光膜３２の面積がＴＦＴ２の半導体膜のチャネル形成領域４３よりわずかに大きく形成されており、半導体膜の面積より大きくなるようには形成されていない点を除き、上述した第一の実施形態と同様である。
本実施形態では、半導体膜の一部には光が入射するが、チャネル形成領域４３に光が入射するのを防ぐことができるので、光電変換効果により光リーク電流が発生するのを防止することが可能である。遮光膜の材料によっては、面積が広いとクラックが入りやすくなるので、このような場合には、チャネル形成領域４３のみを光から遮蔽するような上述の構成が有利となる。
次に、本発明に係る半導体装置の製造方法を説明する。製造方法については、第一の実施形態及び第二の実施形態について、略同一の方法とすることができるので、便宜的に第一の実施形態で用いた符号を使用して説明する。
（遮光膜および絶縁膜の形成）
まず、図３（Ａ）に示すように、基板１０に遮光膜１２’を形成する。遮光膜１２’としては、例えば、スパッタリング等の方法により形成された、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等を含む金属膜、或いは金属シリサイド等の金属合金膜を用いることができる。遮光膜の厚さは特に限定されないが、例えば１００ｎｍ〜５００ｎｍくらいとする。
まず、図３（Ａ）に示すように、基板１０に遮光膜１２’を形成する。遮光膜１２’としては、例えば、スパッタリング等の方法により形成された、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等を含む金属膜、或いは金属シリサイド等の金属合金膜を用いることができる。遮光膜の厚さは特に限定されないが、例えば１００ｎｍ〜５００ｎｍくらいとする。
次に、同図（Ｂ）に示すように、遮光膜１２’のうち、遮光膜１２として残すべき領域にのみ、エッチングマスクとしてフォトレジスト膜１３を形成する。フォトレジスト膜１３の形状は、遮光膜１２’側の断面がやや小さくなっている逆テーパー型であることが好ましい。フォトレジスト膜１３を逆テーパー型にする場合には、逆テーパー用のフォトレジスト膜を使用する。次に、同図（Ｃ）に示すように、エッチング法によって、遮光膜１２’の一部を基板１０の表面が露出するまで除去する。
続いて、同図（Ｄ）に示すように、エッチングによって露出した基板１０の表面およびフォトレジスト膜１３上に絶縁膜１４および１５として、酸化シリコン膜を形成する。酸化シリコン膜は、例えば、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、あるいはスパッタリング法等の物理気相堆積法により形成し、厚さは遮光膜１２と同程度にする。
そして、フォトレジスト膜１３を剥離すると、フォトレジスト膜１３上に形成された絶縁膜１５もフォトレジスト膜と一緒に除去することができる。いわゆるリフトオフ法である。この結果、図３（Ｅ）に示されるように、島状の遮光膜１２と、その間を埋めるように設けられ、上面が遮光膜表面と略段差なく形成された絶縁膜１４のみが残る。フォトレジスト膜１３の形状が逆テーパー型であれば、基板１０表面およびフォトレジスト膜１３上に形成された絶縁膜が繋がり難くなるので、リフトオフ法が行いやすい。
遮光膜１２と絶縁膜１４との厚さが異なり、フォトレジスト膜を除去した後、両者の表面に段差が生じている場合には、エッチバック法、ＣＭＰ（Chemical Mechanical Polishing）法等によって、表面を平坦化するとよい。
このような遮光膜１２と絶縁膜１４は、図４を参照して以下に説明する第二の方法によっても形成することができる。
まず図４（Ａ）に示されるように、基板１０の表面を絶縁膜１４ａで覆う。続いて、同図（Ｂ）に示すように、遮光膜を形成すべき領域に開口を有するエッチングマスクとして、フォトレジスト膜１７を形成する。開口後のフォトレジスト膜１７の形状は、基板１０側の断面がやや小さくなっている逆テーパー型であることが好ましい。開口後のフォトレジスト膜１７を逆テーパー型にする場合には、逆テーパー用のフォトレジスト膜を使用する。次に、同図（Ｃ）に示すように、フォトレジスト膜１７を介したエッチング法によって、絶縁膜１４ａの一部を除去する。
エッチングによって基板１０の表面を露出させた後、図４（Ｄ）に示すように、基板１０表面およびフォトレジスト膜１７上に、上述した方法により遮光膜１２および１９を形成する。最後に、同図（Ｅ）に示すようにフォトレジスト膜を除去することにより、島状に形成された遮光膜１２とその間を埋めるように設けられ、上面が遮光膜表面と略段差なく形成された絶縁膜１４のみが残る。開口後のフォトレジスト膜１７の形状が逆テーパー型であれば、基板１０表面およびフォトレジスト膜１７上に形成された遮光膜が繋がり難くなるので、リフトオフ法が行いやすい。
尚、上記第二の方法の場合、エッチング法では基板表面が露出するまで絶縁膜１４ａを除去しなくてもよく、絶縁膜１４ａに溝を形成し、基板上に絶縁膜が残留していてもよい。この場合、溝の深さは、遮光膜を形成しやすい厚さと同程度とすればよい。
（半導体素子の形成）
次に、再度図１を参照して、半導体素子形成工程を説明する。
次に、再度図１を参照して、半導体素子形成工程を説明する。
まず、遮光膜１２が埋め込まれるように形成された基板１０に、絶縁層１６として酸化シリコン膜を形成する。酸化シリコン膜は、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、あるいはスパッタリング法等の物理気相堆積法により形成し、厚さ数１００ｎｍ程度とする。
続いて、半導体層として非晶質シリコン膜を形成する。さらに、この非晶質シリコン膜を結晶化させることによって、半導体装置の電気特性を向上させることが可能である。結晶化の方法としては、例えば固相成長法や溶融結晶化法が挙げられる。固相成長法は、窒素などの不活性ガス雰囲気中で５００℃〜７００℃程度の温度で数時間のアニールを行う方法であり、半導体膜は固相のまま結晶化される。しかしながら、一般に固相成長法により結晶化されたシリコン膜は欠陥が多く、本発明においては溶融結晶化法を用いることが好ましい。
溶融結晶化法は、半導体膜を溶融・固化させて結晶化する方法であり、レーザ光を照射して溶融するレーザアニール法が一般的である。上述したように、従来法、すなわち基板上に遮光膜を積層する方法によると、遮光膜上に形成する絶縁膜及び半導体膜に段差が生じる（図７（Ａ）参照）。この状態で半導体膜にレーザ光を照射すると、溶融された半導体膜が低い方に流れて固化するため、半導体膜の膜厚が場所によって異なるという現象が生じていた（図７（Ｂ）参照）。また、一般的なレーザアニール法では、半導体膜にレーザ光を繰り返し照射する。一度目の照射で半導体膜に膜厚薄い部分が生じると、その部分への二度目の照射は最適条件からずれた条件で行うことになり、半導体膜が損傷してしまう場合がある。また、レーザ光照射条件を予め薄い膜厚に最適化しておくと、厚い部分において結晶化が不十分になる。
これに対し、本発明に係る方法によれば、絶縁膜１６及び半導体膜は略平坦に形成されるためこのような現象が起こらず、均質かつ高性能な半導体膜を得ることができる。
半導体膜に照射するレーザ光としては、パルスレーザ光が好ましく、具体的には光の波長約２４８ｎｍのＫｒＦエキシマレーザ光、波長約３０８ｎｍのＸｅＣｌエキシマレーザ光、波長約５３２ｎｍのＮｄ：ＹＡＧレーザ光の第二高調波とＮｄ：ＹＶＯ4レーザ光の第二高調波、波長約２６６ｎｍのＮｄ：ＹＡＧレーザ光の第四高調波とＮｄ：ＹＶＯ4レーザ光の第四高調波等を用い、例えばパルス幅３０ｎｓｅｃ、エネルギー密度０．４〜１．５Ｊ／ｃｍ2として、照射するとよい。これらの光を半導体膜に照射すると、半導体膜は溶融・固化し、結晶化する。
半導体膜を結晶化した後、パターニングし、ＴＦＴの形成に不要となる部分を除去する。こうして必要な形状に成型された半導体膜を得ることができる。
次に、絶縁膜１６及び半導体膜の上に酸化シリコン膜１８を形成する。酸化シリコン膜１８は、例えばシリコン膜を熱酸化またはプラズマ酸化して形成できる。これらの方法を用いれば、半導体膜と酸化シリコン膜の界面準位密度を低くできるが、半導体膜が薄くなったり、酸化レートが低いために酸化シリコン膜を厚く形成できなかったりする。酸化シリコン膜１８は、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）、ＬＰＣＶＤ法又はＰＥＣＶＤ法によっても形成できる。熱酸化やプラズマ酸化を行った後に、ＣＶＤ法によって酸化シリコン膜を形成すれば、半導体膜と酸化シリコン膜の界面準位密度を低くでき、且つ酸化シリコン膜厚を所望の膜厚に形成できる。この酸化シリコン膜１８はＴＦＴのゲート絶縁膜として機能するものである。半導体膜が平坦であるので、その上に形成されるゲート絶縁膜としての酸化シリコン膜１６も平坦になる。よって、遮光膜の有無に関わらず、ゲート絶縁膜を平坦に形成できる。
続いて、酸化シリコン膜１８上にタンタル又はアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極２０を形成する。ゲート電極形成後のプロセス最高温度が１０００℃程度で、ゲート電極に金属薄膜が使えない場合には、不純物イオンが注入された多結晶シリコン膜を用いてゲート電極２０を形成する。半導体膜とゲート絶縁膜が平坦であるので、その上に形成されたゲート電極２０も平坦になる。よって、遮光膜の有無に関わらず、ゲート電極を平坦に形成できる。
次に、このゲート電極２０をマスクとしてドナー又はアクセプターとなる不純物イオンを打ち込み、ソース／ドレイン領域２２とチャネル形成領域２３をゲート電極２０に対して自己整合的に作製する。ＮＭＯＳトランジスタを作製する場合、例えば、不純物元素としてリン（Ｐ）を１×１０16ｃｍ-2の濃度でソース／ドレイン領域２２に打ち込む。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度４００ｍＪ／ｃｍ2程度で照射するか、２５０℃〜１０００℃程度の温度で熱処理することにより不純物元素の活性化を行う。
次に、酸化シリコン膜１６及びゲート電極２０の上面に、酸化シリコン膜２４を形成する。酸化シリコン膜２４は、例えば、ＰＥＣＶＤ法で約５００ｎｍの膜厚として形成することができる。次に、ソース／ドレイン領域２２に至るコンタクトホールを酸化シリコン膜１８、２４に開けて、コンタクトホール内及び酸化シリコン膜２４上のコンタクトホールの周縁部にソース／ドレイン電極２６を形成する。ソース／ドレイン電極２６は、例えばスパッタリング法によりアルミニウムを堆積して形成するとよい。また、ゲート電極２０に至るコンタクトホールを酸化シリコン膜２４に開けて、ゲート電極２０用の端子電極を形成する（図示せず）。以上で、本発明に係る半導体素子としてＴＦＴ１が形成される。
（液晶装置）
図５に、本発明に係る液晶装置の例として液晶表示装置１００を示す。
図５に、本発明に係る液晶装置の例として液晶表示装置１００を示す。
図５に示すように、液晶装置１００は、ＴＦＴ１が形成された側の素子基板５２と対向基板５３とが対向配置され、これらの素子基板（アクティブマトリクス基板）５２と対向基板５３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。
ＴＦＴ１は基板５２上に島状に形成されており、各ＴＦＴ１の半導体膜を覆うように島状の遮光膜が形成され、半導体膜に光が入射するのを防いでいる。
液晶表示装置１００は、互いに交差してなる多数のソース線（走査線）５４及び多数のゲート線（データ線）５５を有する画素回路が形成された表示画素領域と、これらソース線５４及びゲート線５５に駆動信号をそれぞれ供給するための駆動回路が形成された駆動回路領域とから構成されている。
素子基板５２の内面側に配された各ソース線５４と各ゲート線５５の交差部には、対応する各画素電極５７（負荷）のスイッチング動作を行うＴＦＴ１が形成されている。別言すると、マトリクス状に配置された各画素に１つのＴＦＴ１と１つの画素電極５７とが設けられている。また、対向基板５３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示画素領域の全体にわたって一つの共通電極５８が形成されている。
一方、ＴＦＴ１に接続された画素の駆動を制御する駆動回路（ソースドライバ）６０、６１は、ＴＦＴ１と同様に素子基板５２の内面側に形成されており、図示せぬ多数のＴＦＴを含んで構成されている。この駆動回路６０、６１には、制御回路（図示略）から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ１を駆動するための駆動信号（走査信号）を生成する。また、ＴＦＴ１に接続された画素の駆動を制御するためのもう一つの駆動回路（ゲートドライバ）６２、６３も駆動回路６０、６１と同様、多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ１を駆動するための駆動信号（データ信号）を生成する。
（電子機器）
図６は、本発明に係る電子機器の例を示す図である。本発明に係る電子機器は、上述のようにＴＦＴを形成して得られた、本発明に係る半導体装置であるアクティブマトリクス基板を備えることを特徴とする。
図６は、本発明に係る電子機器の例を示す図である。本発明に係る電子機器は、上述のようにＴＦＴを形成して得られた、本発明に係る半導体装置であるアクティブマトリクス基板を備えることを特徴とする。
図６（ａ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話２３０は、液晶表示装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３及び操作部２３４を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。図６（ｂ）は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２及び音声入力部２４３を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
図６（ｃ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１及び操作部２５２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。図６（ｄ）は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１及び光学系収納部２６２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
図６（ｅ）は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター２７０は、電気光学装置（光変調器）１００、光源２７２、合成光学系２７３、ミラー２７４、２７５を筐体２７１内に備えている。本発明の半導体装置の製造方法は、例えば光変調器１００や内蔵される回路に設けられる半導体装置の製造に適用される。図６（ｆ）は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター２８０は、電気光学装置（画像表示源）１００及び光学系２８１を筐体２８２内に備え、画像をスクリーン２８３に表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
上記例に限らず本発明に係る半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例としてシリコン膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る半導体装置の一例として、ＴＦＴ（半導体素子）を備えるアクティブマトリクス基板を採り上げて説明していたが、半導体装置はこれに限定されるものではなく、他の素子（例えば、薄膜ダイオード等）を備えるものであってもよい。また、ＴＦＴとして、トップゲート型の構造を例示したが、ボトムゲート型のＴＦＴも同様に用いることができる。
１０、３０、７０…基板、１２、３２、７２…遮光膜、１４、１６、１８、２４、３４、３６、３８、４４、７４…絶縁膜、２０、４０…ゲート電極、２２、４２…ソース／ドレイン領域、２３、４３…チャネル形成領域、７６…半導体膜、２６、４６…ソース／ドレイン電極、１３、１７…フォトレジスト膜、５２…素子基板、５３…対向基板、５４…走査線、５５…ゲート線、５８…共通電極、６０、６１、６２、６３…駆動回路
Claims (4)
- 基板上に遮光膜を形成し、前記遮光膜上に、前記遮光膜側の面積が前記遮光膜とは反対側の面積よりも小さくテーパー状の側壁を有する、複数の島状のエッチングマスクを形成し、前記エッチングマスクを介して前記基板表面が露出するまで前記遮光膜をエッチングすることにより、前記基板上に島状の遮光膜を複数形成する工程と、
露出した前記基板表面および前記エッチングマスク上に第１の絶縁膜を形成する工程と、
前記エッチングマスクを除去する工程と、
前記複数の遮光膜および前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を隔てて前記遮光膜の上方に半導体素子を形成する工程と、を含み、
かつ、
前記遮光膜の上方に半導体素子を形成する工程が、
前記遮光膜の上方に半導体膜を形成する工程と、
熱処理によって前記半導体膜を改質する工程と、を含み、さらに、
前記半導体膜を改質する工程が、熱処理によって前記半導体膜を溶融結晶化する工程で
ある、半導体装置の製造方法。 - 基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第１の絶縁膜側の面積が前記第１の絶縁膜とは反対側の面積よりも小さくテーパー状の側壁を有する、複数の島状の開口を有するエッチングマスクを形成する工程と、
前記エッチングマスクを介して、前記第１の絶縁膜をエッチングして溝を形成する工程と、
前記複数の島状の溝に遮光膜を形成する工程と、
前記エッチングマスクを除去する工程と、
前記複数の遮光膜および前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を隔てて前記遮光膜の上方に半導体素子を形成する工程と、を含み、
かつ、
前記遮光膜の上方に半導体素子を形成する工程が、
前記遮光膜の上方に半導体膜を形成する工程と、
熱処理によって前記半導体膜を改質する工程と、を含み、さらに、
前記半導体膜を改質する工程が、熱処理によって前記半導体膜を溶融結晶化する工程である、半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程の前に、前記第１の絶縁膜表面と前記遮光膜表面とを略平坦にする工程をさらに含むこと、
を特徴とする、半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法であって、
前記熱処理が、前記半導体膜にレーザ光を照射することによって行われること、
を特徴とする、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005014510A JP4433405B2 (ja) | 2005-01-21 | 2005-01-21 | 半導体装置の製造方法 |
| US11/296,386 US7804096B2 (en) | 2005-01-21 | 2005-12-08 | Semiconductor device comprising planarized light-shielding island films for thin-film transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005014510A JP4433405B2 (ja) | 2005-01-21 | 2005-01-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006203065A JP2006203065A (ja) | 2006-08-03 |
| JP4433405B2 true JP4433405B2 (ja) | 2010-03-17 |
Family
ID=36695833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005014510A Active JP4433405B2 (ja) | 2005-01-21 | 2005-01-21 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7804096B2 (ja) |
| JP (1) | JP4433405B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153354A (ja) * | 2006-12-15 | 2008-07-03 | Sony Corp | 有機半導体パターンの形成方法および半導体装置の製造方法 |
| WO2010064343A1 (ja) * | 2008-12-05 | 2010-06-10 | シャープ株式会社 | 半導体装置及びその製造方法 |
| EP2506303A4 (en) * | 2009-11-27 | 2017-11-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| WO2011077925A1 (en) * | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
| US9230994B2 (en) | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| TWI515911B (zh) * | 2012-06-07 | 2016-01-01 | 群創光電股份有限公司 | 薄膜電晶體基板及其製作方法以及顯示器 |
| JP2014032399A (ja) | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| KR20140013931A (ko) | 2012-07-26 | 2014-02-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| WO2014084153A1 (en) | 2012-11-28 | 2014-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9594281B2 (en) | 2012-11-30 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US20190035906A1 (en) * | 2016-01-27 | 2019-01-31 | National Institute Of Advanced Industrial Science And Technology | Field Effect Transistor and Method for Manufacturing Same |
| CN109192661B (zh) * | 2018-08-28 | 2021-10-12 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
| CN112701145A (zh) * | 2020-12-22 | 2021-04-23 | Oppo（重庆）智能科技有限公司 | 有机电致发光二极管显示面板及其制备方法、电子设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777264B2 (ja) * | 1986-04-02 | 1995-08-16 | 三菱電機株式会社 | 薄膜トランジスタの製造方法 |
| JP4050377B2 (ja) | 1997-10-31 | 2008-02-20 | セイコーエプソン株式会社 | 液晶装置及び電子機器並びに投射型表示装置 |
| JP2000077668A (ja) | 1998-08-31 | 2000-03-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3332005B2 (ja) | 1999-04-06 | 2002-10-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| TWI301915B (ja) * | 2000-03-17 | 2008-10-11 | Seiko Epson Corp | |
| JP4701487B2 (ja) | 2000-09-22 | 2011-06-15 | セイコーエプソン株式会社 | 電気光学装置用基板の製造方法 |
| US6661025B2 (en) | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| JP3638926B2 (ja) | 2001-09-10 | 2005-04-13 | 株式会社半導体エネルギー研究所 | 発光装置及び半導体装置の作製方法 |
| US7317205B2 (en) | 2001-09-10 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing a semiconductor device |
| JP2004343018A (ja) | 2003-03-20 | 2004-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2005
- 2005-01-21 JP JP2005014510A patent/JP4433405B2/ja active Active
- 2005-12-08 US US11/296,386 patent/US7804096B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20060163583A1 (en) | 2006-07-27 |
| JP2006203065A (ja) | 2006-08-03 |
| US7804096B2 (en) | 2010-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4433405B2 (ja) | 半導体装置の製造方法 | |
| US9929190B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5542261B2 (ja) | 半導体装置の作製方法 | |
| US7538011B2 (en) | Method of manufacturing a semiconductor device | |
| US6380011B1 (en) | Semiconductor device and a method of manufacturing the same | |
| KR20090093926A (ko) | 반도체장치 | |
| JP4433404B2 (ja) | 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法 | |
| US6835986B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2003229578A (ja) | 半導体装置、表示装置およびその作製方法 | |
| JP2006332314A (ja) | 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法 | |
| JP2009290168A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置 | |
| JP5412066B2 (ja) | 半導体装置の作製方法 | |
| US8372700B2 (en) | Method for manufacturing thin film transistor | |
| JP2005322935A (ja) | 半導体装置およびその作製方法 | |
| JP4986351B2 (ja) | 半導体装置 | |
| JP2007288122A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP2007149803A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP2007288121A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP2007059426A (ja) | 半導体装置の製造方法、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091204 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4433405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |